CN104362105A - 一种铜柱凸点结构的封装工艺 - Google Patents
一种铜柱凸点结构的封装工艺 Download PDFInfo
- Publication number
- CN104362105A CN104362105A CN201410505050.5A CN201410505050A CN104362105A CN 104362105 A CN104362105 A CN 104362105A CN 201410505050 A CN201410505050 A CN 201410505050A CN 104362105 A CN104362105 A CN 104362105A
- Authority
- CN
- China
- Prior art keywords
- metal pad
- copper
- chip
- pillar bump
- copper post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010949 copper Substances 0.000 title claims abstract description 70
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 68
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 68
- 238000012858 packaging process Methods 0.000 title abstract 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims abstract description 14
- 238000009713 electroplating Methods 0.000 claims abstract description 5
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 4
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 238000012536 packaging technology Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 11
- 229910000765 intermetallic Inorganic materials 0.000 abstract description 9
- 238000003466 welding Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000001465 metallisation Methods 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010406 interfacial reaction Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明所述一种铜柱凸点结构的封装工艺，包括以下步骤：在半导体衬底上设置金属焊盘，所述金属焊盘的四周设有钝化层，所述钝化层覆盖于衬底上；利用磁控溅射设备在金属焊盘上沉积凸点下金属化层；采用光刻法和电镀工艺在凸点下金属化层上沉积铜柱；再通过超声焊接的方式将芯片倒装焊接在铜柱上，所述芯片上设置金属焊盘。本发明采用已有倒装焊设备的超声焊工艺实现铜柱与芯片之间的连接，铜柱上无需设置焊料凸点，避免因金属间化合物的形成而导致结构失效，从而提高了铜柱凸点结构的可靠性和耐用性。同时，还降低了凸点制作成本，减少封装流程，提高封装工艺的效率。
Description
技术领域
本发明涉及一种铜柱凸点结构的封装工艺，属于半导体封装技术领域。
背景技术
随着IC尺寸进一步微型化和载荷严酷化，原有的球型焊点已不能满足性能的需求。目前，可以通过使用铜柱结构来改善现有的BGA封装结构。现有技术公开的一种铜柱凸点结构，多采用铜柱与焊料凸点结合的方式，通过焊料凸点来实现铜柱与芯片之间的连接。
然而，在对上述铜柱凸点结构进行测试时发现，由于焊料凸点中含有大量的锡，而铜和锡极易发生反应形成金属间化合物，从而使得整体封装结构失效。所以，这种现有结构的可靠性差，耐用性不高。
因此，鉴于以上问题，有必要提出一种新型的封装方法，以阻止铜柱与焊料凸点之间的界面反应，继而提高铜柱凸点结构的可靠性和耐用性。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种铜柱凸点结构的封装工艺，其焊接方式采用超声焊，铜柱上无需设置焊料凸点，避免因金属间化合物的形成而导致结构失效，从而提高了铜柱凸点结构的可靠性和耐用性。同时，还降低了凸点制作成本，减少封装流程，提高封装工艺的效率。
一种铜柱凸点结构的封装工艺，其过程包括如下步骤：
a.提供带有金属焊盘及钝化层的半导体衬底，所述钝化层覆盖于衬底上，并有选择性地刻蚀所述钝化层，使其形成窗口以露出金属焊盘；
b.利用磁控溅射在上述半导体衬底上沉积凸点下金属化层，所述凸点下金属化层覆盖于钝化层及金属焊盘上；
c.利用匀胶机在上述凸点下金属化层的表面涂布初级光刻胶层，并利用光刻工艺使初级光刻胶层图形化，以形成铜柱窗口图形；
d.利用电镀工艺在上述窗口图形内沉积铜柱；
e.利用去胶工艺去除光刻胶层，以露出凸点下金属化层的表面；
f.利用刻蚀工艺去除铜柱四周多余的凸点下金属化层；
g.利用已有倒装焊设备的超声焊工艺实现铜柱与芯片之间的连接。
进一步的，所述芯片上的金属焊盘的直径大于铜柱凸点的直径。
进一步的，所述芯片上的金属焊盘的高度等于半导体衬底上金属焊盘的高度。
进一步的，所述超声焊工艺的振幅采用5—35μm。
进一步的，所述超声焊工艺的振动频率采用16—30kHZ。
与现有技术相比，本发明的技术方案具有的优点：采用超声焊工艺来实现铜柱与芯片之间的连接，消除铜柱和凸点之间的界面反应，避免因金属间化合物的形成而导致结构失效，提高了铜柱凸点封装结构的可靠性和耐用性。同时，由于无需再在铜柱上设置焊料凸点，从而提高封装效率，有助于铜柱凸点封装结构朝着尺寸更小、密度更高的方向发展。
附图说明
图1～图7为本发明一种铜柱凸点结构的封装工艺的示意图。
其中，图1为本发明在半导体衬底上设置金属焊盘和钝化层后的剖视图。
图2为本发明沉积凸点下金属化层的剖视图。
图3为本发明涂布初级光刻胶并图形化后的剖视图。
图4为本发明电镀沉积铜柱后的剖视图。
图5为本发明去除光刻胶层后的剖视图。
图6为本发明去除多余凸点下金属化层后的剖视图。
图7为本发明进行超声焊后的示意图。
附图标记：半导体衬底—100、衬底上金属焊盘—110、钝化层—200、钝化层窗口—210、凸点下金属化层—300、粘附层—310、阻挡层—320、抗氧化层—330、铜柱凸点—400、光刻胶层—500、铜柱窗口图形—510、芯片—600、芯片上金属焊盘—610。
具体实施方式
经研究发现，现有技术中铜柱凸点结构可靠性差、易发生失效的主要原因如下：
现有铜柱凸点结构中，焊料凸点含有大量的锡，与铜柱相接触的界面极易发生铜锡反应而产生金属间化合物。反应初期产生的金属间化合物是Cu6Sn5，但随着时间的延长，金属间化合物逐渐演变为劣化相Cu3Sn，由于体积的减小而产生孔洞，进而严重影响铜柱凸点结构的可靠性和耐用性。
经过进一步研究发现，可采用新型铜柱凸点结构，即铜柱表面无需单独设置焊料凸点，仅通过超声焊工艺方法实现铜柱与芯片的连接，从而消除铜柱和焊料凸点之间的界面反应，避免因金属间化合物的形成而导致结构的失效。
下面结合具体附图和实施例对本发明作进一步说明。
参见图6，本发明一种铜柱凸点结构的封装工艺，其实施例的结构如下：
所述铜柱凸点结构(400)，包括半导体衬底(100)和位于所述衬底(100)上的金属焊盘(110)；所述金属焊盘(110)的四周设有钝化层(200)，所述钝化层(200)覆盖于衬底(1000上；凸点下金属化层(300)位于金属焊盘(110)及金属焊盘(110)四周边缘部分的钝化层(200)上，所述凸点下金属化层(300)包括位于金属焊盘(110)上的粘附层(310)，位于粘附层(310)上的阻挡层(320)，位于阻挡层(320)上的抗氧化层(330)；铜柱(400)位于凸点下金属化层(300)的正上方；芯片(600)位于铜柱(400)的正上方，通过芯片上金属焊盘(610)实现连接。
参见图7，本发明一种铜柱凸点结构的封装工艺，其实施例的超声焊接系统如下：
所述超声焊接系统，包括工作台(1)和吸头(2)，所述吸头用来吸住需要焊接的芯片(600)，所述芯片(600)上设置金属焊盘(610)；变幅杆(4)和换能器(5)，所述变幅杆(4)可以改变换能器(5)的振幅，所述换能器(5)可以减小谐振阻抗、提高电声转换效率，从而提高使用寿命；电源(6)提供220V的电流。
参见图1至图6，本发明一种铜柱凸点结构的封装工艺，其工艺过程包括如下步骤：
如图1所示，提供带有金属焊盘(110)及钝化层(200)的半导体衬底(100)，所述钝化层(200)覆盖于衬底(100)上，并有选择性地刻蚀所述钝化层(200)，使其形成窗口(210)以露出金属焊盘(110)。同时，提供带有金属焊盘(610)的芯片(600)。
本实施例中，半导体衬底(100)的材料可以为硅、硅锗以及绝缘体上硅等。衬底上金属焊盘(110)可以采用铝。钝化层(200)的材料可以为氧化硅、聚酰亚胺(PI)、环氧树脂(Epoxy)等，其作用为保护半导体衬底(100)，将半导体衬底(100)与外界隔绝，缓冲应力作用。芯片上金属焊盘(610)可以采用铜，以方便与铜柱相连接。
由于超声焊的特有性质，芯片上金属焊盘(610)的直径大于衬底上金属焊盘(110)，范围依据超声焊的工艺参数而定。
如图2所示，利用磁控溅射工艺在上述半导体衬底(100)上沉积凸点下金属化层(300)。
本实施例中，所述凸点下金属化层(300)材料为常见材料，其中，粘附层(310)和阻挡层(320)的材料可以为Cr、Ti、W中的一种或组合，抗氧化层(330)的材料为Au。
如图3所示，利用匀胶机在上述凸点下金属化层(300)的表面涂布光刻胶(500)，再利用光刻工艺使光刻胶(500)图形化，以形成铜柱窗口图形(510)。所述窗口(510)的开口度大于钝化层窗口(210)，多余的光刻胶(500)位于金属焊盘(110)四周边缘的钝化层(200)上。
如图4所示，利用电镀工艺在上述窗口图形(510)内沉积铜柱(400)。
如图5所示，利用去胶工艺去除光刻胶(500)，以露出凸点下金属化层(300)的表面。
如图6所示，利用刻蚀工艺去除铜柱(400)四周多余的凸点下金属化层(300)。
如图7所示，利用超声焊接系统将芯片倒装于上述铜柱凸点(400)上，以得到本发明的铜柱凸点结构(400)。超声焊工艺的振幅采用5—35μm，振动频率采用16—30kHZ。
本发明采用超声焊接工艺的方法直接完成铜柱与芯片之间的连接，消除了界面间的铜锡反应，避免因金属间化合物的形成而导致结构失效，从而提高了铜柱凸点结构(400)的可靠性和耐用性。
对本发明公开的实施例的说明如上，所有本领域的专业技术人员能够使用。同时，在不脱离本发明本质情况的范围下，任何本领域的技术人员均可作适当的改动。因此，本发明的保护范围应当以符合与本发明所公开的实施例的原理以及新颖特点相一致的范围为准。
Claims (5)
1.一种铜柱凸点结构的封装工艺，其过程包括如下步骤：
a.提供带有金属焊盘及钝化层的半导体衬底，所述钝化层覆盖于衬底上，并有选择性地刻蚀所述钝化层，使其形成窗口以露出金属焊盘；
b.利用磁控溅射在上述半导体衬底上沉积凸点下金属化层，所述凸点下金属化层覆盖于钝化层及金属焊盘上；
c.利用匀胶机在上述凸点下金属化层的表面涂布初级光刻胶层，并利用光刻工艺使初级光刻胶层图形化，以形成铜柱窗口图形；
d.利用电镀工艺在上述窗口图形内沉积铜柱；
e.利用去胶工艺去除光刻胶层，以露出凸点下金属化层的表面；
f.利用刻蚀工艺去除铜柱四周多余的凸点下金属化层；
g.利用已有倒装焊设备的超声焊工艺实现铜柱与芯片之间的连接。
2.根据权利要求1所述的一种铜柱凸点结构的封装工艺，其特征在于：所述芯片上的金属焊盘的直径大于铜柱凸点的直径。
3.根据权利要求2所述的一种铜柱凸点结构的封装工艺，其特征在于：所述芯片上的金属焊盘的高度等于半导体衬底上金属焊盘的高度。
4.根据权利要求1所述的一种铜柱凸点结构的封装工艺，其特征在于：所述超声焊工艺的振幅采用5—35μm。
5.根据权利要求1所述的一种铜柱凸点结构的封装工艺，其特征在于：所述超声焊工艺的振动频率采用16—30kHZ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410505050.5A CN104362105A (zh) | 2014-09-26 | 2014-09-26 | 一种铜柱凸点结构的封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410505050.5A CN104362105A (zh) | 2014-09-26 | 2014-09-26 | 一种铜柱凸点结构的封装工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104362105A true CN104362105A (zh) | 2015-02-18 |
Family
ID=52529356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410505050.5A Pending CN104362105A (zh) | 2014-09-26 | 2014-09-26 | 一种铜柱凸点结构的封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104362105A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783760A (zh) * | 2016-12-26 | 2017-05-31 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构及方法 |
| CN106887420A (zh) * | 2015-12-16 | 2017-06-23 | 敦南科技股份有限公司 | 凸块构造与其构成的内连结构 |
| US10103114B2 (en) | 2016-09-21 | 2018-10-16 | Nanya Technology Corporation | Semiconductor structure and manufacturing method thereof |
| CN112099160A (zh) * | 2020-08-14 | 2020-12-18 | 中国科学院上海微系统与信息技术研究所 | 一种植入式神经光电极的后端连接结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110215467A1 (en) * | 2010-03-04 | 2011-09-08 | Hung-Hsin Hsu | Metal post chip connecting device and method free to use soldering material |
| CN102543766A (zh) * | 2012-01-17 | 2012-07-04 | 南通富士通微电子股份有限公司 | 一种柱状凸点封装工艺 |
-
2014
- 2014-09-26 CN CN201410505050.5A patent/CN104362105A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110215467A1 (en) * | 2010-03-04 | 2011-09-08 | Hung-Hsin Hsu | Metal post chip connecting device and method free to use soldering material |
| CN102543766A (zh) * | 2012-01-17 | 2012-07-04 | 南通富士通微电子股份有限公司 | 一种柱状凸点封装工艺 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106887420A (zh) * | 2015-12-16 | 2017-06-23 | 敦南科技股份有限公司 | 凸块构造与其构成的内连结构 |
| US10103114B2 (en) | 2016-09-21 | 2018-10-16 | Nanya Technology Corporation | Semiconductor structure and manufacturing method thereof |
| US10431559B2 (en) | 2016-09-21 | 2019-10-01 | Nanya Technology Corporation | Method for manufacturing a semiconductor structure |
| CN106783760A (zh) * | 2016-12-26 | 2017-05-31 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构及方法 |
| CN112099160A (zh) * | 2020-08-14 | 2020-12-18 | 中国科学院上海微系统与信息技术研究所 | 一种植入式神经光电极的后端连接结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102586078B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US9159678B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN105374693B (zh) | 半导体封装件及其形成方法 | |
| TWI411075B (zh) | 半導體封裝件及其製造方法 | |
| TWI508202B (zh) | 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法 | |
| CN104409437B (zh) | 双面bump芯片包封后重布线的封装结构及其制作方法 | |
| GB2411767B (en) | Structure and method for bonding to copper interconnect structures | |
| CN108987380A (zh) | 半导体封装件中的导电通孔及其形成方法 | |
| CN103515362A (zh) | 堆叠式封装器件和封装半导体管芯的方法 | |
| CN104362105A (zh) | 一种铜柱凸点结构的封装工艺 | |
| TW201125051A (en) | Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP | |
| US8912663B1 (en) | Embedded package structure and method for manufacturing thereof | |
| JP2008153957A (ja) | 中空封止素子、その製造方法ならびに中空封止素子を用いた移動通信機器 | |
| CN102637713B (zh) | 一种含有金属微凸点的图像传感器封装方法 | |
| CN109285828A (zh) | 具有空气腔的扇出型天线封装结构及其制备方法 | |
| WO2014120484A1 (en) | Top package of a package-on-package for memory dies | |
| CN107910307A (zh) | 一种半导体芯片的封装结构及其封装方法 | |
| CN107104090A (zh) | 重新布线层、具有所述重新布线层的封装结构及制备方法 | |
| CN104201121A (zh) | 一种铜柱凸点封装结构的成型方法 | |
| CN103413770B (zh) | 凸点的制造方法 | |
| CN102157477B (zh) | 半导体装置的制造方法 | |
| CN104217969B (zh) | 半导体器件封装方法 | |
| CN106298719A (zh) | 金属凸块结构及其形成方法 | |
| CN102339762B (zh) | 无载具的半导体封装件及其制造方法 | |
| CN105826288B (zh) | 功率器件的csp封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhao Xiuchen Inventor after: Chen Ping Inventor after: Liu Ying Inventor after: Li Hong Inventor after: Gu Yue Inventor before: Chen Ping Inventor before: Zhao Xiuchen Inventor before: Liu Ying Inventor before: Li Hong Inventor before: Gu Yue |
|
| COR | Change of bibliographic data | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150218 |
|
| WD01 | Invention patent application deemed withdrawn after publication |