CN104201121A - 一种铜柱凸点封装结构的成型方法 - Google Patents

一种铜柱凸点封装结构的成型方法 Download PDF

Info

Publication number
CN104201121A
CN104201121A CN201410476004.7A CN201410476004A CN104201121A CN 104201121 A CN104201121 A CN 104201121A CN 201410476004 A CN201410476004 A CN 201410476004A CN 104201121 A CN104201121 A CN 104201121A
Authority
CN
China
Prior art keywords
layer
bump
copper pillar
metal pad
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410476004.7A
Other languages
English (en)
Inventor
陈萍
赵修臣
刘颖
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN201410476004.7A priority Critical patent/CN104201121A/zh
Publication of CN104201121A publication Critical patent/CN104201121A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure

Abstract

本发明所述铜柱凸点封装结构包括：半导体衬底和位于所述衬底上的金属焊盘；所述金属焊盘的四周设有钝化层，所述钝化层覆盖于衬底上；凸点下金属化层位于金属焊盘及金属焊盘四周边缘部分的钝化层上，所述凸点下金属化层包括位于金属焊盘上的粘附层，位于粘附层上的阻挡层，位于阻挡层上的抗氧化层；铜柱位于凸点下金属化层的正上方，所述铜柱的顶端设有焊料凸点，所述焊料凸点的底部通过界面阻挡层与铜柱接触。本发明采用添加纳米颗粒的复合焊料凸点和凸点与铜柱之间增加阻挡层的方法，弱化铜柱和凸点之间的界面反应，避免因金属间化合物的形成而导致结构失效，从而提高了铜柱凸点封装结构的可靠性和耐用性。

Description

一种铜柱凸点封装结构的成型方法
技术领域
本发明涉及一种铜柱凸点封装结构的成型方法，属于半导体封装技术领域。
背景技术
20世纪80年代至90年代，随着IC的特征尺寸不断减小以及集成度不断提高，芯片尺寸也不断增大，传统的QuadFlatPackage(QFP)和PlasticLeadedChipCarrier(PLCC)封装形式已不能满足当时高密度集成的芯片封装。于是，电子封装引脚由周边型发展成面阵型，并于90年代初研制开发出BGA封装，其实现了较高的封装密度和较好的封装性能。
随着电子产品向便携化、小型化、高性能方向发展，集成电路的集成度不断提高，I/O数量不断增加，体积不断缩小，BGA球型互联凸点的直径缩小到100μm，球型凸点间距减小到100μm，从而使得芯片上互联凸点的密度达到2500bump/cm2。这就给运用传统球型焊点的BGA封装技术带来了新的挑战。当间距太小的时候，球型焊点会把两个相邻的I/O连通而导致短路，这就是凸点桥联问题。
为了解决凸点桥联问题，可以通过使用铜柱结构的凸点来改善现有的BGA封装结构。
现有技术公开了一种铜柱凸点的结构，参考图1，包括：半导体衬底101和位于所述衬底101上的金属焊盘102；所述金属焊盘102的四周设有钝化层103，所述钝化层103覆盖于衬底101上；凸点下金属化层104位于金属焊盘102及金属焊盘102四周边缘部分的钝化层103上，所述凸点下金属化层104包括位于金属焊盘102上的粘附层104a，位于粘附层104a上的阻挡层104b，位于阻挡层104b上的抗氧化层104c；铜柱105位于凸点下金属化层104的正上方，所述铜柱105的顶端设有焊料凸点106。
然而，在对上述工艺所形成铜柱凸点封装结构进行测试时发现，铜柱和锡帽之间的界面处极易发生反应，从而形成金属间化合物，继而使得铜柱凸点封装结构的可靠性差，易发生结构失效。
因此，鉴于以上问题，有必要提出一种防止界面反应发生的方法，以提高铜柱凸点封装结构的可靠性。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种铜柱凸点封装结构的成型方法，其焊料采用添加纳米颗粒的复合焊料，同时焊料凸点与铜柱之间增加界面阻挡层，以弱化铜柱和焊料凸点之间的界面反应，避免因金属间化合物的形成而导致结构失效，从而提高了铜柱凸点封装结构的可靠性和耐用性。
一种铜柱凸点封装结构的成型方法，其过程包括如下步骤：
a.提供带有金属焊盘及钝化层的半导体衬底，所述钝化层覆盖于衬底上，并有选择性地刻蚀所述钝化层，使其形成窗口以露出金属焊盘；
b.利用磁控溅射在上述半导体衬底上沉积凸点下金属化层，所述凸点下金属化层覆盖于钝化层及金属焊盘上；
c.利用匀胶机在上述凸点下金属化层的表面涂布初级光刻胶层，并利用光刻工艺使初级光刻胶层图形化，以形成铜柱窗口图形；
d.利用电镀工艺在上述窗口图形内沉积铜柱，并在所述铜柱的顶端溅射一层界面阻挡层；
e.利用匀胶机在上述界面阻挡层和初级光刻胶层的表面涂布次级光刻胶层，形成焊料窗口后填充添加纳米颗粒的复合焊料；
f.利用去胶工艺去除光刻胶层，以露出凸点下金属化层的表面；
g.利用刻蚀工艺去除铜柱四周多余的凸点下金属化层；
h.对添加纳米颗粒的复合焊料进行回流。
所述铜柱凸点封装结构，包括半导体衬底和位于所述衬底上的金属焊盘；所述金属焊盘的四周设有钝化层，所述钝化层覆盖于衬底上；凸点下金属化层位于金属焊盘及金属焊盘四周边缘部分的钝化层上，所述凸点下金属化层包括位于金属焊盘上的粘附层，位于粘附层上的阻挡层，位于阻挡层上的抗氧化层；铜柱位于凸点下金属化层的正上方，所述铜柱的顶端设有焊料凸点，所述焊料凸点的底部通过界面阻挡层与铜柱接触。
进一步的，所述初级光刻胶层的高度等于铜柱和界面阻挡层的高度之和。
进一步的，所述铜柱的高度高于焊料凸点的高度。
进一步的，所述铜柱和焊料凸点之间的界面阻挡层为Ni。
进一步的，所述焊料凸点添加的纳米颗粒为Fe3O4。
与现有技术相比，本发明的技术方案具有的优点：采用添加纳米颗粒的复合焊料凸点和凸点与铜柱之间增加界面阻挡层的方法，弱化铜柱和凸点之间的界面反应，避免因金属间化合物的形成而导致结构失效，从而提高了铜柱凸点封装结构的可靠性和耐用性。
附图说明
图1为现有技术中凸点结构的示意图。
图2～图11为本发明一种铜柱凸点封装结构的成型方法的示意图。
其中，图2为本发明在半导体衬底上设置金属焊盘和钝化层后的剖视图。
图3为本发明沉积凸点下金属化层的剖视图。
图4为本发明涂布初级光刻胶并图形化后的剖视图。
图5为本发明电镀沉积铜柱后的剖视图。
图6为本发明在铜柱上溅射界面阻挡层后的剖视图。
图7为本发明涂布次级光刻胶并图形化后的剖视图。
图8为本发明在界面阻挡层上填充复合焊料后的剖视图。
图9为本发明去除光刻胶层(后的剖视图。
图10为本发明去除多余凸点下金属化层后的剖视图。
图11为回流后得到的铜柱凸点封装结构的剖视图。
附图标记：3半导体衬底—100、金属焊盘—110、钝化层—200、钝化层窗口—210、凸点下金属化层—300、粘附层—310、阻挡层—320、抗氧化层—330、铜柱凸点封装结构—400、铜柱—410、界面阻挡层—420、焊料凸点—430、光刻胶层—500、初级光刻胶层—510、铜柱窗口图形—511、次级光刻胶层—520、焊料窗口图形—521。
具体实施方式
经研究发现，现有技术中铜柱凸点封装结构可靠性差、易发生失效的主要原因如下：
现有铜柱凸点封装结构中，焊料凸点和铜柱之间的界面极易发生铜锡反应而产生金属间化合物。初期产生的金属间化合物是Cu6Sn5，但随着时间的延长，金属间化合物逐渐演变为Cu3Sn，体积减小，从而产生孔洞，严重影响了铜柱凸点封装结构的可靠性和耐用性。
经过进一步研究发现，可采用添加纳米颗粒的复合焊料，同时在焊料凸点与铜柱之间增加阻挡层的方法，以弱化铜柱和凸点之间的界面反应，避免因金属间化合物的形成而导致结构失效。
下面结合具体附图和实施例对本发明作进一步说明。
参见图11，本发明一种铜柱凸点封装结构(400)的成型方法，其实施例的结构如下：
所述铜柱凸点封装结构(400)，包括半导体衬底(100)和位于所述衬底(100)上的金属焊盘(110)；所述金属焊盘(110)的四周设有钝化层(200)，所述钝化层(200)覆盖于衬底(1000上；凸点下金属化层(300)位于金属焊盘(110)及金属焊盘(110)四周边缘部分的钝化层(200)上，所述凸点下金属化层(300)包括位于金属焊盘(110)上的粘附层(310)，位于粘附层(310)上的阻挡层(320)，位于阻挡层(320)上的抗氧化层(330)；铜柱(410)位于凸点下金属化层(300)的正上方，所述铜柱(410)的顶端设有焊料凸点(430)，所述焊料凸点(430)的底部通过界面阻挡层(420)与铜柱(410)接触。
参见图2至图11，本发明一种铜柱凸点封装结构(400)的成型方法，其工艺过程包括如下步骤：
如图2所示，提供带有金属焊盘(110)及钝化层(200)的半导体衬底(100)，所述钝化层(200)覆盖于衬底(100)上，并有选择性地刻蚀所述钝化层(200)，使其形成窗口(210)以露出金属焊盘(110)。
本实施例中，半导体衬底(100)的材料可以为硅、硅锗以及绝缘体上硅等。金属焊盘(110)可以采用铝。钝化层(200)的材料可以为氧化硅、聚酰亚胺(PI)、环氧树脂(Epoxy)等，其作用为保护半导体衬底(100)，将半导体衬底(100)与外界隔绝，缓冲应力作用。
如图3所示，利用磁控溅射工艺在上述半导体衬底(100)上沉积凸点下金属化层(300)。
本实施例中，所述凸点下金属化层(300)材料为常见材料，其中，粘附层(310)的材料为Cr、Ti、W中的一种或组合，阻挡层(320)的材料为Cr、Ti、W、Ni中的一种或组合，抗氧化层(330)的材料为Au。所述粘附层(310)可以增强凸点与金属焊盘(110)以及钝化层(200)的粘附能力，所述阻挡层(320)可以阻挡外界污染离子向半导体衬底(100)和粘附层(310)扩散，所述抗氧化层(330)可以为后续凸点工艺提供可靠的底部金属层。
如图4所示，利用匀胶机在上述凸点下金属化层(300)的表面涂布初级光刻胶层(510)，所述初级光刻胶层(510)的高度高于铜柱(410)的高度，为后续工艺留足够的制作空间。再利用光刻工艺使初级光刻胶层(510)图形化，以形成铜柱窗口图形(511)。所述窗口(511)的开口度大于钝化层窗口(210)，剩余的初级光刻胶层(510)位于金属焊盘(110)四周边缘的钝化层(200)上。
如图5所示，利用电镀工艺在上述窗口图形内沉积铜柱(410)。
如图6所示，利用磁控溅射的工艺在铜柱(410)的上表面溅射一层界面阻挡层(420)。所述界面阻挡层(420)的材料为Ni，其作用为阻止焊料凸点(430)中的Sn和铜柱(410)中的Cu互扩散而产生金属间化合物。
如图7所示，利用匀胶机在上述界面阻挡层(420)和初级光刻胶层(510)的表面涂布次级光刻胶层(520)，形成焊料窗口图形(521)。
如图8所示，在所述焊料窗口(521)内填充添加纳米颗粒的复合焊料(430)。
本实施例中，所述复合焊料(430)的基底材料可为Sn、SnAg、SnAgCu、SnAgZn、SnZn等，添加的纳米颗粒为Fe3O4。所述的添加纳米颗粒的复合焊料(430)可以有效地阻止Sn和Cu之间的互扩散，进而弱化界面处的铜锡反应。
如图9所示，利用去胶工艺去除光刻胶层(500)，以露出凸点下金属化层(300)的表面。
如图10所示，利用刻蚀工艺去除铜柱(410)四周多余的凸点下金属化层(300)。
如图11所示，对上述铜柱(410)及焊料凸点(430)进行回流，以得到本发明的铜柱凸点封装结构(400)。回流温度为200℃-300℃。
本发明采用添加纳米颗粒的复合焊料凸点(430)和凸点(430)与铜柱(410)之间增加界面阻挡层(420)的方法，弱化铜柱(410)和凸点(430)之间的界面反应，避免因金属间化合物的形成而导致结构失效，从而提高了铜柱凸点封装结构(400)的可靠性和耐用性。
对本发明公开的实施例的说明如上，所有本领域的专业技术人员能够使用。同时，在不脱离本发明本质情况的范围下，任何本领域的技术人员均可作适当的改动。因此，本发明的保护范围应当以符合与本发明所公开的实施例的原理以及新颖特点相一致的范围为准。

Claims (6)

1.所述铜柱凸点封装结构(400)，包括半导体衬底(100)和位于所述衬底(100)上的金属焊盘(110)；所述金属焊盘(110)的四周设有钝化层(200)，所述钝化层(200)覆盖于衬底(1000上；凸点下金属化层(300)位于金属焊盘(110)及金属焊盘(110)四周边缘部分的钝化层(200)上，所述凸点下金属化层(300)包括位于金属焊盘(110)上的粘附层(310)，位于粘附层(310)上的阻挡层(320)，位于阻挡层(320)上的抗氧化层(330)；铜柱(410)位于凸点下金属化层(300)的正上方，所述铜柱(410)的顶端设有焊料凸点(430)，所述焊料凸点(430)的底部通过界面阻挡层(420)与铜柱(410)接触。 
2.根据权利要求1所述的一种铜柱凸点封装结构(400)的成型方法，其特征在于：所述初级光刻胶层(510)的高度等于铜柱(410)和界面阻挡层(420)的高度之和。 
3.根据权利要求1所述的一种铜柱凸点封装结构(400)的成型方法，其特征在于：所述铜柱(410)的高度高于焊料凸点(430)的高度。 
4.根据权利要求2所述的一种铜柱凸点封装结构(400)的成型方法，其特征在于：所述铜柱(410)和焊料凸点(430)之间的界面阻挡层(420)为Ni。 
5.根据权利要求1所述的一种铜柱凸点封装结构(400)的成型方法，其特征在于：所述焊料凸点(430)采用添加的纳米颗粒的复合焊料。 
6.根据权利要求5所述的一种铜柱凸点封装结构(400)的成型方法，其特征在于：所述焊料凸点(430)Fe3O4、Fe2O3。 
CN201410476004.7A 2014-09-17 2014-09-17 一种铜柱凸点封装结构的成型方法 Pending CN104201121A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410476004.7A CN104201121A (zh) 2014-09-17 2014-09-17 一种铜柱凸点封装结构的成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410476004.7A CN104201121A (zh) 2014-09-17 2014-09-17 一种铜柱凸点封装结构的成型方法

Publications (1)

Publication Number Publication Date
CN104201121A true CN104201121A (zh) 2014-12-10

Family

ID=52086394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410476004.7A Pending CN104201121A (zh) 2014-09-17 2014-09-17 一种铜柱凸点封装结构的成型方法

Country Status (1)

Country Link
CN (1) CN104201121A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158674A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连方法
CN106158828A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连结构、片间互连结构的制造方法及封装结构
CN114406515A (zh) * 2022-01-28 2022-04-29 中国科学院上海微系统与信息技术研究所 一种脑电极器件的焊接方法及脑电极器件
WO2023123328A1 (zh) * 2021-12-31 2023-07-06 京东方科技集团股份有限公司 线路板、功能背板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI247369B (en) * 2000-08-11 2006-01-11 Taiwan Semiconductor Mfg Forming method of conductive bump
CN101632160A (zh) * 2006-12-11 2010-01-20 弗利普芯片国际有限公司 用于高温应用的焊料凸点/凸点下金属结构
CN102166690A (zh) * 2011-05-27 2011-08-31 东南大学 一种锡-锌基复合焊料
CN102496606A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI247369B (en) * 2000-08-11 2006-01-11 Taiwan Semiconductor Mfg Forming method of conductive bump
CN101632160A (zh) * 2006-12-11 2010-01-20 弗利普芯片国际有限公司 用于高温应用的焊料凸点/凸点下金属结构
CN102166690A (zh) * 2011-05-27 2011-08-31 东南大学 一种锡-锌基复合焊料
CN102496606A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158674A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连方法
CN106158828A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连结构、片间互连结构的制造方法及封装结构
WO2023123328A1 (zh) * 2021-12-31 2023-07-06 京东方科技集团股份有限公司 线路板、功能背板及其制备方法
CN114406515A (zh) * 2022-01-28 2022-04-29 中国科学院上海微系统与信息技术研究所 一种脑电极器件的焊接方法及脑电极器件

Similar Documents

Publication Publication Date Title
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
CN103035579B (zh) 晶圆级芯片尺寸封装件及其制造方法
US9117825B2 (en) Substrate pad structure
US20140054764A1 (en) Semiconductor package and method of manufacturing the same
US20130277830A1 (en) Bump-on-Trace Interconnect
CN1734755B (zh) 用于源安装封装的可焊接的顶部金属化和钝化
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
US11244940B2 (en) Stress reduction apparatus and method
CN104078431B (zh) 双层底充胶填充的铜凸点封装互连结构及方法
CN104201121A (zh) 一种铜柱凸点封装结构的成型方法
US20150069605A1 (en) Semiconductor device and fabrication method thereof and semiconductor structure
CN202917474U (zh) 半导体封装结构
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
US20120199966A1 (en) Elongated Bump Structure for Semiconductor Devices
CN104362105A (zh) 一种铜柱凸点结构的封装工艺
CN102931097A (zh) 半导体封装结构的形成方法
CN103413770A (zh) 凸点的制造方法
CN102931100A (zh) 半导体封装结构的形成方法
US9576888B2 (en) Package on-package joint structure with molding open bumps
CN102496603A (zh) 一种芯片级封装结构
WO2015123952A1 (zh) 半导体封装结构及其形成方法
TWI529888B (zh) 半導體裝置及其製造方法
CN206564245U (zh) 一种扇出型晶圆级封装结构
CN105428251A (zh) 半导体堆叠封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Zhao Xiuchen

Inventor after: Chen Ping

Inventor after: Liu Ying

Inventor after: Li Hong

Inventor before: Chen Ping

Inventor before: Zhao Xiuchen

Inventor before: Liu Ying

Inventor before: Li Hong

COR Change of bibliographic data
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141210

WD01 Invention patent application deemed withdrawn after publication