CN106158674A - 片间互连方法 - Google Patents

片间互连方法 Download PDF

Info

Publication number
CN106158674A
CN106158674A CN201510181261.2A CN201510181261A CN106158674A CN 106158674 A CN106158674 A CN 106158674A CN 201510181261 A CN201510181261 A CN 201510181261A CN 106158674 A CN106158674 A CN 106158674A
Authority
CN
China
Prior art keywords
salient point
nano
bonding
bonded
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510181261.2A
Other languages
English (en)
Inventor
刘子玉
蔡坚
王谦
邹贵生
刘磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201510181261.2A priority Critical patent/CN106158674A/zh
Publication of CN106158674A publication Critical patent/CN106158674A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种片间互连方法，该方法包括：在衬底上形成第一键合凸点；在所述第一键合凸点上沉积具有导电性能的第一三维纳米结构；利用所述第一三维纳米结构将所述第一键合凸点与待键合件上形成的第二键合凸点进行键合，以使所述衬底与所述待键合件互连。由此，可以实现层间节距的持续减小，并降低键合温度，提高集成度。

Description

片间互连方法
技术领域
本发明涉及半导体领域，具体地，涉及一种片间互连方法。
背景技术
随着电子器件的功能、速度不断提升，集成电路I/O端口密度越来越高，因此电子元器件的焊盘之间的节距(即中心距)也不断缩小。根据国际半导体技术路线图(ITRS)2011年报告中指出2015年典型的片间互连节距将降低至25μm。
传统的片间互连技术包括焊料连接、固液互扩散连接技术、铜-铜(Cu-Cu)热压键合技术等。前两项技术在键合工艺中存在液态相，这限制了互连节距的持续减小。而热压键合技术需要较高的键合温度(300℃及以上)及较高的键合压力，这可能损伤电子器件(例如晶体管)，特别是可能损伤应用于三维集成的超薄芯片、MEMS(微电子机械系统)的敏感器件。因此，亟需一种能够同时降低节距和所需键合温度的片间互连方法。
发明内容
本发明的目的是提供一种能够适用于三维集成的片间互连方法，以实现层间节距的持续减小，并降低键合温度，提高集成度。
为了实现上述目的，本发明一种片间互连方法，该方法包括：在衬底上形成第一键合凸点；在所述第一键合凸点上沉积具有导电性能的第一三维纳米结构；利用所述第一三维纳米结构将所述第一键合凸点与待键合件上形成的第二键合凸点进行键合，以使所述衬底与所述待键合件互连。
优选地，在所述第一键合凸点上沉积所述第一三维纳米结构的步骤包括：在所述衬底上未形成所述第一键合凸点的区域上涂覆保护层；在所述衬底上沉积所述第一三维纳米结构，以使所沉积的第一三维纳米结构覆盖所述保护层和所述第一键合凸点；以及所述方法还包括：移除所述保护层。
优选地，移除所述保护层的步骤在利用所述第一三维纳米结构将所述第一键合凸点与所述第二键合凸点进行键合的步骤之前完成。
优选地，所述第一键合凸点相对于所述保护层向内凹陷。
优选地，移除所述保护层的步骤在利用所述第一三维纳米结构将所述第一键合凸点与待键合件上形成的第二键合凸点进行键合的步骤之后完成。
优选地，所述第一键合凸点相对于所述保护层向外突出。
优选地，在所述第一键合凸点上沉积所述第一三维纳米结构的步骤包括：在所述衬底上沉积所述第一三维纳米结构，以使所沉积的第一三维纳米结构覆盖所述衬底上未形成所述第一键合凸点的区域以及所述第一键合凸点；直接移除所述衬底上未形成所述第一键合凸点的区域上的第一三维纳米结构。
优选地，在所述第一键合凸点上沉积所述第一三维纳米结构的步骤包括：在所述衬底上沉积所述第一三维纳米结构，以使所沉积的第一三维纳米结构覆盖所述衬底上未形成所述第一键合凸点的区域以及所述第一键合凸点；在所述第一键合凸点周围形成保护层，以使所述保护层包围所述第一键合凸点及所述第一键合凸点上的第一三维纳米结构；移除所述衬底上未形成所述第一键合凸点的区域上的第一三维纳米结构；以及移除所述保护层。
优选地，在所述第一键合凸点上沉积所述第一三维纳米结构的步骤包括：在所述衬底的所述第一键合凸点的上方设置一模板，该模板上形成有与所述第一键合凸点相对应的通孔；在所述模板上沉积所述第一三维纳米结构，以使所沉积的第一三维纳米结构的至少一部分穿过所述通孔到达所述第一键合凸点上；以及移除所述模板。
优选地，所述待键合件为晶圆或芯片。
优选地，该方法还包括：在利用所述第一三维纳米结构将所述第一键合凸点与所述第二键合凸点进行键合的步骤之前，先在所述待键合件的所述第二键合凸点上沉积具有导电性能的第二三维纳米结构；之后，再利用所述第一三维纳米结构和所述第二三维纳米结构将所述第一键合凸点与所述第二键合凸点进行键合。
优选地，所述第一三维纳米结构和/或所述第二三维纳米结构形成为絮状或团簇状。
优选地，所述第一三维纳米结构和/或所述第二三维纳米结构由以下材料中的至少一者形成：铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、金(Au)。
在上述技术方案中，由于采用三维纳米结构进行片间互连，因而能够实现层间节距的降低(甚至降低到亚微米尺度)，提高集成度，同时由于纳米效应能够大大降低键合温度。此外，由于三维纳米结构具有疏松多孔的特点，在键合时各纳米结构单元相互之间会发生咬合、镶嵌和匹配，从而形成机械闭锁，使得互连更加牢固稳定。另外，三维纳米结构具有较好的塑性变形能力，一旦受到任何外力，就会迅速移动，形成新的表面层，这使得键合过程中对于衬底及键合区域的平整性需求大大降低，因为不平整的区域可以通过移动的三维纳米结构来填补。同时，这种三维形态的纳米结构的比表面积更大，小晶界的纳米效应使得原子扩散速度大幅度提高，因而可以提高键合速率。本发明提供的片间互连方法可以用于多层芯片堆叠的三维集成，也可以用于温度敏感的MEMS封装，还可以用于电流密度较高、电迁移要求极高的微波器件的片间互连等等。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是根据本发明的实施方式的片间互连结构的示意图；
图2a-2e是用于在衬底上形成键合凸点的工艺的示意图；
图3是根据本发明的实施方式的用于制造片间互连结构的方法的流程图；
图4a-4c是根据本发明的一种实施方式的在键合凸点上沉积三维纳米结构的工艺流程图；
图5a-5b是根据本发明的另一种实施方式的在键合凸点上沉积三维纳米结构的工艺流程图；
图6a-6d是根据本发明的另一实施方式的在键合凸点上沉积三维纳米结构的工艺流程图；
图7a-7c是根据本发明的又一实施方式的在键合凸点上沉积三维纳米结构的工艺流程图；
图8a-8b是根据本发明的实施方式的形成封装结构的过程示意图；
图9a-9c是根据本发明的另一实施方式的形成封装结构的过程示意图；
图10是根据本发明的实施方式的片间互连方法的流程图；以及
图11a-11d是根据本发明的另一实施方式的片间互连方法的工艺流程图。
附图标记说明
10 片间互连结构 101 衬底 102 第一键合凸点
103 第一三维纳米结构 104 绝缘介质层 105 层间互连线
106 金属层 107 粘附层 108 光刻胶
109 保护层 110 模板 111 通孔
20 待键合件 201 第二键合凸点 202 第二三维纳米结构
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图1示出了根据本发明的实施方式的片间互连结构10的示意图。如图1所示，该片间互连结构10可以包括衬底101和在所述衬底101上形成的第一键合凸点102。形成所述衬底101的材料可以例如包括但不限于以下中的一者：硅、玻璃、氮化镓(GaN)、或砷化镓(GaAs)等。所述第一键合凸点102可以为任意适用于键合的金属，例如，铜(Cu)、金(Au)、锡(Sn)、铝(Al)、银(Ag)等。所述第一键合凸点102可以例如为通过PVD(物理气相沉积)等方式沉积的薄膜凸点，或者是通过电镀方式形成的凸点，对此本发明并不进行限定。该第一键合凸点102的个数可以为一个或多个。在图1所示的片间互连结构10中，在衬底101的表面上形成有多个第一键合凸点102。
如何在衬底101上制备第一键合凸点102的工艺是本领域技术人员公知的，下面将以一种示例为例进行说明，不过应当理解的是，其他用于在衬底101上形成第一键合凸点102的制备工艺均适用于本发明。
图2a-2e示出了用于在衬底101上形成第一键合凸点102的工艺的示意图。首先，如图2a所示，在衬底101的表面上布设一绝缘介质层104(也可替换地称为“钝化层”)，其中，形成该绝缘介质层104的材料可以包括但不限于以下中的一者：二氧化硅、氮化硅、BCB(苯并环丁烯)、或PI(聚酰亚胺)等。
之后，如图2b所示，在所述绝缘介质层104上布置层间互连线105。在一种示例实施方式中，可以采用Al等材料作为互连线，并采用光刻、刻蚀等工艺进行图形化。应当理解的是，如何在绝缘介质层104形成层间互连线105的制备工艺是本领域技术人员公知的，对此本发明不进行详细描述。
之后，如图2c所示，沉积用于键合的金属层106，所述金属层106例如为Cu或其他金属。为了增加所述金属层106的粘附特性，并阻挡金属层106与层间互连线105之间的扩散，优选地，在沉积所述金属层106之前，先布设一层粘附层107(例如，溅射TiW(钛钨合金)或者Ti(钛)薄膜)，其中，所述粘附层107不仅覆盖所述绝缘介质层104上未形成有层间互连线105的区域，并且包围所述层间互连线105。之后，再在所述粘附层107上沉积所述金属层106。
接下来，如图2d所示，可以在金属层106上待形成第一键合凸点102的键合区域上布设光刻胶108，之后，对金属层106上不形成第一键合凸点102的非键合区域进行蚀刻，以移除所述非键合区域上的粘附层和金属层。之后，如图2e所示，去除所述键合区域上的光刻胶108，从而形成第一键合凸点102。
现在再转到图1。如图1所示，本发明提供的片间互连结构10还可以包括沉积在所述第一键合凸点102上、并且具有导电性能的第一三维纳米结构103。例如，可以通过薄膜工艺制备所述第一三维纳米结构103。所述第一三维纳米结构103可以由多个基础纳米结构单元组成，其中，所述基础纳米结构单元可以例如为纳米球、纳米颗粒、纳米块等等。优选地，由这些基础纳米结构单元形成的第一三维纳米结构103可以形成为絮状或团簇状。絮状或团簇状的三维纳米结构更加具有疏松多孔的特点，在键合受到挤压时更加有利于各基础纳米结构单元相互之间发生咬合、镶嵌和匹配，从而形成机械闭锁。
另外，所述第一三维纳米结构103可以具有导电性能，例如，可以为纳米金属。有很多金属(例如，金(Au)，银(Ag)，镍(Ni)，铜(Cu)，铝(Al)等)都可以形成具有三维形态的纳米结构。
由于采用三维纳米结构进行层间互连，因而能够实现层间节距的降低(甚至降低到亚微米尺度)，提高集成度，同时由于纳米效应能够大大降低键合温度。此外，由于三维纳米结构具有疏松多孔的特点，在键合受到挤压时各基础纳米结构单元相互之间会发生咬合、镶嵌和匹配，从而形成机械闭锁，使得互连更加牢固稳定。另外，三维纳米结构具有较好的塑性变形能力，一旦受到任何外力，就会迅速移动，形成新的表面层，这使得键合过程中对于衬底及键合区域的平整性需求大大降低，因为不平整的区域可以通过移动的三维纳米结构来填补。同时，这种三维形态的纳米结构的比表面积更大，小晶界的纳米效应使得原子扩散速度大幅度提高，因而可以提高键合速率。此外，还有很多三维纳米结构的纳米效应都会极大地有利于片间互连。
图3示出了根据本发明的实施方式的用于制造片间互连结构的方法的流程图。如图3所示，该方法可以包括：步骤S101，在衬底(例如，图1中的衬底101)上形成键合凸点(例如，图1中的第一键合凸点102)。可以按照图2a-图2e所示的工艺来形成所述键合凸点。接下来，步骤S102，在所述键合凸点上沉积具有导电性能的三维纳米结构(例如，图1中的第一三维纳米结构103)。
本发明提供了多种用于在键合凸点上沉积三维纳米结构的方式。下面将以图1中示出的片间互连结构10为例，结合图4a-4c、图5a-5b、图6a-6d、图7a-7c来分别描述这几种方式。
首先，在第一种实施方式中，所述步骤S102可以包括：
1)在衬底101上未形成第一键合凸点102的区域上涂覆保护层109，例如，如图4a所示。所述保护层109的材料可以包括但不限于：用于光刻的各种光刻胶(如AZ系列、SU8等)、具有光敏特性的有机绝缘介质层(BCB、PI)等。
2)沉积第一三维纳米结构103，以使所沉积的第一三维纳米结构103覆盖所述保护层109和第一键合凸点102，如图4b所示。可以采用薄膜沉积工艺(包括蒸发、溅射、脉冲激光沉积等方式)在真空或者大气中沉积形成三维形态的纳米结构。
3)移除所述保护层109。移除方法可以是湿法过程(如丙酮、异丙醇、乙醇处理等)，也可以是干法过程(氩(Ar)等离子处理等)。不过应当理解的是，此种移除方法不能够破坏位于第一键合凸点102上的第一三维纳米结构。在移除所述保护层109之后，就可以仅保留沉积在衬底101上的第一键合凸点102上的第一三维纳米结构，如图4c所示。由此，完成了本发明提供的片间互连结构10的制造。
在第二种实施方式中，所述步骤S102可以包括：
1)在衬底101上沉积第一三维纳米结构103，以使所沉积的第一三维纳米结构103覆盖所述衬底101上未形成所述第一键合凸点102的区域以及所述第一键合凸点102，如图5a所示。可以采用薄膜沉积工艺(包括蒸发、溅射、脉冲激光沉积等方式)在真空或者大气中沉积形成三维形态的纳米结构。
2)直接移除所述衬底101上未形成所述第一键合凸点102的区域上的第一三维纳米结构。例如，可以采用微机械手、探针、原子力显微镜定位技术来剥离所述衬底101上未形成所述第一键合凸点102的区域上的第一三维纳米结构，从而仅保留第一键合凸点102上的第一三维纳米结构，如图5b所示。由此，完成了本发明提供的片间互连结构10的制造。
在第三种实施方式中，所述步骤S102可以包括：
1)在衬底101上沉积第一三维纳米结构103，以使所沉积的第一三维纳米结构103覆盖所述衬底101上未形成第一键合凸点102的区域以及第一键合凸点102，如图6a所示。可以采用薄膜沉积工艺(包括蒸发、溅射、脉冲激光沉积等方式)在真空或者大气中沉积形成三维形态的纳米结构。
2)在第一键合凸点102周围形成保护层109，以使所述保护层109包围所述第一键合凸点102及所述第一键合凸点102上的第一三维纳米结构，如图6b所示。所述保护层109的材料例如包括但不限于：用于光刻的各种光刻胶(如AZ系列、SU8等)、具有光敏特性的有机绝缘介质层(BCB、PI)等。由此，可以在移除衬底101上未形成第一键合凸点102的区域上的第一三维纳米结构的时候，对第一键合凸点102及其上方的第一三维纳米结构进行保护，防止破坏第一键合凸点102及其上方的第一三维纳米结构。
3)移除衬底101上未形成第一键合凸点102的区域上的第一三维纳米结构。可以采用化学腐蚀、物理干法刻蚀以及超声等方法移除该第一三维纳米结构。移除了衬底101上未形成第一键合凸点102的区域上的第一三维纳米结构之后的状态如图6c所示。
4)移除所述保护层109。可以采用湿法腐蚀的方法移除所述保护层109。在移除所述保护层109之后，就可以仅保留沉积在衬底101上的第一键合凸点102上的第一三维纳米结构，如图6d所示。由于保护层109包围了第一键合凸点102上的第一三维纳米结构，因此，移除保护层109时可能会去除掉部分第一三维纳米结构，不过大部分第一三维纳米结构仍保留在第一键合凸点102上。由此，完成了本发明提供的片间互连结构10的制造。
在第四种实施方式中，所述步骤S102可以包括：
1)在衬底101的第一键合凸点102的上方设置一模板110(例如，通过一临时支架(未示出)来固定所述模板110)，该模板110上形成有与所述第一键合凸点102相对应的通孔111，如图7a所示。所述模板110可以为硬质模板，例如，钢网模板、玻璃模板、氧化铝模板、聚甲基丙烯酸甲酯(PMMA)模板等等。
2)在所述模板110上沉积第一三维纳米结构103，以使所沉积的第一三维纳米结构103的至少一部分穿过所述通孔111到达第一键合凸点102上，如图7b所示。可以采用薄膜沉积工艺(包括蒸发、溅射、脉冲激光沉积等方式)在真空或者大气中沉积形成三维形态的纳米结构。
3)移除所述模板110(例如，通过拆除所述临时支架来取走所述模板110)，这样，穿过所述通孔111的第一三维纳米结构被保留在第一键合凸点102上，如图7c所示。由此，完成了本发明提供的片间互连结构10的制造。
通过上面任一实施方式均可以实现在键合凸点上沉积三维纳米结构，并由此完成片间互连结构的制造。
图8a-8b示出了根据本发明的实施方式的形成封装结构的过程示意图。如图8a-8b所示，该封装结构可以包括：根据本发明提供的所述片间互连结构10；以及待键合件20，该待键合件20上可以形成有第二键合凸点201，其中，所述第二键合凸点201可以与所述第一键合凸点102相对应。所述片间互连结构10的所述衬底101上的所述第一键合凸点102可以通过所述第一三维纳米结构103与所述待键合件20上的所述第二键合凸点201键合。
图8a示出的是在片间互连结构10与待键合件20的键合过程中封装结构的示意图，图8b示出的是在完成片间互连结构10与待键合件20的键合之后封装结构的示意图。对比图8a和图8b可以看出，在通过键合片间互连结构10与待键合件20来形成所述封装结构的过程中，第一三维纳米结构103的形态会发生变化。
在图8a中，在片间互连结构10与待键合件20的键合过程中，由于第一键合凸点102上的第一三维纳米结构103塑性变形，使得该第一三维纳米结构103逐渐被压缩，逐渐变薄。此时，在外界较低温度作用下该被压缩的第一三维纳米结构103发生熔融，最终形成可靠、牢固的薄膜式结构，如图8b所示。由于该薄膜式结构是通过第一三维纳米结构103的基础纳米结构单元发生熔融形成的，因此，该薄膜式结构具有很好的键合强度，从而使得片间互连结构10与待键合件20之间能够更加牢固地键合。
图8a和8b中示出的示例是仅通过一侧的键合凸点上沉积的三维纳米结构进行键合的示例。但本发明不限于此，也可以在另一侧的键合凸点上沉积三维纳米结构、并之后通过两侧键合凸点上的三维纳米结构相互接触挤压形成层间互连。如图9a所示，在所述待键合件20的所述第二键合凸点201上沉积有第二三维纳米结构202。在这种情况下，如图9b所示，所述片间互连结构10的所述衬底101上的所述第一键合凸点102可以通过所述第一三维纳米结构103和所述第二三维纳米结构202与所述待键合件20上的所述第二键合凸点201键合。在键合过程中，第一键合凸点102上的第一三维纳米结构103与第二键合凸点201上的第二三维纳米结构202发生机械闭锁，使得该第一三维纳米结构103和第二三维纳米结构202逐渐被压缩，逐渐变薄。此时，在外界较低温度作用下该被压缩的第一三维纳米结构103和第二三维纳米结构202发生熔融，最终形成可靠、牢固的薄膜式结构，如图9c所示。由于该薄膜式结构是通过第一三维纳米结构103的基础纳米结构单元与第二三维纳米结构202的基础纳米结构单元发生机械闭锁及熔融形成的，因此，该薄膜式结构具有更强的键合强度，从而使得片间互连结构10与待键合件20之间能够更加牢固地键合。
同上面描述的第一三维纳米结构103类似，所述第二三维纳米结构202也可以由多个基础纳米结构单元组成，其中，所述基础纳米结构单元可以例如为纳米球、纳米颗粒、纳米块等等。并且优选地，由这些基础纳米结构单元形成的第二三维纳米结构202可以形成为絮状或团簇状。此外，所述第二三维纳米结构202可以由以下材料中的至少一者形成：铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、金(Au)。
本发明所提供的片间互连结构10既可以用于形成晶圆级互连，也可以用于形成芯片级互连。因此，所述待键合件20可以为晶圆或芯片。
图10示出了根据本发明的实施方式的片间互连方法的流程图。如图9所示，该方法可以包括：步骤S201，在衬底101上形成第一键合凸点102。可以按照与上面结合图2a-2e描述的形成第一键合凸点102的方法相同的方法来实现。之后，步骤S202，在所述第一键合凸点102上沉积具有导电性能的第一三维纳米结构103。接下来，步骤S203，利用所述第一三维纳米结构103将所述第一键合凸点102与待键合件20上形成的第二键合凸点201进行键合，以使所述衬底101与所述待键合件20互连。
通过三维纳米结构进行键合，不仅可以降低层间节距(甚至降低到亚微米尺度)，提高集成度，并且无需较高的键合温度和压力。在本发明中，键合过程的气氛可以包括但不限于：真空、氮气、还原性气体(H2、HCOOH等)。
在一种实施方式中，所述步骤S202可以包括：1)在衬底101上未形成第一键合凸点102的区域上涂覆保护层109；2)在衬底101上沉积所述第一三维纳米结构103，以使所沉积的第一三维纳米结构103覆盖所述保护层109和所述第一键合凸点102。并且，所述片间互连方法还可以包括移除所述保护层109的步骤。上述步骤1)和步骤2)与结合图4a和图4b描述的步骤1)和步骤2)相同。
然而，与上面结合图4a-4c所描述的用于制造片间互连结构10的方法所不同的是，在本发明提供的片间互连方法中，可以根据衬底101上形成的第一键合凸点102的厚度来决定何时移除所述保护层109。
例如，在所述第一键合凸点102的厚度较薄的情况下(例如，通过PVD等方式沉积的薄膜凸点)，可以在衬底101上未形成第一键合凸点102的区域上涂覆较厚的保护层109，以使所述第一键合凸点102相对于所述保护层109向内凹陷，例如，图4a所示。之后，在衬底101上沉积所述第一三维纳米结构103，以使所沉积的第一三维纳米结构103覆盖所述保护层109和所述第一键合凸点102，如图4b所示。在这之后，并在进行步骤S203之前(即，在键合之前)，移除所述保护层109，如图4c所示。
而在所述第一键合凸点102的厚度较厚的情况下(例如，通过电镀方法形成这种厚度较厚的凸点)，可以在衬底101上未形成第一键合凸点102的区域上涂覆较薄的保护层109(该保护层109的厚度远远低于第一键合凸点102的厚度)，以使所述第一键合凸点102相对于所述保护层109向外突出，例如，图11a所示。之后，在衬底101上沉积所述第一三维纳米结构103，以使所沉积的第一三维纳米结构103覆盖所述保护层109和所述第一键合凸点102，如图11b所示。之后，先进行步骤S203，即，先进行键合，如图11c所示。在完成步骤S203之后，再移除所述保护层109，以移除非键合区域上的三维纳米结构，如图11d所示。由于第一键合凸点102的厚度较大，因而可以保证在键合之后，在非键合区域中留有足够的操作空间来移除这些非键合区域中的保护层109。可以例如采用化学试剂超声或者等离子轰击等方法来移除所述保护层109，从而去除非键合区域上的三维纳米结构。
在另一种实施方式中，所述步骤S202可以包括：1)在衬底101上沉积第一三维纳米结构103，以使所沉积的第一三维纳米结构103覆盖所述衬底101上未形成所述第一键合凸点102的区域以及所述第一键合凸点102；2)直接去除所述衬底101上未形成所述第一键合凸点102的区域上的第一三维纳米结构。上述步骤1)-步骤2)的实现同上面结合图5a-图5b所描述的过程及工艺相一致，对此，本发明在此不进行赘述。
在另一种实施方式中，所述步骤S202可以包括：1)在所述衬底101上沉积所述第一三维纳米结构103，以使所沉积的第一三维纳米结构103覆盖所述衬底101上未形成所述第一键合凸点102的区域以及所述第一键合凸点102；2)在所述第一键合凸点102周围形成保护层109，以使所述保护层109包围所述第一键合凸点102及所述第一键合凸点102上的第一三维纳米结构103；3)移除所述衬底101上未形成所述第一键合凸点102的区域上的第一三维纳米结构；以及4)移除所述保护层109。上述步骤1)-步骤4)的实现同上面结合图6a-图6d所描述的过程及工艺相一致，对此，本发明在此不进行赘述。
在又一种实施方式中，所述步骤S202可以包括：1)在所述衬底101的第一键合凸点102的上方设置一模板110，该模板110上形成有与所述第一键合凸点102相对应的通孔111；2)在所述模板110上沉积所述第一三维纳米结构103，以使所沉积的第一三维纳米结构103的至少一部分穿过所述通孔111到达所述第一键合凸点102上；以及3)移除所述模板110。上述步骤1)-步骤3)的实现同上面结合图7a-图7c所描述的过程及工艺相一致，对此，本发明在此不进行赘述。
在根据本发明的另一实施方式的片间互连方法中，该方法还可以包括：在利用所述第一三维纳米结构103将所述第一键合凸点102与所述第二键合凸点201进行键合的步骤之前，先在所述待键合件20的所述第二键合凸点201上沉积具有导电性能的第二三维纳米结构202；之后，再利用所述第一三维纳米结构103和所述第二三维纳米结构202将所述第一键合凸点102与所述第二键合凸点201进行键合，如图9a-9c、11d所示。
应当理解的是，在第二键合凸点201上沉积所述第二三维纳米结构202的方法及工艺同上面描述的在第一键合凸点102上沉积第一三维纳米结构103的方法及工艺相同，对此，本发明在此不进行赘述。
综上所述，在本发明中，采用三维纳米结构进行片间互连不仅够实现层间节距的降低(甚至降低到亚微米尺度)，提高集成度，同时由于纳米效应能够大大降低键合温度。此外，由于三维纳米结构自身所具有的特性，使用其进行片间互连还具备如下优势：
1)机械闭锁：由于三维纳米结构的沉积存在缝隙，而键合过程中，上下表面的三维纳米结构会出现缝隙和缝隙之间咬合、镶嵌和匹配，从而使得键合更加稳定、牢固。
2)塑性变形：当宏观金属形成三维纳米结构后，由于尺寸效应，金属表面原子所占的比重越来越大，其变形机制越来越受表层原子的运动影响。一旦受到任何外力，外层原子就会迅速地运动起来。此时，纳米金属就兼具了固体和液体的特性。在挤压后，表层原子迅速移动，形成了新的表面层。键合过程就是利用了上下两层纳米金属的迅速移动的特性发生连接。并且，由于三维纳米结构易产生塑性变形，使得键合过程中对于衬底及键合区域的平整性需求大大降低，因为不平整的区域可以通过移动的三维纳米结构来填补。
3)缺陷回复：由于薄膜沉积方法形成的三维纳米结构，可形成团簇，这些团簇之间存在很多的缺陷，例如层错、孪晶等。此种缺陷的自由能非常高，在外界压力和温度作用下，相邻的层错(位错)缺陷互相连接，逐渐回复，自由能降低，因此完成键合。
4)晶界扩散：三维形态的纳米结构比表面积大，晶粒小、晶界多，因此在键合过程中纳米颗粒的接触界面多，原子沿纳米颗粒的接触面的晶界扩散比体材料的接触面沿界面扩散的速度快很多。
5)外壳熔融：三维纳米结构因其纳米效应，其结构的周围有熔融现象，因此在键合过程会出现纳米颗粒边缘互相融合，从而发生键合。
本发明提供的片间互连结构可以用于多层芯片堆叠的三维集成，也可以用于温度敏感的MEMS封装，还可以用于电流密度较高、电迁移要求极高的微波器件的片间互连等等。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (13)

1.一种片间互连方法，其特征在于，该方法包括：
在衬底上形成第一键合凸点；
在所述第一键合凸点上沉积具有导电性能的第一三维纳米结构；
利用所述第一三维纳米结构将所述第一键合凸点与待键合件上形成的第二键合凸点进行键合，以使所述衬底与所述待键合件互连。
2.根据权利要求1所述的方法，其特征在于，在所述第一键合凸点上沉积所述第一三维纳米结构的步骤包括：在所述衬底上未形成所述第一键合凸点的区域上涂覆保护层；在所述衬底上沉积所述第一三维纳米结构，以使所沉积的第一三维纳米结构覆盖所述保护层和所述第一键合凸点；以及
所述方法还包括：移除所述保护层。
3.根据权利要求2所述的方法，其特征在于，移除所述保护层的步骤在利用所述第一三维纳米结构将所述第一键合凸点与所述第二键合凸点进行键合的步骤之前完成。
4.根据权利要求3所述的方法，其特征在于，所述第一键合凸点相对于所述保护层向内凹陷。
5.根据权利要求2所述的方法，其特征在于，移除所述保护层的步骤在利用所述第一三维纳米结构将所述第一键合凸点与待键合件上形成的第二键合凸点进行键合的步骤之后完成。
6.根据权利要求5所述的方法，其特征在于，所述第一键合凸点相对于所述保护层向外突出。
7.根据权利要求1所述的方法，其特征在于，在所述第一键合凸点上沉积所述第一三维纳米结构的步骤包括：在所述衬底上沉积所述第一三维纳米结构，以使所沉积的第一三维纳米结构覆盖所述衬底上未形成所述第一键合凸点的区域以及所述第一键合凸点；
直接移除所述衬底上未形成所述第一键合凸点的区域上的第一三维纳米结构。
8.根据权利要求1所述的方法，其特征在于，在所述第一键合凸点上沉积所述第一三维纳米结构的步骤包括：
在所述衬底上沉积所述第一三维纳米结构，以使所沉积的第一三维纳米结构覆盖所述衬底上未形成所述第一键合凸点的区域以及所述第一键合凸点；
在所述第一键合凸点周围形成保护层，以使所述保护层包围所述第一键合凸点及所述第一键合凸点上的第一三维纳米结构；
移除所述衬底上未形成所述第一键合凸点的区域上的第一三维纳米结构；以及
移除所述保护层。
9.根据权利要求1所述的方法，其特征在于，在所述第一键合凸点上沉积所述第一三维纳米结构的步骤包括：
在所述衬底的所述第一键合凸点的上方设置一模板，该模板上形成有与所述第一键合凸点相对应的通孔；
在所述模板上沉积所述第一三维纳米结构，以使所沉积的第一三维纳米结构的至少一部分穿过所述通孔到达所述第一键合凸点上；以及
移除所述模板。
10.根据权利要求1所述的方法，其特征在于，所述待键合件为晶圆或芯片。
11.根据权利要求1-10中任一权利要求所述的方法，其特征在于，该方法还包括：
在利用所述第一三维纳米结构将所述第一键合凸点与所述第二键合凸点进行键合的步骤之前，先在所述待键合件的所述第二键合凸点上沉积具有导电性能的第二三维纳米结构；之后，再利用所述第一三维纳米结构和所述第二三维纳米结构将所述第一键合凸点与所述第二键合凸点进行键合。
12.根据权利要求11所述的方法，其特征在于，所述第一三维纳米结构和/或所述第二三维纳米结构形成为絮状或团簇状。
13.根据权利要求11所述的方法，其特征在于，所述第一三维纳米结构和/或所述第二三维纳米结构由以下材料中的至少一者形成：铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、金(Au)。
CN201510181261.2A 2015-04-16 2015-04-16 片间互连方法 Pending CN106158674A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510181261.2A CN106158674A (zh) 2015-04-16 2015-04-16 片间互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510181261.2A CN106158674A (zh) 2015-04-16 2015-04-16 片间互连方法

Publications (1)

Publication Number Publication Date
CN106158674A true CN106158674A (zh) 2016-11-23

Family

ID=58057798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510181261.2A Pending CN106158674A (zh) 2015-04-16 2015-04-16 片间互连方法

Country Status (1)

Country Link
CN (1) CN106158674A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864551A (zh) * 2021-03-05 2021-05-28 广东大普通信技术有限公司 一种带阻滤波器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317255A (zh) * 2005-12-22 2008-12-03 英特尔公司 基于纳米结构的封装互连
CN101351295A (zh) * 2005-12-30 2009-01-21 英特尔公司 芯片封装中的焊料泡沫，纳米多孔焊料，发泡焊料凸点，组装该芯片封装的方法，以及包含该芯片封装的系统
CN101681849A (zh) * 2007-02-28 2010-03-24 株式会社新川 焊接装置以及焊接方法
TW201243968A (en) * 2011-04-29 2012-11-01 Ind Tech Res Inst Micro bump and method for forming the same
CN104201121A (zh) * 2014-09-17 2014-12-10 北京理工大学 一种铜柱凸点封装结构的成型方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317255A (zh) * 2005-12-22 2008-12-03 英特尔公司 基于纳米结构的封装互连
CN101351295A (zh) * 2005-12-30 2009-01-21 英特尔公司 芯片封装中的焊料泡沫，纳米多孔焊料，发泡焊料凸点，组装该芯片封装的方法，以及包含该芯片封装的系统
CN101681849A (zh) * 2007-02-28 2010-03-24 株式会社新川 焊接装置以及焊接方法
TW201243968A (en) * 2011-04-29 2012-11-01 Ind Tech Res Inst Micro bump and method for forming the same
CN104201121A (zh) * 2014-09-17 2014-12-10 北京理工大学 一种铜柱凸点封装结构的成型方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864551A (zh) * 2021-03-05 2021-05-28 广东大普通信技术有限公司 一种带阻滤波器及其制作方法

Similar Documents

Publication Publication Date Title
CN105684140B (zh) 包括与过孔结合的精细间距背面金属再分布线的互连结构
CN103035579B (zh) 晶圆级芯片尺寸封装件及其制造方法
CN106158828A (zh) 片间互连结构、片间互连结构的制造方法及封装结构
US8836140B2 (en) Three-dimensional vertically interconnected structure
CN102214624B (zh) 一种具有通孔的半导体结构及其制造方法
EP2408006B1 (en) Method for forming 3D-interconnect structures with airgaps and corresponding device
JP6306568B2 (ja) 積層体及びその製造方法
US20080081398A1 (en) Cap Wafer for Wafer Bonded Packaging and Method for Manufacturing the Same
TW201203482A (en) Conductive pillar for semiconductor substrate and method of manufacture
CN103762184B (zh) 芯片封装和用于制造芯片封装的方法
JP2010532562A (ja) 低抵抗のウエハ貫通ビア
CN103579155B (zh) 制造用于热压键合的键合垫的方法以及键合垫
TW200919593A (en) Elements and modules with micro caps and wafer level packaging method thereof
KR20140005107A (ko) 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기
TW201227886A (en) Package structure having micro-electro-mechanical elements and manufacturing method thereof
CN109037188A (zh) 半导体装置封装
JP5455538B2 (ja) 半導体装置及びその製造方法
CN101645401A (zh) 一种电路器件三维集成的方法
CN207134348U (zh) 三维系统级封装应用的内嵌扇出型硅转接板
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
WO2014067288A1 (zh) 一种圆片级穿硅通孔tsv的制作方法
CN106158674A (zh) 片间互连方法
CN104201163A (zh) 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN106395733B (zh) 半导体结构的形成方法
CN105742193B (zh) 晶圆与晶圆接合的工艺及结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161123

RJ01 Rejection of invention patent application after publication