CN106783760A - 芯片封装结构及方法 - Google Patents

芯片封装结构及方法 Download PDF

Info

Publication number
CN106783760A
CN106783760A CN201611218653.2A CN201611218653A CN106783760A CN 106783760 A CN106783760 A CN 106783760A CN 201611218653 A CN201611218653 A CN 201611218653A CN 106783760 A CN106783760 A CN 106783760A
Authority
CN
China
Prior art keywords
layer
underlay substrate
chip
conductive pole
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611218653.2A
Other languages
English (en)
Inventor
王振杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201611218653.2A priority Critical patent/CN106783760A/zh
Publication of CN106783760A publication Critical patent/CN106783760A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods

Abstract

本发明实施例公开了一种芯片封装结构及方法，所述结构包括：衬底基板，包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；第一重布线层，设置在所述衬底基板的第一侧面，且与所述第一导电柱电连接；第二重布线层，设置在所述衬底基板的第二侧面，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；至少一个倒装芯片，设置在所述第一重布线层远离所述衬底基板的一侧，所述倒装芯片的电极上设置有对应的第二导电柱，所述第二导电柱与所述第一重布线层电连接。本发明实现了芯片高集成度，提高了芯片单位面积上的输入/输出设备接口，提高芯片电学性能。

Description

芯片封装结构及方法
技术领域
本发明实施例涉及芯片制造技术领域，尤其涉及一种芯片封装结构及方法。
背景技术
随着电子产品的小型化，高性能化发展，系统集成度也日益提高。
硅通孔技术(Through Silicon Via，TSV)技术是一项高密度封装技术，通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连。硅通孔转接板技术(Though-Silicon-Via Interposer，TSV Interposer)作为3D SIP技术的主流分支，主要采用单层或者多层的插入式堆叠形式。扇出形(Fan out)晶圆封装是基于晶圆重构技术，将芯片重新布置到一块人工晶圆上，然后按照与标准WLP(Wafer Level Package，晶片级封装)工艺类似的步骤进行封装。
但是现有技术中芯片单一的扇出形(Fan out)晶圆封装或者单一硅通孔转接板技术的封装而成的电路功能单一，空间利用率低，无法实现高集成复杂的电路功能。
发明内容
本发明实施例提供一种芯片封装结构及方法，能够避免现有技术中芯片封装空间利用率低、电路功能单一的问题，提高芯片封装的集成度。
第一方面，本发明实施例提供了一种芯片封装结构，包括：
衬底基板，包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；
第一重布线层，设置在所述衬底基板的第一侧面，且与所述第一导电柱电连接；
第二重布线层，设置在所述衬底基板的第二侧面，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；
至少一个倒装芯片，设置在所述第一重布线层远离所述衬底基板的一侧，所述倒装芯片的电极上设置有对应的第二导电柱，所述第二导电柱与所述第一重布线层电连接。
第二方面，本发明实施例还提供了一种芯片封装方法，包括：
提供衬底基板，所述衬底基板包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；
在所述衬底基板的第一侧面制备第一重布线层，且与所述第一导电柱电连接；
在所述衬底基板的第二侧面制备第二重布线层，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；
提供至少一个倒装芯片，所述倒装芯片设置在所述第一重布线层远离所述衬底基板的一侧，所述倒装芯片的电极上设置有对应的第二导电柱，所述第二导电柱与所述第一重布线层电连接。
本发明实施例提供了一种芯片封装结构及方法，通过在衬底基板形成至少一个贯通第一侧面与第二侧面的通孔，在通孔设置第一导电柱，在衬底基板的第一侧面制备第一重布线层，在衬底基板的第二侧面制备第二重布线层，以及设置第二导电柱，通过倒装芯片上的电极连接第二导电柱，使得第二导电柱与第一重布线层电连接，解决了现有技术中芯片封装空间利用率低、电路功能单一的问题，使得可以实现更为复杂的线路设计，从而获得更复杂的电路功能，提高了芯片单位面积上的输入/输出设备接口，提高芯片集成度与电学性能。
附图说明
图1是本发明实施例一中的一种芯片封装结构的示意图；
图2是本发明实施例二中的一种芯片封装方法的流程图；
图3A是本发明实施例二中的一种芯片封装方法提供衬底的流程图；
图3B是本发明实施例二中的一种芯片封装结构中刻蚀通孔的示意图；
图3C是本发明实施例二中的一种芯片封装结构中沉积第一绝缘层的示意图；
图3D是本发明实施例二中的一种芯片封装结构中制备第一导电柱的示意图；
图3E是本发明实施例二中的一种芯片封装结构中第一侧面减薄处理后的示意图；
图4A是本发明实施例二中的一种芯片封装方法中制备第一重布线层的流程图；
图4B是本发明实施例二中的一种芯片封装结构中制备第一扩散阻挡层示意图；
图4C是本发明实施例二中的一种芯片封装结构中制备光刻胶图案层的示意图；
图4D是本发明实施例二中的一种芯片封装结构中制备第一重布线子层的示意图；
图4E是本发明实施例二中的一种芯片封装结构中制备第一钝化层的示意图；
图4F是本发明实施例二中的一种芯片封装结构中制备多层第一重布线子层与第一钝化层的示意图；
图5A是本发明实施例二中的一种芯片封装方法中制备第二重布线层的流程图；
图5B是本发明实施例二中的一种芯片封装结构中第二侧面减薄处理后的示意图；
图5C是本发明实施例二中的一种芯片封装结构中制备第二扩散阻挡层的示意图；
图5D是本发明实施例二中的一种芯片封装结构中制备第二重布线层与第二钝化层的示意图；
图6A是本发明实施例二中的一种芯片封装结构中制备第二导电柱的示意图；
图6B是本发明实施例二中的一种芯片封装结构中连接倒装芯片的示意图；
图7A是本发明实施例二中的一种芯片封装结构中制备封装层的示意图；
图7B是本发明实施例二中的一种芯片封装结构中制备球下金属层的示意图；
图7C是本发明实施例二中的一种芯片封装结构中制备第一对外连接凸点的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例提供的一种芯片封装结构示意图。本实施例可适用于各种芯片封装的情况，应用于高端芯片，如现场可编程门阵列(Field Programmable Gate Array，FPGA)，图形处理器(Graphics Processing Unit，GPU)，中央处理器(Central ProcessingUnit，CPU)以及高带宽显存(High Bandwidth Memory，HBM)等。本发明实施例提供的一种芯片封装结构包括：
衬底基板100、第一侧面200、第二侧面300、第一重布线层120、第二重布线层130、通孔101、第一导电柱102、第一重布线子层103、倒装芯片104、电极105、第二导电柱106、第二重布线子层107、第一对外连接凸点108、封装层109、第一绝缘层110、第一钝化层112、第二扩散阻挡层113、第二钝化层114和球下金属层115。
示例性的，衬底基板100包括第一侧面200和第二侧面300，所述衬底基板100中形成有至少一个贯通所述第一侧面200和第二侧面300的通孔101，所述通孔101内设置第一导电柱102；
第一重布线层120，设置在所述衬底基板100的第一侧面200，且与所述第一导电柱102电连接；
至少一个倒装芯片104，设置在所述第一重布线层120远离所述衬底基板100的一侧，所述倒装芯片104的电极105上设置有对应的第二导电柱106，所述第二导电柱106与所述第一重布线层120电连接；
第二重布线层130，设置在所述衬底基板100的第二侧面200，且与所述第一导电柱102电连接，所述第二重布线层130与第一对外连接凸点108电连接。
其中，衬底基板100的材质可以为碳化硅、硅晶圆或者蓝宝石等，如硅基转接板。衬底基板100包括第一侧面200与第二侧面300。第一侧面200优选为衬底基板100的上表面，第二侧面300优选为衬底基板100的下表面。第一重布线层120包括第一绝缘层110、第一扩散阻挡层111、第一重布线子层103、第一钝化层112与第一重布线子层103。其中，第一重布线子层103(Redistribution Layers，RDL)，用于将芯片中心的压焊点重新分配到芯片的周边、两侧或任何一侧，准确的将金属(如铜)电镀在衬底基片100上，如芯片可以分别以垂直层叠、交错层叠，并排层叠的方式排列等。第二重布线层130包括第二重布线子层107、第二扩散阻挡层113与第二钝化层114。倒装芯片104是芯片的电极105面向衬底基片100的第一侧面200，并形成电连接的一种芯片。
示例性的，所述衬底基板100为硅晶圆。
其中，硅晶圆是制造IC的基本原料，具体为硅元素加以纯化(99.999％)，接着是将这些纯硅制成长硅晶棒，成为制造电路的石英半导体的材料，经过照相制版、研磨、抛光和切片等程序，将多晶硅融解拉出单晶硅晶棒，然后切割成一片一片薄薄的晶圆。
示例性的，所述第一导电柱102和所述第二导电柱106均为铜柱以及所述第一对外连接凸点108为锡球。
其中，第一导电柱102和所述第二导电柱106均为铜柱，可以为电镀铜柱的方法制备。第一对外连接凸点108可以采用溅射球下金属层(UBM，Under Bump Metalization)与植球的方法形成锡球。其中，植球为采用了共面焊接芯片法焊接锡球。
示例性的，还包括：封装层109，用于将所述衬底基板100、所述第一重布线层120和所述至少一个倒装芯片104封装为一体。
其中，封装层109可以为环氧模塑料(Epoxy molding compound，EMC)封装层，通过封装工艺将半导体芯片包覆形成保护，以免受到外部环境的破坏。
本发明实施例提供了一种芯片封装结构，通过在衬底基板形成至少一个贯通第一侧面与第二侧面的通孔，在通孔设置第一导电柱，在衬底基板的第一侧面制备第一重布线层，在衬底基板的第二侧面制备第二重布线层，以及设置第二导电柱，通过倒装芯片上的电极连接第二导电柱，使得第二导电柱与第一重布线层电连接，解决了现有技术中芯片封装空间利用率低、电路功能单一的问题，使得可以实现更为复杂的线路设计，从而获得更复杂的电路功能，提高了芯片单位面积上的输入/输出设备接口，提高芯片集成度与电学性能。
实施例二
图2本发明实施例还提供一种芯片封装方法的流程图，如图2所示：
S210、提供衬底基板，所述衬底基板包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；
S220、在所述衬底基板的第一侧面制备第一重布线层，且与所述第一导电柱电连接；
S230、在所述衬底基板的第二侧面制备第二重布线层，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；
S240、提供至少一个倒装芯片，所述倒装芯片设置在所述第一重布线层远离所述衬底基板的一侧，所述倒装芯片的电极上设置有对应的第二导电柱，所述第二导电柱与所述第一重布线层电连接。
下面按照工艺中制备第一重布线层、第二重布线层、第一绝缘层以及倒装芯片等工艺流程进行说明。
示例性的，图3A为图2所示的步骤S210的具体流程示意图，图3B～图3E为对应各步骤的结构示意图，如图3A所示，包括如下步骤：
步骤S310，在衬底基板的第一侧面刻蚀至少一个预设尺寸的通孔。
具体的，如图3B所示，衬底基片100包含第一侧面200和第二侧面300，在本实施例中，采用干法刻蚀的方法在衬底基片100第一侧面200刻蚀两个预设尺寸的通孔101。其中，两个通孔101的预设尺寸根据制备芯片的要求而定，可以相同，也可以不同。在本实施例中，两个通孔101优选为预设尺寸相同的两个通孔。
步骤S320，所述衬底基板的第一侧面与所述通孔表面沉积第一绝缘层，电镀第一导电柱覆盖所述通孔与第一侧面。
具体的，如图3C所示，在衬底基板100的第一侧面200与通孔101的表面沉积第一绝缘层110，该第一绝缘层110为两层不同的薄膜。具体的，采用PECVD(Plasma EnhancedChemical Vapor Deposition，等离子体增强化学气相沉积法)在衬底基板100的第一侧面200沉积一层预设尺寸的薄膜，该层薄膜的材质可以为SiO2；由于铜材料很容易扩散到硅或者SiO2中，严重影响器件的性能，因此再采用PVD(Physical Vapor Deposition，物理气相沉积)沉积一层预设尺寸的薄膜，该层薄膜的材质可以为Ti/Cu。
如图3D所示，电镀第一导电柱102覆盖通孔101与第一侧面200。
步骤S330，所述衬底基板的第一侧面进行减薄处理。
具体的，如图3E所示，对衬底基板100的第一侧面200进行减薄处理，剩余第一导电柱102，以及暴露出第一绝缘层110。需要说明的是，第一绝缘层110包含两层薄膜，在减薄处理的过程中，同时去除了第一绝缘层110中远离衬底基片100的PVD沉积的薄膜。
示例性的，图4A为图2所示的步骤S220的具体流程示意图，图4B～图4F为对应各步骤的结构示意图，如图4A所示，包括如下步骤：
步骤S410，制备至少一个第一重布线子层。
其中，第一重布线子层103的层数不作限定。在本实施例中，第一重布线子层103包括两层，分别为第一重布线子层103a与第一重布线子层103b。
具体的，如图4B所示，采用PVD沉积一层预设尺寸的第一扩散阻挡层111，该层薄膜的材质同样可以为Ti/Cu。其中，Ti有阻挡第一重布线子层103中的铜扩散到第一绝缘层110中二氧化硅层的作用，从而保护衬底基板100。Cu有让第一重布线子层103更容易电镀的作用。
如图4C所示，在衬底基板100的第一侧面200涂抹一层光刻胶，在光刻胶表面上放置一层预设形状的掩模版，提供一束光源，对光刻胶进行选择性曝光并显影，获得光刻胶图案层112。
如图4D所示，制备第一重布线子层103a，当电镀的第一重布线子层103a与光刻胶图案层112保持同一平面时，停止电镀第一重布线子层103a，并刻蚀掉光刻胶图案层112与第一扩散阻挡层111。需要说明的是，由于第一扩散阻挡层111与第一重布线子层103a相比是很薄的一层膜，因此当刻蚀掉第一扩散阻挡层111后，因此，在图4D～图7C以及图1中的第一重布线子层103a与第一导电柱102之间的第一扩散阻挡层111未在图中显示。
步骤S420，制备至少一个第一钝化层，所述第一钝化层暴露出部分所述第一重布线子层。
其中，第一钝化层112为至少一层聚合物薄膜，可以一种负性胶，如PI(Photo -sensitive Polyimide，光敏性聚酰亚胺)，起到应力缓冲。第一钝化层112的层数不做限定，在本实施例中，第一钝化层112包括三层，分别为第一钝化层112a、第一钝化层112b与第一钝化层112c。
具体的，如图4E所示，采用旋涂法制备第一钝化层112a，并且第一钝化层112a暴露出第一重布线子层103a。
需要说明的是，在本发明实施例中，由于第一重布线子层103与第一钝化层112为多层。因此，如图4F所示，再制备第一重布线子层103b与第一钝化层112b，制备方法与制备第一重布线子层103a和第一钝化层112a的方法一样，不再赘述。然后，再放置一层预设形状的掩模版，制备第一钝化层112c。
需要说明的是，由第一扩散阻挡层111、第一重布线子层103与第一钝化层112共同组成了第一重布线层120。
示例性的，图5A为图2所示的步骤S230的具体流程示意图，图5B～图5D为对应各步骤的结构示意图，如图5A所示，包括如下步骤：
步骤S510，所述衬底基板的第二侧面进行减薄处理，使得至少一个所述通孔贯通所述第一侧面和第二侧面。
具体的，如图5B所示，衬底基板100的第二侧面300进行减薄处理，并且刻蚀，使得位于第二侧面300的第一导电柱102暴露出来，从而使得至少一个所述通孔101贯通所述第一侧面200和第二侧面300。
步骤S520，所述衬底基板的第二侧面沉积第二扩散阻挡层。
具体的，如图5C所示，采用PVD沉积一层预设尺寸的第二扩散阻挡层113，使得第二侧面300保持同一平面。需要说明的是，第二扩散阻挡层113与第一扩散阻挡层111制备方法一样，该层薄膜的材质同样也可以为Ti/Cu。
步骤S530，制备至少一个第二重布线子层，与所述第一重布线子层电连接。
具体的，第二重布线子层107的层数不作限定。在本实施例中，如图5D所示，第二重布线子层107包括三层，分别为第二重布线子层107a、第二重布线子层107b与第二重布线子层107c。并且，制备方法与第一重布线子层103a的制备方法一样，不再赘述。
步骤S540，制备至少一个第二钝化层，暴露出部分所述第二重布线子层。
具体的，第二钝化层114的层数不作限定。在本实施例中，如图5D所示，第二钝化层114包括4层，分别为第二钝化层114a、第二钝化层114b、第二钝化层114c与第二钝化层114d。并且，制备方法与第一钝化层112a的制备方法一样，不再赘述。
需要说明的是，由第二扩散阻挡层113、第二重布线子层107与第二钝化层114共同组成了第二重布线层130。
示例性的，步骤S240具体细化为：电镀以形成所述第二导电柱，将提供的至少一个所述倒装芯片设置在所述第二导电柱上，所述倒装芯片的电极与所述第二导电柱电连接。图6A～图6B为对应的结构示意图。
具体的，如图6A所示，采用电镀的方法在第一侧面200上形成两个第二导电柱106。
如图6B所示，倒装芯片104设置在所述第二导电柱106上，通过电极105连接在第二导电柱106上，使得第二导电柱106与第一重布线层120电连接。
示例性的，制备封装层，所述封装层将所述衬底基板、所述第一重布线层和所述至少一个倒装芯片封装为一体。
如图7A所示，制备封装层109，将半导体芯片包覆形成保护，以免受到外部环境的破坏。
如图7B所示，采用溅射法或者电镀法制备球下金属层115。可选的，球下金属层115的材质为Cu/Ni/SnAg。
最后，如图7C所示，在球下金属层115上制备第一对外连接凸点108。使用球下金属层115能够使得第二重布线层130与第一对外连接凸点108更好的电连接。
本发明实施例提供了一种芯片封装方法，解决了现有技术中芯片封装空间利用率低、电路功能单一的问题，使得可以实现更为复杂的线路设计，从而获得更复杂的电路功能，提高了芯片单位面积上的输入/输出设备接口，提高芯片集成度与电学性能。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
衬底基板，包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；
第一重布线层，设置在所述衬底基板的第一侧面，且与所述第一导电柱电连接；
第二重布线层，设置在所述衬底基板的第二侧面，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；
至少一个倒装芯片，设置在所述第一重布线层远离所述衬底基板的一侧，所述倒装芯片的电极上设置有对应的第二导电柱，所述第二导电柱与所述第一重布线层电连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
封装层，用于将所述衬底基板、所述第一重布线层和所述至少一个倒装芯片封装为一体。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述衬底基板为硅晶圆。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一导电柱和所述第二导电柱均为铜柱以及所述第一对外连接凸点为锡球。
5.一种芯片封装方法，其特征在于，包括：
提供衬底基板，所述衬底基板包括第一侧面和第二侧面，所述衬底基板中形成有至少一个贯通所述第一侧面和第二侧面的通孔，所述通孔内设置第一导电柱；
在所述衬底基板的第一侧面制备第一重布线层，且与所述第一导电柱电连接；
在所述衬底基板的第二侧面制备第二重布线层，且与所述第一导电柱电连接，所述第二重布线层与第一对外连接凸点电连接；
提供至少一个倒装芯片，所述倒装芯片设置在所述第一重布线层远离所述衬底基板的一侧，所述倒装芯片的电极上设置有对应的第二导电柱，所述第二导电柱与所述第一重布线层电连接。
6.根据权利要求5所述的方法，其特征在于，还包括：
制备封装层，所述封装层将所述衬底基板、所述第一重布线层和所述至少一个倒装芯片封装为一体。
7.根据权利要求5所述的方法，其特征在于，所述提供衬底基板包括：
在所述衬底基板的第一侧面刻蚀至少一个预设尺寸的所述通孔；
所述衬底基板的第一侧面与所述通孔表面沉积第一绝缘层，电镀第一导电柱覆盖所述通孔与第一侧面；
所述衬底基板的第一侧面进行减薄处理。
8.根据权利要求5所述的方法，其特征在于，所述在所述衬底基板的第一侧面制备第一重布线层包括：
制备至少一个第一重布线子层；
制备至少一个第一钝化层，所述第一钝化层暴露出部分所述第一重布线子层。
9.根据权利要求5所述的方法，其特征在于，所述在所述衬底基板的第二侧面制备第二重布线层包括：
所述衬底基板的第二侧面进行减薄处理，使得至少一个所述通孔贯通所述第一侧面和第二侧面。
所述衬底基板的第二侧面沉积第二扩散阻挡层；
制备至少一个第二重布线子层，与所述第一重布线子层电连接；
制备至少一个第二钝化层，暴露出部分所述第二重布线子层。
10.根据权利要求5所述的方法，其特征在于，所述倒装芯片的电极上形成有第二导电柱，所述提供至少一个倒装芯片包括：
电镀以形成所述第二导电柱，将提供的至少一个所述倒装芯片设置在所述第二导电柱上，所述倒装芯片的电极与所述第二导电柱电连接。
CN201611218653.2A 2016-12-26 2016-12-26 芯片封装结构及方法 Pending CN106783760A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611218653.2A CN106783760A (zh) 2016-12-26 2016-12-26 芯片封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611218653.2A CN106783760A (zh) 2016-12-26 2016-12-26 芯片封装结构及方法

Publications (1)

Publication Number Publication Date
CN106783760A true CN106783760A (zh) 2017-05-31

Family

ID=58926113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611218653.2A Pending CN106783760A (zh) 2016-12-26 2016-12-26 芯片封装结构及方法

Country Status (1)

Country Link
CN (1) CN106783760A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507781A (zh) * 2017-08-30 2017-12-22 深圳中科四合科技有限公司 一种芯片封装结构的制备方法
CN107564876A (zh) * 2017-08-30 2018-01-09 深圳中科四合科技有限公司 一种芯片封装结构
CN108281417A (zh) * 2017-12-27 2018-07-13 苏州中晟宏芯信息科技有限公司 谐振时钟电路和集成电路的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822364A (zh) * 2005-02-18 2006-08-23 富士通株式会社 半导体器件
US20100327439A1 (en) * 2007-05-08 2010-12-30 Tae-Joo Hwang Semiconductor package and method of forming the same
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法
CN104282657A (zh) * 2014-10-28 2015-01-14 华进半导体封装先导技术研发中心有限公司 超薄多层封装体及其制作方法
CN104362105A (zh) * 2014-09-26 2015-02-18 北京理工大学 一种铜柱凸点结构的封装工艺
CN105428331A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822364A (zh) * 2005-02-18 2006-08-23 富士通株式会社 半导体器件
US20100327439A1 (en) * 2007-05-08 2010-12-30 Tae-Joo Hwang Semiconductor package and method of forming the same
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法
CN104362105A (zh) * 2014-09-26 2015-02-18 北京理工大学 一种铜柱凸点结构的封装工艺
CN104282657A (zh) * 2014-10-28 2015-01-14 华进半导体封装先导技术研发中心有限公司 超薄多层封装体及其制作方法
CN105428331A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507781A (zh) * 2017-08-30 2017-12-22 深圳中科四合科技有限公司 一种芯片封装结构的制备方法
CN107564876A (zh) * 2017-08-30 2018-01-09 深圳中科四合科技有限公司 一种芯片封装结构
CN107507781B (zh) * 2017-08-30 2019-09-27 深圳中科四合科技有限公司 一种芯片封装结构的制备方法
CN107564876B (zh) * 2017-08-30 2019-09-27 深圳中科四合科技有限公司 一种芯片封装结构
CN108281417A (zh) * 2017-12-27 2018-07-13 苏州中晟宏芯信息科技有限公司 谐振时钟电路和集成电路的制造方法

Similar Documents

Publication Publication Date Title
US11037861B2 (en) Interconnect structure for package-on-package devices
US10510629B2 (en) Integrated circuit package and method of forming same
US10283375B2 (en) Integrated circuit package pad and methods of forming
US10325883B2 (en) Package-on-package structure and method
US9646894B2 (en) Packaging mechanisms for dies with different sizes of connectors
CN112310049A (zh) 集成电路封装
CN105374693A (zh) 半导体封装件及其形成方法
TW202046457A (zh) 封裝體及其形成方法
KR101508841B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
US11715681B2 (en) Fan-out package structure and method
KR20210053233A (ko) 반도체 패키지 및 제조 방법
KR20190018928A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN111834314B (zh) 封装结构及其制造方法
US11410953B2 (en) Via structure for packaging and a method of forming
KR102470488B1 (ko) 두꺼운 rdl과 얇은 rdl이 교대로 적층된 패키지
US10204876B2 (en) Pad defined contact for wafer level package
KR20230098518A (ko) 반도체 패키지 및 제조 방법
TW201828373A (zh) 半導體封裝結構的製造方法
CN110634750A (zh) 半导体装置及其制造方法
CN106783760A (zh) 芯片封装结构及方法
CN109216206B (zh) 一种晶圆级扇出封装方法以及封装结构
CN106783777A (zh) 芯片封装结构及方法
CN106783776A (zh) 芯片封装结构及方法
TWI820317B (zh) 封裝組件及其製造方法
TW202414617A (zh) 三維半導體裝置以及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication