CN107564876A - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN107564876A CN107564876A CN201710766023.7A CN201710766023A CN107564876A CN 107564876 A CN107564876 A CN 107564876A CN 201710766023 A CN201710766023 A CN 201710766023A CN 107564876 A CN107564876 A CN 107564876A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- chip
- insulating barrier
- blind hole
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明实施例公开了一种芯片封装结构,用于解决现有芯片封装结构在制备过程中的引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题以及成本问题。该芯片封装结构包括:至少一个第一金属层、第一绝缘层、芯片;第一绝缘层覆盖在至少一个第一金属层的非底部表面上,第一绝缘层的底部与至少一个第一金属层的底部齐平,至少一个第一金属层形成至少一个焊盘;至少一个第一金属层的垂直方向上设有盲孔,盲孔内填充有导电材料,且导电材料在盲孔的填充口上形成凸起;芯片固化在凸起上。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种芯片封装结构。
背景技术
随着电子产品向小型化、集成化、普及化发展,对于电子产品内部所使用到的多极管等结构也随之小型化。
目前,芯片封装结构主要采用传统封装方式,例如:通过打钱(英文全称:Wirebond,缩写:WB)方式将芯片(英文全称:Chip)封装成具有一定功能的多极管。然而,对于现有的芯片封装结构的封装方法而言,由于电极之间连接的引线较为纤细,阻值偏高,对于器件的电性能有一定的影响,且引线在连接芯片焊盘时与基板焊盘时,需要有一定的弯曲高度,此高度的存在可能导致最终的器件厚度无法得到进一步的降低,同时,引线多为金、银等贵金属,制造成本较高。
发明内容
本发明实施例提供了一种芯片封装结构,用于解决现有芯片封装结构在制备过程中的引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题以及成本问题。
有鉴于此,本发明第一方面提供一种芯片封装结构,可包括:
至少一个第一金属层、第一绝缘层、芯片;
第一绝缘层覆盖在至少一个第一金属层的非底部表面上,第一绝缘层的底部与至少一个第一金属层的底部齐平,至少一个第一金属层形成至少一个焊盘;
至少一个第一金属层的垂直方向上设有盲孔,盲孔内填充有导电材料,且导电材料在盲孔的填充口上形成凸起;
芯片固化在凸起上。
进一步的,盲孔的孔径为20微米至200微米,盲孔的高度为5微米至200微米。
进一步的,导电材料为流动状态的导电材料。
进一步的,结构还包括至少一个第二金属层;
至少一个第二金属层中的每一个与至少一个第一金属层中的一个或多个贴合;
至少一个第一金属层形成至少一个焊盘包括:
至少一个第二金属层形成至少一个焊盘。
进一步的,结构还包括至少一个第二金属层;
至少一个第二金属层中的每一个与至少一个第一金属层中的一个或多个贴合;
第一绝缘层的底部未贴合至少一个第二金属层的区域以及至少一个第二金属层的预设区域覆盖有第二绝缘层;
至少一个第一金属层形成至少一个焊盘包括:
至少一个第二金属层未覆盖第二绝缘层的区域形成至少一个焊盘。
进一步的,至少一个焊盘上覆盖有第三金属层。
进一步的,芯片的表面上覆盖有第三绝缘层。
从以上技术方案可以看出,本发明实施例具有以下优点:
与现有方案不同的是,本发明中的芯片封装结构,通过将芯片与填充至盲孔中的导电材料形成的凸起连接,避免了引线的使用,则解决了现有方案中引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题,且由于引线的未使用,使得引线以及塑封材料的成本得到控制,同时,采用盲孔填充导电材料的方式形成的凸起进行芯片的连接,可以实现互连金属的面积大小可控、高度可控,有利于对形成的预设器件形成厚度调整、尺寸调整,以满足不同需求。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中芯片封装结构的一个结构示意图;
图2为本发明实施例中芯片封装结构的部分结构示意图;
图3为本发明实施例中芯片封装结构的另一结构示意图;
图4为本发明实施例中芯片封装结构的另一结构示意图;
图5为本发明实施例中芯片封装结构的另一结构示意图;
图6为本发明实施例中芯片封装结构的另一结构示意图;
图7为本发明实施例中芯片封装结构的另一结构示意图;
图8为本发明实施例中芯片封装结构的另一结构示意图;
图9为本发明实施例中芯片封装结构的另一结构示意图。
具体实施方式
本发明实施例提供了一种芯片封装结构,用于解决现有芯片封装结构在制备过程中的引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题以及成本问题。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明中,可以提供三种主要不同的芯片封装结构,为便于理解,下面对三种不同的芯片封装结构进行具体说明:
第一种,至少一个第一金属层的底部得到完全裸露:
请参阅图1和图2,本发明实施例中芯片封装结构一个实施例包括:
至少一个第一金属层10、第一绝缘层11、芯片12;
第一绝缘层11覆盖在至少一个第一金属层10的非底部表面上,第一绝缘层11的底部与至少一个第一金属层10的底部齐平,至少一个第一金属层10形成至少一个焊盘13;
至少一个第一金属层10的垂直方向上设有盲孔14,盲孔14内填充有导电材料,且导电材料在盲孔14的填充口上形成凸起15;
芯片12固化在凸起15上。
如图1所示,以两个第一金属层10为例进行说明,第一绝缘层11的底部可以设有空腔结构,至少一个第一金属层10中的每一个可以位于相应的空腔结构中,且可以与第一绝缘层11贴合,即第一绝缘层11覆盖在至少一个第一金属层10的非底部表面上,至少一个第一金属层10被第一绝缘层11进行非底部表面的包裹,且第一绝缘层11的底部与该至少一个第一金属层10的底部齐平。在实际应用中,第一绝缘层11与至少一个第一金属层10得到固定连接,即第一绝缘层11与至少一个第一金属层10之间的贴合部分没有空隙,具体可以通过诸如UV、加热等方式对第一绝缘层11进行固化得到实现。其中,至少一个第一金属层10的垂直方向上可以设有盲孔14,盲孔14内通过填充导电材料,可以实现导电材料与至少一个第一金属层10的导通,而为了导电材料与芯片12的可靠性连接,如图2所示,导电材料在盲孔14中进行填充时,需要在盲孔14的填充口上形成凸起15,以使得凸起15上可以固化有芯片12。
在上述结构中,至少一个第一金属层10可以形成至少一个焊盘13,即直接采用至少一个第一金属层10的底部裸露部分作为至少一个焊盘13的使用。图1以一个第一金属层10作为一个焊盘13使用为例进行说明。
第二种,至少一个第一金属层的底部得到部分裸露或完全不裸露:
请参阅图2和图3,本发明实施例中芯片封装结构另一实施例包括:
至少一个第一金属层10、至少一个第二金属层16、第一绝缘层11、芯片12;
第一绝缘层11覆盖在至少一个第一金属层10的非底部表面上,第一绝缘层11的底部与至少一个第一金属层10的底部齐平;
至少一个第二金属层16中的每一个与至少一个第一金属层10中的一个或多个贴合,至少一个第二金属层16形成至少一个焊盘13;
至少一个第一金属层10的垂直方向上设有盲孔14,盲孔14内填充有导电材料,且导电材料在盲孔14的填充口上形成凸起15;
芯片12固化在凸起15上。
本实施例中的芯片封装结构与第一种芯片封装结构相比,基本结构较为相似,不同之处在于,本实施例中的芯片封装结构还可以包括至少一个第二金属层16,该至少一个第二金属层16中的每一个可以与至少一个第一金属层10中的一个或多个贴合。
基于图1所示的芯片封装结构,如图3所示,以两个第一金属层10和两个第二金属层16为例进行说明,每一个第一金属层10的底部贴合有一个第二金属层16,该第二金属层16与第一金属层10部分贴合,第二金属层16的底部将完全不裸露,每一个第二金属层16可以形成至少一个焊盘13,即直接采用至少一个第二金属层16作为至少一个焊盘13的使用。图2以一个第二金属层16作为一个焊盘13使用为例进行说明。
可以理解的是,本实施例中,基于至少一个第一金属层10中的每一个与至少一个第二金属层16的贴合方式的不同,至少一个焊盘13相对于至少一个第一金属层10的位置不同,上述仅为举例说明。
第三种,至少一个第一金属层的底部得到部分裸露或完全不裸露,且至少一个第一金属层的部分被第二绝缘层覆盖:
请参阅图2和图4,本发明实施例中芯片封装结构另一实施例包括:
至少一个第一金属层10、至少一个第二金属层16、第一绝缘层11、芯片12;
第一绝缘层11覆盖在至少一个第一金属层10的非底部表面上,第一绝缘层11的底部与至少一个第一金属层10的底部齐平;
至少一个第二金属层16中的每一个与至少一个第一金属层10中的一个或多个贴合,第一绝缘层11的底部未贴合至少一个第二金属层16的区域以及至少一个第二金属层16的预设区域覆盖有第二绝缘层17,至少一个第二金属层16未覆盖第二绝缘层17的区域形成至少一个焊盘13;
至少一个第一金属层10的垂直方向上设有盲孔14,盲孔14内填充有导电材料,且导电材料在盲孔14的填充口上形成凸起15;
芯片12固化在凸起15上。
本实施例中的芯片封装结构与第二种芯片封装结构相比,基本结构较为相似,不同之处在于,第一绝缘层11的底部未贴合至少一个第二金属层16的区域以及至少一个第二金属层16的预设区域覆盖有第二绝缘层17,且以至少一个第二金属层16未覆盖第二绝缘层17的区域形成至少一个焊盘13。
基于至少一个第一金属层10中的每一个与至少一个第二金属层16的贴合方式的不同,如图4所示,以两个第一金属层10和一个第二金属层16为例进行说明,第二金属层16完全贴合在每一个第一金属层10的底部,该第二金属层16的底部将完全不裸露,可以采用第二绝缘层17对第一绝缘层11的未贴合至少一个第二金属层16的区域以及至少一个第二金属层16的预设区域进行覆盖处理,非预设区域即为制作至少一个焊盘13的区域。每一个第二金属层16可以形成至少一个焊盘13,即直接采用至少一个第二金属层16的非预设区域作为至少一个焊盘13的使用。图2以一个第二金属层16的两个非预设区域分别作为一个焊盘13使用为例进行说明。
可以理解的是,本实施例中,基于至少一个第一金属层10中的每一个与至少一个第二金属层16的贴合方式的不同,以及预设区域的设计,至少一个焊盘13相对于至少一个第一金属层10的位置不同,上述仅为举例说明。
需要说明的是,在一些可能的实现方式中,还可以在形成的至少一个焊盘13上焊接目标电子元器件,其中,目标电子元器件包括电阻、电容中的至少一个。在实际应用中,在芯片封装结构的制备过程中,通过在至少一个焊盘13上焊接电阻,电容、连接器、发条等电子元器件,可以有效提高芯片封装结构的集成度,另外,该目标电子元器件与实际产品有关,可根据实际产品确定电子元器件以及电子元器件的个数等,此处不做具体限定。
基于上述三种主要不同的芯片封装结构的简单说明,下面针对上述三种主要的芯片封装结构的实现方式、以及相应要点进行详细的举例说明:
一、针对至少一个第一金属层10与第一绝缘层11的结构设计:
具体的,为了贴合至少一个第一金属层10与第一绝缘层11,可以提供一个载体,该载体可看作是芯片封装结构的一种介质,具有可剥离性。在实际应用中,可以在载体的至少一个面上覆盖第四金属层,如将第四金属层用有粘性的粘接片、热解胶等固定在一个厚度适中的上述载体上,该第四金属层在载体剥离后也可以得到全部移除,以裸露出该至少一个第一金属层10的下表面。其中,该载体可以是环氧板、金属板、玻璃等任何具有一定刚性的材料,以能够具有一定的硬度而达到承载的作用,也方便于与铜箔层的剥离,此处不做具体限定。
可以理解的是,要覆盖第四金属层的载体面可根据实际需求进行选择,此处不做具体限定。一般情况下,该第四金属层具体为铜箔层,当然,也可以是其他金属材质层,此处不做具体限定。
其中,当第四金属层为铜箔层时,该铜箔层可以是单纯铜箔层,其厚度可以为1微米至50微米,优选的,可以为9微米至35微米,也可以是带载体的超薄铜箔层,即具有2层结构,上面一层厚度为1微米至3微米,下面一层厚度为35微米左右,两层铜箔之间具有一定的粘性,但也可以较轻松地剥离开。
进一步的,可以在第四金属层的第一区域设置至少一个第一金属层10,如通过贴膜、曝光、显影、图形电镀的方式制作至少一个第一金属层10,该至少一个第一金属层10的材质可以为铜、镍、金、银、锡、铅等金属中的至少一种或者其合金中的至少一种,可选的,至少一个第一金属层10可以为铜柱,即在第四金属层的第一区域上形成至少一个铜柱。其中,第一区域的位置与具体产品的形态、结构以及线路设计等相关,此处不做具体限定。
需要说明的是,上述说明的至少一个第一金属层10的大小、高度、位置、形状、材料与实际产品相关,此处不做具体限定。
可以理解的是,上述仅以上述贴膜、曝光、显影、电镀的步骤说明了在第四金属层的第一区域上设置至少一个第一金属层10的方法,在实际应用中,还可以采用其它方法,无论至少一个第一金属层10的下表面是否贴合有第四金属层,只要能够得到至少一个第一金属层10即可,此处不做具体限定。
进一步的,为了对至少一个第一金属层10起到隔离作用,同时,为了提供填充导电材料的容器,可以以采用丝印、喷涂、旋涂、压合、塑封等方式在第四金属层以及至少一个第一金属层10的裸露表面上覆盖第一绝缘层11,并采用UV、加热等方式固化第一绝缘层11,即在第四金属层的上方覆盖一定厚度的第一绝缘层11,且该第一绝缘层11完全覆盖至少一个第一金属层10。
其中,该第一绝缘层11可以为固体塑封材料、粉末塑封材料、液体树脂、半固化树脂、纯胶中的至少一种或者其组合材料,其物理形态可以为固体、液体或膜料中的一种,可以根据第一绝缘层11的加工工艺进行选择,此处不做具体限定。
二、针对盲孔的结构设计与填充:
具体的,需要在至少一个第一金属层10的垂直方向上设计盲孔14,以使得该盲孔14可以盛放导电材料,该盲孔14可以贯穿第一绝缘层11,并将至少一个第一金属层10作为该盲孔14的底部。通过盲孔14的设计,在盲孔14中填充导电材料后,导电材料可以与至少一个第一金属层10充分接触而起到导通的作用,且导电材料可以在盲孔14的填充口上微凸出孔口,以形成凸起15,保证导电材料对芯片12的连接效果。
其中,可以采用流动状态的导电材料对盲孔14进行填充,如铜浆、银胶、锡膏或流动的复合导电材料等,以对芯片12起到粘结作用。在流动状态的导电材料中,优先使用二次回流不会融化的导电材料,以避免相邻凸起15之间由于融化而连接导致的短路问题。
进一步的,为了限制盲孔14内导电材料的流动性,使得形成的凸起15与芯片12点接触,以及考虑到相邻凸起15之间的间距问题,盲孔14的孔径可以为20微米至200微米,优选的,可以为50微米至120微米,盲孔14的高度可以为5微米至200微米,优选的,可以为20微米至60微米,通过上述设计,盲孔15的高度可控,且凸起在15与芯片12连接时,其互连金属的面积大小可控,同时,由于盲孔14孔径的设计,导电材料的流动性受到限制,则也可以在凸起15的形成过程中避免相邻凸起15之间的连接而导致的短路。
需要说明的是,盲孔14的设计方法除了采用上述说明的内容,在实际应用中,还可以采用其它方式,如第一绝缘层11为固体塑封材料时,可以根据第一绝缘层11与至少一个第一金属层10的贴合位置预先进行盲孔14的设计,再在第一绝缘层11与至少一个第一金属层10贴合后,对第一绝缘层11进行固化即可,此处不做具体限定。
三、针对凸起15与芯片12的连接
具体的,当导电材料为流动状态的导电材料时,可以将芯片12粘贴到为凸起15的导电材料上,再通过回流或烘烤等方式将导电材料固化,加强凸起15与芯片12之间的连接,如烘烤让银胶、铜浆等导电材料固化。回流让锡膏焊接固化。本实施例通过采用流动的导电材料直接粘贴芯片的方式,实现了芯片12与凸起15的软连接,避免了传统工艺中芯片12与铜柱(即至少一个第一金属层10)的硬连接,也取消了诸如锡膏、导电胶等助焊剂的使用,从而不用清洗助焊剂,提高了芯片12与凸起15之间的连接可靠性。
在一些可能的实现方式中,该芯片12可以自带焊盘,通过芯片12自带的焊盘与该至少一个凸起15进行有效贴合。
四、针对至少一个焊盘的形成
1、针对第一种芯片封装结构
具体的,载体作为承载芯片封装结构的介质,可以在完成芯片12在凸起15上的固化后进行剥离,载体剥离后,若有应用第四金属层,则第四金属层将裸露出来,那么可以进一步对第四金属层进行完全蚀刻。其中,第四金属层被完全蚀刻后,第一绝缘层11的底部与至少一个第一金属层10的底部得到完全的裸露,则可以以至少一个第一金属层10进行至少一个焊盘13的制作,得到诸如图1所示的芯片封装结构。
2、针对第二种芯片封装结构
具体的,载体作为承载芯片封装结构的介质,可以在完成芯片12在凸起15上的固化后进行剥离,载体剥离后,若有应用第四金属层,则第四金属层将裸露出来,那么可以进一步对第四金属层进行不完全蚀刻,以得到至少一个未蚀刻部分,即至少一个第二金属层16。
其中,至少一个第二金属层16中的每一个可以与至少一个第一金属层10中的一个或多个贴合,但贴合方式不一,即第一绝缘层11的底部可以得到完全或部分裸露,而至少一个第一金属层10的底部得到部分裸露或不裸露。基于相应的贴合方式,以至少一个第二金属层16形成至少一个焊盘13的情况进行如下举例说明:
a、例如,如图5所示,假设为两个第一金属层10,第四金属层蚀刻后形成两个第二金属层16,在一些可能的实现方式中,第二金属层16的上表面可以与第一金属层10的贴合面积等同,第一金属层10被第二金属层16所覆盖。其中,一个第二金属层16作为一个焊盘13;
b、例如,假设为两个第一金属层10,第四金属层蚀刻后形成两个第二金属层16,在一些可能的实现方式中,第一金属层10与第二金属层16部分贴合,如图6所示,第二金属层16的上表面小于第一金属层10的下表面,如图7所示,第二金属层16的上表面与第一金属层10的下表面部分贴合。其中,一个第二金属层16作为一个焊盘13;
需要说明的是,上述说明的至少一个第二金属层16与至少一个第一金属层10中的一个或多个部分贴合时,其贴合位置、贴合面积、贴合形状可以根据实际需要进行设计,此处不做具体限定。
c、例如,假设为两个第一金属层10,第四金属层蚀刻后形成两个第二金属层16,在一些可能的实现方式中,如图3所示,第二金属层16大于第一金属层10与其的贴合面积,且第一金属层10的下表面被第二金属层16所完全覆盖。其中,一个第二金属层16作为一个焊盘13。
可以理解的是,在实际应用中,在形成至少一个焊盘13时,除了单独使用上述的任一种方式,还可以将上述方式进行结合使用或其它方式进行单独使用,如存在两个或以上的第二金属层16时,一些第二金属层16可以与一些第一金属层10部分贴合,一些第二金属层16则可以大于一些第一金属层10的贴合面积,此处不做具体限定。
在一些可能的实现方式中,至少一个第一金属层10即为铜柱,则第一金属层10的底部为圆形,其中,为了加强形成的至少一个焊盘13的可识别度,第四金属层可以不进行完全蚀刻,且至少一个第二金属层16可以与至少一个第一金属层10的贴合面积不等同,则由至少一个第二金属层16形成的至少一个焊盘13可以进行形状调整,如方形,以与铜柱进行区别。
可以理解的是,为了加强整个产品的密封性,优选的,至少一个第二金属层16可以大于至少一个第一金属层10与其的贴合面积,且至少一个第一金属层10的下表面被至少一个第二金属层16所覆盖。
3、针对第三种芯片封装结构
具体的,载体作为承载芯片封装结构的介质,可以在完成芯片12在凸起15上的固化后进行剥离,载体剥离后,若有应用第四金属层,则第四金属层将裸露出来,那么可以进一步对第四金属层进行不完全蚀刻,以得到至少一个未蚀刻部分,即至少一个第二金属层16,并可以在第四金属层的蚀刻部分与至少一个第二金属层16的预设区域覆盖第二绝缘层17,以使得至少一个第二金属层16未覆盖第二绝缘层17的区域形成至少一个焊盘13,且至少一个第二金属层16中的每一个与至少一个第一金属层10中的一个或多个贴合。
其中,第四金属层被不完全蚀刻后,至少一个第二金属层16可以与至少一个第一金属层10中的一个或多个的贴合方式不一,具体可以参照制备上述第二种芯片封装结构的方法步骤6说明的内容,此处不再赘述。
在此种芯片封装结构中,以第四金属层的未蚀刻部分大于至少一个第一金属层的贴合面积为例进行说明,如图4所示,可以采用丝印、喷涂、旋涂、压合、塑封等方式,将第二绝缘层17对第四金属层的蚀刻部分与至少一个第二金属层16的预设区域进行覆盖处理,并采用诸如UV、加热等方式将第二绝缘层17进行固化。其中,该第二绝缘层17可以为固体塑封材料、粉末塑封材料、液体树脂、半固化树脂、纯胶中的至少一种或者其组合材料。
进一步的,对于第三种芯片封装结构而言,在一些可能的实现方式中,第四金属层也可以不进行蚀刻,即第四金属层可以得到全部保留,在第四金属层的部分区域覆盖第二绝缘层17后,以使得第四金属层未覆盖第二绝缘层17的区域形成至少一个焊盘13,后续可以根据预设器件的需要进行相应的切割,具体方式可参照上述对于第四金属层部分蚀刻后覆盖第二绝缘层17的说明内容,此处不再赘述。
可以理解的是,至少一个第二金属层16除了采用上述方式增加于第一种芯片封装结构中,以得到在第二种和第三种芯片封装结构之外,在实际应用中,还可以采用其它可能的制备工艺,只要是使得至少一个第二金属层16形成至少一个焊盘即可,此处不做具体限定。
需要说明的是,本发明仅以上述内容具体说明了三种主要的芯片封装结构及其举例的制备工艺,在实际应用中,基于不同的制备工艺,上述三种主要的芯片封装结构还可以有不同的变化,具体如下:
进一步的,在一些可能的实现方式中,为了防止在盲孔14中填充导电材料时,由于导电材料的残留导致的短路问题,在第四金属层以及至少一个第一金属层10的裸露表面上覆盖第一绝缘层11后,可以在第一绝缘层11上增加保护膜。其中,在盲孔的填充过程中,在保护膜上可能会残留多余的导电材料,尤其当导电材料具有流动性时,可能造成相邻凸起15之间的连接而引起短路,那么在导电材料在盲孔的填充口上形成凸起15后,需要将保护膜移除。将保护膜移除时,可以一起将残留在保护膜上多余的浆料连同去掉,从而可以保证剩余导电材料形成的凸起的形状干净整洁,且不会有潜在的短路风险。同时,由于保护膜具有一定的厚度,则在去掉保护膜后,更有利于凸起115的形成,保证凸起15对芯片12的粘接效果。在实际应用中,可以通过诸如预贴与压合的方式使得保护膜粘附在第一绝缘层11上,以利于在后面的处理过程中对保护膜的去除。
基于保护膜的说明,盲孔14可以贯穿第一绝缘层11以及保护膜。进一步的,为了便于对保护膜的的承载与剥离,可以在第一绝缘层11上增加纯胶层18,纯胶层18用于在背离第一绝缘层11的面上承载保护膜,即纯胶层18可以为单面带保护膜的胶层,保护膜粘附在纯胶层18与第一绝缘层11贴合的背离面,该纯胶层18可以隔离第一绝缘层11和保护膜,且可以通过诸如预贴与压合的方式粘附在第一绝缘层11上,基于该结构,盲孔14可以贯穿第一绝缘层11、纯胶层18和保护膜。其中,纯胶层18还可以为单面不带保护膜的胶层,即纯胶层18与保护膜可以为两个单一的结构,保护膜可以粘附在纯胶层18的表面上。
可以理解的是,本实施例中,由于增加了保护膜的填充高度,且保护膜可剥离,则盲孔14中导电材料的填充高度能够不低于盲孔14的高度即可,以在移除保护膜时,可以在第一绝缘层11的表面微凸出孔,形成凸起15,或者在第一绝缘层11粘附有纯胶层18时,导电材料可以在纯胶层18的表面微凸出孔,形成凸起15即可。其中,当第一绝缘层11上粘附有纯胶层18时,该纯胶层18可以不进行剥离。那么基于图1所示的结构,在图8所示的芯片封装结构中,第一绝缘层11的上方可以覆盖有纯胶层18。
其中,纯胶层18的厚度可以为5微米至30微米,保护膜的厚度为20微米至100微米,以通过控制纯胶层或保护膜的厚度控制预设器件的厚度,并通过提高整个产品的切割效率以提高预设器件的良品率。
进一步的,在一些可能的实现方式中,在芯片12与凸起15连接后,基于图8所示的芯片封装结构,在图9所示的芯片封装结构中,芯片12的表面上可以覆盖第三绝缘层19,即可以采用丝印、喷涂、旋涂、压合、塑封等方式在芯片12的上方包裹一层第三绝缘层19,并采用诸如UV、加热等方式固化第三绝缘层19,从而达到保护芯片12的作用,并能够通过对第三绝缘层19的厚度调整,达到对相应器件的厚度的调整。其中,该第三绝缘层19可以为固体塑封材料、粉末塑封材料、液体树脂、半固化树脂、纯胶中的至少一种或者其组合材料。
可以理解的是,上述说明的第一绝缘层11、第二绝缘层17以及第三绝缘层19的材料可以相同,也可以不同,此处不做具体限定。
需要说明的是,上述内容仅说明了得到不同芯片封装结构的可能实现方式,在实际应用中,除了采用上述说明的方法之外,还可以采用其它方法,只要能够得到上述相应的芯片封装结构即可,此处不做具体限定。
更进一步的,在一些可能的实现方式中,为了增加形成的至少一个焊盘13的可焊性,还可以在至少一个焊盘13上再覆盖第三金属层。其中,在形成至少一个焊盘13后,可以在至少一个焊盘13上镀上一层可以用于焊接的第三金属层,该第三金属层可以是包括锡、银、镍金、镍钯金中的至少一种或其合金中的至少一种。
可以理解的是,芯片封装结构除了上述描述的内容之外,不同的芯片封装结构之间的不同部分还可以相互借鉴,以得到另一不同的芯片封装结构,如在图7的基础上结合图9所示的芯片封装结构中的第三绝缘层19,此处不做具体限定。
通过上述描述可知,可以根据器件的制备需要进行提供不同种结构的芯片封装结构,有利于满足更多的需求,而上述方法相对于传统方案而言,通过将芯片12与填充至盲孔14中的导电材料形成的凸起15连接,避免了引线的使用,则解决了现有方案中引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题,且由于引线的未使用,使得引线以及塑封材料的成本得到控制,同时,由导电材料形成的凸起15与芯片12之间的连接,可以实现互连金属的面积大小可控、高度可控,有利于对形成的预设器件进行厚度调整、尺寸调整,以满足不同需求。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,本说明书中各个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
在本申请所提供的几个实施例中,应该理解到,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种芯片封装结构,其特征在于,包括:
至少一个第一金属层、第一绝缘层、芯片;
所述第一绝缘层覆盖在至少一个所述第一金属层的非底部表面上,所述第一绝缘层的底部与至少一个所述第一金属层的底部齐平,至少一个所述第一金属层形成至少一个焊盘;
至少一个所述第一金属层的垂直方向上设有盲孔,所述盲孔内填充有导电材料,且所述导电材料在所述盲孔的填充口上形成凸起;
所述芯片固化在所述凸起上。
2.根据权利要求1所述的结构,其特征在于,所述盲孔的孔径为20微米至200微米,所述盲孔的高度为5微米至200微米。
3.根据权利要求2所述的结构,其特征在于,所述导电材料为流动状态的导电材料。
4.根据权利要求1所述的结构,其特征在于,所述结构还包括至少一个第二金属层;
至少一个所述第二金属层中的每一个与至少一个所述第一金属层中的一个或多个贴合;
至少一个所述第一金属层形成至少一个焊盘包括:
至少一个所述第二金属层形成至少一个焊盘。
5.根据权利要求1所述的结构,其特征在于,所述结构还包括至少一个第二金属层;
至少一个所述第二金属层中的每一个与至少一个所述第一金属层中的一个或多个贴合;
所述第一绝缘层的底部未贴合至少一个所述第二金属层的区域以及至少一个所述第二金属层的预设区域覆盖有第二绝缘层;
至少一个所述第一金属层形成至少一个焊盘包括:
所述至少一个第二金属层未覆盖所述第二绝缘层的区域形成至少一个焊盘。
6.根据权利要求1至5中任一项所述的结构,其特征在于,所述至少一个焊盘上覆盖有第三金属层。
7.根据权利要求1至5中任一项所述的结构,其特征在于,所述芯片的表面上覆盖有第三绝缘层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710766023.7A CN107564876B (zh) | 2017-08-30 | 2017-08-30 | 一种芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710766023.7A CN107564876B (zh) | 2017-08-30 | 2017-08-30 | 一种芯片封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107564876A true CN107564876A (zh) | 2018-01-09 |
CN107564876B CN107564876B (zh) | 2019-09-27 |
Family
ID=60978533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710766023.7A Active CN107564876B (zh) | 2017-08-30 | 2017-08-30 | 一种芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107564876B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113423179A (zh) * | 2021-06-19 | 2021-09-21 | 宁波甬强科技有限公司 | 电路板加工方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101764113A (zh) * | 2008-12-25 | 2010-06-30 | 俞宛伶 | 半导体元件的线路面的连接垫上的金属凸块结构及形成方法 |
CN103137568A (zh) * | 2011-12-02 | 2013-06-05 | 欣兴电子股份有限公司 | 具有支撑体的封装基板及其制法 |
CN104658919A (zh) * | 2010-09-01 | 2015-05-27 | 群成科技股份有限公司 | 四边扁平无接脚封装方法 |
CN106531642A (zh) * | 2016-12-07 | 2017-03-22 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及其制备方法 |
US20170125368A1 (en) * | 2015-06-19 | 2017-05-04 | International Business Machines Corporation | Conductive pillar shaped for solder confinement |
CN106783760A (zh) * | 2016-12-26 | 2017-05-31 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构及方法 |
-
2017
- 2017-08-30 CN CN201710766023.7A patent/CN107564876B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101764113A (zh) * | 2008-12-25 | 2010-06-30 | 俞宛伶 | 半导体元件的线路面的连接垫上的金属凸块结构及形成方法 |
CN104658919A (zh) * | 2010-09-01 | 2015-05-27 | 群成科技股份有限公司 | 四边扁平无接脚封装方法 |
CN103137568A (zh) * | 2011-12-02 | 2013-06-05 | 欣兴电子股份有限公司 | 具有支撑体的封装基板及其制法 |
US20170125368A1 (en) * | 2015-06-19 | 2017-05-04 | International Business Machines Corporation | Conductive pillar shaped for solder confinement |
CN106531642A (zh) * | 2016-12-07 | 2017-03-22 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及其制备方法 |
CN106783760A (zh) * | 2016-12-26 | 2017-05-31 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构及方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113423179A (zh) * | 2021-06-19 | 2021-09-21 | 宁波甬强科技有限公司 | 电路板加工方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107564876B (zh) | 2019-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107481945B (zh) | 一种晶圆级扇出型堆叠封装工艺方法 | |
CN105226036B (zh) | 影像传感芯片的封装方法以及封装结构 | |
TW201216417A (en) | Semiconductor package having a double sided structure and wireless communication system using the same | |
TW200830502A (en) | Structure of super thin chip scale package and method of the same | |
TWI281840B (en) | Electrically connecting structure of circuit board and method for fabricating same | |
TW201209991A (en) | Stackable molded microelectronic packages with area array unit connectors | |
CN103165484B (zh) | 堆迭式封装及其制造方法 | |
TW200903763A (en) | Inter-connecting structure for semiconductor device package and method of the same | |
CN106876363A (zh) | 3d连接的扇出型封装结构及其工艺方法 | |
CN105655320B (zh) | 低成本芯片背部硅通孔互连结构及其制备方法 | |
TW201227886A (en) | Package structure having micro-electro-mechanical elements and manufacturing method thereof | |
TWI294151B (en) | Wafer structure and method for fabricating the same | |
CN107910307A (zh) | 一种半导体芯片的封装结构及其封装方法 | |
CN107742778A (zh) | 扇出型天线封装结构及其制备方法 | |
CN103443916B (zh) | 半导体元件搭载用封装基板的制造方法、半导体元件搭载用封装基板以及半导体封装 | |
CN110473853A (zh) | 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法 | |
CN107507781B (zh) | 一种芯片封装结构的制备方法 | |
TWI264253B (en) | Method for fabricating conductive connection structure of circuit board | |
US8786084B2 (en) | Semiconductor package and method of forming | |
CN107564876B (zh) | 一种芯片封装结构 | |
CN109801883A (zh) | 一种扇出型堆叠封装方法及结构 | |
CN109216206A (zh) | 一种晶圆级扇出封装方法以及封装结构 | |
CN105489550B (zh) | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 | |
CN110429068A (zh) | 一种天线封装结构及其制备方法、通信设备 | |
CN206558504U (zh) | 图像传感器模组 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |