CN104217969B - 半导体器件封装方法 - Google Patents

半导体器件封装方法 Download PDF

Info

Publication number
CN104217969B
CN104217969B CN201410433400.1A CN201410433400A CN104217969B CN 104217969 B CN104217969 B CN 104217969B CN 201410433400 A CN201410433400 A CN 201410433400A CN 104217969 B CN104217969 B CN 104217969B
Authority
CN
China
Prior art keywords
conductive pole
electrode
photoresistance
opening
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410433400.1A
Other languages
English (en)
Other versions
CN104217969A (zh
Inventor
施建根
吴谦国
陈文军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201410433400.1A priority Critical patent/CN104217969B/zh
Publication of CN104217969A publication Critical patent/CN104217969A/zh
Application granted granted Critical
Publication of CN104217969B publication Critical patent/CN104217969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体器件封装方法，包括以下步骤，在芯片的电极上键合第一导电柱；在金属层上形成第二导电柱；在第二导电柱远离金属层的一端设置焊帽；倒装芯片，并将第一导电柱远离电极的一端焊接在焊帽上。本发明中芯片电极上键合形成的第一导电柱，能够很好的缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起的电极断裂导致半导体器件的失效问题。

Description

半导体器件封装方法
技术领域
本发明半导体器件封装领域，尤其涉及一种半导体器件封装方法。
背景技术
近年来，半导体器件在成本降低和前道晶圆制造工艺提升的共同促进下，实现了同样功能的半导体器件的单体芯片尺寸越来越小的目标，这样会导致半导体器件上用于外接的电极之间的节距越来越小，原来的用于倒装焊的半导体器件柱状结构容易引起电极之间的桥接从而导致半导体器件失效。同时，现在的半导体器件对避免α射线的辐射影响、凸点与倒装载体之间以及凸点和半导体芯片的结合力强度等方面也有了越来越高要求。
图1是现有半导体器件柱状凸点结构示意图，在半导体芯片101上有电极102，在半导体芯片101和电极102上选择性的覆盖有氧化硅或氮化硅等材料形成的钝化层103，在钝化层103上再有选择的形成一层聚酰亚胺(PI)、聚苯并噁唑(PBO)或苯并环丁烯(BCB)等保护层209。然后通过半导体常用的图形转移法,利用溅射加电镀的工艺在半导体电极表面形成凸点下金属层UBM和电镀金属焊料212,典型的UBM由溅射的钛层和铜层组成的金属层210以及电镀镍层211组成,金属焊料212回流后形成球状凸点,最后倒装在基板上形成图1所示的现有倒装芯片封装结构。这种倒装芯片封装结构虽然在结构上满足了倒装芯片封装结构的要求，但是容易引起电极之间的桥接、凸点与倒装载体之间以及凸点和半导体芯片结合处容易产生裂纹，致使电极断裂，从而导致半导体器件失效。同时，也没有在最大程度上避免电镀金属焊料212中α射线对半导体芯片101内电路的影响导致的半导体器件失效。
发明内容
本发明的目的是提供一种半导体器件封装方法。
本发明提供了一种半导体器件封装方法，包括以下步骤，
在芯片的电极上键合第一导电柱；
在金属层上形成第二导电柱；
在所述第二导电柱远离所述金属层的一端设置焊帽；
倒装所述芯片，并将第一导电柱远离电极的一端焊接在焊帽上。
与现有技术相比，本发明的有益效果是芯片电极上键合形成的第一导电柱，能够很好的缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起的电极断裂导致半导体器件的失效问题。使用热超声技术可以实现直接在半导体芯片电极上形成凸点，避免了半导体器件柱状凸点结构制造工艺造成的凸点与凸点之间的漏电流。
附图说明
图1是现有技术中提供的倒装芯片封装结构示意图；
图2是本发明实施例提供的半导体器件封装方法的流程图；
图3是本发明实施例提供的半导体封装器件芯片的结构示意图；
图4是本发明实施例提供的半导体封装器件芯片键合第一导电柱的结构示意图；
图5是本发明实施例提供的金属板的截面图；
图6是本发明实施例提供的金属板上形成干胶光阻的截面图；
图7是本发明实施例提供的在表面整体形成光阻开口后的截面图；
图8是本发明实施例提供的光阻开口内电镀第二导电柱与焊帽的截面图；
图9是本发明实施例提供的去除干胶光阻后的截面图；
图10是本发明实施例提供在金属板双面涂上光阻的截面图；
图11是本发明实施例提供对金属板的双面光阻光刻形成图案后的截面图；
图12是本发明实施例提供的金属板双面蚀刻形成金属层的截面图；
图13是图12所示结构去除光阻后的截面图；
图14是图13所示结构底面贴有胶带的截面图；
图15是本发明实施例提供的半导体器件上第一导电柱倒装在焊帽上的截面图；
图16是本发明实施例提供的第一导电柱与焊帽回流焊接后的截面图；
图17是本发明实施例提供的芯片外围及芯片与金属层之间填充塑封料的截面图；
图18是本发明实施例提供的金属层底面去除胶带后的截面图；
图19是是本发明实施例提供的半导体封装结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图2为本发明实施例提供的半导体器件封装方法的流程图，如图2所示，本发明实施例提供的半导体器件封装方法包括以下步骤：
S101，在芯片的电极上键合第一导电柱；
S102，在金属层上形成第二导电柱；
S103，在第二导电柱远离金属层的一端设置焊帽；
S104，倒装芯片，并将第一导电柱远离电极的一端焊接在焊帽上。
首先实施步骤S101，在芯片的电极上键合第一导电柱。
在芯片101设置有电极102的一面设置钝化层103，在钝化层103上开设暴露出电极102的孔，形成如图3所示的结构，钝化层103覆盖高度高于电极102的高度。
在电极102上键合第一导电柱201，如图4所示，第一导电柱201位于上述孔中。
然后实施步骤S102，在金属层上形成第二导电柱。
先在金属板301上形成干胶光阻601，如图5所示，提供一厚度均衡的金属板301。另参见图6，在金属板301上设置一层干胶光阻601。
然后在干胶光阻601上通过光刻形成开口602a，如图7所示，通过光刻图形转移方法在干胶光阻601上形成有图案的干胶光阻602，其中干胶光阻602上有开口602a。
接着在干胶光阻602的开口602a内电镀形成第二导电柱702b，如图8所示，在上述开口602a内通过电镀方法形成第二导电柱702b。
然后实施步骤S103，在第二导电柱远离金属层的一端设置焊帽。
如图8所示，在步骤S102中形成的第二导电柱702b远离金属板301的一端电镀形成焊帽702a。
去除上述干胶光阻602，如图9所示，第二导电柱702b的一端连接金属板301，远离金属板301的一端连接有焊帽702a。
接着对金属板301双面喷涂，在金属板301的正反两面形成光阻，如图10所示，对金属板301双面喷涂形成光阻603和光阻604。
对上述光阻进行光刻，在金属板301的两侧分别形成暴露出金属板301的第一开口605a和第二开口606a，如图11所示，对光阻603、光阻604进行光刻后，光阻603形成有图案的光阻605，光阻604形成有图案的光阻606，在光阻605上有第一开口605a，在光阻606上有第二开口606a。
然后双面蚀刻暴露出第一开口605a和第二开口606a的金属板301，形成多个相互隔离的金属层302，如图12所示，双面蚀刻图11所示的金属板301，形成通孔302a和半腐蚀的铜板302b，形成多个相互隔离的金属层302。
去除上述光刻后的光阻，如图13所示，去除光阻605和光阻606，第二导电柱702b的一端连接金属层302，远离金属层302的一端连接有焊帽702a。
然后实施步骤S104，倒装芯片，并将第一导电柱远离电极的一端焊接在焊帽上。
如图14所示，在金属层上贴上聚酰亚胺胶带607，避免填充时填充物从上述的通孔302a和半腐蚀的铜板302b处漏出，影响封装效果。
将半导体器件上的第一导电柱201倒装在焊帽702a上，如图15所示，第一导电柱201远离电极102的一端焊接在焊帽702a上。
将第一导电柱201与焊帽702a回流焊接，如图16所示，回流过程中，第一导电柱201向下运动一定的距离，焊帽702a变形为焊帽702c，第一导电柱201远离电极102的圆锥状的端部陷入焊帽702c中。
在芯片101外围及芯片101与金属层302之间填充塑封料，如图17所示，在芯片101外围及芯片101与金属层302之间填充树脂，固定各个器件。
去除金属层301底面的胶带，如图18所示，去除金属层301底部的聚酰亚胺胶带607。
在金属层的凸起上植球，如图19所示，在金属层301的凸起上植球，形成本发明的半导体封装结构。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种半导体器件封装方法，其特征在于，包括以下步骤：
在芯片的电极上键合第一导电柱；
在金属层上形成第二导电柱，所述第二导电柱的侧面垂直于所述金属层；
在上述第二导电柱远离所述金属层的一端设置焊帽；
倒装所述芯片，并将所述第一导电柱远离所述电极的一端焊接在所述焊帽上；所述第一导电柱远离所述电极的一端陷入焊帽且所述第一导电柱远离所述电极的一端为圆锥状的端部；
所述在金属层上形成第二导电柱，具体为:
在金属板上形成干胶光阻；
在干胶光阻上通过光刻形成开口；
在干胶光阻的开口内电镀形成第二导电柱；
所述在上述第二导电柱远离所述金属层的一端设置焊帽，具体为:
在第二导电柱远离金属层的一端电镀形成焊帽；
去除上述干胶光阻；
对所述金属板双面喷涂，在所述金属板的正反两面形成光阻；
对所述光阻进行光刻，在所述金属板的两侧分别形成暴露出所述金属板的第一开口和第二开口；
双面蚀刻暴露出第一开口和第二开口的金属板，形成多个相互隔离的金属层；
去除上述光刻后的光阻。
2.根据权利要求1所述的半导体器件封装方法，其特征在于，所述在芯片的电极上键合第一导电柱，具体为：
在芯片设置有电极的一面设置钝化层；
在所述钝化层上开设暴露出所述电极的孔；
在所述电极上键合所述第一导电柱，所述第一导电柱位于所述孔中。
3.根据权利要求1所述的半导体器件封装方法，其特征在于，所述第一导电柱和所述第二导电柱均为铜柱，所述焊帽为锡帽。
4.根据权利要求3所述的半导体器件封装方法，其特征在于，所述第一导电柱的直径小于所述电极的直径。
5.根据权利要求1所述的半导体器件封装方法，其特征在于，所述第一开口的面积小于第二开口的面积，双面蚀刻暴露出第一开口和第二开口的金属板，在所述金属层远离第二导电柱的一侧形成凸起，在所述凸起上植焊球。
6.根据权利要求1-5任一项所述的半导体器件封装方法，其特征在于，在所述芯片的外围及所述芯片与金属层之间填充塑封料。
7.根据权利要求6所述的半导体器件封装方法，其特征在于，所述塑封料为树脂。
CN201410433400.1A 2014-08-28 2014-08-28 半导体器件封装方法 Active CN104217969B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410433400.1A CN104217969B (zh) 2014-08-28 2014-08-28 半导体器件封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410433400.1A CN104217969B (zh) 2014-08-28 2014-08-28 半导体器件封装方法

Publications (2)

Publication Number Publication Date
CN104217969A CN104217969A (zh) 2014-12-17
CN104217969B true CN104217969B (zh) 2017-12-19

Family

ID=52099338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410433400.1A Active CN104217969B (zh) 2014-08-28 2014-08-28 半导体器件封装方法

Country Status (1)

Country Link
CN (1) CN104217969B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096570B2 (en) * 2015-06-11 2018-10-09 Mitsubishi Electric Corporation Manufacturing method for power semiconductor device, and power semiconductor device
CN112352305B (zh) * 2018-06-26 2023-03-03 华为技术有限公司 芯片封装结构及芯片封装方法
CN112490186B (zh) * 2020-11-25 2024-06-14 通富微电子股份有限公司 多芯片封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404269A (zh) * 2007-10-05 2009-04-08 夏普株式会社 半导体器件、半导体器件的安装方法和安装结构
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
CN103201835A (zh) * 2010-07-08 2013-07-10 德塞拉股份有限公司 具有双重或多重蚀刻倒装芯片连接体的微电子封装和相应的制造方法
CN103681562A (zh) * 2012-09-18 2014-03-26 台湾积体电路制造股份有限公司 梯状凸块结构及其制造方法
CN103745939A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236575A (ja) * 1995-02-22 1996-09-13 Hitachi Ltd 半導体装置及びその製造方法
JPH08236576A (ja) * 1995-02-23 1996-09-13 Citizen Watch Co Ltd 半導体装置
CN103745931B (zh) * 2013-12-05 2017-05-24 通富微电子股份有限公司 引线框架和封装结构的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404269A (zh) * 2007-10-05 2009-04-08 夏普株式会社 半导体器件、半导体器件的安装方法和安装结构
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
CN103201835A (zh) * 2010-07-08 2013-07-10 德塞拉股份有限公司 具有双重或多重蚀刻倒装芯片连接体的微电子封装和相应的制造方法
CN103681562A (zh) * 2012-09-18 2014-03-26 台湾积体电路制造股份有限公司 梯状凸块结构及其制造方法
CN103745939A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构的形成方法

Also Published As

Publication number Publication date
CN104217969A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
TWI497669B (zh) 形成於半導體基板上之導電凸塊及其製法
CN103515362A (zh) 堆叠式封装器件和封装半导体管芯的方法
US10096563B2 (en) Semiconductor package and method of forming the same
WO2018171099A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN107104090B (zh) 重新布线层、具有所述重新布线层的封装结构及制备方法
CN104217969B (zh) 半导体器件封装方法
TWI294151B (en) Wafer structure and method for fabricating the same
JP2015153811A (ja) 半導体装置及びその製造方法
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
CN102270590A (zh) 晶圆级封装结构及封装方法
JP4661122B2 (ja) 部品実装配線基板および配線基板への部品の実装方法
CN104409434A (zh) 半导体器件封装结构
CN102915978B (zh) 半导体封装结构
CN103354224B (zh) 半导体器件扇出倒装芯片封装结构
CN103325692B (zh) 半导体器件扇出倒装芯片封装结构的制作方法
US9515010B2 (en) Semiconductor packaging structure and forming method therefor
CN104584206A (zh) 用于互连附着的迹线沾焊料技术
CN206564245U (zh) 一种扇出型晶圆级封装结构
CN203300639U (zh) 半导体封装结构
CN202917468U (zh) 半导体封装结构
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
CN101777504B (zh) 在载板芯片上倒装芯片和贴装无源元件的系统级封装方法
US20210050330A1 (en) Chip interconnection structure, chip, and chip interconnection method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant