CN103354224B - 半导体器件扇出倒装芯片封装结构 - Google Patents

半导体器件扇出倒装芯片封装结构 Download PDF

Info

Publication number
CN103354224B
CN103354224B CN201310211398.9A CN201310211398A CN103354224B CN 103354224 B CN103354224 B CN 103354224B CN 201310211398 A CN201310211398 A CN 201310211398A CN 103354224 B CN103354224 B CN 103354224B
Authority
CN
China
Prior art keywords
cylindrical member
hollow cylindrical
semiconductor device
insulating hollow
metal column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310211398.9A
Other languages
English (en)
Other versions
CN103354224A (zh
Inventor
施建根
顾健
王小江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201310211398.9A priority Critical patent/CN103354224B/zh
Publication of CN103354224A publication Critical patent/CN103354224A/zh
Application granted granted Critical
Publication of CN103354224B publication Critical patent/CN103354224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种半导体器件扇出倒装芯片封装结构，包括芯片，所述芯片上设有电极，所述芯片和所述电极上选择性的覆盖有钝化层，所述电极上设有绝缘中空柱状件，所述绝缘中空柱状件表面及位于所述绝缘中空柱状件内部的所述电极表面设有金属层，所述金属层上、所述绝缘中空柱状件内设有第一金属柱，所述第一金属柱上及所述金属层上设有第二金属柱，所述第二金属柱上设有铜板。本发明绝缘中空柱状件中的第一金属柱，能够缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起电极断裂，导致半导体器件失效的问题。第二金属柱的外周环状部分通过接触绝缘中空柱状件再接触半导体芯片，缓解了柱状凸点对半导体芯片的压力。

Description

半导体器件扇出倒装芯片封装结构
技术领域
本发明涉及半导体器封装领域，具体涉及一种半导体器件扇出倒装芯片封装结构。
背景技术
近年来，半导体器件在成本降低和前道晶圆制造工艺提升的共同促进下，实现了同样功能的半导体器件的单体芯片尺寸越来越小的目标，这样会导致半导体器件上用于外接的电极之间的节距越来越小，原来的用于倒装焊的半导体器件柱状结构容易引起电极之间的桥接从而导致半导体器件失效。同时，现在的半导体器件对避免α射线的辐射影响、凸点与倒装载体之间以及凸点和半导体芯片的结合力强度等方面也有了越来越高要求。图1是现有半导体器件柱状凸点结构示意图，在半导体芯片101上有电极102，在半导体芯片101和电极102上选择性的覆盖有氧化硅或氮化硅等材料形成的钝化层103，在钝化层103上再有选择的形成一层聚酰亚胺（PI）、聚苯并噁唑（PBO）或苯并环丁烯（BCB）等保护层209。然后通过半导体常用的图形转移法，利用溅射加电镀的工艺在半导体电极表面形成凸点下金属层UBM和电镀金属焊料212，典型的UBM由溅射的钛层和铜层组成的金属层210以及电镀镍层211组成，金属焊料212回流后形成球状凸点，最后倒装在基板上形成图1所示的现有倒装芯片封装结构。这种倒装芯片封装结构虽然在结构上满足了倒装芯片封装结构的要求，但是容易引起电极之间的桥接、凸点与倒装载体之间以及凸点和半导体芯片结合处容易产生裂纹，致使电极断裂，从而导致半导体器件失效。同时，也没有在最大程度上避免电镀金属焊料212中α射线对半导体芯片101内电路的影响导致的半导体器件失效。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明实施例的目的是针对上述现有技术的缺陷，提供一种不容易导致半导体器件失效的半导体器件扇出倒装芯片封装结构。
为了实现上述目的，本发明采取的技术方案是：
一种半导体器件扇出倒装芯片封装结构，包括芯片，所述芯片上设有电极，所述芯片和所述电极上选择性的覆盖有钝化层，其特征在于，所述电极上设有绝缘中空柱状件，所述绝缘中空柱状件表面及位于所述绝缘中空柱状件内部的所述电极表面设有金属层，所述金属层上、所述绝缘中空柱状件内设有第一金属柱，所述第一金属柱上及所述金属层上设有第二金属柱，所述第二金属柱上设有铜板。
与现有技术相比，本发明的有益效果是：
本发明绝缘中空柱状件中的第一金属柱，能够缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起电极断裂，导致半导体器件失效的问题。同时第二金属柱的外周环状部分通过接触绝缘中空柱状件再接触半导体芯片，有效的缓解了柱状凸点对半导体芯片的压力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中提供的倒装芯片封装结构示意图；
图2是本发明实施例提供的半导体器件扇出倒装芯片封装结构示意图；
图3是本发明实施例提供的半导体器件芯片的结构示意图；
图4是本发明实施例提供的在半导体器件芯片上形成一层聚合物后的截面图；
图5是本发明实施例提供的在半导体器件芯片表面形成绝缘中空柱状件的截面图；
图6是本发明实施例提供的半导体芯片及绝缘中空柱状件表面形成金属层的截面图；
图7是本发明实施例提供的在表面整体形成厚光阻开口后的截面图；
图8是本发明实施例提供的在绝缘中空柱状件中形成小直径金属柱、在光刻胶开口形成大直径金属柱截面图；
图9是本发明实施例提供的去除光刻胶后和去除半导体器件表面金属层后的截面图；
图10是本发明实施例提供的在铜板双面涂上感光膜的截面图；
图11是本发明实施例提供的对铜板感光膜曝光显影形成图案后的截面图；
图12是本发明实施例提供的双面蚀刻形成再布线的截面图；
图13是本发明实施例提供的蚀刻后铜板背面贴保护膜的截面图；
图14是本发明实施例提供的蚀刻后铜板正面设置焊料层的截面图；
图15是本发明实施例提供的中空柱状结构芯片倒扣在再布线铜板上的截面图；
图16是本发明实施例提供的回流后截面图；
图17是本发明实施例提供的树脂填充后截面图；
图18是本发明实施例提供的形成半导体器件柱状凸点单体的流程图；
图19是本发明实施例提供的形成铜再布线的流程图；
图20是本发明实施例提供的形成本发明结构的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图2，一种半导体器件扇出倒装芯片封装结构，包括芯片101，芯片101上设有电极102，芯片101和电极102上选择性的覆盖有钝化层103，电极102上设有绝缘中空柱状件202，绝缘中空柱状件202表面及位于绝缘中空柱状件202内部的电极102表面设有金属层301，金属层301上、绝缘中空柱状件202内设有第一金属柱502，第一金属柱502上及金属层301上设有第二金属柱503，第二金属柱503上设有铜板601。
本发明在半导体器件电极上形成绝缘中空柱状件，在绝缘中空柱状件中形成的第一金属柱很好的缓解了对凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起电极断裂，导致半导体器件失效的问题。同时第一金属柱上的第二金属柱的外周环状部分通过接触绝缘中空柱状件再接触半导体芯片，有效的缓解了柱状凸点对半导体芯片的压力。缘中空柱状件的材质选用聚酰亚胺（PI）、聚苯并噁唑（PBO）或苯并环丁烯（BCB）。
本实施例在上述实施例的基础上，第一金属柱502和第二金属柱503均为铜柱。
本实施例在上述实施例的基础上，电极102为两个，每个电极102上均设有绝缘中空柱状件202，两个绝缘中空柱状件202相互分离。
本发明半导体芯片表面的绝缘中空柱状件是相互分离的，避免了在半导体器件柱状凸点结构制造工艺中造成的凸点与凸点之间的漏电流。
本实施例在上述实施例的基础上，绝缘中空柱状件202的高度为5um～20um。绝缘中空柱状件202的内径比钝化层103在电极102上的开口小8～20um。绝缘中空柱状件202的外径比电极102的外径大8-200um。
第一金属柱502的高度为4.5-19.5um。第二金属柱503的高度为35～115um。
使用上述绝缘中空柱状件的结构及第一金属柱、第二金属柱的大小及高度，防止半导体器件失效，缓解了凸点对芯片的压力，凸点和芯片结合处不容易产生裂纹。
本实施例在上述实施例的基础上，金属层301由钛金属层和铜金属层堆叠形成。即：金属层301包括钛金属层和铜金属层，所述钛金属层上设置所述铜金属层，所述铜金属层上设有第一金属柱和第二金属柱。
本发明钛金属层起粘附作用，铜金属层起电导作用，钛金属层和铜金属层堆叠在一起。
本实施例在上述实施例的基础上，芯片101的外围及芯片101与铜板601之间填充有树脂901。通过填充树脂将各个器件固定，将本发明的整个封装结构包封。
本发明还提供一种半导体器件扇出倒装芯片封装结构的制作方法，包括以下步骤：
参见图18，半导体器件柱状凸点单体的制作方法：
步骤S701：半导体器件电路形成后表面形成电极和钝化层：
参见图3，在半导体芯片101上形成电极102，在半导体芯片和电极上选择性的覆盖钝化层103；钝化层由氧化硅或氮化硅等材料形成。
步骤S702：在半导体器件芯片上形成一层聚合物：
聚合物优选聚酰亚胺。
参见图4，在钝化层103上形成一层聚合物201；
步骤S703：通过图像转移和干法刻蚀的工艺步骤形成绝缘中空柱状件：
参见图5，在钝化层103上再有选择的形成绝缘中空柱状件202，绝缘中空柱状202是通过图像转移和干法刻蚀的步骤形成的；绝缘中空柱状件202的高度为5um～20um，内径比钝化层103在电极102上的开口小8～20um，外径可以大于电极102的尺寸。
步骤S704：在半导体芯片及绝缘中空柱状件表面形成金属层：
参见图6，通过溅射等物理气相沉积方法在绝缘中空柱状件202表面、电极102表面以及半导体芯片101表面形成金属层301；金属层301优选起粘附作用的钛金属层和起电导作用的铜金属层堆叠形成。
步骤S705：在表面整体形成光刻胶：
参见图7，在金属层301上通过电镀形成光刻胶401。
步骤S706：通过光刻形成开口：
参见图7，在光刻胶401上通过光刻形成开口，开口包括第一开口402和第二开口403。
步骤S707：在绝缘中空柱状件中形成小直径金属柱状结构，在光刻胶开口形成大直径金属柱状结构以及焊料层：
参见图7和图8，通过电镀等方法在绝缘中空柱状件中形成第一金属柱，在光刻胶开口形成第二金属柱(可以在第二金属柱上设置焊料层)；即在第一开口402中形成第一金属柱502，在第二开口403中形成第二金属柱503，通过半导体常用的图形转移法和电镀工艺在半导体电极102表面形成凸点下形成第一金属柱502的柱状结构，高度为4.5-19.5um。然后在第一金属柱502上再形成第二金属柱503的柱状结构，高度为35～115um。第一金属柱502的直径小于第二金属柱503的直径。
步骤S708：去除光刻胶和金属层：
参见图9，去除绝缘中空柱状件202外围的光刻胶401（参见图8）和金属层301；其中，电极102为两个，每个电极102上均设有绝缘中空柱状件202，两个绝缘中空柱状件202相互分离。
步骤S709：切割成具有柱状凸点的半导体器件单体。
最后切割成半导体器件柱状凸点单体。
参见图19，再布线铜板的制作方法：
步骤S801：在铜板双面涂上感光膜：
参见图10，在铜板601双面涂上感光膜602。
步骤S802：对铜板感光膜曝光显影形成图案：
参见图11，对铜板601上的感光膜602曝光显影形成图案；
步骤S803：双面蚀刻形成再布线：
参见图12，在铜板601双面蚀刻形成再布线；
步骤S804：蚀刻后铜板背面贴保护膜：
参见图13和图14，蚀刻后，在铜板601背面贴保护膜603，保护膜优选聚酰亚胺膜、聚苯并噁唑膜或苯并环丁烯膜。
步骤S805：有选择的在再布线上涂覆焊料层。（或在第二金属柱上涂覆焊料层。）
参见图14，在铜板601正面通过光刻胶图形转移形成焊料层604，用于和第二金属柱焊接。
参见图20，形成本发明封装结构的方法：
步骤S901：把S709形成的微凸点芯片倒扣在S805再布线上；
参见图15，把步骤S709形成的半导体器件柱状凸点单体倒装在步骤S805形成的再布线铜板601上，。
步骤S902：回流：
回流后的截面图如图16所示。
步骤S903：树脂填充：
填充树脂901后如图17所示。
步骤S904：揭膜：
揭去保护膜603后如图2所示。
步骤S905：切割成单体。
最后切割成半导体器件扇出倒装芯片封装结构的单体。
在本发明上述各实施例中，实施例的序号仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本发明的装置和方法等实施例中，显然，各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。同时，在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (9)

1.一种半导体器件扇出倒装芯片封装结构，包括芯片，所述芯片上设有电极，所述芯片和所述电极上选择性的覆盖有钝化层，其特征在于，所述电极上设有绝缘中空柱状件，所述绝缘中空柱状件表面及位于所述绝缘中空柱状件内部的所述电极表面设有金属层，所述金属层上、所述绝缘中空柱状件内设有第一金属柱，所述第一金属柱上及所述金属层上设有第二金属柱，所述第二金属柱上设有铜板；所述绝缘中空柱状件的高度为5um～20um。
2.根据权利要求1所述的半导体器件扇出倒装芯片封装结构，其特征在于，所述第一金属柱和所述第二金属柱均为铜柱。
3.根据权利要求1或2所述的半导体器件扇出倒装芯片封装结构，其特征在于，所述电极为两个，每个所述电极上均设有绝缘中空柱状件，两个所述绝缘中空柱状件相互分离。
4.根据权利要求1所述的半导体器件扇出倒装芯片封装结构，其特征在于，所述绝缘中空柱状件的内径比所述钝化层在所述电极上的开口小8～20um。
5.根据权利要求4所述的半导体器件扇出倒装芯片封装结构，其特征在于，所述绝缘中空柱状件的外径比所述电极的外径大8um-200um。
6.根据权利要求3所述的半导体器件扇出倒装芯片封装结构，其特征在于，所述第一金属柱的高度为4.5-19.5um。
7.根据权利要求6所述的半导体器件扇出倒装芯片封装结构，其特征在于，所述第二金属柱的高度为35～115um。
8.根据权利要求3所述的半导体器件扇出倒装芯片封装结构，其特征在于，所述金属层包括钛金属层和铜金属层，所述钛金属层上设置所述铜金属层，所述铜金属层上设有第一金属柱和第二金属柱。
9.根据权利要求3所述的半导体器件扇出倒装芯片封装结构，其特征在于，所述芯片的外围及所述芯片与所述铜板之间填充有树脂。
CN201310211398.9A 2013-05-29 2013-05-29 半导体器件扇出倒装芯片封装结构 Active CN103354224B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310211398.9A CN103354224B (zh) 2013-05-29 2013-05-29 半导体器件扇出倒装芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310211398.9A CN103354224B (zh) 2013-05-29 2013-05-29 半导体器件扇出倒装芯片封装结构

Publications (2)

Publication Number Publication Date
CN103354224A CN103354224A (zh) 2013-10-16
CN103354224B true CN103354224B (zh) 2016-04-13

Family

ID=49310573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310211398.9A Active CN103354224B (zh) 2013-05-29 2013-05-29 半导体器件扇出倒装芯片封装结构

Country Status (1)

Country Link
CN (1) CN103354224B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745933B (zh) * 2013-12-05 2016-04-20 南通富士通微电子股份有限公司 封装结构的形成方法
CN103745967A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构
CN103811365A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装方法
CN105609484B (zh) * 2015-12-24 2019-03-22 通富微电子股份有限公司 半导体器件扇出封装结构
WO2020100191A1 (ja) * 2018-11-12 2020-05-22 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222647A (zh) * 2010-04-16 2011-10-19 台湾积体电路制造股份有限公司 半导体裸片及形成导电元件的方法
CN102751204A (zh) * 2012-07-16 2012-10-24 江阴长电先进封装有限公司 一种扇出型圆片级芯片封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222647A (zh) * 2010-04-16 2011-10-19 台湾积体电路制造股份有限公司 半导体裸片及形成导电元件的方法
CN102751204A (zh) * 2012-07-16 2012-10-24 江阴长电先进封装有限公司 一种扇出型圆片级芯片封装方法

Also Published As

Publication number Publication date
CN103354224A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
CN103354224B (zh) 半导体器件扇出倒装芯片封装结构
CN103325692B (zh) 半导体器件扇出倒装芯片封装结构的制作方法
TWI298531B (en) Bump structure
US6949470B2 (en) Method for manufacturing circuit devices
CN105679741A (zh) 半导体封装件及其形成方法
US8399348B2 (en) Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
US11335648B2 (en) Semiconductor chip fabrication and packaging methods thereof
US7365434B2 (en) Semiconductor device and manufacturing method for the same
JP2011040713A (ja) 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法
CN203300639U (zh) 半导体封装结构
TWI264253B (en) Method for fabricating conductive connection structure of circuit board
TWI299248B (en) Method for fabricating conductive bumps of a circuit board
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
CN104409434A (zh) 半导体器件封装结构
US20160043020A1 (en) Semiconductor Packaging Structure And Forming Method Therefor
US20080197490A1 (en) Conductive structure for a semiconductor integrated circuit and method for forming the same
CN104217969B (zh) 半导体器件封装方法
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
CN109326575A (zh) 一种低成本重布线凸点封装结构的制造方法
US7351608B1 (en) Method of precisely aligning components in flexible integrated circuit module
CN105633034B (zh) 半导体晶圆凸点结构
CN104037094A (zh) 封装基板上凸点的制备方法
JP2001148393A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
CN105609484B (zh) 半导体器件扇出封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong