CN104037094A - 封装基板上凸点的制备方法 - Google Patents
封装基板上凸点的制备方法 Download PDFInfo
- Publication number
- CN104037094A CN104037094A CN201410288921.2A CN201410288921A CN104037094A CN 104037094 A CN104037094 A CN 104037094A CN 201410288921 A CN201410288921 A CN 201410288921A CN 104037094 A CN104037094 A CN 104037094A
- Authority
- CN
- China
- Prior art keywords
- seed layer
- substrate
- salient point
- preparation
- dry film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title abstract 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052802 copper Inorganic materials 0.000 claims abstract description 9
- 239000010949 copper Substances 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims description 40
- 238000002360 preparation method Methods 0.000 claims description 28
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 17
- 238000003466 welding Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 17
- 238000009713 electroplating Methods 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明涉及一种封装基板上凸点的制备方法，其特征是，包括以下工艺步骤：（1）在基板上制作一根电镀引线；（2）在基板的上表面制作绿油层，绿油层避开基板中心的局部种子层区域；（3）在局部种子层区域制作电镀种子层，电镀种子层位于局部种子层区域的焊盘之间；（4）在基板的表面贴多层感光性干膜，感光性干膜的总厚度大于所需制备的凸点的高度；贴膜后进行光刻，在局部电镀种子层区域形成多个通孔，通孔分别与焊盘一一对应，由感光性干膜的上表面延伸至焊盘的表面；（5）在通孔中进行电镀铜金属，形成凸点；电镀完成后去除感光性干膜和电镀种子层，完成封装基板上凸点的制备。本发明大大减少数电镀引线的数量，降低工艺复杂程度。
Description
技术领域
本发明涉及一种凸点的制备方法，尤其是一种封装基板上凸点的制备方法，属于半导体封装技术领域。
背景技术
现有的技术大部分都是在芯片上制备出凸点，然后将带有凸点的芯片键合到载板或者PCB板上， 此种工艺中由于凸点是在芯片上形成的，其直径和高度受到很大的限制，同时由于是在晶圆上电镀凸点，其效率和成本相对较高，不适合制备大直径、高深宽比的柱状凸点。
另外，现有的基板凸点技术一般是采用电镀引线的方式，每个待电镀的凸点下面的焊盘都要引出一根电镀引线，以保证其导电，这样就增加了制备难度和图形的复杂程度。同时电镀完成后，电镀引线也不能完全去除，增加了工艺步骤。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种封装基板上凸点的制备方法，大大减少数电镀引线的数量，降低工艺复杂程度。
按照本发明提供的技术方案，所述封装基板上凸点的制备方法，其特征是，包括以下工艺步骤：
（1）在制作好外层图形的基板上制作一根电镀引线，基板的中心为焊盘区域，焊盘区域中分布若干焊盘；
（2）绿油层的制备：在基板的上表面制作绿油层，绿油层避开基板中心的局部种子层区域、覆盖在基板上表面；
（3）电镀种子层的制备：制备完绿油层以后，在局部种子层区域制作电镀种子层，电镀种子层位于局部种子层区域的焊盘之间；
（4）凸点的光刻：在步骤（3）得到的基板的表面贴多层感光性干膜，感光性干膜的总厚度大于所需制备的凸点的高度；贴膜后进行光刻，在局部电镀种子层区域形成多个通孔，通孔分别与焊盘一一对应，由感光性干膜的上表面延伸至焊盘的表面；
（5）在步骤（4）形成的通孔中进行电镀铜金属，形成凸点；电镀完成后去除感光性干膜和电镀种子层，完成封装基板上凸点的制备。
进一步的，所述基板采用PCB板、铝基板、陶瓷基板或玻璃基板。
进一步的，所述电镀引线的一端与电镀种子层相连，另一端延伸至基板的边缘。
进一步的，所述电镀种子层的材质为铜。
进一步的，所述步骤（4）中，感光性干膜的感光性从上至下依次递增。
本发明相对于现有技术具有以下优势：（1）在基板上直接电镀形成柱状凸点，可实现大直径、高深宽比柱状凸点的制备；非常适合低I/O数的封装；（2）凸点工艺与基板工艺相兼容，不需要新的设备和工艺就可以实现凸点的制备；凸点的制备工艺灵活；（3）采用局部电镀种子层的方法，实现凸点的电镀，不需要复杂的电镀引线，大大减小了线路图形的复杂程度和工艺步骤，提高了产品的良率；（4）采用多层干膜组合的方式，可以实现不同孔径，不同高度柱状凸点的制备；多层干膜组合可以保证柱状凸点的形貌。
附图说明
图1为制作好外层图形的基板的俯视图。
图2为图1的横截面示意图。
图3为制作绿油层后基板的俯视图。
图4为图3的横截面示意图。
图5为制作电镀种子层后基板的俯视图。
图6为图5的横截面示意图。
图7为贴感光性干膜并在感光性干膜上光刻通孔后的示意图。
图8为电镀得到凸点的示意图。
图9为去除感光性干膜的示意图。
图10为去除电镀种子层的示意图。
图中序号为：基板1、焊盘区域2、电镀引线3、绿油层4、局部种子层区域5、电镀种子层6、第一干膜7-1、第二干膜7-2、第三干膜7-3、通孔8、凸点9。
具体实施方式
下面结合具体附图对本发明作进一步说明。
一种封装基板上凸点的制备方法，包括以下工艺步骤：
（1）采用常规工艺（贴感光干膜、曝光、显影、蚀刻、图形电镀等）制作好外层图形的基板，基板可以采用PCB板、铝基板、陶瓷基板、玻璃基板或者各种复合基板，如图1、图2所示，在基板1的中心为焊盘区域2，焊盘区域2分布若干焊盘；在所述基板1上制作一条独立的电镀引线3，这根电镀引线3用来对凸点电镀时导电用；该电镀引线3的一端与后续要制备的局部电镀种子层相连，另一端延伸至基板1的边缘，从而使局部电镀种子层与基板1边缘导通，达到通电的目的，实现凸点的电镀；
（2）绿油层的制备：如图3、图4所示，在基板1的上表面制作绿油层4，绿油层4避开基板1中心的局部种子层区域5、覆盖在基板1上表面；绿油层4的制备工艺采用常规工艺，通过贴感光绿油干膜、曝光、显影、固化工艺来完成；
（3）电镀种子层的制备：如图5、图6所示，制备完绿油层4以后，由于各个焊盘都是孤立的，没有电镀引线与其连接，所以无法进行电镀；本发明在局部种子层区域5形成局部电镀种子层时，只需要一个电镀引线3就可以实现整个局部种子层区域5的电镀；通过溅射或者化学镀的方法在局部种子层区域5制作电镀种子层6，使用化学镀的方法来制备电镀种子层6时，绿油层4可以作为掩膜，因为绿油表面光滑，附着力极差，化学镀完成后，经过酸洗，绿油上的化学镀金属就会脱落，而没有绿油的地方的种子层得以保留；制备完电镀种子层6后的基板如图5和图6所示，在局部种子层区域5的焊盘之间形成电镀种子层6，电镀种子层6的材质为铜；
（4）凸点的光刻：如图7所示，在步骤（3）得到的基板1的表面贴3层感光性干膜（分别为第一干膜7-1、第二干膜7-2、第三干膜7-3），3层感光性干膜的总厚度大于凸点的高度，以防止夹膜的产生，第一干膜7-1、第二干膜7-2、第三干膜7-3的感光性从上至下依次递增，这样就可以提高光刻后感光性干膜的形貌，使得孔壁尽量陡直；贴膜后进行光刻，在局部电镀种子层区域5形成多个通孔8，通孔8分别与焊盘一一对应，由感光性干膜的上表面延伸至焊盘的表面；
（5）如图8所示，在步骤（4）形成的通孔8中进行电镀铜金属，形成凸点9；如图9所示，电镀完成后去除感光性干膜；如图10所示，然后将电镀种子层6去除，完成封装基板上凸点的制备。
本发明主要用于COB封装以及FC封装中，在这些封装中，由于基板与芯片之间热膨胀系数的差异，当温度发生变化时，芯片和基板之间的连接凸点会产生较大的应力，为了减小热应力提高封装的可靠性，常采用柱状凸点来连接芯片和基板，相比于焊料凸点，柱状铜凸点的高度大，同时铜具有较好的韧性，大大缓解了凸点上的应力，一般的铜柱凸点都是在芯片上制备的，然后再键合到基板上。本发明在基板上电镀形成柱状铜凸点，采用局部电镀种子层技术以及多层感光干膜技术来实现柱状凸点的制备，不需要复杂的电镀引线。在基板上采用多层干膜叠加的方法，可以制备出高深宽比的柱状铜凸点，同时不需要对常规的基板工艺做很多的改进，工艺相容性好。
Claims (5)
1.一种封装基板上凸点的制备方法，其特征是，包括以下工艺步骤：
（1）在制作好外层图形的基板（1）上制作一根电镀引线（3），基板（1）的中心为焊盘区域（2），焊盘区域（2）中分布若干焊盘；
（2）绿油层的制备：在基板（1）的上表面制作绿油层（4），绿油层（4）避开基板（1）中心的局部种子层区域（5）、覆盖在基板（1）上表面；
（3）电镀种子层的制备：制备完绿油层（4）以后，在局部种子层区域（5）制作电镀种子层（6），电镀种子层（6）位于局部种子层区域（5）的焊盘之间；
（4）凸点的光刻：在步骤（3）得到的基板（1）的表面贴多层感光性干膜，感光性干膜的总厚度大于所需制备的凸点的高度；贴膜后进行光刻，在局部电镀种子层区域（5）形成多个通孔（8），通孔（8）分别与焊盘一一对应，由感光性干膜的上表面延伸至焊盘的表面；
（5）在步骤（4）形成的通孔（8）中进行电镀铜金属，形成凸点（9）；电镀完成后去除感光性干膜和电镀种子层（6），完成封装基板上凸点的制备。
2.如权利要求1所述的封装基板上凸点的制备方法，其特征是：所述基板（1）采用PCB板、铝基板、陶瓷基板或玻璃基板。
3.如权利要求1所述的封装基板上凸点的制备方法，其特征是：所述电镀引线（3）的一端与电镀种子层（6）相连，另一端延伸至基板（1）的边缘。
4.如权利要求1所述的封装基板上凸点的制备方法，其特征是：所述电镀种子层（6）的材质为铜。
5.如权利要求1所述的封装基板上凸点的制备方法，其特征是：所述步骤（4）中，感光性干膜的感光性从上至下依次递增。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410288921.2A CN104037094B (zh) | 2014-06-24 | 2014-06-24 | 封装基板上凸点的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410288921.2A CN104037094B (zh) | 2014-06-24 | 2014-06-24 | 封装基板上凸点的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104037094A true CN104037094A (zh) | 2014-09-10 |
| CN104037094B CN104037094B (zh) | 2016-09-21 |
Family
ID=51467818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410288921.2A Active CN104037094B (zh) | 2014-06-24 | 2014-06-24 | 封装基板上凸点的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104037094B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471165A (zh) * | 2020-03-31 | 2021-10-01 | 深南电路股份有限公司 | 一种封装基板和封装基板母板 |
| CN114906798A (zh) * | 2022-05-06 | 2022-08-16 | 强一半导体（苏州）有限公司 | 基于mems加工工艺在封装基板表面长铜柱的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030133115A1 (en) * | 2002-01-12 | 2003-07-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of measuring photoresist and bump misalignment |
| US20060055037A1 (en) * | 2004-09-15 | 2006-03-16 | Samsung Electronics Co., Ltd. | Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip |
| JP2006203215A (ja) * | 2006-01-23 | 2006-08-03 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| CN101924087A (zh) * | 2009-06-09 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 一种倒装芯片凸块结构及其制作工艺 |
-
2014
- 2014-06-24 CN CN201410288921.2A patent/CN104037094B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030133115A1 (en) * | 2002-01-12 | 2003-07-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of measuring photoresist and bump misalignment |
| US20060055037A1 (en) * | 2004-09-15 | 2006-03-16 | Samsung Electronics Co., Ltd. | Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip |
| JP2006203215A (ja) * | 2006-01-23 | 2006-08-03 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| CN101924087A (zh) * | 2009-06-09 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 一种倒装芯片凸块结构及其制作工艺 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471165A (zh) * | 2020-03-31 | 2021-10-01 | 深南电路股份有限公司 | 一种封装基板和封装基板母板 |
| CN113471165B (zh) * | 2020-03-31 | 2024-05-17 | 深南电路股份有限公司 | 一种封装基板和封装基板母板 |
| CN114906798A (zh) * | 2022-05-06 | 2022-08-16 | 强一半导体（苏州）有限公司 | 基于mems加工工艺在封装基板表面长铜柱的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104037094B (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101150322B1 (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
| JP4274290B2 (ja) | 両面電極構造の半導体装置の製造方法 | |
| CN103985647B (zh) | 一种制备铜柱凸点的方法 | |
| JP6797521B2 (ja) | ダイパッケージ及びダイパッケージを作製する方法 | |
| CN103987198B (zh) | 一种无辅助结构的无芯基板的制造方法 | |
| US9997493B2 (en) | Flexible-substrate-based three-dimensional packaging structure and method | |
| CN105140213A (zh) | 一种芯片封装结构及封装方法 | |
| CN105118823A (zh) | 一种堆叠型芯片封装结构及封装方法 | |
| CN103887291A (zh) | 三维扇出型PoP封装结构及制造工艺 | |
| CN106030791A (zh) | 具有金属桩互连的底部封装 | |
| CN104538318B (zh) | 一种扇出型圆片级芯片封装方法 | |
| CN1645990A (zh) | 电路基板制造方法 | |
| CN107622957B (zh) | 双面SiP的三维封装结构的制造方法 | |
| CN103794587B (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN103904057A (zh) | PoP封装结构及制造工艺 | |
| CN205039151U (zh) | 一种堆叠型芯片封装结构 | |
| CN106876363A (zh) | 3d连接的扇出型封装结构及其工艺方法 | |
| CN104465418A (zh) | 一种扇出晶圆级封装方法 | |
| CN113257778A (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
| CN104685978B (zh) | 多层配线板及多层配线板的制造方法 | |
| CN104051443A (zh) | 新型高密度可堆叠封装结构及制作方法 | |
| CN102751204B (zh) | 一种扇出型圆片级芯片封装方法 | |
| CN104037094A (zh) | 封装基板上凸点的制备方法 | |
| CN105161474B (zh) | 扇出型封装结构及其生产工艺 | |
| CN105161465A (zh) | 晶圆级芯片封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |