CN104685978B - 多层配线板及多层配线板的制造方法 - Google Patents

多层配线板及多层配线板的制造方法 Download PDF

Info

Publication number
CN104685978B
CN104685978B CN201380049332.2A CN201380049332A CN104685978B CN 104685978 B CN104685978 B CN 104685978B CN 201380049332 A CN201380049332 A CN 201380049332A CN 104685978 B CN104685978 B CN 104685978B
Authority
CN
China
Prior art keywords
layer
metal foil
connecting portion
wiring layer
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380049332.2A
Other languages
English (en)
Other versions
CN104685978A (zh
Inventor
西田贵纪
牛山雄滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linkus Technology Co ltd
Ptcj S Holding Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN104685978A publication Critical patent/CN104685978A/zh
Application granted granted Critical
Publication of CN104685978B publication Critical patent/CN104685978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

多层配线板(1)具有：配置于奇数配线层中央的中央配线层(10)；分别配置于中央配线层(10)上下的绝缘层(11)、(13)、(15)、(17)和配线层(12)、(14)、(16)、(18)；以及将绝缘层(11)、(13)贯通而进行配线层(10)、(12)、(14)的层间连接的截面梯形形状的层间连接部(20)、(21)。层间连接部(20)以在中央配线层(10)下方进行连接的方式配置并且层间连接部(21)以在中央配线层(10)上方进行连接的方式配置，层间连接部(20)、(21)的截面梯形形状的锥形朝向为相同方向。

Description

多层配线板及多层配线板的制造方法
技术领域
本发明涉及多层配线板及多层配线板的制造方法。
背景技术
搭载作为电子部件元件的半导体元件的配线板，广泛使用在芯基板的两面形成有配线层的多层配线板。近年来，随着多层配线板的薄型化、配线图案的高密度化，已经能够提供不具备芯基板的多层配线板。这种不具备芯基板的多层配线板(以下，也记为“无芯基板”。)具有薄型化容易、能够高密度地形成配线图案这样的优点。
作为这样的无芯基板的制造方法，设计了如下方法：在作为贴有金属箔的层叠板的支撑基板的两面，形成具有期望层数的绝缘层和配线层的层叠板后，将该层叠板从支撑基板分离，并对分离的层叠板进行后续工序，从而制造多层配线板(参照专利文献1～3)。以下，将这样使用支撑基板(以下，也记为“虚设芯”。)制造多层配线板的方法称为无芯法，所述支撑基板仅在制造工艺中使用，且不构成作为制品的多层配线板本身。
然而，就不具备芯基板的多层配线板而言，由于基板本身的强度与具备芯基板的多层配线板相比差，因此易于翘曲。因此，例如专利文献4中提出了如下方案：在具备配置于基板的厚度方向中央的中央配线层、和在隔着该中央配线层的一方侧和另一方侧隔着绝缘层层叠的配线层的多层配线板中，将中央配线层一方侧的通孔和另一方侧的通孔制成朝着中央配线层的一侧宽度窄的截面梯形形状。对于该多层配线板，通过以中央配线层为中心对称地形成，能够通过隔着中央配线层的一方侧与另一方侧的绝缘层、配线层及通孔使应力平衡，从而抑制翘曲。
现有技术文献
专利文献
专利文献1：日本特开2000-323613号公报
专利文献2：日本特开2004-356219号公报
专利文献3：日本特开2005-236067号公报
专利文献4：日本特许第4669908号公报
发明内容
发明所要解决的课题
然而，对于专利文献4所记载的多层配线板，有必要将与中央配线层直接连接的上下层间连接部的梯形截面形状以相对于中央配线层为线对称的方式形成。在该情况下，在虚设芯上，制作没有层间连接部的只具有3层配线层的层叠板，对于与虚设芯分离后的层叠板，从两侧形成层间连接部、配线层。因此，在试图使用无芯法来制作专利文献4所记载的多层配线板的情况下，会受到没有层间连接部的具有3层配线层的层叠板的限制。其结果，存在用于制作多层配线板的工时及生产周期增加而使生产效率降低的顾虑。此外，对于没有层间连接部的具有3层配线层的层叠板，存在如下顾虑：不仅板厚薄而且没有镀覆层，因此刚性低而难以使用，此外，容易产生层叠板的变形、尺寸变化，在用于形成层间连接部的开孔、形成配线层的图案时容易发生位置偏离。
本发明是鉴于上述问题点而完成的发明，其目的是，提供一种多层配线板及该多层配线板的制造方法，所述多层配线板能够在抑制翘曲的同时实现基板薄型化，成本低，并且连接可靠性高。
用于解决课题的方法
本发明中，作为其一方面，涉及一种多层配线板。该多层配线板为层叠有奇数配线层的多层配线板，所述多层配线板具备：配置于奇数配线层的层叠方向中央的中央配线层；配置于中央配线层的层叠方向的一方的第1绝缘层及第1配线层；配置于中央配线层的层叠方向的另一方的第2绝缘层及第2配线层；将第1绝缘层贯通而对中央配线层与第1配线层进行层间连接的截面梯形形状的第1层间连接部；和将第2绝缘层贯通而对中央配线层与第2配线层进行层间连接的截面梯形形状的第2层间连接部，第1层间连接部以在中央配线层的一方进行连接的方式配置并且第2层间连接部以在中央配线层的另一方进行连接的方式配置，第1及第2层间连接部的截面梯形形状的锥形朝向为相同方向。
上述多层配线板可以：进一步具备截面梯形形状的第3层间连接部，所述第3层间连接部配置于中央配线层的一方且配置于与所述第1层间连接部相比更靠一方表层的一侧，第1及第2层间连接部的截面梯形形状的锥形朝向与第3层间连接部的截面梯形形状的锥形朝向为相反方向。此外，在该情况下，多层配线板可以：进一步具备第3绝缘层及第3配线层，所述第3绝缘层及第3配线层配置于中央配线层的一方且配置于与第1绝缘层及第1配线层相比更靠一方表层的一侧，第3层间连接部将第3绝缘层贯通而对第1配线层与第3配线层进行层间连接。予以说明的是，第3层间连接部可以配置于一方的表层。
上述多层配线板可以：进一步具备截面梯形形状的第4层间连接部，所述第4层间连接部配置于中央配线层的另一方且配置于与第2层间连接部相比更靠另一方表层的一侧，第1及第2层间连接部的截面梯形形状的锥形朝向与第4层间连接部的截面梯形形状的锥形朝向为相同方向。此外，在该情况下，多层配线板可以：进一步具备第4绝缘层及第4配线层，所述第4绝缘层及第4配线层配置于中央配线层的另一方且配置于与第2绝缘层及第2配线层相比更靠另一方表层的一侧，第4层间连接部将第4绝缘层贯通而对第2配线层与第4配线层进行层间连接。
此外，本发明中，作为另一方面，涉及多层配线板的制造方法。该制造方法为层叠奇数配线层的多层配线板的制造方法，所述多层配线板的制造方法具备：(a)在支撑绝缘层的至少一个面上配置有支撑金属箔的支撑基板的支撑金属箔上，将比支撑金属箔更小的第1金属箔与比第1金属箔更大的第1绝缘层及第2金属箔依次重叠并进行加热加压的步骤；(b)使第1绝缘层朝着支撑基板贯通，形成对第1金属箔与第2金属箔进行层间连接的第1层间连接部的步骤；(c)在第2金属箔上，将第2绝缘层及第3金属箔重叠并进行加热加压的步骤；(d)使第2绝缘层朝着支撑基板贯通，形成对第3金属箔与第2金属箔进行层间连接的第2层间连接部的步骤；和(e)在具有第1、第2及第3金属箔、第1及第2绝缘层、以及第1及第2层间连接部的层叠体的第1金属箔与支撑基板的支撑金属箔之间，将层叠体从支撑基板分离的步骤。此外，该多层配线板的制造方法进一步具备：(f)在层叠体的从支撑基板分离的一侧即一方形成的第1金属箔上，将第3绝缘层及第4金属箔重叠，并且在与层叠体的分离的一侧相反的另一方形成的第3金属箔上，将第4绝缘层及第5金属箔重叠，进行加热加压的步骤；(g)使第3绝缘层从一方的表层朝着另一方贯通，形成对第1金属箔与第4金属箔进行层间连接的第3层间连接部的步骤；和(h)使第4绝缘层从另一方的表层朝着一方贯通，形成对第3金属箔与第5金属箔进行层间连接的第4层间连接部的步骤。
上述多层配线板的制造方法可以进一步具备：(i)对第2金属箔进行加工而形成中央配线层的步骤。此外，多层配线板的制造方法可以进一步具备：(j)对层叠体的第1金属箔及第3金属箔进行加工而在层叠体的两面形成第1配线层及第2配线层的步骤。进一步，多层配线板的制造方法可以进一步具备：(k)在步骤(d)之后且在步骤(e)之前，以期望的次数反复进行如下步骤来形成具有偶数层的绝缘层的层叠体的步骤：在第3金属箔上，将绝缘层及金属箔重叠并进行加热加压，并且使该绝缘层朝着支撑基板贯通，形成对支撑基板侧的金属箔与从支撑基板分离一侧的金属箔进行层间连接的层间连接部。
发明效果
根据本发明，能够提供多层配线板及其制造方法，所述多层配线板能够在抑制翘曲的同时实现基板薄型化，成本低，并且连接可靠性高。
附图说明
图1是表示本实施方式的多层配线板的截面图的图。
图2是表示图1所示的多层配线板的制造方法的一个工序的截面流程图。
图3是表示图1所示的多层配线板的制造方法的一个工序的截面流程图。
图4是表示图1所示的多层配线板的制造方法的一个工序的截面流程图。
图5是表示图1所示的多层配线板的制造方法的一个工序的截面流程图。
图6是表示图1所示的多层配线板的制造方法的一个工序的截面流程图。
图7是表示图1所示的多层配线板的制造方法的一个工序的截面流程图。
图8是表示图1所示的多层配线板的制造方法的一个工序的截面流程图。
图9是表示图1所示的多层配线板的制造方法的一个工序的截面流程图。
具体实施方式
以下，参照附图对本发明的多层配线板及该多层配线板的制造方法的一个实施方式进行说明。
<多层配线板>
首先，使用图1对本发明的多层配线板的一个实施方式进行以下说明。
如图1所示，本实施方式的多层配线板1为用于搭载例如电子部件元件的多层配线板，其具备：中央配线层10；其他配线层12、14、16、18；绝缘层11、13、15、17；和层间连接部20、21、22、23。对于多层配线板1，在中央配线层10的上方(另一方)，从中央配线层10朝着上方的表层，以绝缘层13、配线层14、绝缘层17及配线层18的顺序，层叠配置绝缘层13、17及配线层14、18。在中央配线层10的下方(一方)，从中央配线层10朝着下方的表层，以绝缘层11、配线层12、绝缘层15及配线层16的顺序，层叠配置绝缘层11、15及配线层12、16。通过这样的层叠结构，中央配线层10被配置于配线层的总层叠数为奇数(本实施方式中为5层)的配线层16、12、10、14、18的层叠方向的中央。予以说明的是，只要多层配线板1的配线层的层叠数为奇数即可，并不限定为5层，例如也可以为7层、11层等。
中央配线层是指在奇数层的配线层中位于层叠方向的中央的配线层，例如，在具有5层配线层的多层配线板的情况下，从上下的表层(最外层)开始数第3个配线层成为中央配线层。此外，配线层是指金属箔单一物体(形成电路图案前)、包含层间连接时形成于金属箔上的镀层的金属箔(形成电路图案前)或对这些金属箔进行蚀刻等加工而成的金属箔(形成电路图案后)。
层间连接部20～23分别将各绝缘层11、13、15、17贯通而进行配线层10、12、14、16、18的层间连接。具体而言，层间连接部20(第1层间连接部)将绝缘层11(第1绝缘层)从上方朝着下方贯通，从而对中央配线层10和配线层12(第1配线层)进行层间连接。层间连接部21(第2层间连接部)将绝缘层13(第2绝缘层)从上方朝着下方贯通，从而对配线层14(第2配线层)和中央配线层10进行层间连接。层间连接部22(第3层间连接部)将绝缘层15(第3绝缘层)从下方朝着上方贯通，从而对配线层16(第3配线层)和配线层12进行层间连接。层间连接部23(第4层间连接部)将绝缘层17(第4绝缘层)从上方朝着下方贯通，从而对配线层18(第4配线层)和配线层14进行层间连接。各层间连接部20～23的形成可以通过如下方法形成：例如利用激光加工等，从上方朝着下方或从下方朝着上方在各绝缘层11、13、15、17等上形成层间连接用孔后，进行层间连接用镀覆。
各层间连接部20～23呈现出圆锥台形状或四角锥台形状，截面为梯形形状。在将多层配线板1水平放置时，层间连接部20～23具有朝着上或下方向的锥形。该锥形是指截面形状朝着上方或下方逐渐变宽或变窄的倾斜。就这样的截面梯形形状的层间连接部而言，在利用例如敷形法(conformal method)那样的激光加工形成层间连接用孔时，对于层间连接用孔，通常激光入射侧的孔径大，朝着层间连接用孔的底部，孔径逐渐变小，因此能够利用其来形成。通过设定激光加工时的照射方向(例如从上方朝着下方或从下方朝着上方的方向)，能够选择锥形的方向。
由图1可知，对于本实施方式的多层配线板1，在中央配线层10的上下进行直接连接而配置的层间连接部20、21的截面为梯形形状，其锥形朝向为相同方向。此外，对于多层配线板1，配置于中央配线层10的上方且配置于与层间连接部21相比更靠上侧的表层的层间连接部23为截面梯形形状，层间连接部20、21的截面梯形形状的锥形朝向与层间连接部23的截面梯形形状的锥形朝向为相同方向。另一方面，对于多层配线板1，配置于中央配线层10的下方且配置于与层间连接部20相比更靠下侧的表层的层间连接部22虽然为截面梯形形状，但层间连接部20、21、23的截面梯形形状的锥形朝向与层间连接部22的截面梯形形状的锥形朝向为相反方向。
如图1所示，对于本实施方式，多层配线板1具有：分别配置于中央配线层10的上下的至少1层绝缘层11、13、15、17及配线层12、14、16、18；和将各绝缘层11、13、15、17贯通而进行配线层10、12、14、16、18的层间连接的截面梯形形状的层间连接部20、21、22、23，这意味着多层配线板1为具有至少3层以上的奇数配线层的多层配线板。
此外，如图1所示，在中央配线层10的上下进行直接连接而配置的截面梯形形状的层间连接部20、21具有相同方向的锥形。这可以通过如下方法实现：利用无芯法，在配置于虚设芯上下的各层叠体3b(参照图7)，分别形成3层以上的奇数层的配线层12、10、14并在这些全部配线层12、10、14之间形成层间连接部20、21。即，无芯法为，对于配置于虚设芯的上下两侧的各层叠体3b、3b，仅在单侧堆叠绝缘层和配线层而进行多层化的方法，因此在堆叠的所有配线层12、10、14之间形成层间连接部时，这些层间连接部20、21成为都具有相同方向锥形的截面梯形形状。因此，使用从虚设芯分离后的具有3层以上的奇数层配线层12、10、14的层叠体3b而形成的多层配线板，在中央配线层10的上下进行直接连接而配置的截面梯形形状的层间连接部20、21具有相同方向的锥形。
这样，如果是在中央配线层10的上下进行直接连接而配置的截面梯形形状的层间连接部20、21具有相同方向锥形的多层配线板1，则可以使用利用无芯法形成有绝缘层11、13和配线层12、10、14和层间连接部20、21的层叠体3b(参照图7)来形成。因此，可以使用容易操作薄型基板的无芯法来形成绝缘层11、13和配线层12、10、14和层间连接部20、21，因此能够实现基板的薄型化。此外，由于能够在虚设芯的两侧同时形成层叠体3b、3b，因此生产效率提高，能够实现低成本化。此外，由于以被虚设芯支撑的状态形成层间连接部20、21，因此不易产生尺寸变化，能够确保层间连接部20、21的位置精度，从而能够提供连接可靠性高的多层配线板1。并且，作为多层配线板1整体，通过形成奇数层的配线层，隔着中央配线层10的上下的配线层14、18、配线层12、14的层数相同，因此能够抑制多层配线板1的翘曲。
如图1所示，配置于中央配线层10的上下的多个截面梯形形状的层间连接部20、21、22、23，除了设于中央配线层10下方的表层的层间连接部22以外，都具有相同方向的锥形。即，配置于中央配线层10的上下的多个截面梯形形状的层间连接部20、21、22、23之中，仅设于中央配线层10下方的表层的层间连接部22具有相反方向的锥形。这可以通过如下方法来实现多层配线板1：制作利用无芯法形成有奇数层的配线层12、10、14和这些配线层12、10、14的层间连接部20、21的层叠体3b(参照图7)，将该层叠体3b从虚设芯分离后，在层叠体3b的上下两侧各形成1层绝缘层15、17和配线层16、18和层间连接部22、23。由此，利用无芯法形成有奇数层的配线层12、10、14和这些配线层12、10、14的层间连接部20、21的层叠体3b，与仅有绝缘层和金属箔的情况相比，通过用于层间连接部20、21的镀覆、层间连接部，使刚性提高，因此作业性好，也能够抑制尺寸变化。此外，从虚设芯分离后，仅对层叠体3b进行1次层叠就能够形成上下2层配线层16、18，因此生产效率高。
<多层配线板的制造方法>
接下来，使用图2～图9对上述多层配线板1的制造方法的一个实施方式进行以下说明。
如图2所示，作为本实施方式的多层配线板1的制造方法，首先，制作或准备在绝缘层41(支撑绝缘层)上下两面配置有一对金属箔42(支撑金属箔)的支撑基板4。然后，在贴有该金属箔的支撑基板4的金属箔42上，将表面积比金属箔42小一圈的金属箔32(第1金属箔)和表面积比该金属箔32大一圈的绝缘层31(第1绝缘层)及金属箔30(第2金属箔)依次重叠并进行加热加压。该金属箔30、32及绝缘层31的层叠在支撑基板4的上下两面进行。由此，将具有金属箔30、32和绝缘层31的层叠体3形成于支撑基板4上(步骤(a))。作为支撑基板4的贴有金属箔的层叠板的金属箔42与比贴有该金属箔的层叠板4小一圈的金属箔32直接接触并重合，金属箔42的周围用比金属箔32大一圈的绝缘层31粘接。因此，金属箔42与金属箔32没有粘接，需要时，通过切断去除金属箔32周围的粘接区域(绝缘层31的外周端部)，能够在金属箔42与金属箔32之间容易地进行剥离。在此，支撑基板4使制造工艺中薄型材料的操作容易，是仅在制造工艺中使用，不构成成为制品的多层配线板1本身的基板。在本实施方式中，有时将该支撑基板4称为虚设芯。
另外，对于本实施方式，在支撑基板4的金属箔42上配置有表面积比金属箔42小一圈的金属箔32，作为其他实施方式，也可以使用可剥铜箔来代替金属箔42及金属箔32。可剥铜箔是指载体铜箔与铜箔(通常为1～9μm的极薄铜箔)以能够剥离的状态贴合而成的多层铜箔。在该情况下，通过将可剥铜箔的载体铜箔配置于支撑基板侧，载体铜箔对应于金属箔42，铜箔(通常为1～9μm的极薄铜箔)对应于金属箔32。在该情况中，由于载体铜箔(对应于金属箔42)与铜箔(金属箔32)以能够剥离的状态贴合，因此在制造工艺中，无需担心在载体铜箔(对应于金属箔42)与铜箔(金属箔32)之间产生偏离、浮动，从而改善位置精度、翘曲。此外，在载体铜箔(对应于金属箔42)与铜箔(金属箔32)之间，能够人工进行剥离，因此剥离作业容易。进一步，作为其他实施方式，也可以使用在支撑基板4的上下两面的金属箔42上分别贴合绝缘层与可剥铜箔而成的材料作为本实施方式的支撑基板4。在该情况中，支撑基板4的刚性变得更高，从而能够抑制制造工艺中的变形，因此进一步改善位置精度、翘曲，此外，操作也变得容易。
接下来，如图3所示，作为本实施方式的多层配线板1的制造方法，使层叠体3的绝缘层31从表层朝着支撑基板4贯通，形成对金属箔30与金属箔32进行层间连接的层间连接部20(第1层间连接部)(步骤(b))。层间连接部20的形成可以通过如下方法形成：利用激光加工等在绝缘层31上沿着层叠方向从表层朝着支撑基板4形成层间连接用孔后，对该孔进行层间连接用镀覆。对于利用激光加工形成层间连接用孔，可以使用敷形法或直接激光法等。作为层间连接用镀覆，可以使用例如无电解镀铜或电镀铜等。作为电镀铜，从高密度化的观点考虑，优选能够利用镀铜来填充层间连接用孔的填孔镀覆。另外，由于这样使孔从表层朝着支撑基板4贯通而形成层间连接部20，因此层间连接部20的截面形状成为具有从表层朝着支撑基板4宽度变窄的锥形的梯形形状。
此外，对金属箔30进行加工来形成具有电路图案的中央配线层10(步骤(i))。作为中央配线层10的形成方法，在形成电路图案的情况下，可以使用例如蚀刻等。另外，由于中央配线层10也为金属箔，因此在以下说明中，有时也将中央配线层10作为金属箔30进行说明。
接下来，如图4所示，作为本实施方式的多层配线板1的制造方法，在金属箔30(对金属箔30利用蚀刻等进行加工而形成的中央配线层10)上，将绝缘层33(第2绝缘层)及金属箔34(第3金属箔)重叠而进行层叠并且进行加热加压(步骤(c))。
接下来，如图5所示，使层叠体3a的绝缘层33从表层朝着支撑基板4贯通，形成将金属箔34与金属箔30(中央配线层10)连接的层间连接部21(第2层间连接部)(步骤(d))。与层间连接部20同样，层间连接部21的形成可以通过如下方法形成：利用激光加工等在绝缘层33上沿着层叠方向从表层朝着支撑基板4形成层间连接用孔后，对该孔进行层间连接用镀覆。由于这样使孔从表层朝着支撑基板4贯通而形成层间连接部21，因此与层间连接部20的截面形状同样，层间连接部21的截面形状成为具有从表层朝着支撑基板4宽度变窄的锥形的梯形形状。予以说明的是，可以在形成层间连接部21后，与金属箔30同样地对金属箔34进行加工而形成具有电路图案的配线层14，但在后续的步骤(j)一并形成配线层的方法能够减少工时。
接下来，如图5及图6所示，在支撑基板4的金属箔42与层叠体3a的金属箔32之间，将层叠体3a从支撑基板4分离(步骤(e))。对于该分离步骤，通过在切断位置5、5进行切断，可以去除金属箔32周围的绝缘层31与金属箔42的粘接区域。由此，能够在金属箔42与金属箔32之间容易地将层叠体3a从支撑基板4分离。由于在1个支撑基板4的上下两面各形成有1个层叠体3a，因此能够由1个支撑基板4得到2个层叠体3a。予以说明的是，该层叠体3a具有：金属箔32、30、34；绝缘层31、33；及层间连接部20、21。
接下来，如图7所示，利用蚀刻等对层叠体3a的金属箔32及金属箔34进行加工，在层叠体3a的两面形成具有电路图案的配线层12及配线层14(步骤(j))。通过在该阶段对金属箔32及金属箔34进行加工，能够以一个工序在层叠体3a的两面形成电路图案，从而制成层叠体3b。予以说明的是，由于各配线层12、14也为金属箔，因此在以下说明中，有时也将配线层12、14作为金属箔32、34进行说明。此外，根据需要，也可以使用图7所示的层叠体3b作为多层配线板，在由该层叠体3b构成的多层配线板中也一样，层间连接部20以在中央配线层10的下方进行连接的方式配置并且层间连接部21以在中央配线层10的上方进行连接的方式配置，两层间连接部20、21的截面梯形形状的锥形朝向为相同方向。
接下来，如图8所示，在形成于层叠体3b上表面的金属箔34(配线层14)上，将绝缘层37(第4绝缘层)及金属箔38(第5金属箔)依次重叠而层叠，并且在形成于层叠体3b下表面的金属箔32(配线层12)上，将绝缘层35(第3绝缘层)及金属箔36(第4金属箔)依次在下方重叠而层叠，形成层叠体3c，并对整体进行加热加压(步骤(f))。
然后，如图9所示，使绝缘层35从下方表层朝着上方贯通，形成将金属箔36(配线层16)与金属箔32(配线层12)连接的层间连接部22(步骤(g))。与层间连接部20、21同样，层间连接部22的形成可以通过如下方法形成：利用激光加工等在绝缘层35上从下方表层朝着上方形成层间连接用孔后，对该孔进行层间连接用镀覆。予以说明的是，对于层间连接部22，与层间连接部20、21的贯通方向不同，是使孔从下方表层朝着上方贯通而形成了层间连接部22，因此层间连接部22的截面形状与层间连接部20、21的截面形状不同，其为具有从下方表层朝着上方宽度变窄的锥形的梯形形状。即，层间连接部22的截面梯形形状为与层间连接部20、21的截面梯形形状不同方向的锥形。
此外，使绝缘层37从上方表层朝着下方贯通，形成将金属箔38(配线层18)与金属箔34(配线层14)连接的层间连接部23(步骤h)。与层间连接部20、21同样，层间连接部23的形成可以通过如下方法形成：利用激光加工等在绝缘层37上从上方表层朝着下方形成层间连接用孔后，对该孔进行层间连接用镀覆。予以说明的是，对于层间连接部23，虽然与层间连接部22的贯通方向不同，但与层间连接部20、21的贯通方向相同，是使孔从上方表层朝着下方贯通而形成了层间连接部23，因此与层间连接部20、21的截面形状同样，层间连接部23的截面形状为具有从上方表层朝着下方宽度变窄的锥形的梯形形状。即，层间连接部23的截面梯形形状为与层间连接部22的截面梯形形状不同方向的锥形。另外，形成层间连接部22、23的步骤可以以一次工序在层叠体3b的上下两侧形成绝缘层35、37及金属箔36、38(配线层16、18)与层间连接部22、23，因此生产效率高。
予以说明的是，在形成层间连接部21的步骤(步骤(d))之后且在将层叠体3a从支撑基板4分离的步骤(步骤(e))之前，可以以期望的次数反复进行如下步骤来形成具有偶数层的绝缘层的层叠体3a(步骤(k))：在金属箔34(参照图5)上，进一步重叠绝缘层及金属箔并进行加热加压，并且使该绝缘层朝着支撑基板4贯通，形成对支撑基板4侧的金属箔与隔着该绝缘层而远离支撑基板4侧的金属箔进行层间连接的层间连接部。由此，能够容易地制作具有期望奇数层的配线层的多层配线板1。
实施例
以下，列举实施例来更具体地说明本发明，但本发明不限于以下实施例。
首先，如图2所示，准备在玻璃环氧材(绝缘层41)上贴合有厚度12μm的铜箔(金属箔42)的贴铜层叠板(贴有金属箔的层叠板4、日立化成工业株式会社制MCL-E-67、“MCL”为注册商标。)。然后，在该贴铜层叠板4的两侧，作为表面积比该贴铜层叠板的铜箔(金属箔42)小一圈的金属箔32，将厚度12μm的铜箔(三井金属矿业株式会社制3EC-VLP-12)以其光泽面与贴铜层叠板的铜箔(支撑金属箔42)相对的方式进行配置。之后，在金属箔32的外侧，层叠预浸料(日立化成工业株式会社制GEA-679FG)作为绝缘层31。进一步，在绝缘层31的外侧，作为金属箔30，将在厚度5μm的极薄铜箔上贴合有厚度18μm的载体铜箔的带有载体的极薄铜箔(三井金属矿业株式会社制MT18SDH5)以5μm的极薄铜箔的粗糙面与绝缘层31粘接的方式进行配置。然后，利用真空热压对其进行层叠，并剥落18μm的载体铜箔，从而形成层叠板3。
接着，如图3所示，在该层叠板4的两外侧的铜箔(金属箔30)上利用蚀刻法形成具有直径100μm的开口的敷形掩模(Conformal Mask)。该敷形掩模的开口形成在得到金属箔32与金属箔30的层间连接部20的位置。利用激光加工设置层间连接用孔，在铜箔(金属箔30)上及层间连接用孔的内部使用作为钯胶体(Colloidal Palladium)催化剂的HS201B(日立化成工业株式会社制、商品名)提供催化剂核后，使用CUST2000(日立化成工业株式会社制、商品名)形成厚度1μm的基底无电解镀覆层。之后，通过利用填孔电镀液的填孔镀覆填充层间连接用孔，形成层间连接部20。在通过填孔镀覆形成层间连接部20时，金属箔30上产生的镀覆层的厚度为20μm。接着，在金属箔30上利用蚀刻法形成规定的电路图案，用粗化处理液MultiBond MB-100(日本MacDermid株式会社制、商品名)对得到的配线层10的表面进行粗化。
接着，如图4所示，对于作为绝缘层33的预浸料(日立化成工业株式会社制GEA-679FG)和在其外侧作为金属箔34的、在厚度5μm的极薄铜箔上贴合有厚度18μm的载体铜箔的带有载体的极薄铜箔(三井金属矿业株式会社制MT18SDH5)，以5μm的极薄铜箔的粗糙面与绝缘层33粘接的方式构成，利用真空热压进行层叠，并剥落18μm的载体铜箔，从而形成层叠板3。
接着，如图5所示，在层叠板3上设置层间连接用孔，通过填充镀覆形成对金属箔30与金属箔34进行层间连接的层间连接部21。
接着，如图6所示，在设于比小一圈的金属箔32的端部稍内侧的切断位置5、5进行切断，从而将支撑基板4与上下各1块层叠体3a各自分离，得到具有3层金属箔32、30、34(配线层12、10、14)的2块层叠体3a。
接着，如图7所示，对分离的层叠体3a最外层的金属箔32及金属箔34利用蚀刻法进行加工，从而形成配线层12及配线层14的电路图案。
接着，如图8所示，在分离的层叠体3b的上下两侧，对于作为绝缘层35、37的预浸料(日立化成工业株式会社制GEA-679FG)和在其外侧作为金属箔36、38的、在厚度5μm的极薄铜箔上贴合有厚度18μm的载体铜箔的带有载体的极薄铜箔(三井金属矿业株式会社制MT18SDH5)，以5μm的极薄铜箔的粗糙面与绝缘层35、37粘接的方式构成，利用真空热压进行层叠，并剥落18μm的载体铜箔，从而形成层叠板3c。
接着，如图9所示，与层间连接部20、21同样，形成将绝缘层35、37贯通的层间连接部22、23。然后，对层叠体1上下两侧的最外层的金属箔36、38用蚀刻法进行加工，从而形成配线层16、18的电路图案。通过以上，能够制作翘曲被抑制并且薄型化的多层配线板。另外，对于该多层配线板，由于至少层间连接部20、21可以用无芯法制作，因此能够以低成本提高连接可靠性。
工业实用性
本发明可以应用于层叠有奇数配线层的多层配线板及其制造方法。
附图标记说明
1：多层配线板；3、3a、3b、3c：层叠体；4：支撑基板；10：中央配线层；11：绝缘层(第1绝缘层)；12：配线层(第1配线层)；13：绝缘层(第2绝缘层)；14：配线层(第2配线层)；15：绝缘层(第3绝缘层)；16：配线层(第3配线层)；17：绝缘层(第4绝缘层)；18：配线层(第4配线层)；20：层间连接部(第1层间连接部)；21：层间连接部(第2层间连接部)；22：层间连接部(第3层间连接部)；23：层间连接部(第4层间连接部)；30：金属箔(第2金属箔)；31：绝缘层(第1绝缘层)；32：金属箔(第1金属箔)；33：绝缘层(第2绝缘层)；34：金属箔(第3金属箔)；35：绝缘层(第3绝缘层)；36：金属箔(第4金属箔)；37：绝缘层(第4绝缘层)；38：金属箔(第5金属箔)；41：绝缘层(支撑绝缘层)；42：金属箔(支撑金属箔)。

Claims (8)

1.一种多层配线板，其为层叠有奇数配线层的多层配线板，具备：
配置于所述奇数配线层的层叠方向中央的中央配线层、
配置于所述中央配线层的层叠方向的一方的第1绝缘层及第1配线层、
配置于所述中央配线层的层叠方向的另一方的第2绝缘层及第2配线层、
将所述第1绝缘层贯通而对所述中央配线层与所述第1配线层进行层间连接的截面梯形形状的第1层间连接部、和
将所述第2绝缘层贯通而对所述中央配线层与所述第2配线层进行层间连接的截面梯形形状的第2层间连接部，
所述第1层间连接部以在所述中央配线层的一方进行连接的方式配置并且所述第2层间连接部以在所述中央配线层的另一方进行连接的方式配置，所述第1及第2层间连接部的截面梯形形状的锥形朝向为相同方向，
与所述中央配线层的一方邻接而配置的所述第1配线层仅由金属箔构成，并且，与所述中央配线层的另一方邻接而配置的所述第2配线层由金属箔和镀覆层构成，
配置于所述奇数配线层中的两面的最外层的配线层分别由金属箔和镀覆层构成。
2.如权利要求1所述的多层配线板，
进一步具备截面梯形形状的第3层间连接部，所述第3层间连接部配置于所述中央配线层的一方且配置于与所述第1层间连接部相比更靠一方表层的一侧，
所述第1及第2层间连接部的截面梯形形状的锥形朝向与所述第3层间连接部的截面梯形形状的锥形朝向为相反方向。
3.如权利要求2所述的多层配线板，
进一步具备第3绝缘层及第3配线层，所述第3绝缘层及所述第3配线层配置于所述中央配线层的一方且配置于与所述第1绝缘层及所述第1配线层相比更靠所述一方表层的一侧，
所述第3层间连接部将所述第3绝缘层贯通而对所述第1配线层与所述第3配线层进行层间连接。
4.如权利要求2所述的多层配线板，
所述第3层间连接部配置于所述一方的表层。
5.如权利要求3所述的多层配线板，
所述第3层间连接部配置于所述一方的表层。
6.如权利要求1～5中任一项所述的多层配线板，
进一步具备截面梯形形状的第4层间连接部，所述第4层间连接部位于所述中央配线层的另一方且配置于与所述第2层间连接部相比更靠另一方表层的一侧，
所述第1及第2层间连接部的截面梯形形状的锥形朝向与所述第4层间连接部的截面梯形形状的锥形朝向为相同方向。
7.如权利要求6所述的多层配线板，
进一步具备第4绝缘层及第4配线层，所述第4绝缘层及所述第4配线层配置于所述中央配线层的另一方且配置于与所述第2绝缘层及所述第2配线层相比更靠所述另一方表层的一侧，
所述第4层间连接部将所述第4绝缘层贯通而对所述第2配线层与所述第4配线层进行层间连接。
8.一种多层配线板的制造方法，其为层叠奇数配线层的多层配线板的制造方法，具备：
(a)在支撑绝缘层的至少一个面上配置有支撑金属箔的支撑基板的所述支撑金属箔上，将比所述支撑金属箔更小的第1金属箔与比所述第1金属箔更大的第1绝缘层及第2金属箔依次重叠并进行加热加压的步骤；
(b)使所述第1绝缘层朝着所述支撑基板贯通，形成对所述第1金属箔与所述第2金属箔进行层间连接的第1层间连接部的步骤；
(c)在所述第2金属箔上，将第2绝缘层及第3金属箔重叠并进行加热加压的步骤；
(d)使所述第2绝缘层朝着所述支撑基板贯通，通过镀覆层形成对所述第3金属箔与所述第2金属箔进行层间连接的第2层间连接部的步骤；
(e)在具有所述第1、第2及第3金属箔、所述第1及第2绝缘层、以及所述第1及第2层间连接部的层叠体的所述第1金属箔与所述支撑基板的所述支撑金属箔之间，将所述层叠体从所述支撑基板分离的步骤；
(f)在所述层叠体的从所述支撑基板分离的一侧即一方形成的所述第1金属箔上，重叠第3绝缘层及第4金属箔，并且在与所述层叠体的所述分离的一侧相反的另一方形成的所述第3金属箔上，重叠第4绝缘层及第5金属箔，并进行加热加压的步骤；
(g)使所述第3绝缘层从所述一方的表层朝着所述另一方贯通，形成对所述第1金属箔与所述第4金属箔进行层间连接的第3层间连接部的步骤；
(h)使所述第4绝缘层从所述另一方的表层朝着所述一方贯通，形成对所述第3金属箔与所述第5金属箔进行层间连接的第4层间连接部的步骤；
(i)对所述第2金属箔进行加工而形成中央配线层的步骤；
(j)对所述层叠体的所述第1金属箔及所述第3金属箔和镀覆层进行加工而在所述层叠体的两面形成仅由所述第1金属箔构成的第1配线层及由所述第3金属箔和镀覆层构成的第2配线层的步骤；和
(k)在所述步骤(d)之后且在所述步骤(e)之前，以期望的次数反复进行如下步骤而形成具有偶数层的绝缘层的所述层叠体的步骤：在所述第3金属箔上，重叠绝缘层及金属箔并进行加热加压，并且使该绝缘层朝着所述支撑基板贯通，形成对所述支撑基板侧的金属箔与从所述支撑基板分离一侧的金属箔进行层间连接的层间连接部，
配置于所述奇数配线层中的两面的最外层的配线层分别由金属箔和镀覆层构成。
CN201380049332.2A 2012-09-26 2013-09-26 多层配线板及多层配线板的制造方法 Active CN104685978B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012212328 2012-09-26
JP2012-212328 2012-09-26
PCT/JP2013/076122 WO2014050995A1 (ja) 2012-09-26 2013-09-26 多層配線板、及び、多層配線板の製造方法

Publications (2)

Publication Number Publication Date
CN104685978A CN104685978A (zh) 2015-06-03
CN104685978B true CN104685978B (zh) 2018-04-27

Family

ID=50388390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380049332.2A Active CN104685978B (zh) 2012-09-26 2013-09-26 多层配线板及多层配线板的制造方法

Country Status (4)

Country Link
US (1) US10194525B2 (zh)
JP (1) JP6036837B2 (zh)
CN (1) CN104685978B (zh)
WO (1) WO2014050995A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
CN106550542B (zh) 2015-09-17 2021-10-26 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
KR102257926B1 (ko) 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
CN111199922A (zh) 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
CN113066767B (zh) * 2021-03-05 2022-01-25 南通越亚半导体有限公司 临时承载板及其制作方法和封装基板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399210A (zh) * 2007-09-28 2009-04-01 三星电机株式会社 基板制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI412302B (zh) * 2008-05-28 2013-10-11 Ngk Spark Plug Co 中間多層配線板製品及製造多層配線板之方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
KR20100043547A (ko) * 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
CN101541145B (zh) 2009-03-17 2012-05-30 上海美维科技有限公司 印制电路板或集成电路封装基板制作中超薄芯板加工方法
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
JP5527585B2 (ja) * 2009-12-15 2014-06-18 日立化成株式会社 多層配線基板及びその製造方法
JP5527586B2 (ja) * 2009-12-17 2014-06-18 日立化成株式会社 多層配線基板
JP2011199077A (ja) * 2010-03-19 2011-10-06 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP4669908B2 (ja) 2010-07-12 2011-04-13 新光電気工業株式会社 多層配線基板
US8895873B2 (en) * 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399210A (zh) * 2007-09-28 2009-04-01 三星电机株式会社 基板制造方法

Also Published As

Publication number Publication date
CN104685978A (zh) 2015-06-03
US20150282301A1 (en) 2015-10-01
WO2014050995A1 (ja) 2014-04-03
US10194525B2 (en) 2019-01-29
JPWO2014050995A1 (ja) 2016-08-22
JP6036837B2 (ja) 2016-11-30

Similar Documents

Publication Publication Date Title
CN104685978B (zh) 多层配线板及多层配线板的制造方法
JP6863458B2 (ja) 積層型電子部品
CN104885581B (zh) 带有支持基板的层叠体及其制造方法以及多层配线基板的制造方法
KR101323541B1 (ko) 다층 배선기판
TW201405720A (zh) 具有一體化結構組件的多層電子支撐結構
TWI659677B (zh) 佈線板及其製造方法
KR20070120013A (ko) 배선 기판의 제조 방법
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
US20210007220A1 (en) Wiring substrate, stacked wiring substrate, and manufacturing method of wiring substrate
TW201404267A (zh) 具有不同尺寸通孔的多層電子結構
TW200845859A (en) Process of structure with embedded circuit
CN101924037B (zh) 无核心封装基板的制造方法
CN106550555B (zh) 一种奇数层封装基板及其加工方法
US8841209B2 (en) Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
CN105828520A (zh) 布线基板
JP5716948B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
CN108966535A (zh) 一种可分离芯板及一种无芯板的制作方法
CN104037094B (zh) 封装基板上凸点的制备方法
TWI623247B (zh) Mass production method of preform of passive component
CN103871907B (zh) 一种超薄基板的制作工艺
JP2013089702A (ja) 多層基板、及び多層基板の製造方法
TWI519224B (zh) 多層軟性線路結構的製作方法
JP2011091091A (ja) 電子部品の実装構造及び実装方法
US20150351258A1 (en) Method for Producing a Multilayer Carrier Body
JP2013038303A (ja) 多層基板、及び多層基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: HITACHI CHEMICAL Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220110

Address after: Tokyo, Japan

Patentee after: Linkus Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Linkus Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: PTCJ-S Holding Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230414

Address after: Tokyo, Japan

Patentee after: PTCJ-S Holding Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Linkus Technology Co.,Ltd.