JP3575384B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3575384B2
JP3575384B2 JP2000090687A JP2000090687A JP3575384B2 JP 3575384 B2 JP3575384 B2 JP 3575384B2 JP 2000090687 A JP2000090687 A JP 2000090687A JP 2000090687 A JP2000090687 A JP 2000090687A JP 3575384 B2 JP3575384 B2 JP 3575384B2
Authority
JP
Japan
Prior art keywords
electrode
resin
semiconductor device
semiconductor pellet
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000090687A
Other languages
English (en)
Other versions
JP2001274197A (ja
Inventor
五郎 池上
栄太 飯塚
弘文 堀田
Original Assignee
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 関西日本電気株式会社 filed Critical 関西日本電気株式会社
Priority to JP2000090687A priority Critical patent/JP3575384B2/ja
Priority to TW090106550A priority patent/TW490774B/zh
Priority to CN01110114A priority patent/CN1320958A/zh
Priority to KR1020010015568A priority patent/KR20010090563A/ko
Priority to US09/816,061 priority patent/US20010026015A1/en
Publication of JP2001274197A publication Critical patent/JP2001274197A/ja
Application granted granted Critical
Publication of JP3575384B2 publication Critical patent/JP3575384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は突起電極を有する半導体ペレットとパッド電極を有する配線基板とを無機フィラーを分散させた液状樹脂を介して接着した構造の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
電子回路装置、例えばビデオカメラや持ち運びできるパーソナルコンピュータは小型軽量化が重要で、これらに用いられる個々の部品も外形寸法を縮小したり、外形寸法がある程度大型化しても集積度を高めて実質的に電子回路装置の小型化に寄与している。このような電子部品として用いられる半導体装置の一例を図１０に示す。図において、１は半導体ペレットで、内部に多数の半導体素子や電子回路素子を組み込み込み電子回路装置を形成した半導体基板２の一方の面に突起電極３を形成したもので、この突起電極３は金などのワイヤの先端を溶融させて金属ボールを形成し、この金属ボールを半導体基板に加圧接続した後、ワイヤの中間を引き切ることにより図１１に示すように径大の基部３ａから先端に向かって縮径する回転放物体状の径小部３ｂを接続した異径形状となり、例えば直径３０μｍの金ワイヤを用いた場合、径大の電極基部３ａの径は８０〜１００μｍ、高さ１５〜２５μｍ、径小部３ｂの径は約３０μｍ、長さ４５〜５５μｍに形成でき、ワイヤの径を変更することにより各部の径を変えることができる。４は配線基板で、耐熱性を有する絶縁基板５の一方の面に導電パターン（図示せず）を形成し、半導体ペレット１の突起電極３に対応する導電パターンの一部にパッド電極６を形成したものである。導電パターンは例えば厚さ１２〜１８μｍの銅箔をエッチングして形成され、パッド電極６はこの銅箔に厚さ３〜５μｍのニッケルめっき層を形成し、さらに厚さ０．０３〜１．０μｍの金めっき層を形成している。７は封止用の樹脂で、半導体ペレット１と配線基板４の熱膨張率の差を緩和するためアルミナやシリカなどの粒径２〜６μｍの微細な無機フィラー８を５０〜８０重量％分散させている。この半導体装置の製造方法を図１２〜図１５から説明する。先ず、図１２に示すように、配線基板４を平坦な支持テーブル９上に位置決めする。この支持テーブル９にはヒータ（図示せず）が埋設され、必要に応じて配線基板４を加熱する。次に図１３に示すように配線基板４上に液状樹脂７Ａを供給する。そして図１４に示すように、吸着コレット１０の下端に突起電極３を下に向けて吸着した半導体ペレット１を支持テーブル９上に移動させる。この吸着コレット１０には図示省略するが半導体ペレット１を加熱するヒータが組み込まれている。吸着コレット１０に吸着された半導体ペレット１は別ポジションでその突起電極３が液状樹脂７Ａで覆われた配線基板４上のパッド電極６と重合するように位置修正されており、吸着コレット１０の降下により図１５に示すように樹脂７Ａ中で突起電極３はパッド電極６に重合し突起電極３の径小部は圧潰されてその周面が膨出し液状樹脂７Ａは電極３、６の重合と同時に押し拡げられ半導体ペレット１の周縁にはみ出し、半導体ペレット電極形成面と各電極３、６の接続部を覆う。さらに半導体ペレット１の加圧状態を保って吸着コレット１０から半導体ペレット１を加熱し、支持テーブル９から配線基板４を加熱する。配線基板４を８０〜１００℃に、半導体ペレット１を２７０〜３００℃にそれぞれ加熱して、１突起電極当たり０．２９４〜０．４９Ｎ（３０〜５０ｇｆ）の荷重を１０〜６０秒かけると、突起電極３とパッド電極６は熱圧着され電気的に接続される。また半導体ペレット１と配線基板４から与えられる熱によって樹脂７Ａも加熱され硬化して半導体ペレット１を配線基板４に接着し、電極接続部及び半導体ペレット１表面の配線層（図示せず）を保護し、図１０に示す半導体装置が得られる。この半導体装置に関連するものは特開昭６０−２６２４３０号公報（先行技術１）、特開平９−９７８１６号公報（先行技術２）などがある。ところで電子部品は小型、軽量化とともにコスト低減も要求され製造時間を短縮することも重要であるが、図１２〜図１５に示す半導体装置の製造方法では樹脂を硬化させるのに時間を要すという問題があった。また先行技術１、先行技術２はいずれも突起電極とパッド電極とを圧接により電気的に接続し樹脂の接着力により圧接を維持するものであるため、樹脂が十分硬化するまで半導体ペレットの加圧を解除できない。そのため硬化時間が短かい樹脂を採用しているが、樹脂が半硬化状態で半導体ペレットの加圧を解除し冷却すると樹脂に比較して電極の収縮量が大きいため電極間の電気的接続が不安定となることから、樹脂を十分硬化するまで加圧を解除できず次工程への移動時間をさほど短縮することができなかった。また製造時間を短縮するために、早くから樹脂を加熱するとその粘度が低下し最低粘度に達した後は粘度が高まり硬化が進行するため、突起電極とパッド電極の間に樹脂が残留すると電気的な接続を不安定にし、突起電極とパッド電極との間の電気抵抗がばらつくという問題もあった。一方、図１０に示す構造の半導体装置で突起電極とパッド電極とを超音波接合するものが知られている。例えば特開平１０−３３５３７３号公報（先行技術３）参照。これは、予め樹脂を供給した配線基板を加熱し、超音波振動を伝達するホーンの先端に取り付けた吸着コレットで半導体ペレット１を加熱加圧すると同時に超音波振動を付与して突起電極とパッド電極とを接続するもので、樹脂が半硬化状態でも電極の接続が完了した後、直ちに移動させることができるため製造時間を短縮できる。
【０００３】
【発明が解決しようとする課題】
ところで図１０に示す半導体装置は、小型化と同時に薄型化に対応するため配線基板４として樹脂基板を用いると半導体ペレット１と配線基板４は熱膨張係数が異なるため、動作時に半導体ペレット１が発生する熱によって熱膨張係数が大きい配線基板４が大きく反り電極接続部に応力が集中し、電極接続部の信頼性が低下する。
そのため半導体ペレット１の熱膨張係数に近似したアルミナやシリカなどの無機微粉末フィラー８を樹脂７Ａ中に多量に分散させ、半導体ペレット１と配線基板４の中間的な熱膨張係数として上記応力を緩和して電極接続部の剥離を防止している。
このようにして図１０に示す半導体装置では配線基板４として樹脂基板を用いたものでは、接着用樹脂７中には多量の無機フィラー８が分散されているため、突起電極３とパッド電極６の間にも無機フィラー８が密に配置され、各電極３、６を重合させると高い確率で重合界面に無機フィラー８をかみ込む。
一方電極重合界面に絶縁物である無機フィラー８を多量にかみ込むと微小な電極３の導電断面積を一層減少させて接続抵抗を上昇させ電気的特性に悪影響を及ぼす虞がある。
このような問題は電極数の増大に対応して電極の断面積を縮小させたもので顕著となるが、先行技術１、２のように電極３、６を加圧した状態で電極重合部を加熱し熱圧着するものだけでなく、先行技術３のように電極３、６を超音波接続するものでも、電極重合界面にかみ込まれた無機フィラー８はその後排除することができなかった。
【０００４】
【課題を解決するための手段】
本発明は上記課題の解決を目的として提案されたもので、突起電極を有する半導体ペレットとパッド電極を有する配線基板とを無機フィラーを分散させた液状樹脂を介して対向させ各電極を重合させて加圧し電気的に接続するとともに樹脂を加熱硬化させて半導体ペレットと配線基板とを接着した半導体装置において、上記突起電極とパッド電極の重合界面に位置した無機フィラーを各電極の重合界面外に配置したことを特徴とする半導体装置を提供する。
また本発明は突起電極を有する半導体ペレットとパッド電極を有する配線基板とを無機フィラーを分散させた液状樹脂を介して対向させ各電極を重合させて加圧し電気的に接続するとともに樹脂を加熱硬化させて半導体ペレットと配線基板とを接着する半導体装置の製造方法において、上記突起電極近傍の液状樹脂を振動させて突起電極とパッド電極が重合する界面から無機フィラーを遠ざけて突起電極とパッド電極とを電気的に接続することを特徴とする半導体装置の製造方法を提供する。
【０００５】
【発明の実施の形態】
本発明による半導体装置は突起電極を有する半導体ペレットとパッド電極を有する配線基板とを無機フィラーを分散させた液状樹脂を介して対向させ各電極を重合させて加圧し電気的に接続するとともに樹脂を加熱硬化させて半導体ペレットと配線基板とを接着した構造の半導体装置の課題を解決するもので、上記硬化樹脂中に含まれる無機フィラーを突起電極とパッド電極が重合する界面の外方に配置したことを特徴とし、特に突起電極とパッド電極の重合面積が小さい半導体装置に好適で、小型で多電極の半導体装置を実現できる。
また本発明による半導体装置の製造方法は、突起電極を有する半導体ペレットとパッド電極を有する配線基板とを無機フィラーを分散させた液状樹脂を介して対向させ各電極を重合させて加圧し電気的に接続するとともに樹脂を加熱硬化させて半導体ペレットと配線基板とを接着する半導体装置の製造方法において、上記突起電極近傍の液状樹脂を振動させて突起電極とパッド電極が重合する界面から無機フィラーを遠ざけて突起電極とパッド電極とを電気的に接続することを特徴とするが、突起電極近傍の液状樹脂を振動させるのに、半導体ペレットに超音波振動を付与することができる。
この場合、パッド電極に重合させた突起電極が弾性変形するように加圧力を設定し、半導体ペレットを加圧した状態で半導体ペレットに超音波振動を付与する。
さらにはパッド電極に重合させた突起電極の重合端面を拡大させるように、弾性変形させた突起電極を超音波振動させる。
このとき、半導体ペレットに付与する超音波出力は、一つの突起電極当たり２０〜１００ｍＷとする。また超音波出力の印加時間は、通常の超音波接続に比して長く、０．１〜５秒とする。
また本発明による半導体装置の製造方法では、超音波振動は無機フィラーの排除のみに使用し、熱圧着により突起電極とパッド電極とを接続してもよい。
さらには無機フィラーを突起電極とパッド電極の重合界面から排除するのに、液状樹脂への振動の付与に先立って液状樹脂を加熱しその粘度を低下させこともできる。
【０００６】
【実施例】
以下に本発明を適用した半導体装置の実施例を図１〜図２から説明する。図において、図１０と同一物には同一符号を付し重複する説明を省略する。
本発明による半導体装置は図１０に示す半導体装置と同様に、半導体基板２の一方の面に多数の突起電極３を形成した半導体ペレット１と、樹脂材料からなる絶縁基板５上に導電パターン（図示せず）を形成しこの導電パターン上の前記突起電極３と対応する位置にパッド電極６を形成した配線基板４とを接着用の樹脂７を介して対向させ、樹脂７中に挿入した突起電極３をパッド電極６上に重合させて加圧し電気的に接続するとともに樹脂７を加熱硬化させて半導体ペレット１と配線基板４を接着固定したものである。
この半導体装置の特徴は各電極３、６を重合させる際に、電極３、６間に存在した樹脂７中の無機フィラーを図２に示すように突起電極３とパッド電極６の重合界面から可及的に排除し電極３、６の重合界面の外周近傍に位置させたことにある。
即ち突起電極３をパッド電極６に重合させる際に、樹脂７中に挿入された突起電極３の先端がパッド電極６に当接した瞬間に電極３、６間にある無機フィラー８は電極重合界面の中央部に閉じ込められるが、半導体ペレット１を加圧して突起電極３をパッド電極６に押し付けると突起電極３の隆起した端面中央部、具体的には図１１に示すように回転放物体状の電極であればその先端部に圧力が集中し、電極の重合面積が拡大するとともに電極周面が膨出する。
この重合面積の拡大速度と電極周面の膨出速度とが適当であると電極重合界面近傍にある無機フィラー８は電極重合界面に巻き込まれることなく排除される。
例えば粒径２〜６μｍの微細な無機フィラー８を５０〜８０重量％分散させた樹脂７を予め配線基板４上に供給し、半導体ペレット１を加圧、加熱して突起電極とパッド電極とを熱圧着する場合、電極重合界面の断面積の１０％以上の面積領域に無機フィラーが分散して残留し、この面積領域に占める無機フィラーの面積割合は最大１０％近くに達することが確認されている。
これに対して本発明による半導体装置では上記樹脂７と同じものを用いても無機フィラー８は電極重合界面の４％以下の面積に数個残留するに過ぎず、電極重合界面の周縁部にはほとんど残留しない。
そのため小型化の要請に応えるために突起電極３の径を縮小し、さらに多電極化するために突起電極の寸法を一層小型化させることにより無機フィラー８の径に比して電極重合界面の面積が相対的に小さくなっても、電極重合界面から無機フィラー８を可及的に排除したから電極３の有効導電面積を最大に保つことができ、電気抵抗を最小に保つことができ、電気的特性が安定した半導体装置を実現することができる。
以下に本発明による半導体装置の製造方法を図３〜図９から説明する。先ず図３に示すように突起電極３を形成した半導体ペレット１を用意する。この半導体ペレット１の突起電極３はめっきや金属ボールの圧着により形成できるが、図示例では図１１と同様に金ワイヤの先端に形成した金ボールを圧着してワイヤを引き切りその先端部が回転放物体状をなした異径状のもので、直径３０μｍの金ワイヤを用いた場合には、電極基部の径大部３ａの径が８０〜１００μｍ、高さが１５〜２５μｍ、径小部３ｂの径が約３０μｍ、長さが４５〜５５μｍの電極を形成でき、直径が２０μｍの金ワイヤでは径大部３ａの径を７０μｍ程度に形成できる。
この電極３は一辺長が１０ｍｍの方形の半導体ペレット１ではその周縁部に２１５個形成でき、一辺長が７ｍｍの半導体ペレットでも２０８個形成できる。次に図４に示す配線基板４を用意する。この配線基板４を構成する絶縁基板５はガラスエポキシ基板、ポリイミド基板などの耐熱性、電気的絶縁性の樹脂基板やセラミック基板が用いられるが、小型軽量化の要請に応え薄型化するために樹脂基板を用いる。
この絶縁基板５に形成されるパッド電極６は例えば厚さ１２〜１８μｍの銅箔パターンの一部に一辺が１００μｍの方形ランドを露呈させ、このランド上に厚さ３〜５μｍのニッケルめっき層、厚さ０．０３〜１．０μｍの金めっき層を順次形成したもので、半導体ペレット１の突起電極３と対応する位置に形成される。
そしてこの配線基板４はパッド電極６を上に向けて、支持テーブル９上に位置決め配置される。また支持テーブル９には加熱ヒータが組み込まれているが図示省略する。
図５において、７は封止用の樹脂７で、配線基板４として樹脂基板を用いる場合には、半導体ペレット１及び配線基板４の熱膨張係数を考慮してエポキシ系などの熱硬化性樹脂をベースにアルミナやシリカなどの粒径２〜６μｍの微細な無機フィラー８を５０〜８０重量％分散させ、配線基板４上のパッド電極６を含む領域を覆うように供給される。
図６において、１０は半導体ペレット１をその突起電極３を下に向けて吸着する吸着コレットで、超音波ホーン（図示せず）の一端部に連結されて、半導体ペレット１に超音波振動を付与する。
吸着コレット１０に吸着された半導体ペレット１は水平移動する途中で突起電極３の配列状態が画像認識され、支持テーブル９上で位置決めされた配線基板４のパッド電極６上に重合するように相対位置が修正される。
このようにして突起電極３とパッド電極６とを重合可能として、配線基板４を介して樹脂７を８０〜１２０℃に加熱し、吸着コレット１０を降下させて、図７に示すように突起電極３の先端部を樹脂７中に挿入しパッド電極６に重合させる。
半導体ペレット１の降下位置と半導体ペレット１にかかる荷重の状態は図８に示すように時刻ｔ０から降下開始し、時刻ｔ１で突起電極３がパッド電極６に当接して図７に示す状態となる。
パッド電極６に重合した突起電極３は吸着コレット１０によって加圧されるが、吸着コレット１０の半導体ペレット１を加圧する加圧力はロードセル（図示せず）によって検出され一定に保たれる。
前記寸法の突起電極３に対して一つの突起電極当り加圧力が０．１９６〜０．３９２Ｎ（２０〜４０ｇｆ）となるように半導体ペレット１を加圧すると、突起電極３の円柱状部は圧縮されて弾性変形するが周面は膨出することなく突起電極３の形状変化は進行しない。
即ち、図８にて荷重の変化がなくなる時刻ｔ２まで突起電極３の径小部が圧縮され、その間、半導体ペレットは降下する。そして荷重が一定値となり半導体ペレット１の降下が停止する。
このようにして、半導体ペレット１の加圧力を一定に保っておいて半導体ペレット１に超音波振動を付与する。この超音波振動の強度は一つの突起電極当り２０〜１００ｍＷで、０．１〜５秒間印加する。
圧縮され弾性変形した突起電極３の径小部周面は超音波振動が付与されると一瞬のうちに膨出し図９に示すように重合端面の面積が拡大し電気的に接続されるが、超音波振動によって振動する突起電極３近傍の樹脂７は粘度が低下し、樹脂中に分散された電極近傍の無機フィラー８の移動が容易となるため、回転放物体状の突起電極３先端部とパッド電極６の間に位置する樹脂中の無機フィラー９は突起電極３の圧潰によって電極重合界面間から樹脂７とともに押し出される。
図８において、時刻ｔ３から時刻ｔ４の間で超音波振動を付与する。超音波振動の付与により時刻ｔ３直後に荷重が大きく変化するがその後は一定値となる。また半導体ペレット１の降下位置も時刻ｔ３直後の短時間に急激に変化しその後は一定となる。このペレットの高さ位置の急激な変化は突起電極３の小径部の直径が３０μｍから約５０μｍに拡大して膨出することにより生じるもので、この急激な変位の変化によって電極３、６間の圧力が急激に上昇し、電極間にある樹脂を圧縮し無機フィラー８を電極重合界面から排出することができる。
その後電極重合界面に樹脂７や無機フィラー８が残留しても、この樹脂７や無機フィラー８の両面で比較的小さい出力で比較的長い時間超音波振動が付与されるため、突起電極３の先端部から各電極３、６の接続面が拡大して残留した樹脂７や無機フィラー８を電極重合界面から排除することができる。
このように本発明による半導体装置の製造方法では、突起電極３とパッド電極６を重合させ所定の加圧力をかけて突起電極３が弾性変形を保った状態で比較的小さな超音波出力を比較的長時間電極かけるようにしたから電極重合界面から樹脂や無機フィラーを排除することができ、小型化に対応し、電極数の増大により電極の径を縮小せざるを得ず、電気的な接続が不安定になり易い場合でも、電気的な接続を確実にすることができる。
尚、半導体ペレット１にかける一突起電極当りの加圧力は突起電極の径や形状によって突起電極が弾性変形を維持できる範囲で適宜設定できる。
また一突起電極当りの超音波出力は２０ｍＷより小さいと長時間超音波振動を印加しても電極重合界面に残留した樹脂や無機フィラーを排除することができず、電極３、６の電気的な接続が不安定となり、１００ｍＷより大きいと突起電極３が変形したり、突起電極３が半導体基板２から剥離したりパッド電極６が絶縁基板５から剥離し却って電気的接続が損なわれる。
また超音波振動の付与時間は０．１秒より短いと各電極間に残留した樹脂７や無機フィラー８を十分電極重合界面から排除することができず、５秒より大きくしても各電極の電気的接続は改善されない。
また上記実施例では半導体ペレット１に超音波振動を付与して突起電極３を振動させ、さらに突起電極３近傍の樹脂７を振動させたが、支持テーブル９を超音波振動させて、固定された突起電極３に対して相対的に樹脂７を振動させてもよい。
さらには突起電極３とパッド電極６とを超音波接続により電気的に接続するだけでなく、樹脂７を振動させて電極近傍の樹脂の粘度を低下させた後、突起電極とパッド電極とを加圧した状態で、加熱し熱圧着してもよい。
また樹脂７として熱硬化性樹脂を用いる場合、樹脂に超音波振動を付与するのに先立って、加熱し樹脂の粘度を低下させておくことが好ましく、これにより電極の接続完了後短時間で樹脂７を硬化させることができる。
【０００７】
【発明の効果】
以上のように本発明による半導体装置は、半導体ペレットの突起電極の径を縮小し、さらに多電極化するために突起電極の寸法を一層小型化させることにより無機フィラーの径に比して電極重合界面の面積が相対的に小さくなっても、電極重合界面から無機フィラーを可及的に排除したから電極の有効導電面積を最大に保つことができ、電気抵抗を最小に保つことができ、電気的特性が安定した半導体装置を実現することができる。
また電極重合界面から排除された無機フィラーは突起電極の周縁に他の部分より高密度でとどまるため、電極重合部近傍の樹脂密度が疎となる。
そのため電極重合部周縁は無機フィラーによって水分の透過が遮断され耐湿性が向上し、信頼性を向上させることができる。
また熱膨張係数が樹脂よりも突起電極に近い無機フィラーを電極重合部の周縁に集中させたから、温度の上昇下降により電極重合部に作用するストレスを緩和でき、電極重合部の電気的接続の信頼性を向上できる。
また本発明による半導体装置の製造方法では、突起電極の弾性変形を保った状態で振動をかけることにより電極重合界面から効果的に樹脂や無機フィラーを排除することができ電気的な接続を確実にした半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明による半導体装置の実施例を示す側断面図
【図２】図１半導体装置の要部拡大側断面図
【図３】本発明による半導体装置の製造方法を示す、半導体ペレットの側断面図
【図４】本発明による半導体装置の製造方法を示す配線基板の側断面図
【図５】配線基板上に液状樹脂を供給した状態を示す側断面図
【図６】樹脂が供給された配線基板上に半導体ペレットを供給する状態を示す側断面図
【図７】突起電極とパッド電極とを重合させた状態を示す要部拡大側断面図
【図８】半導体ペレットの高さ位置と半導体ペレットにかかる荷重の時間変化図
【図９】超音波振動が付与された直後の電極重合部の状態を示す要部拡大側断面図
【図１０】従来の半導体装置の一例を示す側断面図
【図１１】図１０半導体装置に用いられる半導体ペレットの側断面図
【図１２】図１０半導体装置の製造方法を示す側断面図
【図１３】図１０半導体装置の製造方法を示す側断面図
【図１４】図１０半導体装置の製造方法を示す側断面図
【図１５】図１０半導体装置の製造方法を示す側断面図
【符号の説明】
３ 突起電極
１ 半導体ペレット
６ パッド電極
４ 配線基板
８ 無機フィラー
７ 液状樹脂

Claims (1)

  1. 突起電極を有する半導体ペレットとパッド電極を有する配線基板とを無機フィラーを分散させた液状樹脂を介して対向させ各電極を重合させて加圧し電気的に接続するとともに前記の液状樹脂を加熱硬化させて半導体ペレットと配線基板とを接着する半導体装置の製造方法において、
    まずパッド電極に重合させた突起電極が弾性変形の範囲内で半導体ペレットを加圧しておき、次に半導体ペレットに超音波振動を付与することにより上記突起電極近傍の液状樹脂を振動させて突起電極とパッド電極が重合する界面から無機フィラーを遠ざけるとともに、弾性変形させておいた突起電極を超音波振動させることにより突起電極の周面を膨出させ重合面積を拡大させて突起電極とパッド電極とを電気的に接続することを特徴とする半導体装置の製造方法。
JP2000090687A 2000-03-27 2000-03-27 半導体装置の製造方法 Expired - Fee Related JP3575384B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000090687A JP3575384B2 (ja) 2000-03-27 2000-03-27 半導体装置の製造方法
TW090106550A TW490774B (en) 2000-03-27 2001-03-20 Semiconductor device having reliable electrical connection
CN01110114A CN1320958A (zh) 2000-03-27 2001-03-26 具有可靠电连接的半导体器件
KR1020010015568A KR20010090563A (ko) 2000-03-27 2001-03-26 신뢰성있는 전기 접속을 갖는 반도체 디바이스
US09/816,061 US20010026015A1 (en) 2000-03-27 2001-03-26 Semiconductor device having reliable electrical connection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000090687A JP3575384B2 (ja) 2000-03-27 2000-03-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001274197A JP2001274197A (ja) 2001-10-05
JP3575384B2 true JP3575384B2 (ja) 2004-10-13

Family

ID=18606261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000090687A Expired - Fee Related JP3575384B2 (ja) 2000-03-27 2000-03-27 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20010026015A1 (ja)
JP (1) JP3575384B2 (ja)
KR (1) KR20010090563A (ja)
CN (1) CN1320958A (ja)
TW (1) TW490774B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2003163342A (ja) * 2001-11-29 2003-06-06 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
US6855578B2 (en) * 2002-08-16 2005-02-15 Texas Instruments Incorporated Vibration-assisted method for underfilling flip-chip electronic devices
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US20040232560A1 (en) * 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
JP2012145910A (ja) * 2010-12-24 2012-08-02 Mitsumi Electric Co Ltd 構造体
KR20180041296A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 패널

Also Published As

Publication number Publication date
TW490774B (en) 2002-06-11
CN1320958A (zh) 2001-11-07
KR20010090563A (ko) 2001-10-18
US20010026015A1 (en) 2001-10-04
JP2001274197A (ja) 2001-10-05

Similar Documents

Publication Publication Date Title
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
JP4056424B2 (ja) 半導体装置の製造方法
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP3326382B2 (ja) 半導体装置の製造方法
KR100376336B1 (ko) 반도체 장치 및 그의 제조 방법
JP2002289770A (ja) 半導体装置
JP2001015551A (ja) 半導体装置およびその製造方法
JP3491827B2 (ja) 半導体装置及びその製造方法
JP3575384B2 (ja) 半導体装置の製造方法
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP5052605B2 (ja) 半導体チップ
JP3252745B2 (ja) 半導体装置およびその製造方法
JP2008192984A (ja) 半導体装置及びその製造方法
JP3981817B2 (ja) 半導体装置の製造方法
JPH10303249A (ja) 半導体装置
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP3494357B2 (ja) 半導体装置
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP2000252323A (ja) 半導体装置及びその製造方法
JP2001176925A (ja) 半導体装置
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees