KR20010090563A - 신뢰성있는 전기 접속을 갖는 반도체 디바이스 - Google Patents

신뢰성있는 전기 접속을 갖는 반도체 디바이스 Download PDF

Info

Publication number
KR20010090563A
KR20010090563A KR1020010015568A KR20010015568A KR20010090563A KR 20010090563 A KR20010090563 A KR 20010090563A KR 1020010015568 A KR1020010015568 A KR 1020010015568A KR 20010015568 A KR20010015568 A KR 20010015568A KR 20010090563 A KR20010090563 A KR 20010090563A
Authority
KR
South Korea
Prior art keywords
electrode
protruding
pad
semiconductor
wiring board
Prior art date
Application number
KR1020010015568A
Other languages
English (en)
Inventor
이께가미고로우
이이즈까에이따
호리따히로후미
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010090563A publication Critical patent/KR20010090563A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

반도체 펠릿의 돌출 전극과 배선 기판의 패드 전극 간의 신뢰성있는 연결을 가진 반도체 디바이스의 제조 방법에서는, 복수개의 돌출 전극을 가진 반도체 펠릿과 복수개의 패드 전극을 가진 배선 기판을 준비하며, 무기성 충진재가 내부에 분산된 액체 수지 재료를 배선 기판 상에 도포하며, 반도체 펠릿을 수지 재료를 통해서 배선 기판에 대향하도록 배치하고 돌출 전극을 패드 전극 상에 중첩시켜 가압하며, 돌출 전극에 근접한 수재 재료를 진동시켜 돌출 전극과 패드 전극 사이의 중첩 경계 부분으로부터 무기성 충진재를 제거하는 동안에 돌출 전극과 패드 전극을 전기적으로 결합시킨다.

Description

신뢰성있는 전기 접속을 갖는 반도체 디바이스{SEMICONDUCTOR DEVICE HAVING RELIABLE ELECTRICAL CONNECTION}
본 발명은 일반적으로 돌출 전극을 가진 반도체 펠릿(pellet)과 패드 전극을 가진 배선 기판을 무기성 충진재(inorganic filler)가 내부에 분포된 수지 재료에 의해 접합시킨 반도체 디바이스 및 이 반도체 디바이스를 제조하는 방법에 관한 것이다. 특히, 본 발명은 반도체 펠릿의 돌출 전극과 배선 기판의 패드 전극 간의 전기적 연결을 향상시킬 수 있는 반도체 디바이스 및 이를 제조하는 방법에 관한 것이다.
전자 장치 예를 들어 비디오 카메라, 유대용 퍼스널 컴퓨터 등은 가볍고 소형으로 하는 것이 중요하므로, 전자 장치에서 사용하는 전자 부품의 외형 사이즈를 줄여야 한다. 만일에 전자 부품의 외형 사이즈를 감소시킬 수 없다고 하면, 전자 부품의 집적도를 증가시켜서 전자 장치의 사이즈를 실질적으로 줄일 수도 있다.
도 10은 전자 장치에서 사용하는 통상적인 반도체 디바이스의 일 예에 대한 단면도이다. 도 10에 도시한 통상적인 반도체 디바이스는 배선 기판(104)과 이 배선 기판(104) 상에 장착된 반도체 펠릿(101)을 구비한다. 반도체 펠릿(101)은 반도체 기판(102)과 이 반도체 기판(102)의 주표면들 중의 한 표면 상에 형성된 복수개의 돌출 전극 또는 범프 전극(103)을 가진다. 반도체 기판(102)에는 전자 회로 유니트를 형성하도록 내부적으로 연결된 다수의 반도체 소자 및/또는 전자 회로 소자가 형성된다.
돌출 전극(103)의 각각은 다음과 같이 형성된다. 먼저, 금 등으로 제조한 와이어의 팁(tip) 부분을 용융시켜 금속 볼(metal ball)을 형성하고, 그 금속 볼을 가압시켜 반도체 기판(102) 상에 결합시킨 후에, 와이어를 당겨 그의 중간 부분을 절단함으로써, 다수개의 돌출 전극(103)을 반도체 기판(102) 상에 형성한다.
도 11은 배선 기판(104) 상에 반도체 펠릿(101)을 장착하기 전의 상태에서 돌출 전극(103)들 중의 하나에 대한 단면도이다. 도 11에 도시한 바와 같이, 돌출 전극(103)은 직경이 큰 부분 즉 베이스(base) 부분(103a)과 직경이 작은 부분 즉 기둥 형상 부분 또는 길다란 부분(103b)을 가진다. 기둥 형상 부분(103b)의 팁 부분은 회전 포물선 형상을 가진다. 예로서, 30㎛의 직경을 가진 금 와이어를 사용하는 경우, 베이스 부분(103a)의 직경은 70㎛ 내지 100㎛일 수 있으며 높이는 15㎛ 내지 25㎛일 수 있다. 또한, 이 경우, 기둥 형상 부분(103b)의 직경은 약 30㎛일 수 있고 길이는 45㎛ 내지 55㎛일 수 있다. 사용하는 와이어의 직경을 변경시키는 것에 의해, 부분(103a, 103b)의 직경을 변경시킬 수 있다.
배선 기판(104)은 도시하지는 않았으나 표면들 중의 한 표면 상에 전도체 패턴이 형성된 절연 기판(105)과 이 절연 기판(105) 상의 전도체 패턴 부분 상에 형성된 패드 전극(106)을 구비한다. 절연 기판(105)은 내열성 재료로 제조한다. 패드 전극(106)의 위치는 돌출 전극(103)의 위치에 대응한다. 절연 기판(105) 상의 전도체 패턴은 예를 들어 절연 기판 상에 형성되고 12㎛ 내지 18㎛의 두께를 가진 구리박을 에칭하여 형성한다. 패드 전극(106)은 구리박 상에 3㎛ 내지 5㎛의 두께를 가진 니켈 도금층을 형성하고 0.03㎛ 내지 1.0㎛의 두께를 가진 금 도금층을 형성하여 형성한다.
도 10의 반도체 디바이스는 또한 시일링 목적으로 수지 재료 부분(107)을 가진다. 반도체 펠릿(101)과 배선 기판(104) 간이 열팽창 계수의 차이로 인해 생기는 영향을 경감시키기 위해, 2㎛ 내지 6㎛의 입경을 가진 알루미늄 또는 실리카의 미세한 무기성 충진재(108)를 50 내지 80 중량 퍼센트의 농도로 수지 재료 부분(107)내에 분산시킨다.
다음, 상기한 구조를 가진 반도체 디바이스를 제조하는 방법에 대해 설명하겠다. 도 12a 내지 도 12d는 도 10의 반도체 디바이스를 제조하는 통상적인 방법을 제조 단계 순서로 도시한 단면도이다. 먼저, 도 12a에 도시한 바와 같이, 평탄한 지지 테이블(109) 상에 배선 기판(104)을 위치시킨다. 지지 테이블(109)내에는 도시하지는 않았으나 가열기가 내장되는데, 이 가열기는 필요에 따라 배선 기판(104)을 가열할 수 있다.
도 12b에 도시한 바와 같이 배선, 기판(104) 상에는 액체 수지 재료(107a)를 도포한다. 그다음, 도 12c에 도시한 바와 같이, 반도체 펠릿(101)을 흡착 콜릿(sucktion collet)의 저면에 흡착시키되 반도체 펠릿(101)의 돌출 전극(103)이 아래를 향하도록 한다. 흡착 콜릿(110)에 의해 흡착된 반도체 펠릿(101)은 지지 테이블(109) 위로 이송시킨다. 흡착 콜릿(110)내에는 도시하지는 않았으나 반도체 펠릿(101)을 가열하기 위한 가열기가 내장된다.
반도체 펠릿(101)의 위치는 돌출 전극(103)이 액체 수지 재료(107a)에 의해 덮여진 배선 기판(104) 상의 대응 패드 전극(106) 바로 위에 위치되도록 조정한다.다음, 흡착 콜릿(110)을 하강시켜, 도 12d에 도시한 바와 같이 돌출 전극(103)을 수지 재료(107a)내의 패드 전극(106) 상에 접촉시키고 가압하여, 돌출 전극(103)의 기둥 형상 부분(103b)이 뭉개져 방사 방향으로 퍼지게 한다. 돌출 전극(103)을 패드 전극(106) 위에 놓고 가압하면, 이와 동시에 액체 수지 재료(107a)가 반도체 펠릿(101)의 주변 쪽으로 밀려나게 된다. 액체 수지 재료(107a)는 패드 전극이 위에 형성된 반도체 펠릿(101)을 덮으며 돌출 전극(103)과 패드 전극(106) 간의 연결 부분을 덮는다.
또한, 반도체 펠릿(101)을 배선 기판(104) 상에 가압시킨 채로, 반도체 펠릿(101)을 흡착 콜릿(110)내의 가열기로 가열하고 배선 기판(104)을 지지 테이블(109)내의 가열기로 가열하여, 배선 기판(104)을 80℃ 내지 100℃로 가열하고 반도체 펠릿(101)을 270℃ 내지 300℃로 가열하면서, 돌출 전극(103)의 각각에 대해 10초 내지 60초 동안 0.294 내지 0.49N(30 내지 50gf)의 하중을 가한다. 따라서, 돌출 전극(103)과 패드 전극(106)이 열압착 접합에 의해 전기적으로 연결된다.
이 경우, 반도체 펠릿(101)과 배선 기판(104)을 통해 제공되는 열에 의해서, 수지 재료(107a)도 가열되고 경화된다. 경화된 수지 재료 부분(107a)에 의해, 반도체 펠릿(101)은 배선 기판(104)과 접합되고, 돌출 전극(103)과 패드 전극(106) 간의 연결 부분은 반도체 펠릿(101) 상의 도시하지 않은 배선층과 함께 돌출된다. 이렇게 해서, 도 10의 반도체 디바이스가 제조된다.
상기한 반도체 디바이스를 제조하는 것에 관련된 기술은 일본 특허 공개 60-262430(종래 기술 1), 일본 특허 공개 9-97816(종래 기술 2) 등에 개시된다.
일반적으로, 전자 부품의 사이즈 및 중량을 줄이고 부품의 제조 단가를 낮추는 것이 필요하다. 그러므로, 각 전자 부품의 제조 시간을 줄이는 것이 중요하다. 그러나, 도 12a 내지 도 12d에 도시한 상기한 통상적인 제조 방법에서는 수지 재료의 경화 시간이 비교적 길다.
또한, 상기한 종래 기술 1과 종래 기술 2에서는, 돌출 전극과 패드 전극을 가압 용접 또는 압착 용접에 의해 결합시키고 수지 재료의 접합력에 의해 압착 상태를 유지시키므로, 수지 재료가 완전히 경화될 때까지는 반도체 펠릿의 가압 동작을 해제하는 것이 불가능하다.
그러므로, 일반적으로, 경화 시간이 짧은 수지 재료를 사용한다. 그러나, 수지 재료가 완전히 경화되지 않은 상태에서 반도체 펠릿에 대한 가압 및 가열 동작을 해제하면, 다음과 같은 단점이 생긴다. 즉, 전극의 농도가 수지 재료의 농도보다 크게 되므로, 돌출 전극과 패드 전극 간의 전기적 연결이 불안정하게 된다. 그러므로, 실제에 있어서는, 수지 재료가 충분히 경화될 때까지 반도체 펠릿의 가압 동작을 해제하는 것이 불가능하고 또한 처리 시간을 줄이는 것이 불가능하다.
반도체 디바이스의 제조 시간을 줄이기 위해서, 수지 재료를 미리 가열할 수도 있다. 이러한 경우에는, 수지 재료의 점도를 먼저 감소시켜 최저값에 이른 후에 수지 재료의 점도를 증가시켜서 수지 재료가 경화되게 하므로, 돌출 전극과 패드 전극 간에 수지 재료가 남아 그들 간의 전기적 결합이 불안정하게 될 가능성이 있다. 또한, 돌출 전극과 패드 전극 간의 전기적 저항이 변할 가능성도 있다.
한편, 돌출 전극과 패드 전극을 초음파로 접합시키는 기술이 알려져 있는데, 이러한 기술은 예를 들어 일본 특허 공개 10-335373(종래 기술 3)에 개시된다.
일본 특허 공개 10-335373(종래 기술 3)에 개시된 기술에서는, 수지 재료를 사전이 배선 기판에 공급하고 배선 기판을 가열한다. 또한, 반도체 펠릿을 흡착하기 위한 흡착 콜릿을 초음파 진동을 전달하기 위한 혼(horn)의 팁 부분에 부착한다. 또한, 반도체 펠릿을 흡착 콜릿에 의해 가열하고 가압함과 동시에 초음파 진동을 가한다. 따라서, 돌출 전극과 패드 전극이 결합된다. 수지 재료가 반 경화된 상태에서도 반도체 디바이스를 돌출 전극과 패드 전극이 결합된 직후에 전달할 수 있으므로, 반도체 디바이스의 제조 시간을 줄이는 것이 가능하다.
도 10에 도시한 반도체 디바이스에서는, 반도체 디바이스의 사이즈를 줄이고 얇게 하기 위해서, 일반적으로 수지 기판을 배선 기판(104)으로서 사용한다. 이러한 경우에는, 반도체 펠릿(101)의 열팽창 계수와 배선 기판(104)의 열팽창 계수가 서로 크게 다르므로, 반도체 디바이스의 동작 동안, 반도체 펠릿(101)의 열팽창 계수보다 큰 열팽창 계수를 가진 배선 기판(104)이 반도체 펠릿(101)에 의해서 발생되는 열로 인해 휘어진다. 그 결과, 돌출 전극과 패드 전극 간의 결합 부분에 스트레스가 집중됨으로써 결합 부분의 신뢰성이 저하된다.
이러한 단점을 피하기 위해서는, 반도체 재료(107a)의 열팽창 계수에 근접한 열팽창 계수를 가진 알루미나, 실리카 등과 같은 많은 양의 무기성 분말 충진재(108)를 수지 재료(107a)내에 분산시킬 수 있다. 이것에 의해, 무기성 충진재(108)가 분산되어 있는 수지 재료의 열팽창 계수는 반도체 펠릿(101)의 열팽창계수와 배선 기판(104)의 열팽창 계수의 중간값으로 될 수 있다. 돌출 전극과 패드 전극 간의 결합 부분에서 야기된 스트레스가 경감될 수 있으므로, 돌출 전극과 패드 전극 간의 결합 부분이 떨어져 나가는 것을 방지할 수 있다.
상기한 바와 같이, 도 10에 도시한 반도체 디바이스에서는, 수지 기판을 배선 기판(104)으로서 사용하고, 접합을 위해 많은 양의 무기성 충진재(108)를 수지 재료(107)내에 분산시킨다. 그러므로, 무기성 충진재(108)도 돌출 전극(108)과 패드 전극(108) 사이에 조밀하게 배치된다. 돌출 전극(103)을 패드 전극(106) 상에 놓으면, 무기성 충진재(108)도 돌출 전극(103)과 패드 전극(106) 사이의 경계면에 놓일 가능성이 높다.
절연체인 많은 양의 무기성 충진재(108)를 돌출 전극(103)과 패드 전극(106) 사이의 경계면에 배치하면, 미세한 돌출 전극(103)의 각각의 전도성 부분의 단면적이 감소하고 돌출 전극(103)과 이에 대응하는 패드 전극(106) 간의 결합 저항이 커져서, 반도체 디바이스의 전기적 특성이 악영향을 받게 된다.
상기한 문제점은 돌출 전극의 각각의 사이즈가 작아지고 돌출 전극의 각각의 단면적이 전극 수의 증가에 따라 감소되는 경우에 두드러진다. 상기한 문제점은 돌출 전극과 패드 전극을 초음파로 접합시키는 종래 기술 3과 돌출 전극을 패드 전극에 대해 가압하고 열압착 접합을 위해 돌출 전극과 패드 전극을 가열하는 종래 기술 1 및 종래 기술 2에서 발생한다. 돌출 전극과 패드 전극 사이의 경계면에 남아 있는 무기성 충진재를 제거할 수 없으므로, 반도체 디바이스의 수율이 떨어지고 제조 단가가 증대된다.
따라서, 본 발명의 목적은 종래 기술의 상기한 문제점을 회피하는 반도체 디바이스 및 이를 제조하는 방법을 제공하고자 하는 것이다.
본 발명의 다른 목적은 반도체 펠릿의 전극과 배선 기판의 전극을 서로 확실하게 결합시키는 반도체 디바이스 및 이를 제조하는 방법을 제공하고자 하는 것이다.
본 발명의 또다른 목적은 반도체 펠릿의 전극과 배선 기판의 전극 간의 전기적 저항을 감소시킬 수 있는 반도체 디바이스 및 이를 제조하는 방법을 제공하고자 하는 것이다.
본 발명의 또다른 목적은 반도체 펠릿의 전극과 배선 기판의 전극 간의 전기적 결합의 신뢰성을 향상시킬 수 있는 반도체 디바이스 및 이를 제조하는 방법을 제공하고자 하는 것이다.
본 발명의 또다른 목적은 안정적인 전기 특성을 가진 반도체 디바이스 및 이를 제조하는 방법을 제공하고자 하는 것이다.
본 발명의 또다른 목적은 반도체 디바이스의 사이즈를 줄일 수 있고 전극의 수를 증가시킬 수 있으면서도 신뢰성은 떨어지지 않는 반도체 디바이스 및 이를 제조하는 방법을 제공하고자 하는 것이다.
본 발명의 또다른 목적은 반도체 디바이스의 제조 단가를 감소시킬 수 있는 반도체 디바이스 및 이를 제조하는 방법을 제공하고자 하는 것이다.
본 발명의 한 국면에 따른 반도체 디바이스의 제조 방법은: 복수개의 돌출전극을 가진 반도체 펠릿을 준비하는 단계와; 복수개의 패드 전극을 가진 배선 기판을 준비하는 단계와; 무기성 충진재가 내부에 분산된 액체 수지 재료를 배선 기판 상에 도포하는 단계와; 반도체 펠릿을 수지 재료를 통해서 배선 기판에 대향하도록 배치하고, 돌출 전극을 패드 전극 상에 중첩시켜 가압하는 것에 의해 돌출 전극과 패드 전극을 전기적으로 결합시키되, 돌출 전극에 근접한 수재 재료를 진동시켜 돌출 전극과 패드 전극 사이의 중첩 경계 부분으로부터 무기성 충진재를 제거하는 동안에 돌출 전극과 패드 전극이 전기적으로 결합되게 하는 단계와; 수지 재료를 경화시켜서 반도체 펠릿과 배선 기판을 접합시키는 단계를 포함한다.
이 경우, 각 돌출 전극의 단부는 그의 팁 부분 쪽을 향해 작아지는 단면적을 갖게 하는 것이 바람직하다.
또한, 돌출 전극에 근접한 수지 재료는 초음파 진동을 반도체 펠릿이나 배선 기판에 인가하는 것에 의해 진동시키는 것이 바람직하다.
또한, 반도체 펠릿을 수지 재료를 통해서 배선 기판에 대향하도록 배치하여 돌출 전극을 패드 전극 상에 중첩시켜 가압하는 것에 의해 돌출 전극과 패드 전극을 전기적으로 결합시킴에 있어서는, 돌출 전극이 탄성적으로 변형되게 돌출 전극을 패드 전극에 대해 가압하고, 돌출 전극이 탄성적으로 변형되는 상태에서 초음파 진동을 가하기 시작하는 것이 바람직하다.
또한, 돌출 전극이 탄성적으로 변형되는 상태에서 초음파 진동을 가하기 시작하는 것에 의해, 각 돌출 전극과 패드 전극들 중의 대응하는 패드 전극과의 접촉 영역이 신속하게 커지게 하는 것이 바람직하다.
또한, 초음파 진동 출력을 돌출 전극당 20㎽ 내지 100㎽로 하는 것이 바람직하다.
또한, 초음파 진동 인가 시간을 0.1초 내지 5초로 하는 것이 바람직하다.
또한, 돌출 전극과 패드 전극을 초음파 접합시키는 것이 바람직하다.
또한, 반도체 펠릿을 수지 재료를 통해서 배선 기판에 대향하도록 배치하여 돌출 전극을 패드 전극 상에 중첩시켜 가압하는 것에 의해 돌출 전극과 패드 전극을 전기적으로 결합시킴에 있어서, 반도체 펠릿을 가열하면서 돌출 전극을 패드 전극에 대해 가압하는 것에 의해 돌출 전극과 패드 전극이 열압착 접합되게 하는 것이 바람직하다.
또한, 돌출 전극에 근접한 수지 재료를 진동시키기 전에, 수지 재료를 그의 점도가 낮아지도록 가열하는 것이 바람직하다.
또한, 무기성 충진재가 미세한 분말의 알루미나 또는 실리카를 포함하게 하는 것이 바람직하다.
본 발명의 다른 국면에 따른 반도체 디바이스는: 복수개의 패드 전극을 가진 배선 기판과; 복수개의 돌출 전극을 갖고 배선 전극에 대향하는 반도체 펠릿으로서, 그의 전극들이 배선 기판의 패드 전극들과 전기적으로 제각기 결합되는 반도체 펠릿과; 반도체 펠릿과 배선 기판 사이의 공간을 충진시켜 반도체 펠릿과 배선 기판을 접합시키는 것으로서 무기성 충진재가 내부에 분산된 수지 재료 부분을 구비하며, 무기성 충진재는 돌출 전극과 패드 전극 사이의 중첩 경계 부분에 거의 존재하지 않으며, 수지 재료내에서의 무기성 충진재의 분산율은 수지 재료의 다른 부분에서보다 중첩 경계 부분 근방에서 더 크다.
본 발명의 또다른 국면에 따른 반도체 디바이스의 제조 방법은: 복수개의 돌출 전극을 가진 반도체 펠릿을 준비하는 단계와; 복수개의 패드 전극을 가진 배선 기판을 준비하는 단계와; 무기성 충진재가 내부에 분산된 액체 수지 재료를 배선 기판 상에 도포하는 단계와; 반도체 펠릿을 수지 재료를 통해서 배선 기판에 대향하도록 배치하고, 돌출 전극을 패드 전극 상에 중첩시켜 가압하되, 돌출 전극이 탄성적으로 변형되게 돌출 전극을 패드 전극에 대해 가압하는 단계와; 돌출 전극이 탄성적으로 변형되게 돌출 전극을 패드 전극에 대해 가압하는 상태에서 초음파 진동을 반도체 펠릿 및/또는 배선 기판에 인가하여 돌출 전극과 패드 전극을 전기적으로 결합하는 단계와; 수지 재료를 경화시켜서 반도체 펠릿과 배선 기판을 접합시키는 단계를 포함한다.
이 경우, 각 돌출 전극의 단부는 그의 팁 부분 쪽을 향해 작아지는 단면적을 갖게 하는 것이 바람직하다.
또한, 돌출 전극이 탄성적으로 변형되게 돌출 전극을 패드 전극에 대해 가압하는 상태에서 초음파 진동을 반도체 펠릿 및/또는 배선 기판에 인가하여 돌출 전극과 패드 전극을 전기적으로 결합시킴에 있어서는, 초음파 진동을 반도체 펠릿에 인가하여 돌출 전극이 방사 방향으로는 늘어나고 축방향으로는 줄어들게 하고, 돌출 전극과 패드 전극 사이의 중첩 경계 부분으로부터 무기성 충진재를 제거하는 동안에 돌출 전극과 패드 전극이 전기적으로 결합되게 하는 것이 바람직하다.
또한, 돌출 전극이 탄성적으로 변형되게 돌출 전극을 패드 전극에 대해 가압하는 상태에서 초음파 진동을 반도체 펠릿 및/또는 배선 기판에 인가하여 돌출 전극과 패드 전극을 전기적으로 결합시킴에 있어서는, 초음파 진동을 반도체 펠릿에 인가하는 것에 의해 각 돌출 전극과 패드 전극들 중의 대응하는 패드 전극의 접촉 영역이 신속하게 커지게 하고, 돌출 전극과 패드 전극 사이의 중첩 경계 부분으로부터 무기성 충진재를 제거하는 동안에 돌출 전극과 패드 전극이 전기적으로 결합되게 하는 것이 바람직하다.
또한, 초음파 진동 출력을 돌출 전극당 20㎽ 내지 100㎽로 하는 것이 바람직하다.
또한, 초음파 진동 인가 시간을 0.1초 내지 5초로 하는 것이 바람직하다.
또한, 초음파 진동을 인가하기 전에, 수지 재료를 그의 점도가 낮아지도록 가열하는 것이 바람직하다.
또한, 무기성 충진재가 미세한 분말의 알루미나 또는 실리카를 포함하게 하는 것이 바람직하다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 개략적인 단면도.
도 2는 도 1에 도시한 반도체 디바이스의 부분적인 확대 단면도.
도 3은 본 발명의 일 실시예에 따른 반도체 디바이스를 제조하는 프로세스 동안 반도체 펠릿의 구조를 도시한 개략적인 단면도.
도 4는 본 발명의 일 실시예에 따른 반도체 디바이스를 제조하는 프로세스 동안 배선 기판의 구조를 도시한 개략적인 단면도.
도 5는 본 발명의 일 실시예에 따른 반도체 디바이스를 제조하는 프로세스 동안 배선 기판 상에 액체 수지 부분을 도포한 구조를 도시한 개략적인 단면도.
도 6은 본 발명의 일 실시예에 따른 반도체 디바이스를 제조하는 반도체 프로세스 동안 반도체 펠릿과 배선 기판을 포함하는 구조를 도시한 개략적인 단면도.
도 7은 반도체 펠릿에 가해지는 하중과 반도체 펠릿의 높이의 관계를 시간에 대해 도시한 그래프.
도 8은 돌출 전극과 패드 전극 근방의 단면 구조를 도시하고 돌출 전극과 패드 전극 간의 접촉 직후의 상태를 도시하는 부분 확대 단면도.
도 9는 초음파 진동 인가 직후 돌출 전극과 패드 전극 근방에서의 상태를 도시하는 부분 확대 단면도.
도 10은 통상적인 반도체 디바이스의 일 예에 대한 단면도.
도 11은 반도체 펠릿을 배선 기판상에 장착하기 전의 상태에서 돌출 전극의 단면도.
도 12a 내지 도 12d는 반도체 디바이스를 제조하는 통상적인 방법을 제조 단계 순서로 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 펠릿
2: 반도체 기판
3 : 돌출 전극
3a : 베이스 부분
3b : 기둥 형상 부분
4 : 배선 기판
5 : 절연 기판
6 : 패드 전극
7 : 수지 재료 부분
7a : 수지 재료
8 : 무기성 충진재
9 : 지지 테이블
10 : 흡착 콜릿
본 발명의 상기 및 기타 다른 장점은 도면을 참조한 다음의 상세 설명으로부터 더욱 명확하게 이해될 것이다. 도면에서, 동일한 부분에 대해서는 동일한 부호를 사용한다.
다음, 도면을 참조하여 본 발명을 상세히 설명한다. 도 1은 본 발명에 따른 반도체 디바이스의 개략적인 단면도전자 장치에서 사용하는 통상적인 반도체 디바이스의 일 예에 대한 단면도이고, 도 2는 도 1의 부분적인 확대 단면도이다.
도 1에 도시한 통상적인 반도체 디바이스는 도 10의 반도체 디바이스와 유사하게 배선 기판(4)과 이 배선 기판(4) 상에 장착된 반도체 펠릿(1)을 구비한다. 반도체 펠릿(1)은 반도체 기판(2)과 이 반도체 기판(2)의 주표면들 중의 한 표면 상에 형성된 복수개의 돌출 전극 또는 범프 전극(3)을 가진다. 반도체 기판(2)에는 도시하지는 않았으나 전자 회로 유니트를 형성하도록 내부적으로 연결된 다수의 반도체 소자 및/또는 전자 회로 소자가 형성된다. 이 실시예에서는, 도 11을 참조하여 설명한 바와 같은 돌출 전극(103)과 유사한 형상의 돌출 전극(3)을 갖는다. 배선 기판(4)은 절연 기판(5)을 포함한다. 절연 기판(5)의 한 표면 상에는 도면에 도시하지 않은 전도체 패턴이 형성되고, 전도체 패턴 부분 상에는 패드 전극(6)이 형성된다. 패드 전극(6)의 위치는 돌출 전극(3)의 위치에 대응한다.
도 1의 반도체 디바이스는 또한 반도체 펠릿(1)과 배선 기판(4) 사이의 공간을 채우는 수지 재료 부분(7)을 구비한다. 수지 재료 부분(7)은 반도체 펠릿(1)과 배선 기판(4)을 접합시키고, 돌출 전극(3)과 패드 전극(6) 간의 결합 부분을 보호한다. 배선 기판(4) 상의 전도체 패턴은 도시하지 않았다.
반도체 펠릿(1)의 열팽창 계수와 배선 기판(4)의 열팽창 계수가 서로 크게 다르므로, 반도체 디바이스의 동작 동안 반도체 펠릿(1)에 의해서 발생되는 열로 인해 배선 기판(4)이 휘어지고 돌출 전극과 패드 전극 간의 결합 부분에 스트레스가 집중된다. 이러한 단점을 피하기 위해서, 반도체 펠릿(1)의 열팽창 계수에 근접한 열팽창 계수를 가진 재료 예를 들어 알루미나, 실리카 등과 같은 재료로 무기성 충진재(8)를 제조할 수 있다. 따라서, 무기성 충진재(8)가 분산되어 있는 수지재료 부분(7)의 열팽창 계수는 반도체 펠릿(1)의 열팽창 계수와 배선 기판(4)의 열팽창 계수의 중간값으로 될 수 있다. 따라서, 돌출 전극(3)과 패드 전극(6) 간의 결합 부분에 가해지는 스트레스가 경감될 수 있으므로, 돌출 전극(3)과 패드 전극(6) 간의 결합 부분이 떨어져 나가는 것을 방지할 수 있다.
도 1의 반도체 디바이스에서는, 반도체 펠릿(10과 배선 기판(4)을 대향시켜, 이들을 경화된 수지 재료 부분(7)에 의해서 접합시킨다. 수지 재료 부분(7)내에서는, 돌출 전극(3)과 패드 전극(6)이 서로 중첩되고 전기적으로 결합된다.
이 실시예에 따른 반도체 디바이스의 특징은 다음과 같다. 즉, 돌출 전극(3)과 패드 전극(6)을 중첩시키면, 돌출 전극(3)과 패드 전극(6) 사이의 수지 재료(7)내에 존재하는 무기성 충진재(8)가 도 2에 도시한 바와 같이 돌출 전극(3)과 패드 전극(6) 사이의 중첩 경계 부분으로부터 충분하게 제거된다. 또한 도 2에 도시한 바와 같이, 무기성 충진재(8)가 각 돌출 전극(3)과 패드 전극(6)들 중의 대응하는 패드 전극 사이의 경계 부분의 외측 부분 근방에서 고농도로 배치된다.
패드 전극(6) 위에 돌출 전극(3)을 중첩시키는 프로세스에서는, 수지 재료내로 삽입되는 돌출 전극(3)의 팁 부분이 패드 전극(6)과 접촉할 때, 소정 양의 무기성 충진재(8)가 돌출 전극(3)의 각 팁 부분과 패드 전극(6)들 중의 대응하는 패드 전극 사이에 포획된다. 반도체 펠릿(1)을 배선 기판(4)에 대해 가압하여 돌출 전극(3)이 패드 전극(6)에 대해 가압되도록 할 때, 압력은 돌출 전극(3)의 돌출된 중압 부분 특히 도 11에 도시한 바와 같은 회전 포물선 형상을 제각기 갖는 돌출 전극(3)의 팁 부분에 집중된다. 따라서, 돌출 전극(3)과 패드 전극(6) 사이의 각 중첩 부분의 영역이 커지고 돌출 전극(3)은 방사 방향으로 확대된다. 돌출 전극(3)과 패드 전극(6) 사이의 각 중첩 영역의 확대 속도와 각 돌출 전극(3)의 주변 벽의 확대 속도가 적정하면, 돌출 전극(3)과 패드 전극(6) 사이의 경계 부분 근방에 존재하는 무기성 충진재(8)가 그로부터 제거되고 돌출 전극(3)과 패드 전극(6) 사이의 경계 부분에 포획되지 않는다.
본 발명에 따른 반도체 디바이스와 비교하여, 전술한 종래 방법에 의해서 제조한 반도체 디바이스를 면밀하게 검사했다. 예를 들어 2㎛ 내지 6㎛의 입경을 가진 미세한 무기성 충진재를 50 내지 80 중량 퍼센트의 농도로 수지 재료내에 분산시켜 이 수지 재료를 배선 기판에 도포한 다음에 반도체 펠릿을 배선 기판에 대해 가압하고 가열하여 출 전극(3)과 패드 전극(6)을 열압착 접합시킨 경우, 무기성 충진재가 분산되어 돌출 전극(3)과 패드 전극(6) 사이의 각 중첩 부분의 영역보다 10% 이상 큰 영역에 존재하는 것으로 확인되었고 또한 무기성 충진재가 존재하는 영역에서 충진재 자체가 점유하는 전체 영역은 무기성 충진재가 존재하는 영역의 약 10%로 되는 것으로 확인되었다.
한편, 본 발명에 따른 반도체 디바이스에서는, 상기한 동일한 수지를 사용하더라도, 단지 일부 무기성 충진재만이 각 돌출 영역과 패드 전극들 중의 대응하는 패드 전극 사이의 중첩 경계 영역의 4% 이하의 영역내에 존재하게 되고, 그 무기성 충진재는 돌출 전극(3)과 패드 전극(6) 사이의 각 중첩 경계 부분의 주변 부분에 거의 존재하지 않는다.
반도체 디바이스의 사이즈를 줄이거나 전극의 수를 증가시키기 위해 각 돌출전극(3)의 사이즈를 감소시킴에 따라, 무기성 충진재(8)의 사이즈에 대한 각 중첩 경계 부분의 상대 영역도 작아진다. 이 경우에도, 본 발명이 반도체 디바이스에서는, 무기성 충진재(8)를 돌출 전극(3)과 패드 전극(6) 사이의 중첩 경계 부분으로부터 충분히 제거할 수 있어, 각 돌출 전극(3)의 유효 전도 영역을 최대화시킬 수 있고 돌출 전극(3)과 패드 전극(6) 사이의 전기적 저항을 낮출 수 있게 된다. 따라서, 안정된 전기적 특성을 가진 반도체 디바이스를 구현하는 것이 가능하다.
또한, 도 2에 도시한 바와 같이, 이 실시예에 따른 반도체 디바이스에서는, 각 돌출 전극(3)과 패드 전극(6)들 중의 대응 패드 전극 사이의 경계 부분의 외측 부분 근방에서 무기성 충진재(8)의 농도 또는 분산율이 수지 재료 부분(7)의 다른 부분에서의 무기성 충진재(8)의 것보다 커진다. 즉, 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분 근방에서는 수지 재료 자체의 농도가 비교적 낮다. 그러므로, 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분 근방에서는 무기성 충진재(8)에 의해 습기 침투가 금지되므로 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분내로의 습기 침투를 피할 수 있다. 따라서, 반도체 디바이스의 내습성 및 신뢰성을 향상시킬 수 있다. 또한, 돌출 전극(3)의 열팽창 계수에 근접한 열팽창 계수를 가진 무기성 충진재(8)가 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분의 외측 부분 근방에 고농도로 존재하므로, 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분에서 온도의 상승 및 하강으로 인해 생기는 스트레스가 경감될 수 있다. 따라서, 돌출 전극(3)과 패드 전극(6) 사이의 전기적 연결의 신뢰성이 향상될 수 있다.
다음, 도 3 내지 도 9를 참조하여, 본 발명에 따른 반도체 디바이스를 제조하는 방법을 설명하겠다. 먼저, 도 3의 단면도에 도시한 바와 같이, 주표면들 중의 한 표면 상에 돌출 전극(3)이 형성된 반도체 펠릿(1)을 준비한다. 반도체 펠릿(1)의 돌출 전극(3)은 예를 들어 도금, 금속 볼의 압착 접합 등에 의해 형성할 수 있다. 이 실시예에서는, 돌출 전극(3)이 도 11을 참조하여 설명한 바와 같은 돌출 전극(103)의 형상과 유사한 형상을 가지며 전술한 방법과 유사한 방식으로 제조될 수 있다. 예를 들어, 돌출 전극(3)은 금 와이어의 팁 부분에 형성된 금 볼을 반도체 펠릿(1)에 대해 압착 접합시킨 후에 그 와이어를 끌어당기는 것에 의해 형성할 수 있다. 도 11에 도시한 바와 같이, 이렇게 제조한 돌출 전극(3)은 직경이 큰 부분 즉 베이스 부분(3a)과 직경이 작은 부분 즉 기둥 형상 부분 또는 길다란 부분(3b)을 가진다. 기둥 형상 부분(3b)의 팁 부분은 회전 포물선 형상을 가진다. 예로서, 30㎛의 직경을 가진 금 와이어를 사용하는 경우, 베이스 부분(3a)의 직경은 80㎛ 내지 100㎛일 수 있으며 높이는 15㎛ 내지 25㎛일 수 있다. 또한, 이 경우, 기둥 형상 부분(3b)의 직경은 약 30㎛일 수 있고 길이는 45㎛ 내지 55㎛일 수 있다. 20㎛의 직경을 가진 금 와이어를 사용하는 경우, 베이스 부분(3a)의 직경은 약 70㎛일 수 있다.
10㎜x10㎜의 반도체 펠릿(1)에서는 반도체 펠릿(1)의 표면의 주변 부분에 예를 들어 215개의 돌출 전극(3)을 형성할 수 있고, 7㎜x7㎜의 반도체 펠릿(1)에서는 예를 들어 208개의 돌출 전극(3)을 형성할 수 있다.
다음, 도 4의 단면도에 도시한 바와 같은 배선 기판(4)을 준비한다. 배선 기판(4)을 구성하는 절연 기판(5)은 유리 에폭시 기판, 내열성 및 전기 절연성을가진 수지 기판 예를 들어 폴리이미드 기판 등 또는 세라믹 기판을 사용하여 제조할 수 있다. 이 실시예에서는, 수지 기판을 사용하여 반도체 디바이스의 사이즈, 중량 및 두께를 줄인다.
절연 기판(5)상에는 패드 전극(6)을 예를 들어 다음과 같이 형성한다. 예를 들어, 절연 기판(5) 상에는 그 위에 형성된 12㎛ 내지 18㎛의 두께를 가진 구리박을 에칭하여 구리박 패턴을 형성한다. 절연 기판(5)과 구리박 패턴 상에 형성된 저항층을 통해 구리박 패턴으로부터는 제각기 100㎛x100㎛의 정사각 형상 랜드(land) 영역이 노출된다. 구리박 패턴의 정사각 형상 랜드 영역 상에는, 3㎛ 내지 5㎛ 두께의 니켈 도금층과 0.03㎛ 내지 1.0㎛ 두께의 금 도금층을 순차적으로 형성한다. 따라서, 반도체 펠릿(1)의 돌출 전극(103)의 위치에 대응하여 패드 전극(6)이 형성된다.
다음, 도 4에 도시한 바와 같이, 배선 기판(4)을 평탄한 지지 테이블(9) 상에 위치시키되 패드 전극(6)이 위로 향하게 한다. 지지 테이블(9)은 도시하지는 않았으나 내부에 가열기를 내장한다.
또한, 도 5의 단면도에 도시한 바와 같이, 배선 기판(4) 상에 액체 수지 재료(7a)를 도포한다. 배선 기판(4)을 수지 기판으로 형성하는 경우에는, 에폭시계의 열경화성 수지 등을 수지 재료(7a)의 베이스 재료로서 사용하고, 미세한 무기성 충진재(8)를 수지 재료(7a)내에 반도체 펠릿(1)과 배선 기판(4)의 열팽창 계수를 고려하여 50 내지 80 중량 퍼센트의 농도로 분산시킨다. 무기성 충진재(8)는 예를 들어 알루미나 또는 실리카로 만든다. 무기성 충진재(8)의 입경은 예를 들어 2㎛내지 6㎛로 한다. 수지 재료(7a)의 도포는 배선 기판(4) 상의 패드 전극(6)을 포함하는 영역이 덮여지도록 행한다. 후술하는 바와 같이, 반도체 펠릿(1)을 배선 기판(4) 상에 장착시킨 후에는, 수지 재료(7a)를 경화시켜서 도 1에 도시한 반도체 디바이스의 수지 재료 부분(7)으로 되게 한다.
다음, 도 6의 단면도에 도시한 바와 같이, 반도체 펠릿(1)을 흡착 콜릿(10)의 저면에 흡착시키되 돌출 전극(3)이 아래를 향하도록 한다. 흡착 콜릿(10)은 도면에 도시하지 않은 초음파 혼의 단부에 결합되므로, 반도체 펠릿(1)에 초음파를 인가할 수 있다.
흡착 콜릿(10)에 의해 흡착된 반도체 펠릿(1)이 수평 방향으로 이송되는 때, 돌출 전극(3)의 위치는 이미지 인식에 의해 감지된다. 따라서, 배선 기판(4)에 대한 반도체 펠릿(1)의 위치는 돌출 전극(3)이 지지 테이블(9)에 고정된 배선 기판(4)의 대응 패드 전극(6) 바로 위에 정확하게 위치하도록 조정된다.
이런 식으로, 돌출 전극(3)과 패드 전극(6)이 중첩하도록 그들 전극을 위치시키고, 배선 기판(4)을 통해 수지 재료(7a)를 80℃ 내지 120℃로 가열하면서 흡착 콜릿(10)을 하강시킨다. 이에 따라, 돌출 전극(3)의 팁 부분이 수지 재료(7a)내로 삽입되고 패드 전극(6) 상에 중첩된다.
도 7은 반도체 펠릿(1)에 가해지는 하중과 반도체 펠릿의 높이의 관계를 시간에 대해 도시한 그래프이다. 이 그래프의 횡축은 시간을 나타내고, 이 그래프의 종축은 반도체 펠릿(1)의 높이와 반도체 펠릿(1)에 가해지는 하중을 임의의 단위로 나타낸다. 도 7에 도시한 바와 같이, 시점(t0)에서는, 반도체 펠릿(1)의 하강이시작된다. 시점(t1)에서는, 돌출 전극(3)이 패드 전극(6)과 접촉한다. 도 8은 돌출 전극(3)과 패드 전극(6) 근방의 단면 구조를 도시한 것으로서, 시점(t1)에서 돌출 전극(3)과 패드 전극(6) 간의 접촉 직후의 상태를 도시하는 부분 확대 단면도이다.
패드 전극(6)과의 접촉 후, 돌출 전극(3)은 흡착 콜릿(10)에 의해서 가압된다. 흡착 콜릿(10)에 의해 반도체 펠릿(1)에 가해지는 압력은 도시하지 않은 하중에 의해서 검출되며 사전설정된 값으로 제어된다.
이 실시예에서는, 반도체 펠릿(1)을 가압하되, 한 돌출 전극(3)에 가해지는 압력이 예를 들어 0.196 내지 0.392N(20 내지 40gf)으로 되게 한다. 이런 식으로 반도체 펠릿(1)을 가압하는 것에 의해, 회전 포물선 형상을 가진 돌출 전극(3)의 팁 부분이 뭉개지고, 돌출 전극(3)과 패드 전극(6) 간의 접촉 영역이 커진다. 돌출 전극(3)의 기둥 형상 부분은 축방향으로는 줄어들고 탄성적으로 변형되나, 방사 방향으로는 거의 늘어나지 않는다. 따라서, 돌출 전극(3)이 많이 변형되지 않는다.
즉, 도 7의 그래프에서는, 시점(t1)으로부터 시점(t2)까지, 돌출 전극(3)의 기둥 형상 부분(3b)이 축방향으로 줄어들며 이 기간 동안 반도체 펠릿(1)은 점차적으로 하강한다. 시점(t2) 이후, 하중은 일정하게 되며 반도체 펠릿(1)은 하강을 멈춘다.
반도체 펠릿(1)에 대한 압력이 일정하게 유지되고 돌출 전극(3)이 탄성적으로 변형된 상태에서, 초음파 진동을 흡착 콜릿(10)을 통해 반도체 펠릿(1)에 인가한다. 이 상태에서는, 초음파 진동의 세기 또는 출력을 예를 들어 돌출 전극(3)당 20㎽ 내지 100㎽로 하고 초음파 진동을 0.1초 내지 5초 동안 인가한다.
축방향으로 줄어들고 탄성적으로 변형된 기둥 형상 부분(3b)의 주변 표면은 초음파 진동을 인가하는 때 방사 방향으로 순간적으로 늘어난다. 도 9는 초음파 진동 인가 직후 돌출 전극(3)과 패드 전극(6) 근방에서의 상태를 도시하는 부분 확대 단면도이다. 도 9에 도시한 바와 같이, 돌출 전극(3)의 중첩 경계 부분의 영역은 커지며 돌출 전극(3)은 패드 전극(6)과 전기적으로 연결된다. 이 경우, 초음파 진동의 인가로 인해 돌출 전극(3) 근방의 수지 재료(7)의 점도는 떨어진다. 그러므로, 돌출 전극(3) 근방의 수지 재료(7a)내에 분산된 무기성 충진재(8)가 쉽게 이동할 수 있게 된다. 따라서, 회전 포물선 형상을 가진 돌출 전극(3)의 팁 부분과 패드 전극(6) 사이에 존재하는 수지 재료(7a)내의 무기성 충진재(8)는 수지 재료(7a)와 함께 돌출 전극(3)과 패드 전극(6) 사이의 공간으로부터 밀려나가게 된다.
도 7의 그래프에서, 초음파 진동은 시점(t3)으로부터 시점(t4)까지 인가된다. 도 7에 도시한 바와 같이, 초음파 진동의 인가로 인해, 시점(t3) 직후 반도체 펠릿(1)에 대한 하중이 크게 변하나, 이후 그 하중은 다시 일정하게 된다. 또한, 반도체 펠릿(1)의 높이는 시점(t3) 직후의 짧은 시간 동안 급속도로 변하나, 이후 그 높이는 다시 일정하게 된다. 반도체 펠릿(1)의 급속한 높이 변동은 기둥 부분(3b)의 직경이 약 30㎛로부터 약 50㎛로 급속하게 늘어남으로써 생긴다. 급속한 높이 변동에 응답하여, 돌출 전극(3)과 패드 전극(6) 사이의 압력도 급속하게변한다. 그러므로, 돌출 전극(3)과 패드 전극(6) 사이에 존재하는 수지 재료(7a)가 줄어들므로, 돌출 전극(3)과 패드 전극(6) 사이의 중첩 경계 부분으로부터 무기성 충진재(8)가 제거될 수 있다.
이 경우, 돌출 전극(3)과 패드 전극(6) 사이의 중첩 경계 부분에 소량의 수지 재료(7a) 및 무기성 충진재(8)가 남아 있다고 하더라도, 수지 재료(7a)와 무기성 충진재(8)의 양면으로부터 즉 돌출 전극(3)과 패드 전극(6)으로부터 비교적 작은 에너지로 비교적 장시간 초음파 진동을 인가하므로, 돌출 전극(3)과 패드 전극(6) 사이의 중첩 표면 부분이 더욱 커져 남아 있는 수지 재료(7a) 및 무기성 충진재(8)가 돌출 전극(3)과 패드 전극(6) 사이의 중첩 경계 부분으로부터 제거될 수 있다. 이후, 수지 재료(7a)를 경화시켜서 도 1의 반도체 디바이스를 완성한다.
상술한 바와 같이, 이 실시예에 따라 반도체 디바이스를 제조하는 방법에서는, 돌출 전극(3)과 패드 전극(6)을 중첩시키고 그들 전극 사이에 사전설정된 압력을 인가한다. 그 다음, 돌출 전극(3)을 탄성적으로 변형된 상태로 유지시키면서, 비교적 작은 에너지를 가진 초음파 진동을 돌출 전극(3)에 장시간 인가한다. 이에 따라, 수지 재료 및 무기성 충진재가 돌출 전극(3)과 패드 전극(6) 사이의 중첩 경계 부분으로부터 제거될 수 있고, 돌출 전극(3)과 패드 전극(6)이 전기적으로 연결될 수 있다. 그러므로, 돌출 전극(3)과 패드 전극(6) 사이의 전기적 저항을 감소시킬 수 있다. 그 결과, 전기적 특성이 안정되고 신뢰성이 향상된 반도체 디바이스를 제조할 수 있다. 반도체 디바이스의 사이즈 감소 및/또는 전극 수의 증가에 맞추어 각 전극의 직경을 줄여야만 하는 경우에는 전극들 간의 전기적 연결이 통상적으로 불안정하게 될 수도 있는데, 이러한 경우에도, 본 발명의 실시예의 제조 방법에 따라, 반도체 펠릿의 돌출 전극과 배선 기판의 패드 전극이 확실하게 전기적으로 결합시킬 수 있다.
또한, 본 발명의 실시예의 제조 방법에 따라, 돌출 전극(3)과 패드 전극(6) 사이의 공간으로부터 제거되는 무기성 충진재(8)를 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분 근방에 고 농도로 분포시킨다. 즉, 수지 재료의 다른 부분에서보다 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분 근방에서 수지 재료내의 무기성 충진재의 농도 또는 분산율이 커지게 된다. 그러므로, 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분 근방에 있는 부분에서는 그를 통한 습기 침투가 무기성 충진재(8)에 의해서 방지된다. 따라서, 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분내로 습기가 침투하는 것을 방지할 수 있다. 그러므로, 내습성 및 신뢰성이 향상된 반도체 디바이스를 제조할 수 있다. 또한, 돌출 전극(3)의 열팽창 계수에 근접한 열팽창 계수를 가진 무기성 충진재(8)가 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분 근방에서 고농도로 존재한다. 그러므로, 온도 상승 또는 온도 하강으로 인해 생기는 돌출 전극(3)과 패드 전극(6) 사이의 결합 부분에 가해지는 스트레스를 효과적으로 완화시킬 수 있다. 그 결과, 돌출 전극(3)과 패드 전극(6) 사이의 전기적 연결의 신뢰성이 향상된 반도체 디바이스를 제조할 수 있다.
상기한 설명에서, 반도체 펠릿(1)의 돌출 전극당 압력은 돌출 전극(3)의 직경 및 형상 등에 따라 돌출 전극이 탄성적으로 변형된 상태를 유지할 수 있는 범위내에서 적절하게 결정될 수 있다.
돌출 전극당 초음파 진동의 출력은 20㎽ 내지 100㎽의 범위로 하는 것이 바람직하다. 출력을 20㎽로 한 경우에는, 초음파 진동을 장시간 인가해도, 돌출 전극(3)과 패드 전극(6) 사이의 중첩 경계 부분에 남아 있는 수지 재료(7a) 및 무기성 충진재(8)를 제거할 수 없다. 그러므로, 돌출 전극(3)과 패드 전극(6) 사이의 전기적 연결이 불안정하게 된다. 출력을 100㎽로 한 경우에는, 돌출 전극(3)이 부적절하게 변형되거나, 돌출 전극(3)이 반도체 펠릿(1)의 반도체 기판(2)으로부터 떨어져 나가거나 패드 전극(6)이 배선 기판(4)으로부터 떨어져 나갈 수도 있다. 그 결과, 반도체 디바이스의 전기적 연결이 손상될 가능성이 있다.
또한, 초음파 진동의 인가 시간은 0.1초 내지 5초인 것이 바람직하다. 초음파 진동의 인가 시간을 0.1초보다 짧게 한 경우에는, 돌출 전극(3)과 패드 전극(6) 사이의 중첩 경계 부분에 남아 있는 수지 재료(7a) 및 무기성 충진재(8)를 제거할 수 없다. 또한, 초음파 진동의 인가 시간을 5초보다 길게 한 경우에도, 돌출 전극(3)과 패드 전극(6) 사이의 전기적 연결을 더 이상 향상시킬 수 없다.
상기한 실시예에서는, 초음파 진동을 반도체 펠릿(1)에 인가하여 돌출 전극(3)을 진동시키므로 돌출 전극(3) 근방의 수지 재료(7a)가 진동한다. 그러나, 초음파에 의해 지지 테이블(9)을 진동시켜서 고정된 돌출 전극(3)에 대해 수지 재료(7a)를 진동시킬 수도 있다.
초음파 접합에 의한 돌출 전극(3)과 패드 전극(6)의 전기적 결합 대신에, 열압착 접합에 의해 돌출 전극(3)과 패드 전극(6)을 전기적으로 결합시킬 수도 있다. 이러한 경우에는, 수지 재료(7a)를 진동시킨 후, 돌출 전극(3)과 패드 전극(6) 근방에 있는 수지 재료의 점도를 낮추고, 패드 전극(6)에 대해 돌출 전극(3)을 가압하며 열을 가해 열압착 접합을 수행하는 것도 가능하다. 또한, 초음파 접합과 열압착 접합의 조합을 사용하는 것도 가능하다.
열경화성 수지를 수지 재료(7a)로서 사용하는 경우에는, 수지 재료(7a)를 가열하여 그의 점도를 낮추고, 그다음에 초음파 진동을 수지 재료(7a)에 인가하는 것이 바람직하다. 이에 따라, 돌출 전극(3)과 패드 전극(6) 간의 전기적 연결이 완성된 후의 짧은 시간내에 수지 재료(7a)를 경화시킬 수 있다.
반도체 디바이스의 사이즈 감소 및/또는 전극 수의 증가에 맞추어 각 전극의 직경을 줄여야만 하는 경우에는 전극들 간의 각 중첩 경계 부분의 영역을 무기성 충진재의 사이즈와 비해 비교적 작게 하는데, 이러한 경우에도, 본 발명의 실시예의 제조 방법에 따라, 돌출 전극과 패드 전극 사이의 중첩 경계 부분으로부터 무기성 충진재를 충분하게 제거할 수 있다. 따라서, 각 돌출 전극의 유효 전도성 영역을 최대로 하고 돌출 전극과 패드 전극 사이의 전기적 저항을 최소로 유지하는 것이 가능하다. 그러므로, 전기적 특성이 안정된 반도체 디바이스를 구현할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 디바이스에서는, 각 돌출 전극과 패드 전극들 중의 대응 패드 전극 사이의 경계 부분의 외측 부분 근방에서 무기성 충진재의 농도 또는 분산율이 수지 재료 부분의 다른 부분에서의 무기성 충진재의 것보다 커진다. 즉, 돌출 전극과 패드 전극 사이의 결합 부분 근방에서는 수지 재료 자체의 농도가 비교적 낮다. 그러므로, 돌출 전극과 패드 전극 사이의 결합 부분근방에서는 무기성 충진재에 의해 습기 침투가 금지되므로 돌출 전극과 패드 전극 사이의 결합 부분내로의 습기 침투를 피할 수 있다. 따라서, 반도체 디바이스의 내습성 및 신뢰성을 향상시킬 수 있다. 또한, 돌출 전극의 열팽창 계수에 근접한 열팽창 계수를 가진 무기성 충진재가 돌출 전극과 패드 전극 사이의 결합 부분의 외측 부분 근방에 고농도로 존재하므로, 돌출 전극과 패드 전극 사이의 결합 부분에서 온도의 상승 및 하강으로 인해 생기는 스트레스가 경감될 수 있다. 따라서, 돌출 전극과 패드 전극 사이의 전기적 연결의 신뢰성이 향상될 수 있다.
또한, 본 발명의 실시예에 따라 반도체 디바이스를 제조하는 방법에서는, 돌출 전극을 탄성적으로 변형된 상태로 유지시키면서 진동을 돌출 전극 또는 패드 전극에 인가하여, 수지 재료 및 무기성 충진재가 돌출 전극과 패드 전극 사이의 중첩 경계 부분으로부터 효과적으로 제거될 수 있게 한다. 그러므로, 반도체 펠릿의 돌출 전극과 배선 기판의 패드 전극이 확실하게 전기적으로 결합될 수 있는 반도체 디바이스를 제조할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 디바이스를 제조하는 방법에 의하면, 돌출 전극과 패드 전극 사이의 공간으로부터 제거되는 무기성 충진재를 돌출 전극과 패드 전극 사이의 결합 부분 근방에 고농도로 분포시킨다. 즉, 수지 재료의 다른 부분에서보다 돌출 전극과 패드 전극 사이의 결합 부분 근방에서 수지 재료내의 무기성 충진재의 농도를 크게 한다. 그러므로, 돌출 전극과 패드 전극 사이의 결합 부분 근방에 있는 부분에서는 그를 통한 습기 침투가 무기성 충진재에 의해서 방지된다. 따라서, 돌출 전극과 패드 전극 사이의 결합 부분내로 습기가 침투하는것을 방지할 수 있다. 그러므로, 내습성 및 신뢰성이 향상된 반도체 디바이스를 제조할 수 있다. 또한, 돌출 전극의 열팽창 계수에 근접한 열팽창 계수를 가진 무기성 충진재가 돌출 전극과 패드 전극 사이의 결합 부분 근방에서 고농도로 존재한다. 그러므로, 온도 상승 또는 온도 하강으로 인해 생기는 돌출 전극과 패드 전극 사이의 결합 부분에 가해지는 스트레스를 효과적으로 완화시킬 수 있다. 그 결과, 돌출 전극과 패드 전극 사이의 전기적 연결의 신뢰성이 향상된 반도체 디바이스를 제조할 수 있다.
이제까지 본 발명을 특정 실시예를 참조하여 설명하였으나, 당업자라면, 특허청구범위에 기재한 본 발명의 범주를 벗어나지 않는 범위내에서 각종 변형 및 변경이 가능함을 알 것이다. 따라서, 상기한 설명 및 도면은 제한 목적이 아니라 단지 설명 목적으로 제시한 것이고 모든 변형은 본 발명의 범주내에 포함될 것이다. 그러므로, 특허청구범위의 범주내에 속하는 모든 변경 및 변형을 본 발명에 의해 포괄하고자 한다.
본 발명에 의하면, 전술한 종래 기술의 문제점이 회피될 수 있으며, 반도체 펠릿의 전극과 배선 기판의 전극이 서로 확실하게 결합되고, 반도체 펠릿의 전극과 배선 기판의 전극 간의 전기적 저항이 감소될 수 있고, 반도체 펠릿의 전극과 배선 기판의 전극 간의 전기적 결합의 신뢰성이 향상될 수 있고, 안정적인 전기 특성이 제공되고, 반도체 디바이스의 사이즈가 감소될 수 있고 전극의 수가 증가되면서도 신뢰성은 떨어지지 않고, 반도체 디바이스의 제조 단가가 감소될 수 있다.

Claims (20)

  1. 반도체 디바이스의 제조 방법에 있어서,
    복수개의 돌출 전극을 갖는 반도체 펠릿(semiconductor pellet)을 준비하는 단계;
    복수개의 패드 전극을 가진 배선 기판을 준비하는 단계;
    무기성 충진재가 내부에 분산된 액체 수지 재료를 상기 배선 기판 상에 도포하는 단계;
    상기 반도체 펠릿을 상기 수지 재료를 통해서 상기 배선 기판에 대향하도록 배치하고, 상기 돌출 전극을 상기 패드 전극 상에 중첩시켜 가압하는 것에 의해 상기 돌출 전극과 상기 패드 전극을 전기적으로 결합시키되, 상기 돌출 전극에 근접한 상기 수재 재료를 진동시켜 상기 돌출 전극과 상기 패드 전극 사이의 중첩 경계 부분으로부터 상기 무기성 충진재를 제거하는 동안에 상기 돌출 전극과 상기 패드 전극이 전기적으로 결합되게 하는 단계; 및
    상기 수지 재료를 경화시켜서 상기 반도체 펠릿과 상기 배선 기판을 접합시키는 단계
    를 포함하는 반도체 디바이스의 제조 방법.
  2. 제1항에 있어서,
    상기 돌출 전극의 각각의 단부는 그의 팁 부분 쪽을 향해 작아지는 단면을갖는 반도체 디바이스의 제조 방법.
  3. 제1항에 있어서,
    상기 돌출 전극에 근접한 상기 수지 재료는 초음파 진동을 상기 반도체 펠릿이나 상기 배선 기판에 인가하는 것에 의해 진동되는 반도체 디바이스의 제조 방법.
  4. 제3항에 있어서,
    상기 반도체 펠릿을 상기 수지 재료를 통해서 상기 배선 기판에 대향하도록 배치하여 상기 돌출 전극을 상기 패드 전극 상에 중첩시켜 가압하는 것에 의해 상기 돌출 전극과 상기 패드 전극을 전기적으로 결합시킴에 있어서는, 상기 돌출 전극이 탄성적으로 변형되게 상기 돌출 전극을 패드 전극에 대해 가압하고, 상기 돌출 전극이 탄성적으로 변형되는 상태에서 상기 초음파 진동을 가하기 시작하는 반도체 디바이스의 제조 방법.
  5. 제4항에 있어서,
    상기 돌출 전극이 탄성적으로 변형되는 상태에서 상기 초음파 진동을 가하기 시작하는 것에 의해, 상기 각각의 돌출 전극과 상기 패드 전극들 중의 대응하는 패드 전극과의 콘택 영역이 신속하게 커지게 하는 반도체 디바이스의 제조 방법.
  6. 제3항에 있어서,
    상기 초음파 진동의 출력을 상기 돌출 전극당 20㎽ 내지 100㎽로 한 반도체 디바이스의 제조 방법.
  7. 제3항에 있어서,
    상기 초음파 진동의 인가 시간을 0.1초 내지 5초로 한 반도체 디바이스의 제조 방법.
  8. 제3항에 있어서,
    상기 돌출 전극과 상기 패드 전극을 초음파 접합시키는 반도체 디바이스의 제조 방법.
  9. 제1항에 있어서,
    상기 반도체 펠릿을 상기 수지 재료를 통해서 상기 배선 기판에 대향하도록 배치하여 상기 돌출 전극을 상기 패드 전극 상에 중첩시켜 가압하는 것에 의해 상기 돌출 전극과 상기 패드 전극을 전기적으로 결합시킴에 있어서는, 상기 반도체 펠릿을 가열하면서 상기 돌출 전극을 패드 전극에 대해 가압하는 것에 의해 상기 돌출 전극과 상기 패드 전극이 열압착 접합되게 하는 반도체 디바이스의 제조 방법.
  10. 제1항에 있어서,
    상기 돌출 전극에 근접한 상기 수지 재료를 진동시키기 전에, 상기 수지 재료를 그의 점도가 낮아지도록 가열하는 반도체 디바이스의 제조 방법.
  11. 제1항에 있어서,
    상기 무기성 충진재가 미세한 분말의 알루미나 또는 실리카를 포함하는 반도체 디바이스의 제조 방법.
  12. 반도체 디바이스에 있어서,
    복수개의 패드 전극을 갖는 배선 기판;
    복수개의 돌출 전극을 갖고 상기 배선 기판에 대향하되, 상기 돌출 전극들은 각기 상기 배선 기판의 상기 패드 전극들과 전기적으로 결합되는 반도체 펠릿; 및
    상기 반도체 펠릿과 상기 배선 기판 사이의 공간을 충진시켜 상기 반도체 펠릿과 상기 배선 기판을 접합시키는 것으로서, 상기 무기성 충진재가 내부에 분산된 수지 재료 부분
    을 구비하며,
    상기 무기성 충진재는 상기 돌출 전극과 상기 패드 전극 사이의 중첩 경계 부분에 거의 존재하지 않으며, 상기 수지 재료내에서의 상기 무기성 충진재의 분산율은 상기 수지 재료의 다른 부분에서보다 상기 중첩 경계 부분 근방에서 더 큰 반도체 디바이스.
  13. 반도체 디바이스의 제조 방법으로서:
    복수개의 돌출 전극을 갖는 반도체 펠릿을 준비하는 단계;
    복수개의 패드 전극을 가진 배선 기판을 준비하는 단계;
    무기성 충진재가 내부에 분산된 액체 수지 재료를 상기 배선 기판 상에 도포하는 단계;
    상기 반도체 펠릿을 상기 수지 재료를 통해서 상기 배선 기판에 대향하도록 배치하고, 상기 돌출 전극을 상기 패드 전극 상에 중첩시켜 가압하되, 상기 돌출 전극이 탄성적으로 변형되게 상기 돌출 전극을 상기 패드 전극에 대해 가압하는 단계;
    상기 돌출 전극이 탄성적으로 변형되게 상기 돌출 전극을 상기 패드 전극에 대해 가압하는 상태에서 초음파 진동을 상기 반도체 펠릿 및/또는 상기 배선 기판에 인가하여 상기 돌출 전극과 상기 패드 전극을 전기적으로 결합하는 단계; 및
    상기 수지 재료를 경화시켜서 상기 반도체 펠릿과 상기 배선 기판을 접합시키는 단계
    를 포함하는 반도체 디바이스의 제조 방법.
  14. 제13항에 있어서,
    상기 돌출 전극의 각각의 단부는 그의 팁 부분 쪽을 향해 작아지게 되는 단면적을 갖는 반도체 디바이스의 제조 방법.
  15. 제13항에 있어서,
    상기 돌출 전극이 탄성적으로 변형되게 상기 돌출 전극을 상기 패드 전극에 대해 가압하는 상태에서 초음파 진동을 상기 반도체 펠릿 및/또는 상기 배선 기판에 인가하여 상기 돌출 전극과 상기 패드 전극을 전기적으로 결합시킴에 있어서는, 상기 초음파 진동을 상기 반도체 펠릿에 인가하여 상기 돌출 전극이 방사 방향으로는 늘어나고 축방향으로는 줄어들게 하고, 상기 돌출 전극과 상기 패드 전극 사이의 중첩 경계 부분으로부터 상기 무기성 충진재를 제거하는 동안에 상기 돌출 전극과 상기 패드 전극이 전기적으로 결합되게 하는 반도체 디바이스의 제조 방법.
  16. 제13항에 있어서,
    상기 돌출 전극이 탄성적으로 변형되게 상기 돌출 전극을 상기 패드 전극에 대해 가압하는 상태에서 초음파 진동을 상기 반도체 펠릿 및/또는 상기 배선 기판에 인가하여 상기 돌출 전극과 상기 패드 전극을 전기적으로 결합시킴에 있어서는, 상기 초음파 진동을 상기 반도체 펠릿에 인가하는 것에 의해 상기 돌출 전극의 각각과 상기 패드 전극들 중의 대응하는 패드 전극의 접촉 영역이 신속하게 커지게 하고, 상기 돌출 전극과 상기 패드 전극 사이의 중첩 경계 부분으로부터 무기성 충진재를 제거하는 동안에 상기 돌출 전극과 상기 패드 전극이 전기적으로 결합되게 하는 반도체 디바이스의 제조 방법.
  17. 제13항에 있어서,
    상기 초음파 진동의 출력을 상기 돌출 전극당 20㎽ 내지 100㎽로 하는 반도체 디바이스의 제조 방법.
  18. 제13항에 있어서,
    상기 초음파 진동의 인가 시간을 0.1초 내지 5초로 하는 반도체 디바이스의 제조 방법.
  19. 제13항에 있어서,
    상기 초음파 진동을 인가하기 전에, 상기 수지 재료를 그의 점도가 낮아지도록 가열하는 반도체 디바이스의 제조 방법.
  20. 제13항에 있어서,
    상기 무기성 충진재가 미세한 분말의 알루미나 또는 실리카를 포함하는 반도체 디바이스의 제조 방법.
KR1020010015568A 2000-03-27 2001-03-26 신뢰성있는 전기 접속을 갖는 반도체 디바이스 KR20010090563A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-090687 2000-03-27
JP2000090687A JP3575384B2 (ja) 2000-03-27 2000-03-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20010090563A true KR20010090563A (ko) 2001-10-18

Family

ID=18606261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010015568A KR20010090563A (ko) 2000-03-27 2001-03-26 신뢰성있는 전기 접속을 갖는 반도체 디바이스

Country Status (5)

Country Link
US (1) US20010026015A1 (ko)
JP (1) JP3575384B2 (ko)
KR (1) KR20010090563A (ko)
CN (1) CN1320958A (ko)
TW (1) TW490774B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2003163342A (ja) * 2001-11-29 2003-06-06 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
US6855578B2 (en) * 2002-08-16 2005-02-15 Texas Instruments Incorporated Vibration-assisted method for underfilling flip-chip electronic devices
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US20040232560A1 (en) * 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
JP2012145910A (ja) * 2010-12-24 2012-08-02 Mitsumi Electric Co Ltd 構造体
KR20180041296A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 패널

Also Published As

Publication number Publication date
JP2001274197A (ja) 2001-10-05
US20010026015A1 (en) 2001-10-04
JP3575384B2 (ja) 2004-10-13
CN1320958A (zh) 2001-11-07
TW490774B (en) 2002-06-11

Similar Documents

Publication Publication Date Title
EP0622149B1 (en) A capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
US5749997A (en) Composite bump tape automated bonding method and bonded structure
US5861661A (en) Composite bump tape automated bonded structure
KR100462563B1 (ko) 제1반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로 접촉된 제2반도체 펠릿의 돌출전극을 구비한 반도체장치
JPH1145954A (ja) フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
KR100376336B1 (ko) 반도체 장치 및 그의 제조 방법
US6670706B2 (en) Semiconductor device including a semiconductor pellet having bump electrodes connected to pad electrodes of an interconnect board and method for manufacturing same
JP3491827B2 (ja) 半導体装置及びその製造方法
KR20010090563A (ko) 신뢰성있는 전기 접속을 갖는 반도체 디바이스
JP2008192984A (ja) 半導体装置及びその製造方法
US6008072A (en) Tape automated bonding method
JP2000012609A (ja) 回路基板への半導体チップの実装方法
JP3022151B2 (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP5152506B2 (ja) 半導体装置用ｔａｂテープキャリア
US6797530B2 (en) Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
TW200536131A (en) Semiconductor chip package
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP2001176925A (ja) 半導体装置
JPH07153796A (ja) 半導体実装装置およびその製造方法
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
JPH04214631A (ja) バンプ電極の形成方法
JP2000252323A (ja) 半導体装置及びその製造方法
JP3494048B2 (ja) バンプ付電子部品の実装構造および実装方法
JP2002184810A (ja) ボンディング方法、ボンディング装置および実装基板
JPH05152303A (ja) 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application