CN1320958A - 具有可靠电连接的半导体器件 - Google Patents

具有可靠电连接的半导体器件 Download PDF

Info

Publication number
CN1320958A
CN1320958A CN01110114A CN01110114A CN1320958A CN 1320958 A CN1320958 A CN 1320958A CN 01110114 A CN01110114 A CN 01110114A CN 01110114 A CN01110114 A CN 01110114A CN 1320958 A CN1320958 A CN 1320958A
Authority
CN
China
Prior art keywords
electrode
projected electrode
projected
pad electrode
resin material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01110114A
Other languages
English (en)
Inventor
池上五郎
饭塚荣太
堀田弘文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1320958A publication Critical patent/CN1320958A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种制造半导体器件的方法,使半导体芯片的凸出电极和布线衬底的焊盘电极之间具有可靠的电连接。在该方法中,制备具有多个凸出电极的半导体芯片和具有多个焊盘电极的布线衬底,在布线衬底上涂敷包含其中分散有无机填料的液体树脂材料,通过树脂材料,半导体芯片与布线衬底相向布置,将凸出电极叠压到焊盘电极上,当振动凸出电极附近的树脂材料和从凸出电极和焊盘电极之间的重叠交界部分排除无机填料时,使凸出电极和焊盘电极电连接。

Description

具有可靠电连接的半导体器件
本发明涉及一种半导体器件和制造该器件的方法，其中具有凸出电极的半导体芯片和具有焊盘电极的布线衬底通过其中分散有无机填料的树脂材料粘接在一起。特别是，本发明涉及一种半导体器件和制造该器件的方法，能够提高半导体芯片的凸出电极和布线衬底的焊盘电极之间的电连接可靠性。
对于电子设备例如摄像机和便携计算机等来说，轻量和小型化是很重要的。因此，需要在这些电子设备中所用的电子部件或电子元件具有小的外部尺寸。另外，即使电子部件的外部尺寸不能再减小，也能通过增加电子部件的集成度来减小电子设备的尺寸。
图10显示了用作上述电子元件的传统半导体器件的一个实例的剖视图。图10所示的传统半导体器件包括布线衬底104和固定在布线衬底104上的半导体芯片101。半导体芯片101具有半导体衬底102和多个形成在半导体衬底102的一个主面上的凸出电极或凸起电极103。在半导体衬底102中，形成有若干半导体元件和/或电子电路元件，这些元件内部互连形成电子电路单元或多个单元。
每个凸出电极103按如下方法形成。首先，将由金等制成的金属丝的端部熔化形成金属球，按压金属球使其连接到半导体衬底102上，然后，拉住并在中部截断金属丝。用这种方法，在半导体衬底102上形成若干凸出电极103。
图11是在将半导体芯片101固定到布线衬底104上之前，一个凸出电极103的剖视图。如图11所示，凸出电极103具有大直径的部分也就是基部103a和小直径部分也就是柱状部分或细长部分103b。柱状部分103b的端部呈旋转抛物面形。举例来说，当采用直径为30μm的金丝时，基部103a的直径可以是70-100μm，高度可以是15-25μm，而且，在这种情况下，柱状部分103b的直径大约是30μm，长度可以是45-55μm。通过改变所用金属丝的直径，就能改变103a和103b部分的直径。
布线衬底104包括绝缘衬底105，在衬底105的一个表面上形成有导体图形(图中未示出)，在绝缘衬底105上的部分导体图形上形成有焊盘电极106。绝缘衬底105由耐热材料制成，焊盘电极106的位置对应于凸出电极103的位置。绝缘衬底105上的导电图形是例如通过蚀刻形成在绝缘衬底上的、厚12-18μm的铜箔而形成的，焊盘电极106是通过在铜箔上形成厚3-5μm的镀镍层然后再形成厚0.03-1.0μm的镀金层而形成的。
图10所示半导体器件还包括用于密封的树脂材料部分107。为了缓和由于半导体芯片101和布线衬底104之间热膨胀系数差异的影响，在树脂材料部分107中分散有粒径2-6μm的氧化铝或氧化硅无机填料108，其浓度或比率为50-80wt％。
现在将对具有上述结构的半导体器件的传统制造方法进行介绍，图12A至图12D是按照制造步骤说明图10所示的半导体器件的传统制造方法的剖视图，首先，如图12A所示，布线衬底104位于支撑平板109上，在支撑平板109中设有加热器(图中未示出)，能够根据需要对布线衬底104加热。
如图12B所示，在布线衬底104上涂敷液体树脂材料107a，然后，如图12C所示，在吸管110的底部吸起半导体芯片101，使半导体芯片101的凸出电极103面朝下，然后在支撑平板109的上面移动用吸管110吸起的半导体芯片101，在吸管110中设有加热器(图中未示出)，用于加热半导体芯片101。
调整半导体芯片101的位置，使凸出电极103正好位于由液体树脂材料107a覆盖的布线衬底104上的对应焊盘电极106的上方，然后，使吸管110下降，至此，如图12D所示，使凸出电极103接触并压在树脂材料107a中的焊盘电极106上。凸出电极103的柱状部分103b被挤压而向径向延伸。当凸出电极103被叠压在焊盘电极106上时，同时也将液体树脂材料107a挤向半导体芯片101的周围。液体树脂材料107a覆盖其上形成焊盘电极的半导体芯片101的表面，也覆盖凸出电极103与焊盘电极106之间的连接部分。
此外，在保持半导体芯片101压在布线衬底104上的同时，用吸管110中的加热器对半导体芯片101进行加热，并且用支撑平板109中的加热器对布线衬底进行加热，从而，在每个凸出电极103上施加10-60秒0.294-0.49N(30-50gf)压力的同时，加热布线衬底104到80-100摄氏度，加热半导体芯片到270-300摄氏度。至此，通过热压接合使凸出电极103和焊盘电极106实现电连接。
在这种情况下，通过由半导体芯片101和布线衬底104提供的热量，也加热了树脂材料107a并使其固化。通过固化树脂材料部分107，使半导体芯片101与布线衬底104相粘接，保护了凸出电极103和焊盘电极106之间的连接部分以及半导体芯片101表面上的布线层(图中未示出)。用这种方法，就可以制造图10所示的半导体器件。
关于上述半导体器件的技术内容已经在日本特开昭No.60-262430(现有技术1)、日本特开平No.9-97816(现有技术2)等中公开。
通常，需要降低电子部件的制造费用以及减小电子部件的尺寸和重量，因此缩短每个电子部件的制造时间也是很重要的。然而，在上面图12A至图12D所说明的传统制造方法中，树脂材料的固化时间相对来说较长。
而且，在上述现有技术1和现有技术2中，通过压焊实现凸出电极和焊盘电极的电连接，通过树脂材料的粘接力维持加压条件。这样，直到树脂材料完全固化也不可能释放半导体芯片上的压力。
因此，通常采用固化时间短的树脂材料。但是，如果在树脂材料还没有完全固化的条件下解除对半导体芯片加压和加热，会出现下面的不利情况，也就是，由于电极的收缩量大于树脂材料的收缩量，凸出电极和焊盘电极之间的电连接变得不稳定。因此，实际上直到树脂充分固化也不可能释放半导体芯片上的压力，并且也不可能缩短加工时间。
为了缩短半导体器件的制造时间，可以先加热树脂材料。在这种情况下，树脂材料的粘度首先降低，在达到最低值后，树脂材料的粘度增加，进行树脂材料的固化。因此，有一种可能性是树脂材料遗留在凸出电极和焊盘电极之间，使凸出电极和焊盘电极之间的电连接变得不稳定。而且，凸出电极和焊盘电极之间的电阻改变了。
另一方面，还已知一种技术是对凸出电极和焊盘电极采用超声波焊接，这样的技术在例如日本专利特开平No.10-335373(现有技术3)中公开了。
在日本专利特开平No.10-335373中，预先将树脂材料涂敷在布线衬底上并加热布线衬底。用于吸取半导体芯片的吸管接触到操纵杆的端部，用以传输超声波振动。在施加超声波振动的同时，用吸管加热并挤压半导体芯片，至此，连接了凸出电极和焊盘电极。即使树脂材料处于半固化状态，在完成凸出电极和焊盘电极的连接后不久就可以很快地移动半导体器件，因此能够缩短半导体器件的制造时间。
在图10所示的半导体器件中，为了减小和减薄半导体器件，通常采用树脂衬底作为布线衬底104。在这种情况下，半导体芯片101和布线衬底104的热膨胀系数差别很大，因此，在半导体器件工作期间，由于半导体芯片101产生的热量，使热膨胀系数比半导体芯片101大的布线衬底104翘曲很厉害，结果，出现一种可能性，即应力集中在凸出电极和焊盘电极的连接部分中，因而降低了连接部分的可靠性。
为了避免出现这种不利情况，可以在树脂材料107a中分散大量的无机粉末填料108，例如氧化铝和氧化硅等，无机粉末填料108的热膨胀系数接近于半导体芯片101的热膨胀系数，这样，其中分散了无机填料108的树脂材料107a的热膨胀系数取在半导体芯片101的热膨胀系数和布线衬底104的热膨胀系数之间的中间值。由于缓和了在凸出电极和焊盘电极之间的连接部分引起的应力，就能够避免凸出电极和焊盘电极之间的连接部分的剥离。
如上所述，在图10所示的半导体器件中，用树脂衬底作为布线衬底104，并且为了粘接，在树脂材料107中分散了大量的无机填料108。因此，无机填料108也密布在凸出电极103和焊盘电极106之间，当凸出电极103叠放在焊盘电极106上时，无机填料108也极有可能进入了凸出电极103和焊盘电极106的交界面。
当大量的无机填料108作为绝缘体进入凸出电极103和焊盘电极106的界面时，降低了每个微小凸出电极103的导电部分的横截面积，每个凸出电极103和相应的焊盘电极106之间的连接电阻变大了，这将严重影响半导体器件的电气特性。
当每个凸出电极的尺寸都减小，每个凸出电极的横截面积都降低时，随着电极数量的增加，上述问题就显得很突出。在现有技术3中，凸出电极和焊盘电极采用超声波焊接，在现有技术1和2中，将凸出电极压到焊盘电极上，并且加热凸出电极和焊盘电极进行热压接合，在这些现有技术中都会出现上述问题。而且不可能移走遗留在凸出电极和焊盘电极之间的交界部分中的无机填料，因此，降低了半导体器件的产量，增加了制造费用。
因此，本发明的目的是提供一种半导体器件和制造该器件的方法，能够解决传统技术的上述问题。
本发明的另一个目的是提供一种半导体器件和制造该器件的方法，其中半导体芯片的电极和布线衬底的电极彼此可靠地连接在一起。
本发明的再一个目的是提供一种半导体器件和制造该器件的方法，能够减小半导体芯片的电极和布线衬底的电极之间的电阻。
本发明的再一个目的是提供一种半导体器件和制造该器件的方法，能够提高半导体芯片的电极和布线衬底的电极之间的电连接可靠性。
本发明的再一个目的是提供一种具有稳定电气特性的半导体器件以及制造该器件的方法。
本发明的再一个目的是提供一种半导体器件和制造该器件的方法，其中在不降低可靠性的情况下，能够减小和减薄半导体器件的尺寸，并增加电极的数量。
本发明的再一个目的是提供一种半导体器件和制造该器件的方法，能够降低半导体器件的制造费用。
根据本发明的一个方面，提供有一种半导体器件的制造方法，包括：制备具有多个凸出电极的半导体芯片；制备具有多个焊盘电极的布线衬底；在布线衬底上涂敷其中分散有无机填料的液体树脂材料；通过树脂材料，使半导体芯片与布线衬底相对，通过将凸出电极叠压到焊盘电极上，电连接凸出电极和焊盘电极，凸出电极和焊盘电极的电连接是在振动凸出电极附近的树脂材料并且从凸出电极和焊盘电极之间的重叠交界部分挤出无机填料的同时实现的；以及固化树脂材料以将半导体芯片和布线衬底接合。
在这种情况下，最好每个凸出电极的端部的横截面越向末端越小。
最好通过对半导体芯片或布线衬底施加超声波振动，来振动凸出电极附近的树脂材料。
最好还通过树脂材料，使半导体芯片和布线衬底相对，并且通过将凸出电极叠压到焊盘电极上，电连接凸出电极和焊盘电极，将凸出电极压到焊盘电极上，使得凸出电极弹性变形，在凸出电极弹性变形的情况下，开始施加超声波振动。
通过在凸出电极弹性变形的情况下开始施加超声波振动，有利于每个凸出电极和相应的焊盘电极的接触面积迅速扩大。
最好超声波振动的输出是每一个凸出电极20-100mW。
最好超声波振动的时间是0.1-5秒。
最好通过超声波焊接来焊接凸出电极和焊盘电极。
最好通过树脂材料，使半导体芯片和布线衬底相对，并且通过将凸出电极叠压到焊盘电极上，电连接凸出电极和焊盘电极，在给半导体芯片加热的同时，通过将凸出电极压到焊盘电极上，热压接合凸出电极和焊盘电极。
最好在振动凸出电极附近的树脂之前，加热树脂材料来降低树脂材料的粘度。
最好无机填料包括微细的氧化铝或氧化硅粉末。
根据本发明的另一方面，提供有一种半导体器件，包括：具有多个焊盘电极的布线衬底；具有多个凸出电极并与布线衬底相对的半导体芯片，半导体芯片的凸出电极分别与布线衬底的焊盘电极电连接；填充半导体芯片和布线衬底之间的间隙并粘接半导体芯片和布线衬底的树脂材料部分，树脂材料包含分散在其中的无机填料；其中在凸出电极和焊盘电极之间的重叠交界部分中几乎没有无机填料，在重叠交界部分周围和附近无机填料在树脂材料中的分散度大于在其它部分的分散度。
根据本发明的另一方面，提供有一种制造半导体器件的方法，包括：制备具有多个凸出电极的半导体芯片；制备具有多个焊盘电极的布线衬底；在布线衬底上涂敷其中分散有无机填料的液体树脂材料；通过该树脂材料，使半导体芯片和布线衬底相对，将凸出电极叠压到焊盘电极上，将凸出电极压到焊盘电极上使得凸出电极弹性变形；在凸出电极被压到布线衬底上，使得凸出电极弹性变形的条件下，对半导体芯片和/或布线衬底施加超声波振动，电连接凸出电极和焊盘电极；固化树脂材料以粘接半导体芯片和布线衬底。
在这种情况下，最好每个凸出电极的端部的横截面积越向末端越小。
最好在凸出电极被压到焊盘电极上、使得凸出电极弹性变形的情况下，将超声波加到半导体芯片和/或布线衬底上，电连接凸出电极和焊盘电极，凸出电极在径向延伸并且在对半导体芯片施加超声波振动的情况下在轴向受到挤压，在从凸出电极和焊盘电极之间的重叠交界部分排除了无机填料的同时，实现了凸出电极和焊盘电极之间的电连接。
最好在凸出电极被压到焊盘电极上，使得凸出电极弹性变形的情况下，将超声波加到半导体芯片和/或布线衬底上，电连接凸出电极和焊盘电极，由于对半导体芯片施加超声波振动，使得每个凸出电极与相应的焊盘电极的接触面积迅速扩大，在从凸出电极和焊盘电极之间的重叠交界部分排除了无机填料的同时，实现了凸出电极和焊盘电极之间的电连接。
最好超声波振动的输出是每一个凸出电极20-100mW。
最好超声波振动的时间是0.1-5秒。
最好在施加超声振动之前，加热树脂材料来降低树脂材料的粘度。
最好无机填料包括微细的氧化铝或氧化硅粉末。
下面结合附图进行详细描述，从中将更清楚本发明的上述和其它的特征及优点，其中在所有附图中，相同的参考标号代表相同或相应的部分，其中：
图1是根据本发明实施例的半导体器件的剖视示意图；
图2是图1的半导体器件的局部放大剖视图；
图3是说明在根据本发明实施例的半导体器件的制造工艺过程中，半导体芯片结构的截面示意图；
图4是说明在根据本发明实施例的半导体器件的制造工艺过程中，布线衬底结构的截面示意图；
图5是说明在根据本发明实施例的半导体器件的制造工艺过程中，包含在布线衬底上涂敷的液体树脂部分的结构的截面示意图；
图6是说明在根据本发明实施例的半导体器件的制造工艺过程中，包含半导体芯片和布线衬底的结构的截面示意图；
图7是显示芯片的高度和施加在半导体芯片上的压力与时间的关系曲线图；
图8是局部放大剖视图，该图显示了凸出电极和焊盘电极附近的截面结构和凸出电极接触焊盘电极后紧接着出现的状态；
图9是显示刚施加超声波振动后在凸出电极和焊盘电极附近的状态的局部放大剖视图；
图10显示了传统半导体器件的一个实例的剖视图；
图11是在将半导体芯片固定到布线衬底上之前的状态下，凸出电极的剖视图；
图12A至12D是按照制造步骤的形式，说明制造半导体器件的传统方法的剖视图。
参考附图，现在将详细描述本发明的实施例。图1是根据本发明实施例的半导体器件的截面示意图，图2是图1的局部放大剖视图。
图1所示的半导体器件包括布线衬底4和固定在布线衬底4上的半导体芯片1，与图10的半导体器件类似。半导体芯片1具有半导体衬底2和多个形成在半导体衬底2的一个主表面上的凸出电极3。在半导体衬底2中，形成若干半导体元件或电路元件(图中未示出)，对这些元件进行内部布线，形成电路器件。在本实施例中，如剖视图11所示，凸出电极3的形状类似于上述凸出电极103。布线衬底4包括绝缘衬底5，在绝缘衬底5的一个表面上，形成导电图形(图中未示出)，在部分导电图形上，形成焊盘电极6，焊盘电极6的位置对应于凸出电极3的位置。
图1的半导体器件还包括树脂材料部分7，这部分树脂材料填充了半导体芯片1和布线衬底4之间的间隙。树脂材料部分7粘接半导体芯片1和布线衬底4，保护凸出电极3和焊盘电极6之间的连接部分以及布线衬底上的导电图形等(图中未示出)。
半导体芯片1和布线衬底4的热膨胀系数明显不同，因此有一种可能是：在半导体器件工作过程中，由于半导体芯片产生热，导致布线衬底4翘曲和使应力集中在凸出电极3和焊盘电极6之间的连接部分。为了避免这些不利因素，将无机填料8分散到树脂材料部分7中。可以用其热膨胀系数接近半导体芯片1的热膨胀系数的材料，例如，可以用氧化铝、氧化硅等作无机填料8。其中分散了无机填料8的树脂材料部分7的热膨胀系数变为介于半导体芯片1的热膨胀系数和布线衬底4的热膨胀系数之间的中间值。因此，作用在凸出电极3和焊盘电极6之间的连接部分上的应力被缓和了，能够避免在凸出电极3和焊盘电极6之间的连接部分出现剥离现象。
在图1的半导体器件中，半导体芯片1和布线衬底4相对，用固化的树脂材料7接合。在树脂材料7中，凸出电极3和焊盘电极6彼此重叠并电连接。
根据本实施例的半导体器件的特征如下：当凸出电极3和焊盘电极6重叠时，能够充分地从凸出电极3和焊盘电极6之间的重叠界面部分移走存在于凸出电极3和焊盘电极6之间的树脂材料7中的无机填料8，如图2所示。还是在图2中，示出了在每个凸出电极3和对应的焊盘电极6之间的交界面部分的外侧周围和附近，存在高浓度的无机填料8。
在将凸出电极3叠放到焊盘电极6上的工序中，当插入树脂材料的凸出电极3的端部接触焊盘电极6时，一些无机填料8被捕获在每个凸出电极3的尖端部分和相应的焊盘电极之间。当将半导体芯片1压到布线衬底4上，使得凸出电极3被压到焊盘电极6上时，压力集中在凸出电极3的凸出中央部分，特别集中在具有图11所示的旋转抛物面形的凸出电极3的尖端部分。因此，凸出电极3和焊盘电极6之间的每个重叠部分的面积都变大，凸出电极沿径向延伸。当凸出电极3和焊盘电极6之间的每个重叠面积的扩大率和每个凸出电极3的外周壁的径向延伸率合适时，存在于凸出电极3和焊盘电极6之间界面部分附近的无机填料8被挤出，而不会留在凸出电极3和焊盘电极6之间的界面部分。
与根据本发明的半导体器件相比较，仔细检查由上述传统方法制造的半导体器件，可以发现：具有例如2-6μm粒径的微细的无机填料以50-80％的重量百分比分散在树脂材料中，并将这样的树脂材料涂敷在布线衬底上，然后将半导体芯片压到布线衬底上并加热，在凸出电极和焊盘电极间进行热压接合。在这种情况下，可以确认无机填料分散和遗留在凸出电极和焊盘电极之间的每个重叠界面部分的10％或更大的面积中。而且在无机填料遗留的面积中，无机填料本身占的总面积接近无机填料遗留面积的10％。
另一方面，在根据本发明的半导体器件中，即使采用上述相同的树脂材料，也只有几块无机填料遗留在占每个凸出电极和相应的焊盘电极的重叠界面面积的4％或更小的面积中。无机填料几乎不遗留在凸出电极和焊盘电极之间的每个重叠界面部分内的周围部分中。
当减小每个凸出电极3的尺寸以便减小半导体器件的尺寸或增加电极的数量时，相对于无机填料8的尺寸，每个重叠界面部分的相对面积变小，即使在这种情况下，在根据本发明的半导体器件中，也能充分地从凸出电极3和焊盘电极6之间的重叠界面部分将无机填料8充分地移走，可使每个凸出电极3的有效导电面积最大，降低凸出电极3与焊盘电极6之间的电阻。因此，能够实现具有稳定电气特性的半导体器件。
而且，如图2所示，在根据本发明的半导体器件中，在每个凸出电极3和相应焊盘电极6之间的界面部分的外侧周围和附近，无机填料8的浓度或分散度大于树脂材料部分7的其它部分。也就是说，在凸出电极3和焊盘电极6之间的连接部分附近，树脂材料本身的浓度相对来说很少。因此，在凸出电极3和焊盘电极6之间的连接部分附近，可通过无机填料8防止潮气的渗透，从而避免潮气渗透到凸出电极3和焊盘电极6之间的连接部分。这样，就能够提高半导体器件的防潮性和可靠性。而且，由于在凸出电极3和焊盘电极6之间的连接部分的外侧周围和附近存在高浓度的无机填料8，并且该无机填料8具有与凸出电极3接近的热膨胀系数，使得有效地缓和在凸出电极3和焊盘电极电极6之间的连接部分由于温度的升高和降低而引起的应力，因此可以提高凸出电极3和焊盘电极6之间的电连接可靠性。
下面参考图3至图9来说明根据本发明的半导体器件的制造方法。首先，如剖视图3所示，制备半导体芯片1，在其一个主表面上形成有凸出电极3，半导体芯片1上的凸出电极3可以用例如镀覆、金属球压焊等方法形成。在本实施例中，如图11所示，凸出电极3具有与上述凸出电极103类似的形状，并且可以用类似于上述方法的方法制造。例如，凸出电极3可以通过将在金丝端部形成的金球压焊到半导体芯片上然后拉断金丝的方法制造。如图11所示，用这种方法制造的凸出电极3具有大直径的部分也就是基部3a和小直径部分，也就是柱状部分或细长部分3b，柱状部分3b的端部是旋转抛物面形。作为例子，当所用的金丝直径为30μm时，基部3a的直径可以是80-100μm，高度可以是15-25μm。而且，在这种情况下，柱状部分3b的直径大约30μm，高度可以是45-55μm。当采用直径为20μm的金丝时，基部3a的直径大约是70μm。
在10mm见方(10mm×10mm)的半导体芯片1中，在半导体芯片1的表面上周边形成例如215个凸出电极3是可能的。在7mm2(7mm×7mm)的半导体芯片中，形成例如208个凸出电极3是可能的。
制备如剖视图4所示的布线衬底4。构成布线衬底4的绝缘衬底5可以用玻璃环氧树脂衬底制成，具有耐热和电绝缘性的树脂衬底可以采用诸如聚酰亚胺树脂衬底和类似的衬底，或者陶瓷衬底。在本实施例中，用树脂衬底来减小半导体器件的尺寸、重量和厚度。
在绝缘衬底5上形成焊盘电极6，例如，通过蚀刻形成在绝缘衬底5上的、厚12-18μm的铜箔，在绝缘衬底5上形成铜箔图形，通过形成在铜箔图形和绝缘衬底5上的抗蚀剂层，从铜箔图形露出各为100μm见方的方形焊盘区，在铜箔图形的方形焊盘区上，顺序形成厚3-5μm的镀镍层和0.03-1.0μm的镀金层，从而，在与半导体芯片1的凸出电极103相对应的位置形成了焊盘电极6。
然后，如图4所示，将布线衬底4放在支撑平板9上，使焊盘电极6朝上，支撑平板9的内部设有加热器(图中未示出)。
如剖视图5所示，将液体树脂材料7a涂敷到布线衬底4上，当布线衬底用树脂衬底形成时，可用环氧系列的热固性树脂和类似的树脂作为树脂材料7a的基本材料，考虑到半导体芯片1和布线衬底4的热膨胀系数，将微细的无机填料8以50-80wt％(重量百分比)的浓度分散在树脂材料7a中。无机填料8用诸如氧化铝或氧化硅材料制成，无机填料8的颗粒尺寸例如是2-6μm。涂敷树脂材料7a，使其覆盖布线衬底4上包含焊盘电极6的区域。如下文所述，在将半导体芯片1固定到布线衬底4上之后，固化树脂材料使其成为图1所示的半导体器件中的树脂材料部分7。
此后，如剖视图6所示，在吸管10的底部吸起半导体芯片1，使凸出电极103面朝下，将吸管10连接到超声波机臂的端部(图中未示出)，就能对半导体芯片1施加超声波振动。
当被吸管10吸起的半导体芯片1沿水平方向移动时，通过图象识别检测凸出电极3的位置，然后，调整半导体芯片相对于布线衬底4的位置，使得凸出电极3精确地位于布线衬底4上的相应焊盘电极6的正上方，其中布线衬底4被固定在支撑平板9上。
用这种方法定位凸出电极3和焊盘电极6使得它们能彼此重叠，当通过布线衬底4在80-120摄氏度加热树脂材料7a时，降下吸管10。至此，凸出电极3的端部插入树脂材料7a中并重叠到焊盘电极6上。
图7是显示半导体芯片1的高度和施加在半导体芯片上的压力与时间的曲线图。图的横轴表示时间，纵轴是用任意的单位表示的半导体芯片1的高度和施加在半导体芯片1上的压力。如图7所示，在时间t0，半导体芯片1开始下降，在时间t1，凸出电极3接触焊盘电极6。图8是局部放大剖视图，显示了凸出电极3和焊盘电极6附近的截面结构，同时显示了在时间t1，凸出电极3刚接触到焊盘电极6时的状态。
接触到焊盘电极6之后，用吸管10压凸出电极3。吸管10压半导体芯片1的压力可以通过压力传感器(图中未示出)测出，并控制在预定值。
在本实施例中，压半导体芯片1使得每个凸出电极3的压力为例如0.196-0.392N(20-40gf)。通过用这种方法压半导体芯片1，具有旋转抛物面形的每个凸出电极3的端部被压扁，凸出电极3和焊盘电极6之间的接触面变大。凸出电极3的柱状部分通过轴向受压而产生了弹性变形，然而，在径向几乎没有扩展，因此凸出电极3没有严重变形。
也就是说，在图7中，时间从t1到t2，沿轴向压凸出电极3的柱状部分3b，并且在这期间逐渐使半导体芯片1下降，在t2时刻以后，压力变为恒定值，半导体芯片停止下降。
在半导体芯片1的压力保持恒定并且凸出电极产生弹性变形的状态下，通过吸管10将超声波振动加到半导体芯片1上，在这种情况下，超声波振动的强度或输出功率是例如每个凸出电极320-100mW，施加时间是0.1-5秒。
当施加超声波振动时，受压并产生弹性变形的柱状部分3b的周围表面立刻沿径向扩展。图9是局部放大剖视图，用于显示刚施加超声波振动后，凸出电极3和焊盘电极6附近的状态。如图9所示，凸出电极3的重叠界面部分的面积变大，并且凸出电极3与焊盘电极6实现了电连接。在这种情况下，凸出电极3附近的树脂材料7a的粘度由于超声波振动而降低，使得分散在凸出电极3附近的树脂材料7a中的无机填料8变得容易移动，这样，在树脂材料7a中的、存在于旋转抛物面形凸出电极3的端部和焊盘电极6之间的无机填料8与树脂材料7a一起，从凸出电极3和焊盘电极6之间的地方被挤出。
在图7中，从时间t3到t4期间施加超声波振动。如图7所示，由于超声波振动，在刚过t3时，半导体芯片1上的压力变化很大，然后又变为恒定值。而且，在刚过t3时，半导体芯片1的高度也在短时间内快速变化，然后变为恒定值。半导体芯片1高度的快速变化是由于柱状部分3b的直径从大约30μm快速扩展到大约50μm而引起的。随着高度的快速变化，凸出电极3和焊盘电极6之间的压力也快速升高。因此，存在于凸出电极3和焊盘电极6之间的树脂材料7a受压，使得能够从凸出电极3和焊盘电极6之间的重叠界面部分中除去无机填料8。
在这种情况下，即使少量的树脂材料7a和无机填料8遗留在凸出电极3和焊盘电极6之间的重叠界面部分，从树脂材料7a和无机填料8的两侧，也就是从凸出电极3和焊盘电极6，用相当小的能量和相当长的时间，施加超声波振动。结果，凸出电极3和焊盘电极6之间的重叠面部分进一步扩大，就能从凸出电极3和焊盘电极6之间的重叠界面部分将遗留的树脂材料7a和无机填料8排除。此后，固化树脂材料7a，就完成了图1所示的半导体器件。
如上所述，在根据本实施例的半导体器件的制造方法中，将凸出电极3和焊盘电极6重叠，并在它们之间施加预定压力，然后，在保持凸出电极3处于弹性变形状态下，对凸出电极3施加相当小能量和相当长时间的超声波振动。至此，就能够从凸出电极3和焊盘电极6之间的重叠界面部分移走树脂材料和无机填料，并且实现凸出电极3和焊盘电极6之间的电连接。因此，能够减小凸出电极3和焊盘电极6之间的电阻。结果，制造具有稳定的电特性和改进的可靠性的半导体器件是可能的。当必须减小每个电极的直径以满足减小半导体器件的尺寸和/或增加电极的数量的需要时，传统技术的电极之间的电连接变得不稳定了，而即使在这种情况下，根据本实施例的制造方法，也能够实现半导体芯片的凸出电极和布线衬底的焊盘电极之间的可靠电连接。
而且，根据本实施例的半导体器件的制造方法，从凸出电极3和焊盘电极6之间的地方挤出的无机填料8以高浓度分布在凸出电极3和焊盘电极6之间的连接部分的周围和附近。也就是说，树脂材料中的无机填料8的浓度或分散度在连接部分周围和附近比树脂材料中的其它部分更大。因此，在凸出电极3和焊盘电极6之间的连接部分的附近和周围，潮气侵入的通路被无机填料8阻挡住了。所以，能够防止潮气进入凸出电极3和焊盘电极6之间的连接部分。因此制造具有改进的防潮性和稳定性的半导体器件是可能的。而且，其热膨胀系数接近凸出电极3的(热膨胀系数的)无机填料8以高浓度存在于凸出电极3和焊盘电极6之间的连接部分附近和周围。所以，能有效地缓解由于温度的升高或降低而引起的、作用在凸出电极3和焊盘电极6之间的连接部分上的应力。因此，能够制造在凸出电极3和焊盘电极6之间具有可靠电连接的半导体器件。
在上述结构中，可以合理地确定半导体芯片1的每一个凸出电极3的压力，根据凸出电极3的直径、形状等，使压力保持在使凸出电极处于弹性变形状态的范围内。
每一个凸出电极的超声波振动的输出功率最好在20至100mW的范围内，当输出功率低于20mW时，即使长时间施加超声波振动，也不能除去遗留在凸出电极3和焊盘电极6之间的重叠界面部分中的树脂材料7a和无机填料8，因此凸出电极3和焊盘电极6之间的电连接变得不稳定。当超声波振动的输出功率大于100mW时，凸出电极3有可能产生不适当的变形，使凸出电极3从半导体芯片1的半导体衬底2剥离，或使焊盘电极6从布线衬底4上剥离。结果，有可能破坏半导体器件的电连接。
此外，施加超声波振动的时间最好在从0.1至5秒的范围内。当短于0.1秒时，不能有效地除去遗留在凸出电极3和焊盘电极6之间的重叠界面部分中的树脂材料7a和无机填料8，另外，即使长于5秒，凸出电极3和焊盘电极6之间的电连接也不会进一步改进。
在上述实施例中，将超声波振动加到半导体芯片1，以便振动凸出电极3，因而也振动了凸出电极3附近的树脂材料7a。然而也可以采用另一种方法，用超声波振动支撑平板9，并且也相对于固定的凸出电极3振动了树脂材料7a。
除了用超声波焊来实现凸出电极3和焊盘电极6的电连接，也可以用热压接合来实现凸出电极3和焊盘电极6的电连接。在这种情况下，可以在振动树脂材料7a使得凸出电极3和焊盘电极6附近的树脂材料的粘度更低后，将凸出电极3压到焊盘电极6上，并加热进行热压接合。也可以采用将超声波焊和热压接合相结合的方法。
当采用热固性树脂作为树脂材料7a时，最好在对树脂7a加超声波振动之前加热树脂材料7a，以降低它的粘度。至此，在完成凸出电极3和焊盘电极6之间的电连接之后，能够在短时间内固化树脂材料7a。
当减小每个电极的直径或尺寸以满足减小半导体器件的尺寸和/或增加电极数量的需要时，与无机填料的尺寸相比，电极之间的每个重叠界面部分的面积变得相对地小，即使在这种情况下，根据本发明，也能从凸出电极和焊盘电极之间的重叠界面部分有效地除去无机填料。因此，能够使每个凸出电极的有效导电面积最大，保持凸出电极和焊盘电极之间的电阻最小，因此就可以实现具有稳定的电气特性的半导体器件。
而且，在根据本发明的半导体器件中，在每个凸出电极和相应的焊盘电极之间的界面部分的外侧周围和附近，无机填料的浓度或分散度高于树脂材料中的其它部分。也就是说，在凸出电极和焊盘电极之间的连接部分附近，树脂材料本身的浓度相对较低。因此，在凸出电极和焊盘电极之间的连接部分附近，通过无机填料防止了潮气的渗透，从而能避免潮气渗透到凸出电极和焊盘电极之间的连接部分。这样，就能提高半导体器件的耐潮性和可靠性。而且，由于无机填料具有接近于凸出电极的热膨胀系数，并且以高浓度存在于凸出电极和焊盘电极之间的连接部分的外侧周围和附近，所以能够有效地缓解由于温度的升高和降低而在凸出电极和焊盘电极之间的连接部分引起的应力。因此，可以提高凸出电极和焊盘电极之间的电连接可靠性。
而且，在根据本发明的半导体器件的制造方法中，在保持凸出电极处于弹性变形状态的同时，将振动加到凸出电极或焊盘电极，能有效地从凸出电极和焊盘电极之间的重叠界面部分移走树脂材料和无机填料，因此，能够制造一种可以实现半导体芯片的凸出电极和布线衬底的焊盘电极之间的可靠电连接的半导体器件。
而且，根据本发明的半导体器件的制造方法，从凸出电极和焊盘电极之间的区域除去的无机填料以高浓度分布在凸出电极和焊盘电极之间的连接部分周围和附近，也就是说，树脂材料中的无机填料的浓度在连接部分周围和附近变得比其它部分高。因此，在凸出电极和焊盘电极之间的连接部分周围和附近，通过无机填料挡住了潮气的通路。因此能防止潮气进入凸出电极和焊盘电极之间的连接部分。因此，就能够制造具有改进的耐潮性和可靠性的半导体器件。而且，无机填料具有接近于凸出电极的热膨胀系数，并且以高浓度存在于凸出电极和焊盘电极之间的连接部分的周围和附近，因此能够有效地缓和由于温度的升高和降低而引起的、作用在凸出电极和焊盘电极之间的连接部分上的应力。结果，就能够制造一种改进了凸出电极和焊盘电极之间的电连接可靠性的半导体器件。
在上面的说明中，已经参考具体的实施例描述了本发明。然而，本领域普通技术人员应认识到在不脱离如下面权利要求所述的本发明的范围的情况下，可以做各种修改和变化。据此，应将本说明书和附图看作是说明性的，而不是限制性的，所有这样的修改都应包含本发明的范围内。因此，本发明应包含了所有落在附加的权利要求范围内的变化和修改。

Claims (20)

1．一种制造半导体器件的方法，包括：
制备具有多个凸出电极的半导体芯片；
制备具有多个焊盘电极的布线衬底；
在所述布线衬底上，涂敷其中分散了无机填料的液体树脂材料；
通过所述树脂材料，使所述半导体芯片与所述布线衬底相向配置，通过将所述凸出电极叠压到所述焊盘电极上，电连接所述凸出电极和所述焊盘电极，在振动所述凸出电极附近的所述树脂材料并从所述凸出电极和所述焊盘电极之间的重叠交界部分排除所述无机填料的同时，使所述凸出电极和所述焊盘电极电连接；以及
固化所述树脂材料以粘接所述半导体芯片和所述布线衬底。
2．如权利要求1所述的制造半导体器件的方法，其特征在于，每个所述凸出电极的端部的横截面积越向末端越小。
3．如权利要求1所述的制造半导体器件的方法，其特征在于，通过对所述半导体芯片或所述布线衬底施加超声波振动，振动所述凸出电极附近的所述树脂材料。
4．如权利要求3所述的制造半导体器件的方法，其特征在于，在通过所述树脂材料使所述半导体芯片与所述布线衬底的进行所述相向布置时，通过将所述凸出电极叠压到所述焊盘电极上，电连接所述凸出电极和所述焊盘电极，所述凸出电极被压到所述焊盘电极上，使得所述凸出电极弹性变形，在所述凸出电极弹性变形的条件下开始施加所述超声波振动。
5．如权利要求4所述的制造半导体器件的方法，其特征在于，通过在所述凸出电极弹性变形的条件下开始所述施加所述超声波振动，使每个所述凸出电极与相应的所述焊盘电极的接触面积迅速扩大。
6．如权利要求3所述的制造半导体器件的方法，其特征在于，所述超声波振动的输出是每个凸出电极20-100mW。
7．如权利要求3所述的制造半导体器件的方法，其特征在于，所述超声波振动的施加时间是0.1-5秒。
8．如权利要求3所述的制造半导体器件的方法，其特征在于，用超声波焊接方法来焊接所述凸出电极和所述焊盘电极。
9．如权利要求1所述的制造半导体器件的方法，其特征在于，在通过所述树脂材料使所述半导体芯片与所述布线衬底相向布置时，在通过将所述凸出电极叠压到所述焊盘电极上，来电连接所述凸出电极和所述焊盘电极的过程中，当加热所述半导体芯片时，通过将所述凸出电极压到所述焊盘电极上，使所述凸出电极和所述焊盘电极热压接合。
10．如权利要求1所述的制造半导体器件的方法，其特征在于，在振动所述凸出电极附近的所述树脂材料之前，加热所述树脂材料，以便降低所述树脂材料的粘度。
11．如权利要求1所述的制造半导体器件的方法，其特征在于，所述无机填料包括微细的氧化铝或氧化硅粉末。
12．一种半导体器件，包括：
具有多个焊盘电极的布线衬底；
具有多个凸出电极并与所述布线衬底相对的半导体芯片，所述半导体芯片的所述凸出电极分别与所述布线衬底的所述焊盘电极电连接；以及
填充所述半导体芯片和所述布线衬底并且粘接所述半导体芯片和所述布线衬底的树脂材料部分，所述树脂材料包含分散在其中的无机填料；
其特征在于，在所述凸出电极和所述焊盘电极之间的重叠交界部分中几乎不存在所述无机填料，在所述树脂材料中，所述无机填料分散度在所述重叠交界部分附近和周围比在其它部分更大。
13．一种制造半导体器件的方法，包括：
制备具有多个凸出电极的半导体芯片；
制备具有多个焊盘电极的布线衬底；
在所述布线衬底上，涂敷其中分散了无机填料的液体树脂材料；
通过所述树脂材料，使所述半导体芯片与所述布线衬底相对，将所述凸出电极叠压到所述焊盘电极上，将所述凸出电极压到所述焊盘电极上使得所述凸出电极弹性变形；
在所述凸出电极被压到所述焊盘电极上，使得所述凸出电极弹性变形的条件下，对所述半导体芯片和/或所述布线衬底施加超声波振动，电连接所述凸出电极和所述焊盘电极；以及
固化所述树脂材料以粘接所述半导体芯片和所述布线衬底。
14．如权利要求13所述的制造半导体器件的方法，其特征在于，每个所述凸出电极的端部的横截面积越向末端越小。
15．如权利要求13所述的制造半导体器件的方法，其特征在于，在所述凸出电极被压到所述焊盘电极上，使得所述凸出电极弹性变形的条件下，在对所述半导体芯片和/或所述布线衬底施加所述超声波振动，和电连接所述凸出电极和所述焊盘电极的过程中，所述凸出电极在径向延伸，并且通过对所述半导体芯片施加超声波振动，使所述凸出电极受到轴向挤压，当从所述凸出电极和所述焊盘电极之间的重叠交界部分排除了所述无机填料时，实现所述凸出电极和所述焊盘电极之间的电连接。
16．如权利要求13所述的制造半导体器件的方法，其特征在于，在所述凸出电极被压到所述焊盘电极上，使得所述凸出电极弹性变形的条件下，在对所述半导体芯片和/或所述布线衬底施加所述超声波振动，和电连接所述凸出电极和所述焊盘电极的过程中，由于对所述半导体芯片施加超声波振动，每个所述凸出电极与相应的所述焊盘电极的接触面积迅速扩大，当从所述凸出电极和所述焊盘电极之间的重叠交界部分排除了所述无机填料时，实现所述凸出电极和所述焊盘电极之间的电连接。
17．如权利要求13所述的制造半导体器件的方法，其特征在于，所述超声波振动的输出是每个凸出电极20-100mW。
18．如权利要求13所述的制造半导体器件的方法，其特征在于所述超声波振动的施加时间是0.1-5秒。
19．如权利要求13所述的制造半导体器件的方法，其特征在于，在施加所述超声波振动之前，加热所述树脂材料，以便降低所述树脂材料的粘度。
20．如权利要求13所述的制造半导体器件的方法，其特征在于，所述无机填料包括微细的氧化铝或氧化硅粉末。
CN01110114A 2000-03-27 2001-03-26 具有可靠电连接的半导体器件 Pending CN1320958A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP090687/2000 2000-03-27
JP2000090687A JP3575384B2 (ja) 2000-03-27 2000-03-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1320958A true CN1320958A (zh) 2001-11-07

Family

ID=18606261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01110114A Pending CN1320958A (zh) 2000-03-27 2001-03-26 具有可靠电连接的半导体器件

Country Status (5)

Country Link
US (1) US20010026015A1 (zh)
JP (1) JP3575384B2 (zh)
KR (1) KR20010090563A (zh)
CN (1) CN1320958A (zh)
TW (1) TW490774B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102556940A (zh) * 2010-12-24 2012-07-11 三美电机株式会社 结构体
CN107945723A (zh) * 2016-10-13 2018-04-20 三星显示有限公司 包括驱动芯片凸点的显示设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2003163342A (ja) * 2001-11-29 2003-06-06 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
US6855578B2 (en) * 2002-08-16 2005-02-15 Texas Instruments Incorporated Vibration-assisted method for underfilling flip-chip electronic devices
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US20040232560A1 (en) * 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102556940A (zh) * 2010-12-24 2012-07-11 三美电机株式会社 结构体
CN107945723A (zh) * 2016-10-13 2018-04-20 三星显示有限公司 包括驱动芯片凸点的显示设备

Also Published As

Publication number Publication date
JP3575384B2 (ja) 2004-10-13
KR20010090563A (ko) 2001-10-18
US20010026015A1 (en) 2001-10-04
JP2001274197A (ja) 2001-10-05
TW490774B (en) 2002-06-11

Similar Documents

Publication Publication Date Title
CN1162901C (zh) 半导体装置的制造方法
CN1283004C (zh) 半导体装置及其制造方法、线路基板及电子机器
CN1265455C (zh) 半导体器件及其制造方法
US7381592B2 (en) Method of making a semiconductor device with improved heat dissipation
CN1208820C (zh) 半导体晶片、半导体装置及其制造方法
CN100341127C (zh) 半导体器件
CN1048824C (zh) 芯片载体及其制造方法以及芯片载体的应用
CN1577813A (zh) 电路模块及其制造方法
CN1326225A (zh) 芯片倒装型半导体器件及其制造方法
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1665027A (zh) 半导体器件
CN1340857A (zh) 一种电子装置与制作此装置的方法
CN1193426C (zh) 半导体器件
CN1601729A (zh) 半导体器件及其制造方法
US20030155660A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
CN1264923A (zh) 半导体器件及其制造方法
CN1722931A (zh) 电路基板的连接结构体及其制造方法
CN1452245A (zh) 半导体器件及其制造方法
CN1340851A (zh) 电子器件及其制造方法
CN1705105A (zh) 电路装置及其制造方法
CN1512580A (zh) 半导体装置及其制造方法
CN1670910A (zh) 电路装置及其制造方法
TW201230286A (en) Semiconductor device and method for manufacturing same
CN1165989C (zh) 半导体器件和用于制造该半导体器件的方法
US6670706B2 (en) Semiconductor device including a semiconductor pellet having bump electrodes connected to pad electrodes of an interconnect board and method for manufacturing same

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication