KR101005246B1 - 기판 상에 마이크로전자 스프링 구조체를 형성하는 방법 - Google Patents

기판 상에 마이크로전자 스프링 구조체를 형성하는 방법 Download PDF

Info

Publication number
KR101005246B1
KR101005246B1 KR1020087029288A KR20087029288A KR101005246B1 KR 101005246 B1 KR101005246 B1 KR 101005246B1 KR 1020087029288 A KR1020087029288 A KR 1020087029288A KR 20087029288 A KR20087029288 A KR 20087029288A KR 101005246 B1 KR101005246 B1 KR 101005246B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
spring
molding
forming
Prior art date
Application number
KR1020087029288A
Other languages
English (en)
Other versions
KR20090005230A (ko
Inventor
벤자민 엔. 엘드릿지
스튜어트 더블유. 웬젤
Original Assignee
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 폼팩터, 인크. filed Critical 폼팩터, 인크.
Publication of KR20090005230A publication Critical patent/KR20090005230A/ko
Application granted granted Critical
Publication of KR101005246B1 publication Critical patent/KR101005246B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H05K7/1069—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting with spring contact pieces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Abstract

희생 재료의 층이 기판 상에 형성된다. 다음, 몰드 또는 스탬프를 사용하는 희생 재료의 몰딩 등에 의해 희생 재료에 기복 형성 표면이 드러난다. 기복 형성 표면은 하나 이상의 스프링 형틀, 바람직하게는 스프링 형틀의 어레이를 위한 몰드를 제공한다. 필요하다면, 희생층은 이후 경화된다. 하나 이상의 스프링 형틀, 바람직하게는 스프링 형틀의 어레이를 형성하도록 스프링 재료의 층이 소정 패턴으로 희생 재료의 기복 형성 표면 상부에 증착된다. 다음, 희생 재료는 하나 이상의 자립형 스프링 구조체를 발현하도록 스프링 형틀의 하부로부터 적어도 부분적으로 제거된다. 개별 도전성 팁은 각각의 최종 스프링 구조체에 선택적으로 부착되고, 각각의 구조체는 선택적으로 도금되거나 원하는 바에 따라 재료의 부가의 층 또는 층들로 피복된다. 유체 메니스커스의 특성을 사용하는 대안적인 탄성 접촉 구조체 제조 방법이 또한 개시된다. 대안적인 방법의 초기 단계에서, 재료의 층은 기판의 상부에 제공된다. 다음, 리세스가 재료에 발현되고, 유체는 메니스커스를 형성하도록 리세스 내에 제공된다. 유체는 메니스커스의 기복 형성 형상을 안정화시키도록 경화된다. 안정화된 메니스커스는 이후에 희생 재료의 몰딩 표면과 동일한 방식으로 스프링 형틀을 형성하는데 사용된다.
희생 재료층, 기판, 기복 형성 표면, 스프링 구조체, 리세스, 몰딩 표면, 탄성 재료층

Description

기판 상에 마이크로전자 스프링 구조체를 형성하는 방법{METHOD FOR FORMING MICROELECTRONIC SPRING STRUCTURES ON A SUBSTRATE}
본 발명은 전기 기기용 전기 접촉 소자에 관한 것이며, 특히 개선된 기복(contour)을 갖는 리소그래픽 스케일(lithographic-scale)의 마이크로전자 스프링 접촉부에 관한 것이다.
칸드로스 등에 허여된 미국 특허 제5,917,707호에 개시된 바와 같은 최근의 기술 진보는 반도체 칩 등을 기판에 직접 실장하기 위한 소형의 가요성 및 탄성 마이크로전자 스프링 접촉부를 제공하고 있다. '707 특허에는 매우 미세한 와이어를 기판에 접합하고, 그 후에 와이어를 전기 도금하여 탄성 소자를 형성하는 것을 포함하는 와이어 본딩 프로세스를 사용하여 제조된 마이크로전자 스프링 접촉부가 개시되어 있다. 이들 마이크로전자 접촉부는 후위 웨이퍼 처리(back-end wafer processing)와 같은 적용, 특히 이들이 미세 텅스텐 와이어를 대체하는, 프로브 카드용 접촉 구조체로서 사용하기 위한 적용에서 상당한 장점을 제공하고 있다. 예컨대, 엘드리지 등에 허여된 미국 특허 제6,032,446호 및 제5,983,493호에 개시된 바와 같이, 이러한 기판 실장형 마이크로전자 스프링 접촉부는 일반적으로 반도체 디바이스들 사이의 전기적 접속을 형성하는데, 특히 웨이퍼-레벨 테스트 및 번인 프로세스를 수행하는데 상당한 장점을 제공할 수 있는 것으로 또한 인식되고 있다. 실제로, 미세 피치 스프링 접촉부는, 거의 모든 형태의 전자 기기에 일시적 및 영구적 전기 접속을 형성하는 것을 포함하여, 신뢰적인 전자 커넥터의 어레이가 요구되는 임의의 적용에 있어 상당한 장점을 제공한다.
그러나, 실제로 미세 피치 스프링 접촉부의 제조 비용으로 인해 비용에 덜 민감한 분야에 대한 적용 범위가 제한된다. 제조 비용의 대부분은 제조 설비 및 처리 시간과 관련된다. 전술한 특허들에 개시된 바와 같은 접촉부들은, 병렬식의 1회 대량 생산 프로세스(many-at-a-time process)로 용이하게 전환될 수 없는 직렬식 프로세스(즉, 1회에 1개)로 제조된다. 따라서, 병렬식으로 다수의 스프링 구조체를 생산하기에 적합한 리소그래픽 제조 프로세스를 사용하는, 본원에서 리소그래픽 스케일 마이크로전자 스프링(또는 접촉부, 또는 스프링 접촉부) 구조체라 칭하는 신규한 형태의 접촉 구조체가 개발되어, 각각의 접촉부와 관련된 비용을 매우 저감시키고 있다. 예시적인 리소그래픽 스케일 스프링 접촉부 및 그 제조 방법은, 그 전체 내용을 본원에서 참조하고 있는 공동 명의의 계류 중인 출원들인, 1998년 2월 26일자로 페더슨 및 칸드로스에 의해 출원된 발명의 명칭이 "리소그래피 기술로 형성된 마이크로전자 접촉 구조체"인 미국 특허 출원 제09/032,473호, 및 1998년 2월 4일자로 페더슨 및 칸드로스에 의해 출원된 발명의 명칭이 "마이크로전자 접촉 구조체"인 미국 특허 출원 제60/073,679호에 개시되어 있다.
일반적으로, 리소그래픽 프로세스는 스프링 접촉부의 디자인에 상당한 융통성을 허용하여, 종래의 디자인에 비해 다수의 개량을 허용한다. 예컨대, 일반적으로 종래의 리소그래피 기술에 의해 형성된 구조체는 통상적으로 실질적으로 편평한 직사각형 단면을 갖지만, 많은 스프링 접촉 분야에 있어서 기복 형성된 비-직사각형 단면이 바람직하다. 소정 두께의 탄성 재료에 있어서, 리소그래픽형 스프링 접촉부는 적절하게 기복 형성된 비-직사각형 단면을 스프링 접촉부에 제공함으로써 더욱 높은 강성과 강도로 제조될 수 있다. 기타 여러가지 더욱 복잡한 형상을 사용함으로써 다른 성능적인 이점이 실현될 수도 있다. 그러나, 이러한 적절하게 기복 형성된 비-직사각형 단면, 및 더욱 복잡한 형상의 기타 형태를 갖는 리소그래픽형 스프링 접촉부를 제조하는데 종래의 제조 방법은 적합하지 않다. 부가적으로, 예컨대 전술한 미국 특허 출원 제09/032,473호 및 제60/073,679호에 개시된 바와 같은 종래의 방법은 일련의 리소그래픽 단계를 이용하여, 다수의 리소그래픽층을 갖는 z-성분 연장부(즉, 기판 표면으로부터 이격된 스프링 팁의 연장부)를 형성함으로써 스프링 구조체를 제조한다. 그러나, 다수의 층을 사용함으로써 바람직하지 않은 비용 및 복잡성이 제조 프로세스에 부가된다. 또한, 적층 구조체는 적층 프로세스로부터 야기되는 불연속성(즉, 단차형 구조)에 의해, 바람직하지 않은 응력 집중 및 응력 부식 균열을 겪게 된다.
따라서, 향상된 강도, 강성, 응력 집중 균열에 대한 저항성, 및 탄성 범위와 같은 향상된 특성을 스프링에 제공하면서, 프로세스의 적층 단계 및 관련 비용을 배제함으로써 마이크로전자 스프링 구조체를 더욱 신속하고 용이하게 제조하는 방법에 대한 요구가 존재한다. 부가적으로, 기복이 형성된 표면 및 더욱 복잡한 형상을 가지며 리소그래피 기술로 형성된 마이크로전자 스프링 구조체 제조 방법에 대한 요구가 존재한다.
본 발명은 다수의 단차가 형성된 리소그래픽층의 사용을 필요로 하지 않는 적절한 z-연장부를 성취하면서 전술한 요구에 부합하는 방법 및 마이크로전자 스프링 구조체 형성 방법을 제공한다.
본 발명은 몰딩된 마이크로전자 스프링 구조체 제조 방법 및 몰딩된 전구 물질 형틀(pre-cursor form)을 사용하여 이러한 구조체를 제조 및 사용하는 방법을 제공한다. 일 실시예에서, 탄성 접촉 구조체 제조 방법이 제공된다. 먼저, 희생 재료의 층이 기판 상에 형성된다. 다음, 몰드 또는 스탬프를 사용하여 희생 재료를 바람직하게 몰딩함으로써 기복 형성 표면이 희생 재료에 생성된다. 기복 형성 표면은 하나 이상의 스프링 형틀용, 바람직하게는 스프링 형틀의 어레이용 몰드를 제공한다. 필요하다면, 희생층은 이후 경화된다. 탄성 재료의 층은 희생 재료의 기복 형성 표면 상에 적층되고, 하나 이상의 스프링 형틀, 바람직하게는 스프링 형틀의 어레이를 형성하도록 패터닝된다. 다음, 희생 재료는 스프링 형틀의 하부로부터 적어도 부분적으로 제거되어 하나 이상의 자립형 스프링 구조체가 드러난다. 개별의 도전성 팁이 각각의 최종 스프링 구조체에 선택적으로 부착되고, 각각의 구조체는, 원하는 바에 따라 재료의 부가의 층 또는 층들로 선택적으로 덮여지거나 도금된다.
다른 실시예에서, 유체 메니스커스의 특성을 사용하여 탄성 접촉 구조체를 제조하는 방법이 개시된다. 먼저, 재료의 층이 기판 상부에 형성된다. 다음, 리세스가 재료에 생성되고, 유체가 리세스 내에 제공되어 메니스커스를 형성한다. 유체는 메니스커스의 기복 형성 형상을 안정화하도록 경화된다. 다음, 안정화된 메니스커스는 희생 재료의 몰딩된 표면과 동일한 방식으로 본 방법에 사용된다.
본 발명에 따른 방법은 대량의 마이크로전자 스프링 구조체를 병렬식으로 제조하는데 현재 이용 가능한 리소그래픽 제조 설비 및 프로세스와 함께 사용하는데 용이하게 적용될 수 있다. 본 방법은 특히 낮은 형상비의 직사각형 단면을 가지며 직선형 또는 곡선형 경사를 따르는 z-성분 연장부를 갖는, 리소그래피 기술로 형성된 마이크로전자 스프링 접촉 구조체를 제조하는 것이 가능하다. 본 방법은 또한 예컨대 평면도에서 테이퍼진 삼각형 형상을 스프링에 제공함으로써 스프링을 성형하기 위한 방법을 제공한다. 특히 본 방법은 본질적으로 단일 프로세스 단계에서 형성된 몰딩된 기판 상부에 스프링 구조체를 형성하여, 소정 형상을 갖는 스프링을 형성하는데 필요한 처리 단계의 수를 감소시키는 것이 가능하다. 본 방법은 다수의 성능 향상을 갖는 스프링을 형성하기 위한 기복 형성 몰딩 기판을 부가로 제공한다. 예컨대, 본 방법은 U형 단면, V형 단면, 및/또는 스프링의 길이를 따라 연장되는 리브(rib)를 갖는 구조체를 용이하게 형성하는데 사용될 수도 있다.
마이크로전자 스프링 구조체 형성 방법의 더욱 완전한 이해뿐만 아니라 부가의 장점 및 목적의 실현은 하기의 바람직한 실시예의 상세한 설명을 고찰함으로써 당 기술 분야의 숙련자들에게 제공될 것이다. 먼저 간단히 설명되는 첨부 도면을 참조한다.
본 발명은 종래의 형성 방법의 한계를 극복하는 마이크로전자 스프링 구조체 형성 방법에 대한 요구를 만족시킨다.
이하의 상세한 설명에서는, 하나 이상의 도면에 도시된 유사 부재들을 설명하는데 유사한 도면 부호가 사용된다.
이하의 용어들을 포함하는 다양한 용어 및 약어가 상세한 설명 전체에 걸쳐 사용된다:
"마이크로전자(microelectronic)"는 집적 회로와 같은 소형 치수의 부품을 취급하는 전자 회로의 브랜치(branch)에 관계되는 것을 의미한다. "마이크로전자 스프링"은 전기 접촉부로서 사용되는 스프링에 한정되는 것은 아니고, 전자 기계적 디바이스 및 순수 기계적 스프링으로서 사용되는 스프링을 또한 포함한다.
"희생층", "희생 재료의 층", 및 "희생 재료층"은 마이크로전자 스프링 부품과 같은 소정 부품 또는 구조체의 형성 중에 기판 상에 증착되고, 이후 기판으로부터 제거되는 포토레지스트 또는 유사 재료의 층을 의미한다.
"희생 기판"은 마이크로전자 스프링 부품과 같은 소정 부품 또는 구조체의 형성을 위해 사용되고, 이후에 부품 또는 구조체로부터 제거되는 기판을 의미한다.
"기판"은 소정 구조체 또는 부품을 지지하기 위한 지지면을 갖는 재료를 의 미한다. 그 상부에 마이크로전자 스프링 접촉부가 본 발명에 따라 형성될 수 있는 적합한 기판은, 반도체 웨이퍼 및 다이스(집적 회로를 갖거나 갖지 않는)와 같은 반도체 재료, 금속, 세라믹 및 플라스틱을 포함하지만, 이에 한정되는 것은 아니며, 상기 재료 모두는 다양한 기하학적 형상으로 다양한 적용에 사용될 수도 있다.
상기의 용어 정의는 본 발명의 범위를 한정하기 위한 것은 아니며, 오히려 당 기술 분야의 숙련자들에 의해 용이하게 이해되는 용어를 명백하게 하고 본 발명의 설명에 도움이 될 수 있는 용어를 정리하기 위한 것이다. 정의된 용어들은 또한 당 기술 분야의 숙련자들에게 다른 의미를 가질 수도 있다는 것을 이해해야 한다. 상기 및 다른 용어들은 이하의 상세한 설명에 사용된다.
본 발명은 반도체 전자 기기의 제조업자들에 의해 용이하게 채택 가능한 리소그래픽 기술을 사용하여 기판 상에 마이크로전자 스프링을 형성하기 위한 방법을 제공한다. 마이크로전자 스프링 구조체는 전술한 '707 특허에 개시된 바와 같이 구성되는 것이 바람직하지만, 본원에 설명된 방법을 사용하여 다양한 다른 형태가 형성될 수도 있다. 다양한 예시적인 방법이 본원에 개시되며, 바람직한 방법의 선택은, 상황에 따라 변화될 수 있는 이용 가능한 제조 설비의 형태, 기판의 특성, 스프링의 소정 특성 등과 같은 요인에 좌우될 수 있다는 것이 명백할 것이다. 몇몇 상황에서는, 두 개 이상의 방법이 동등하게 바람직할 수도 있다. 부가적으로, 예시적인 방법의 선택적인 단계들은 다양한 방식으로 조합될 수도 있으며, 선택적인 단계들은 상기 및 유사한 가변성 요인에 따라 생략될 수도 있다.
도1은 본 발명에 따른 일반적으로 적용 가능한 방법의 예시적인 단계들을 도 시하고, 도2a 내지 도2h는 도1에 도시한 방법의 단계들 중의 기판(32) 및 상부에 적층된 재료를 도시한다. 단계 102에서, 반도체 디바이스, 칩, 다이 또는 웨이퍼의 상부면과 같은 기판(32)의 표면 상에 희생 재료의 층(30)이 증착된다. 기판(32)은 통상적으로, 그 중 하나가 도2a에 접촉 패드(46)로서 도시되어 있는 다수의 전기 단자를 갖는 집적 회로용 반도체 기판이다. 접촉 패드(46)와 같은 접촉 패드들은 통상적으로 집적 회로 내의 내부 회로에 트레이스(44)와 같은 도전성 트레이스들에 의해 결합된다. 그러나, 본 발명은 특정 형태 또는 구조의 기판과 함께 사용하기 위해 한정되는 것은 아니다. 본 발명의 몇몇 실시예서, 접촉 패드(46)는, 접촉 패드 상부에 배치되어 있는 중간 도전층(도시 생략)에 전기적 및 기계적으로 결합된다. 존재하는 경우, 중간층은 통상적으로 마이크로전자 스프링 구조체를 형성하기 위한 프로세스의 전기 도금 단계 중에 사용되는 단락층의 제조 부산물이다. 본 방법(100)은 정합 기판과 접촉 패드(46) 사이의 전기 신호 및/또는 전력의 전도를 위한 스프링 구조체를 형성하는데 사용될 수도 있다.
반도체 분야에서 공지된 바와 같이, 기판(32)은 통상적으로 도전층과 반도체층이 개재된 절연층 및 기판(32)의 상부면 상에 선택적으로 제공된 패시베이션층(도시 생략)과 같은 다수의 층으로 구성된다. 패시베이션층은 이 분야에 공지된 바와 같은 절연층, 폴리실리콘층, 또는 다른 층일 수 있고, 일반적으로 반도체 디바이스 상에 제공된다. 패시베이션층이 제공되는 경우, 접촉 패드(46)는 패시베이션층의 개구를 통해 노출되는 것이 바람직하다. 후속 층들을 증착하기 전에, 패시베이션층(하나가 존재하는 경우)은 산소 플라즈마로의 노출에 의해서와 같이 먼저 선택적으로 러프닝(roughening)되어 첫 번째 후속층의 접착을 강화할 수도 있다. 러프닝 기술 및 패시베이션층 상의 증착에 적합한 재료의 선택은 당 기술 분야에 공지되어 있다.
도1 및 도2a를 참조하면, 기복 형성 스프링을 제조하기 위한 방법의 준비 단계 102에서, 집적 회로로의 접속을 위한 접촉 패드(46)를 선택적으로 구비하는 기판(32)이 몰딩 가능한 희생층(30)으로 코팅된다. 희생층(30)은, 소정 두께로 기판 상에 코팅될 수 있고 몰드 또는 스탬프로 가압될 때 변형되고 상부에 증착될 탄성 재료를 수용하며 상부에 형성된 스프링 구조체의 손상 없이 즉시 제거 가능한 PMMA(폴리 메틸 메타크릴레이트)와 같은 임의의 수의 재료일 수 있다. 층(30)을 위한 부가의 후보 재료는 아크릴 폴리머, 폴리카보네이트, 폴리우레탄, ABS 플라스틱, 페놀-포름알데히드 노보락 수지와 같은 다양한 포토레지스트 수지, 에폭시 및 왁스를 포함한다. 희생층(30)은 기판(32)의 상부의 완성된 스프링 구조체의 접촉 팁의 소정 높이보다 약간 큰 균일한 두께를 갖는 것이 바람직하다. 예컨대, 소정 높이가 50 마이크로미터(약 2mil)이면, 층(30)은 55 마이크로미터(2.2mil)의 두께를 가질 수도 있다. 예컨대 스핀 코팅과 같은, 당 기술 분야에 공지된 다양한 방법이 기판(32) 상에 층(30)을 증착하는데 사용될 수도 있다.
본 발명의 일 실시예에서, 층(30)은 몰딩 공구(34)로 압인될 때 깨끗하게 갈라지거나 절단될 수 있는 경질 또는 취성 재료가 상부면에 피복되며 기판(32)과 접촉하는 예컨대 연성 재료와 같은 다중층을 포함한다. 이러한 형태의 이중층은 스핀 코팅 또는 주조에 의한, 건식막 폴리머의 연속적인 적층에 의한, 또는 다중층으 로 구성된 건식막의 적층에 의한 습식 재료의 연속적인 첨가 및 경화에 의해 형성될 수 있다. 전술한 취성층은 또한 도1에 도시한 단계 106과 같은, 도전 표면을 형성하는데 필요한 금속층 증착 단계를 배제하면서 갈라질 수 있는 금속층일 수 있다. 또 다른 실시예에서, 층(30)은 하나 이상의 포토 패터닝 가능한 재료의 층과 하나 이상의 포토 패터닝 불가능한 몰딩 가능 재료의 층을 포함한다. 이는 예컨대 몇몇 구역을 포토 패터닝한 후 포토 패터닝 단계 후에 몰딩 단계를 이어지게 하거나 몰딩 단계 후에 포토 패터닝 단계를 이어지게 하는 기능을 제공할 수 있다.
또한, 상이한 몰딩 구역(36, 38, 42)을 구비하는 몰딩 표면을 갖는 스탬핑 공구(34)가 몰딩 희생층(30)을 위해 준비된다. 다양한 방법이 공구(34)를 준비하는데 사용될 수도 있다. 예컨대, 스탬핑 공구(34)는, 미국 플로리다주 포트 로더데일 소재의 람다 피직 인크.(Lambda Physik, Inc.) 또는 독일 하이델베르크 소재의 하이델베르크 인스트루멘츠 미크로테크닉 게엠베하(Heidelberg Instruments Mikrotechnik GmbH)로부터 입수할 수 있는 바와 같은 엑시머 레이저 또는 펄스식 NdYag 레이저를 사용하는 컴퓨터 제어식 자외선(UV) 레이저 증착 프로세스를 사용하여 비교적 경질 재료로 형성될 수도 있다. 대안으로서, 또한 레이저 에칭이라 칭하는, 미국 매사추세츠주 벌링턴 소재의 리바이즈 인크.(Revise, Inc.)로부터 입수할 수 있는 레이저 미세화학 프로세스(레이저 에칭이라고도 칭함)가 스탬핑 공구를 형성하는데 사용될 수도 있다. 또 다른 대안은 미국 캘리포니아주 샌디에이고 소재의 캐년 매트리얼즈 인크.(Canyon Materials, Inc.)로부터 입수할 수 있는 바와 같은 그레이-스케일(gray-scale) 포토리소그래피 마스크를 사용하여, 포토 패터 닝 가능한 글래스 또는 포토레지스트의 층(스탬핑 공구용 몰드로서 사용될 수 있는)에 표면 윤곽을 갖는 패턴을 형성하는 것이다. 후자의 방법, 즉 그레이-스케일 마스크를 사용하여 포토레지스트의 층을 패터닝하는 방법은 또한 희생층(30)을 직접 형성하는데 사용될 수도 있지만, 스탬핑 공구를 사용하는 것보다 일반적으로 느리기 때문에 덜 바람직하다. 스탬핑 공구를 형성하기 위한 상기 방법들 모두는 마이크로미터 이하 해상도(submicron resolution)를 갖는 형상부를 형성할 수 있으며, 따라서 몰딩된 형상부를 갖는 스프링 구조체를 약 0.1 마이크로미터 치수로 형성하기 위해 사용될 수도 있다. 예컨대, 약 0.1 마이크로미터 정도의 외팔보 부분을 갖는 스프링 구조체가 방법(100)을 사용하여 제조될 수도 있다. 최대 돌출 성형 구역, 또는 공구(34)의 치형부(36)는, 접촉 구조체의 기부가 형성될 수 있는 접촉 패드(46)의 영역에서 희생층(30)을 변형시키기 위해 사용된다. 기복 형성된 몰딩 구역(38)은 형성될 접촉 구조체의 비임(beam) 구역에서 층(30)을 변형시키기 위해 사용된다. 최대 오목 몰딩 영역(42)은 과잉 재료, 즉 치형부(36)에 의해 가압 제외되는 "플래시(flash)"를 수용하기 위해 사용된다. 몰딩 구역(42)은 또한 기판(32) 상의 인접 스프링 구조체들 사이에 간격을 형성한다. 희생층(30) 및 스탬핑 공구(34)용 재료의 선택에 따라, 몰드 해제 재료의 층(도시 생략)이 공구(34)의 몰딩 표면 상에 선택적으로 제공된다. 본원에 설명된 방법으로부터 벗어나지 않고 추가의 층들 및 재료들이 기판(32) 상에 제공될 수도 있다는 것을 인식해야 한다. 예컨대, 금속 단락층(도시 생략)이 층(30)과 기판(32) 사이에 선택적으로 제공되어 가공 작업 중에 기판에 매설된 임의의 집적 회로를 보호한다. 성형 및 경화 단계 104의 초기 상태에, 스탬핑 공구(34)는, 치형부(36)를 기판(32)의 표면에 인접시키고 도2b에 도시한 바와 같이 모든 기복 형성 몰딩 구역(48)에서 층(30)을 완전히 몰딩하는데 충분한 압력으로 기판(32)에 대해 적용된다. 기판(32)의 손상을 회피하기 위해, 특히 기판(32)의 표면이 통상적으로 완전히 평면형이 아니기 때문에, 치형부(36)는 기판(32)과 접촉하지 않는 것이 바람직하다. 공구 압력은 약 7MPa(약 1000psi) 미만과 같이 비교적 낮은 것이 바람직하며, 더욱 바람직하게는 약 0.7Mpa(약 100psi) 미만이다. 바람직한 실시예에서, 치형부(36)가 층(30) 내로 소정 깊이로 침지될 때, 플래시는 최대 오목 구역(42)을 실질적으로 충전하여 스탬핑 공구(34)가 층(30)으로부터 제거된 후 스프링 구조체들 사이로의 마스킹 재료의 층의 추후 증착을 허용하도록 충분히 균일한 표면을 형성한다. 스탬핑 공구(34)는 층(30)의 변형을 보조하도록 가열되고, 그 후 냉각되어 층(30)을 적소에서 경화시킬 수도 있다. 대안적인 실시예에서, 층(30)의 재료는 열이 인가되지 않은 압력 하에서 유동하도록 충분히 변형 가능하고 공구(30)가 제거된 후에 그 형상을 유지하도록 충분히 점성이 있는 재료로 선택된다. 또 다른 대안적인 실시예에서, 열, UV광, 또는 화학 촉매가 스탬핑 공구(34)의 적용하에 희생층(30)을 경화시키는데 사용되며, 그 후 공구(34)는 제거된다. 또 다른 실시예에서, 초음파 에너지가 공구(34)에 의해 인가되어 몰딩을 위해 층(30)을 연화시킨다. 어떠한 몰딩 기술이 사용되더라도, 더욱 신속한 제조 처리량을 허용하도록 사이클 시간은 비교적 짧은 것이 바람직하다.
도2c는 성형 및 경화 단계 104의 추후 상태에서, 스탬핑 공구(34)의 제거 후 의 희생층(30)의 형상을 도시한다. 얇은 층의 잔류물(51)이 각각의 접촉 패드(46)의 영역의 상부에 도시되어 있지만, 몇몇 대안적인 실시예에서는, 접촉 패드(46)는 스탬핑 공구의 제거 후에 본질적으로 잔류물이 없다. 상부에 형성될 기복 형성 비임을 위한 소정의 기복의 네가티브 압인부를 각각 지지하기 위한 네가티브 몰드 표면(negative mold surface)(48)이 또한 제공된다. 잔류물이 존재하는 경우, 접촉 구조체의 기부가 형성되는 영역(50)에서 기판(32)을 노출시키도록 잔류물(51)을 제거할 필요가 있다. 잔류물(51)을 제거하기 위해, 몰딩된 층(30)을 갖는 전체 기판은 산소 플라즈마 또는 당 기술 분야에 공지된 바와 같은 다른 방법에 의해 습식 에칭제의 욕조(bath) 내로의 침전에 의해 등방성 에칭될 수도 있다. 등방성 에칭은, 잔류물(51)이 기판(32) 상의 모든 영역(50)에서 비교적 균일한 두께를 갖는 비교적 편평한 기판에 대해 적합하다. 바람직하게는, 등방성 에칭은 형성될 스프링 구조체의 소정 높이와 동일하도록 층(30)의 두께를 동시에 감소시키는 동안 잔류물(51)을 제거하기 위해 수행된다. 대안으로서, 반응성 이온 에칭과 같은, 기판(32)에 수직인 방향으로 더욱 급속하게 에칭하는 이방성 에칭법이 사용될 수도 있다. 이방성 에칭은, 기판이 비교적 불균일하여 잔류물(51)의 두께의 불균일성을 초래하는 경우, 또는 측방향 치수가 정밀한 공차로 유지되어야 하는 경우에 사용되는 것이 바람직하다.
성형 및 경화 단계 104 중의 후반기에서의 에칭 후의 몰딩된 희생층(30)의 외관은 도2d에 도시한다. 접촉 패드(46)는 형성될 스프링 구조체의 기부의 접착성을 제공하는데 충분한 기판(50)의 주위 영역을 따라 노출되는 것이 바람직하다. 통상의 반도체 적용에 있어서, 약 10,000 내지 약 40,000 평방 마이크로미터 사이, 가장 바람직하게는 약 30,000 평방 마이크로미터 초과의 기판(32)의 노출 영역이 제공된다. 에칭 후에, 몰드 표면(48)은 소정의 기복 형성 형상을 취하는 것이 바람직하고, 기판(32)으로부터 말단측의 모든 몰드 표면(48)의 단부는 실질적으로 동일 평면 내에 있는 것이 바람직하다.
단계 106에서, 시드층이 희생층(30)의 표면 상부에 스퍼터링되어 기부 영역(50)을 노출시킨다. 시드층은 통상적으로 약 4500Å(약 0.45 마이크로미터) 두께와 같은, 스퍼터링된 금속의 균일한 두께의 비교적 얇은 층이고, 탄성 스프링 재료를 전기 도금하기 위해 사용된다. 적합한 시드층(52)용 금속은 구리, 금, 또는 팔라듐, 또는 가능하게는 티타늄-텅스텐(Ti-W)을 포함한다. 덜 바람직하게는, 예컨대 플라즈마 처리와 같은, 층(30) 및 기부 영역(50)의 표면 개질(surface modification)이 상기 층 및 기부 영역에 도전성을 부여하기 위해 사용되어, 재료의 표면층에 시드층을 생성할 수도 있다.
대안적인 실시예에서, 도전성 폴리머, 도전성 복합 재료, 또는 낮은 융점을 갖는 금속 합금과 같은 전기 도전성 몰드 재료가 몰드층(30)을 형성하는데 사용되어, 도금을 위한 준비시에 시드층을 증착할 필요성을 배제한다. 이러한 실시예에서, 탄성 스프링 재료는 도전성 몰드 재료 상에 직접 도금될 수 있다. 게다가, 기판은 당 기술 분야에 공지된 바와 같이, 도전성 몰드 재료의 층이 기판 상에 적용되기 전에 보호성 단락층으로 선택적으로 피복된다. 단락층이 제공되는 경우, 단락층은 기판 내의 임의의 집적 회로 소자를 보호하고 도금 전류를 운반한다.
단계 108에서, 포토레지스트 층(54)과 같은 마스킹 재료의 패터닝된 층이 증착되어, 탄성 재료가 증착되지 않는 시드층의 영역을 피복한다. 포토레지스트 층(54)은 습식 또는 건식 포지티브 또는 네가티브 레지스트 또는 습식 포지티브 또는 네가티브 전기 영동 레지스트 시스템을 포함하는 다양한 상업적으로 입수 가능한 레지스트 재료로부터 선택될 수도 있다. 포토레지스트 층은, 예컨대 스프링 구조체가 형성될 부분을 제외하고 마스크를 통해 UV광에 노출시키고 따라서 노출 영역에서 포토레지스트 층을 경화시킴으로써 임의의 적절한 방법을 사용하여 패터닝될 수도 있다(네가티브 작용 레지스트의 경우). 도2e는 시드층(52) 및 포토레지스트 층(54)의 적용 후의 기판(32)을 도시한다. 도2e 내지 도2h에서, 시드층(52)의 상대 두께는 과장되게 도시되어 있다. 다음, 포토레지스트 층(54)의 미경화 부분은 당 기술 분야에 공지된 바와 같이 적합한 용제에 의해 용해 제거된다.
마스킹 재료(54)는 후속의 증착 방법의 분위기에서 안정성인 것이 바람직하다. 예컨대, 통상적인 포지티브 포토레지스트 마스킹 재료는 스퍼터링 작업 중에 존재하는 고진공 상태 하에서 탈기(outgas) 가능한 잔류 용제 또는 모노머를 포함한다. 통상적으로는 잔류 용제 또는 다른 저분자량 성분을 또한 포함할 수도 있는 유기 재료인 희생 재료의 층 상부에 스퍼터링할 때 유사한 문제점에 직면할 수도 있다. 후속 증착 단계를 위한 준비시에, 마스킹 또는 희생 재료는 예컨대, 경우에 따라서 잔류 용제 또는 가교 결합 잔류 모노머를 방출하거나 재료를 안정화시키도록 베이킹(baking)에 의해 또는 노광에 의해 전처리되는 것이 바람직하다. 전처리의 단점은, 이에 의해 마스킹 또는 희생 재료가 프로세스의 후반기에 제거되는 것 이 더욱 어렵게 될 수도 있다는 것이다. 적합한 희생 재료 및 증착 프로세스는 당 기술 분야의 숙련자에 의해 선택될 수 있다.
레지스트 층(54)의 미경화 부분이 용해 제거된 후에, 시드층(52)의 노출 영역(56)이 도2f에 도시된 바와 같이 드러난다. 노출 영역(56)은 평면도에서, 소정의 마이크로전자 스프링 구조체의 투영 형상을 갖는다. 예컨대, 삼각형 비임이 요구되는 경우, 노출 영역은 평면도에서 일반적으로 삼각형 형상을 갖는다. 단계 110에서, 당 기술 분야에 공지된 바와 같은 전기 도금과 같은 다양한 방법을 사용하여, 하나 이상의 탄성 재료의 층(58)이 노출 영역(56)의 시드층 상에 이후 증착된다. 시드층이 레지스트 층(54)에 의해 피복되는 경우, 전기 도금은 수행되지 않는다. 대안으로서, 탄성 재료의 층은 마스크(섀도우 마스크 등)를 통해 영역(56)에 선택적으로 적용되는 CVD 또는 PVD와 같은 프로세스를 사용하여 형성될 수도 있다. 임의의 다양한 증착법을 사용하여, 일체 형성된 기부와 비임을 포함하는 스프링 구조체(60)가 도2g에 도시한 바와 같이 노출 영역(56) 상에 형성된다. 단계 112에서, 희생 재료의 층(30) 및 마스킹 재료의 층(54)은, 당 기술 분야에 공지된 바와 같이 기판(32) 또는 탄성 재료(58)를 공격하지 않는 아세톤과 같은 적합한 용제를 사용하여 제거된다. 도2h에 도시한 바와 같은 자립형 스프링 구조체(60)가 생성된다.
적합한 탄성 재료용 재료는, 이에 한정되는 것은 아니지만, 니켈 및 그 합금과, 구리, 코발트, 철 및 이들의 합금과, 우수한 전류 운반 성능 및 양호한 접촉 비저항 특성을 나타내는 금(특히 경질 금) 및 은과, 플라티늄족 원소와, 귀금속과, 준귀금속(semi-noble metal) 및 그 합금, 특히 팔라듐족 원소 및 이들의 합금, 및 텅스텐, 몰리브덴 및 다른 내화 금속 및 이들의 합금을 포함한다. 니켈 및 니켈 합금의 사용이 특히 바람직하다. 땜납형 마무리가 요구되는 경우, 주석, 납, 비스무스, 인듐, 갈륨 및 이들의 합금이 또한 사용될 수 있다. 탄성 재료는 하나 이상의 층으로 추가로 구성될 수도 있다. 예컨대, 탄성 재료는, 니켈 또는 그 합금과 같은 제1 금속층이 탄성 특성을 위해 선택되고, 금과 같은 제2 금속층이 전기 도전 특성을 위해 선택되는 두 개의 금속층으로 구성될 수도 있다. 부가적으로, 도전성 및 절연성 재료의 층들이 전송 선로형(transmission-line-like) 구조체를 형성하도록 증착될 수도 있다.
스프링 구조체(60)의 형성 후에, 기판(32)은 전술한 '446 특허에 추가로 개시된 바와 같이, 그 표면 상에 절연성 캡슐화 재료를 갖는 패터닝된 층에 선택적으로 코팅된다. 캡슐화 층(도시 생략)은 접촉 구조체의 기부 영역(50)을 피복하여, 기판의 표면으로의 탄성 접촉 구조체의 부착을 기계적으로 보강하는 것이 바람직하다. 게다가, 스프링 구조체(60)는 개별 팁 구조체를 선택적으로 구비한다. 개별 팁 구조체는 예컨대 그 전체 내용을 본원에서 참조하고 있는 1998년 2월 13일자로 출원된 공동 명의의 계류 중인 미국 특허 출원 제09/023,859호에 추가로 개시된 바와 같이, 희생 기판 상에 형성되고, 그 자유 팁에 인접하여 접합될 구조체(60)로 전달될 수도 있다.
상기 방법(100) 및 그 변형예는 단일의 제조 사이클 중에 기판 상에 다수의 기복 형성 스프링 구조체를 용이하게 형성하는데 사용될 수도 있다는 것이 명백하 다. 예컨대, 방법(100)은 다수의 다이스를 갖는 웨이퍼 상에 수천개의 기복 형성 스프링 구조체를 형성하는데 사용될 수도 있다. 부가적으로, 이와 같이 형성된 수천개의 구조체 각각은 엠보싱 및 리소그래픽 제조 프로세스 중에 규정되는 바와 같은 정밀한 치수, 형상 및 위치를 가질 수 있다. 일반적으로, 치수 에러는 10 마이크로미터 이하 정도로 기대된다. 대단히 다수의 구조체가 동시에 형성될 수 있기 때문에, 각각의 구조체의 형성 비용은 비교적 낮을 수 있다.
게다가, 본 발명에 따른 일체 형성 스프링 구조체를 제조하기 위한 전술한 단계의 순서의 다수의 변형이 당 기술 분야의 숙련자에게는 명백할 것이다. 예컨대, 스프링 접촉 구조체는, 상기 스프링 접촉 구조체가 전기적으로 접속되는 접촉 패드로부터 이격된 기판 상의 영역에서 제조될 수도 있다. 일반적으로, 스프링 접촉 구조체는 기판의 접촉 패드로부터 이격 위치로 연장되는 도전성 라인(도시 생략)에 장착될 수도 있다. 이 방식으로, 복수의 스프링 접촉 구조체는, 그들의 팁이 소정 패턴으로 기판 상의 접촉 패드의 패턴에 한정되지 않는 위치에 배치되도록 기판에 장착될 수 있다. 부가적으로, 본 발명의 일 실시예에서, 소정 스프링 구조체 및 재분포층 모두를 위한 몰드는, 몰딩 가능한 기판 내로 적절하게 성형된 스탬핑 공구를 압인함으로써 동시에 형성된다. 또 다른 실시예에서, 예컨대 인터포저(interposer) 또는 공간 변압기(space transformer) 부품을 형성하는데 유용한 스프링 접촉부용 몰드가 기판의 대향 또는 인접 표면 상에 형성된다. 이러한 몰드는 적절한 공구 사용에 의해 순차적으로 또는 동시에 형성될 수 있다.
다른 예로서, 상기 방법(100)은 상호 접속부을 제조하기 위해 특정하게 사용 되지 않는 기판의 영역에 탄성 재료가 영구적으로 적층될 수 있게 하도록 또한 적용될 수도 있다. 일반적으로, 마스킹되지 않는 기판 상의 임의의 영역은 도금될 수도 있다. 이는 예컨대 스탠드오프(standoff)용 다이의 표면 상에 기계적 요소를 제조하는데 유용할 수도 있다. 예컨대, 기판의 에지는 스프링 구조체(60)용 스탠드오프 또는 정지 구조체를 제공하도록 도금될 수 있다. 대안적으로, 기판의 대향 측면은 차폐 또는 단락층으로 도금될 수 있다. 상기와 같은 변형예는 본원에 개시된 대안적인 방법 각각에 유사하게 이루어질 수 있다.
다양한 적용이 본원에 개시된 방법에 수행될 수도 있지만, 일반적으로 층(30)과 같은 희생 재료의 비교적 두꺼운 층을 사용하는 몰딩 또는 다른 성형 프로세스가, 포토레지스트의 다중층의 형성 요구 없이 스프링 구조체의 적절한 높이를 제공하기 위해 바람직하다. 부가적으로, 변형 가능한(몰딩 가능한) 희생 재료층의 사용은 비교적 복잡한 기복 형성 비임 형상의 복제 및 대량 생산을 용이하게 한다.
따라서, 본 방법의 바람직한 실시예에서, 전체 스프링 구조체(개별 팁과 같은 선택적인 특징부를 제외하고)는 몰드 형틀의 표면 상에 증착된(전기 도금, CVD 또는 PVD 등에 의해) 재료의 층에 형성 가능하다. 따라서, 최종 스프링 구조체는 탄성, 도전성 및/또는 저항성 재료의 단일층 또는 다수의 동연층(coextensive layer)을 포함할 수 있는 일체형 시트로 구성된다. 일체형 시트는 절첩되고 기복 형성될 수 있고, 재료가 증착되는 방향(통상적으로 구조체의 상부로부터 기판을 향한)에서 실질적으로 임의의 중첩부가 없는 것이 바람직하며, 따라서 본원에 개시된 방법에 따라 희생 재료의 몰딩층 상부에 재료의 층 또는 층들을 적층함으로써 더욱 용이하게 형성될 수도 있다. 그러나, 돌출부의 하부로 전기적으로 충전된 재료를 방출하도록 "탈취(robber)"와 관련되는 전기 도금과 같은 몇몇 증착법을 사용하여 상당한 중첩이 성취될 수도 있다.
본 발명에 따른 개방형 몰딩 방법(100)은 광범위한 형상 및 크기의 스프링 구조체용 기복 형성 비임을 형성하도록 적용될 수도 있다는 것이 명백할 것이다. 마이크로전자 스프링 접촉 구조체에 있어서, 전술한 '707 특허에 추가로 개시된 바와 같이, 특정 치수 및 구조적 특성이 바람직하다. 그러나, 상기 방법(100)은 바람직한 범위보다 작거나 큰 구조체 모두를 형성하는 것이 가능하다. 스탬핑 공구를 형성하기 위한 현재 이용 가능한 기술은 약 0.1 마이크로미터의 형상 치수의 하한을 갖는다. 형상 치수의 상한은 명확하게 규정되어 있지 않지만, 특정 형상 치수 이상, 예컨대 시트 금속 성형과 같은 종래의 제조 방법에서의 약 10,000 마이크로미터(약 1cm 또는 400mil) 이상의 깊이로 희생층(30)을 형성하는 것을 요구하는 형상부가 더욱 경제적으로 실행 가능할 수도 있다.
스탬핑 공구에 의해 형성된 예시적인 압인부의 사시도를 도3a에 도시한다. 압인부를 제조하기 위해 사용되는 스탬핑 공구의 예시적인 부분의 유사 도면은 도3b에 도시되어 있다. 그러나, 소정의 평면 형상이 패턴 마스크를 사용하여 형성될 수도 있기 때문에, 압인부는 소정 스프링 구조체의 평면 형상을 형성하거나 이에 대응될 필요는 없다. 압인부는 형성될 스프링 구조체의 z-방향에서만 소정 기복을 형성하면 된다. 본 발명의 대안적인 실시예에서, 압인부의 평면 형상, 예컨대 몰딩 가능한 기판에 형성된 리세스가 스프링 형상을 형성하는데 사용될 수도 있다. 상기 실시예들의 예시적인 실시예들은 본원에서 더욱 상세히 후술한다.
도3b에 도시한 바와 같이, 기판(32) 상의 층(30)에 형성된 몰딩 표면(48)에 대응하는 동일한 기복 형성 표면(38)을 각각 갖는 스탬핑 공구(34)의 표면(35) 상에 복수의 치형부(36)가 배열된다. 치형부(36)는 직사각형 어레이 또는 임의의 원하는 패턴으로 표면(35) 상에 배열될 수 있다. 치형부(36)는 서로 실질적으로 동일하게 형성될 수 있으며, 또는 형성될 소정 스프링 구조체에 따라 동일한 스탬핑 공구(34) 상에 다양한 상이한 형상을 포함할 수도 있다. 예시적인 치형부 형상은 도3c에 도시한 바와 같은, 스프링 구조체의 리브 형성 비임을 형성하기 위한 리브 형성 표면을 갖는 치형부(36)와, 도3d에 도시한 바와 같은, 주름 형성 비임을 형성하기 위한 주름 형성 표면(64)을 갖는 치형부(36), 및 도3e에 도시한 바와 같은, V형 비임을 형성하기 위한 V형 표면(66)을 갖는 치형부(36)를 포함한다. 치형부는 평면도에서 다양한 형상을 갖는 스프링 구조체를 형성하도록 부가적으로 상이하게 성형될 수도 있다. 예컨대, 도3c는 평면도에서 모두 직사각형인 비임 및 기부를 갖는 스프링 구조체를 형성하기 위한 치형부를 도시하고, 도3d는 직사각형 비임 및 반타원형 기부를 형성하기 위한 치형부를 도시하고, 도3e는 삼각형 비임 및 반타원형 기부를 형성하기 위한 치형부를 도시한다. 평면도에서 U형인 비임을 갖는 구조체를 형성하기 위한 예시적인 치형부(36)는 도3f에 도시하고, 평행 아암을 갖는 2분기형 비임을 형성하기 위한 예시적인 치형부(36)는 도3g에 도시한다. 다양한 기 복 형성 스프링 구조체의 장점 및 특징은 전술한 '707 특허에 개시된다. 치형부(36)의 소정 형상은 소정 스프링 구조체 형상의 몰딩 대응부(counterpart)에 의해 형성될 수 있다.
게다가, 스탬핑 공구(34)의 특정 형상은 도3b에 도시되어 있지만, 공구(34)(따라서, 공구에 의해 형성되는 압인부)는 본 발명의 범위를 벗어나지 않고 다양한 형상으로 제공될 수도 있다는 것을 이해해야 한다. 예컨대, 공구(34)는 소수의 단일 엠보싱 치형부를 포함할 수도 있다. 대안적으로, 공구(34)는 소정 패턴으로 배치된 복수의 엠보싱 치형부(36)를 포함할 수도 있다. 이 경우, 엠보싱 치형부는 기판의 전체면 상에 또는 기판 표면의 선택 부분 상에 몰드를 형성하기 위해 배치될 수도 있다. 복수의 엠보싱 치형부(36)를 갖는 공구(34)에서, 치형부 모두는 동일한 치수 및 형상을 가질 수도 있다. 대안적으로, 동일한 공구 상의 치형부는 적용 조건에 따라 다양한 상이한 치수 및 형상을 가질 수도 있다. 엠보싱 치형부(26)는 동일 평면에 배치되거나, 다른 평면에 배치되거나, 실린더와 같은 곡면 상에 배치될 수도 있다. 예컨대, 원통형 스탬핑 공구는 기판 상에서의 롤링에 의해 몰딩 표면을 형성하는데 사용될 수도 있으며, 이는 예컨대 재료의 연속적인 웨브 상에 스프링 구조체를 형성하는데 유용할 수도 있다.
다수의 경우, 실리콘 기판의 상부면은, 스핀 코팅층과 같은 희생 재료의 균일한 층의 상부면으로 전달될 수 있는 상당한 불규칙성(비평면성)을 가질 수 있다. 상기 몰딩 방법에 의해 형성된 스프링 구조체의 팁은 따라서 실질적으로 동일 평면에 위치하지 않을 수 있다. 불규칙성이 기판 상부의 스프링 구조체의 팁 높이의 약 10%보다 크면, 기판 상의 스프링 구조체의 어레이는 다른 평면형 기판과 접촉하기에 부적합할 수 있다. 또한, 정합 기판도 또한 비평면형 표면을 가질 수 있기 때문에, 공차 형성으로부터의 에러를 회피하도록 스프링 구조체의 팁의 비평면성을 감소하는 것이 바람직하다. 따라서, 본 발명은 기판 내의 표면 불규칙성에 대해, 실질적으로 동일 평면에 팁을 갖는 스프링 구조체를 제조하기 위한 방법(400)을 제공한다.
상기 방법(400)의 예시적인 단계들은 도4에 도시되어 있고, 상기 방법의 단계들 중의 기판 및 적층된 재료의 단면도는 도5a 내지 도5g에 제공되어 있다. 초기 단계 402에서, 불규칙한 상부면(33)을 갖는 기판(42)은, 커버 플레이트(68), 스페이서(70), 장착면(74) 및 주입 포트(72)를 포함하는 몰드(71) 내에 장착된다. 커버 플레이트(68)의 내부면(77)은 소정 공차를 위해 평탄화되고 소정 표면 마무리를 위해 연마된다. 기판(32)은, 기판(32)의 상부면(33)이 내부면(77)에 실질적으로 평행하도록 예컨대 웨이퍼 척과 같은 장착면(74)에 장착된다. 몰드(71) 내에 형성될 희생층(30)의 깊이는 스페이서(70)의 두께에 의해 제어된다.
단계 404에서, 몰딩 가능한 재료[희생층(30)을 형성하기 위한]가 포트(72)를 통해 주입되어 몰드(71)의 내부를 충전한다. 몰딩 가능한 재료는, 코팅된 희생층을 형성하기 위한 전술한 재료를 포함하는 임의의 적합한 몰딩 가능한 재료일 수 있다. 단계 406에서, 재료는 소정 경도로 냉각되거나 경화된다. 단계 408에서, 커버 플레이트(68)는 도5c에 도시한 바와 같이 고착된 층(30)을 갖는 기판(32)으로부터 제거된다. 몰딩 프로세스 후에, 층(30)의 상부면(78)은 기판(32)의 불규칙적 인 상부면(33)에 대해 실질적으로 평탄하다. 단계 410에서, 기복 형성된 몰딩 표면은 도5d에 도시한 바와 같이 스탬핑 공구(34)를 사용하여 희생층(30)에 형성된다. 단계 410의 상세는 전술한 방법(100)의 단계 104와 본질적으로 동일하다. 대안으로서, 기복 형성 몰딩 표면(48)을 형성하기 위한 형상부는 커버 플레이트(68)의 내부면(77) 내에 직접 가공될 수 있으며, 단계 410이 생략될 수도 있다. 몰딩 표면(48)을 형성한 후의 몰딩된 희생층의 외관은 도5e에 도시된다. 기부 영역(50) 상부의 잔류물(51)의 상부면은 커버 플레이트(68)의 내부면(77)에 의해 형성된 기준 평면으로부터 균일 깊이(h)에 위치된다. 기준 평면은 기판(32)의 장착 평면(82)으로부터 거리(d1)에 자체적으로 위치되며, 여기서 d1은 h보다 길다.
단계 412에서, 전술한 바와 같이 이방성 에칭(76)을 사용하여 희생층(30)을 바람직하게 에칭함으로써 기판이 기부 영역(50)에서 노출된다. 에칭(76)은 도5e에 점선으로 도시한 바와 같이, 모든 기판 영역이 노출될 때까지 계속된다. 종래의 종료점 검출(end-point detection) 기술이 에칭 프로세스의 종료점을 결정하는데 사용될 수 있다. 에칭 후에, 기부 영역(50)은 불규칙적 상부면(33) 상에 배치되고, 따라서 더 이상 기준 표면으로부터 동일한 깊이에 배치되지 않는다. 그러나, 층(30)의 상부면은 기판(32)의 장착 평면(82)으로부터 거리(d2)에 배치된 실질적으로 동일 평면 내에 여전히 위치되고, 여기서 d2는 d1보다 작다. 다음, 탄성 재료의 층이 희생층 상에 증착되어 패터닝되고, 희생층은 방법(100)과 관련하여 전술한 바와 같이 기판(32)으로부터 제거된다. 최종 스프링 구조체(60)는 기판(32)의 장착 평면(82)으로부터 거리(d2)에 위치된 실질적으로 동일 평면 내에 배치된 팁(80)을 갖는다. 거리(d2)는 일정한 것이 바람직하지만, 기판(32)의 상부의 스프링 구조체(60)의 평균 팁 높이의 약 20%의 한도 내에서, 기판의 임의의 직선 단면을 가로질러 규칙적인 방식으로 변경될 수도 있다[즉, 스프링 구조체 팁의 평면은 기판(32)의 장착 평면에 대해 정확하게 평행할 필요는 없다].
대안적인 방법(600)을 사용하여 유사한 결과를 얻을 수도 있으며, 그 예시적인 단계들은 도6에 도시된다. 단계 602에서, 희생층은 방법(100)의 단계 102와 관련하여 전술한 바와 같이 기판 상에 증착된다. 단계 604에서, 장착면은 단계 104와 관련하여 전술한 바와 같이 희생 재료층에 형성된다. 다음, 단계 606에서, 희생 재료층의 상부면은 화학 기계적 연마와 같은 당 기술 분야에 공지된 프로세스를 사용하여 평탄화된다. 방법(400)과 관련하여 전술한 바와 같이, 따라서 희생 재료의 상부면은 기판(32)의 장착 평면에 대해 실질적으로 평행하거나 약간 경사진 평면 내에 배치되게 된다. 방법(600)의 나머지 단계들은 방법(100)의 단계 106 내지 112와 관련하여 전술한 바와 본질적으로 동일하다.
몇몇 상황에서는, 스탬핑 공구 및 부속 설비를 필요로 하는 방법에 의해 희생층 상에 몰딩 표면을 형성하는 것을 회피하는 것이 유리할 수도 있다. 본 발명은 스탬핑 공구의 필요성이 없이 희생층에 기복 형성된 몰딩 표면을 형성하기 위한 방법(700)을 제공한다. 상기 방법(700)의 예시적인 단계들은 도7에 도시한다. 방법(700)의 단계들 중에 적층된 재료들을 갖는 기판의 관련 도면과, 예시적인 최종 스프링 구조체의 도면은 도8a 내지 도8g에 도시된다. 초기 단계 702에서, 희생 재료의 층(30)이 기판(32) 상에 증착된다. 희생층(30)은 전술한 방법들 중 하나를 사용하여, 균일한 두께의 층으로 증착되는 것이 바람직하다. 단계 704에서, 희생 재료의 층은 도8b에 도시한 바와 같이, 리세스(86)의 적어도 일부에서 기판(32)의 표면으로 연장되는 하나 이상의 리세스(86)를 형성하도록 패터닝된다. 포토 패터닝과 같은 당 기술 분야에 공지된 다양한 방법들이 리세스(86)를 형성하는데 사용될 수도 있다. 도8a에 도시한 바와 같이, 평면도에서, 리세스(86)는, 전술한 형상들 중 임의의 형상 또는 임의의 다른 적합한 형상일 수 있는, 형성될 스프링 구조체의 형상을 갖는다. 예컨대, 본 발명의 일 실시예에서는, 도8a에 도시한 바와 같이 비임 형상은 평면도에서 삼각형이고, 기부 영역은 직사각형이다.
단계 706에서, 리세스(86)의 표면, 및 특히 측벽은 원하는 바에 따라 그들의 습윤 특성을 변경시키도록 처리되는 것이 바람직하다. 습윤 특성은 실레인화 (silanization)와 같은 당 기술 분야에 공지된 다양한 기술에 의해 변경될 수 있다. 부가의 예로서, 산소, 질소/수소 및 다른 기체의 플라즈마에 대한 노출이 표면 습윤 특성을 변경할 수 있다. 또한, 표면 거칠기의 증가는 표면의 습윤성을 일반적으로 증가시킬 수 있다. 리세스(86)의 측벽은, 선택된 습윤 유체에 대한 습윤성을 결정하는 표면 에너지를 변경시키도록 처리된다. 오목형 메니스커스가 요구되는 경우, 측벽의 표면 에너지는, 선택된 습윤 유체가 측벽에 고착되어 리세스(86)에 오목형 메니스커스 형성할 수 있도록 감소된다(필요한 경우). 이와 반대로, 볼록형 메니스커스가 요구되는 경우, 측벽은 습윤 유체를 축출하도록 처리되 어, 유체가 볼록형 메니스커스를 갖는 비드를 형성하도록 한다. 본 발명의 바람직한 실시예에서, 희생 재료, 습윤 유체 및 리세스 형상의 선택은, 원하는 메니스커스 형상을 성취하기 위한 리세스(86)의 표면 처리가 필요하지 않도록 이루어진다. 일반적으로, 리세스(86)의 표면이 용이하게 습윤되어 균일량의 유체를 다수의 리세스에 충전하는데 있어서의 어려움을 회피하는 것이 바람직하다.
단계 708에서, 리세스(86)는 적합한 습윤 유체(84)로 부분적으로 충전된다. 적합한 유체는, 중대한 수축 또는 원하는 메니스커스 형상의 왜곡 없이 고화될 수 있으며 이후에 층(30)과 함께 기판(32)으로부터 용해 제거될 수 있는 리세스(86)를 습윤시키도록 충분히 낮은 점성 및 표면 장력을 갖는 유체이다. 본 발명의 실시예에서, 유체(84)는 포토레지스트(예컨대, SU8-25 또는 SU8-2)와 같은 포토 패터닝 가능한 물질이다. 다수의 방법이 리세스(86) 내에 유체(84)의 규정 체적을 얻기 위해 사용될 수도 있다. 일반적으로, 리세스(86)는 소형이고, 예컨대 약 250 마이크로미터 폭, 250 마이크로미터 깊이 및 1000 마이크로미터 길이이다. 이러한 치수를 갖는 "맨하탄(manhattan)"(직사각형) 캐비티의 체적은 62.5nl이고, 리세스 체적보다 작은 것이 바람직한 액체의 규정 체적을 정확하게 증착하는데 특정 기술이 사용되어야 한다. 일 실시예에서, 약 100nl 미만의 체적인 리세스(86)를 갖는 기판이 유체(84)로 스핀 코팅된다. 스핀 코팅 프로세스는, 그 체적이 유체 점성, 유체(84) 및 리세스(86)의 표면 습윤 특성, 리세스(86)의 형상, 및 회전 속도와 가속도 및 회전축으로부터의 반경방향 거리와 같은 스핀 프로세스 파라미터에 좌우되는 각각의 캐비티에 소량의 유체(84)를 잔류시킨다. 유체(84)는 유체 미스트(mist)를 회전 기판의 표면 상으로 지향시키거나(분무 등에 의해), 침지에 의해 적용될 수도 있다. 유체(84)의 일부는 또한 리세스(86)로부터 스핀 코팅 프로세스에 의해 제거되므로, 유체(84)는 도8c의 단면도에 도시된 바와 같이, 리세스(86)를 부분적으로만 충전한다.
유체(84)와 리세스(86)의 측벽의 상대 표면 에너지는, 도8c 및 도8d에 각각 도시한 바와 같이, 유체(84)가 리세스(86)의 길이 방향으로 제1 기복 형성 형상(88)과 폭방향으로 제2 기복 형성 형상(89)을 갖는 메니스커스를 갖도록 설정된다. 리세스(86)가 도8a에 도시한 삼각형의 꼭지점을 향해서와 같이 더욱 협소해지는 경우, 유체(84)의 표면 장력은 도8c에 도시한 바와 같이 표면(88)을 상승시키는 것이 바람직하다. 리세스(86)의 폭을 가로질러, 표면 장력은 표면(89)을 오목한 U형상으로 견인한다.
단계 710에서, 유체(84)가 리세스(86)를 부분적으로 충전한 후에, 유체는 예컨대 화학 촉매 또는 UV광으로 경화됨으로써, 용제를 배출하기 위해 가열됨으로써, 또는 융점 이하로 냉각됨으로써 고화된다. 고화된 유체(92)는, 그 후에 스프링 구조체용 몰드를 형성하도록 추가로 패터닝될 수도 있다. 예컨대, 도8e에 도시한 바와 같이, 고화된 유체(92)의 일부는, 고화된 유체(92)를 마스크(90)를 통해 이방성 에칭(76)에 노출시킴으로써 기부 영역(50)에서 제거될 수도 있다. 잔류하는 고화된 유체(92)는 도8f에 도시한 바와 같이 기복 형성된 몰딩 표면(48) 및 노출된 기부 영역(50)을 형성하고, 이 때 적합한 탄성 재료가 전술한 방법(100) 또는 다른 적합한 방법에 따라 증착될 수도 있다. 최종 스프링 구조체는 도8g에 도시한 바와 같이 그 폭을 가로질러 U형 기복을 갖는 비임을 구비한다.
상기 제조 방법의 각각은 한정된 기복 형성 형상을 갖는 스프링 구조체를 형성하는데 사용될 수도 있다. 일반적으로, 스프링 구조체의 비임의 기복 형성의 장점 중 하나는, 마이크로전자 스프링 접촉부로서 사용하기 위한 적절한 강성의 비임을 성취하는데 필요한 재료의 두께를 감소시키는데 기복이 사용될 수 있다는 점이다. 따라서, 물리적 기상 증착(PVD) 또는 화학적 기상 증착(CVD)과 같은 대안적인 증착 기술이 몰딩 표면 상부에 탄성 스프링 재료를 증착하는데 사용될 수 있다. 예컨대, PVD 및 CVD는, 기복 형성 스프링을 위한 두께의 적합한 범위인 5 마이크로미터 두께 이상의 층을 증착하기 위한 전기 도금보다 일반적으로 덜 적합하다. 따라서, 본 발명은 도9에 도시한 바와 같이, 대안적인 재료 증착 기술을 사용하여 마이크로전자 스프링 구조체를 형성하기 위한 방법(900)을 제공한다. 상기 방법(900)의 예시적인 단계들 중의 기판 및 상부에 적층된 재료는 도10a 내지 도10d에 도시된다.
기판(32) 상에 희생층(30)을 증착하고, 몰딩 표면을 형성하기 위한 본 방법(900)의 단계 902 및 904는 전술한 바와 같은 방법(100)의 대응 단계 102 및 104와 실질적으로 동일하다. 본원에 또한 설명한 방법(400)과 같은 다른 방법들도 또한 희생 재료에 몰딩 표면을 형성하는데 사용될 수도 있다. 단계 906에서, 희생층(30)의 표면은 CVD 또는 PVD와 같은 프로세스를 사용하여, 적어도 약 1 마이크로미터, 바람직하게는 약 5 마이크로미터의 균일한 두께로 탄성 재료의 층(58)으로 코팅된다. 약 5 마이크로미터 이상의 두께를 성취하기 위해, 방법(100)과 관련하 여 설명한 바와 같이 먼저 시드층을 증착한 후에, 전기 도금에 의해 탄성 재료(58)를 증착하는 것이 바람직하다. 증착 프로세스 이후의 기판의 단면은 도10a에 도시한다. 단계 908에서, 포토레지스트 층(54)과 같은 마스킹 재료의 패터닝된 층이 적용되어 도10b에 도시한 바와 같이 스프링 구조체가 형성될 영역에 탄성 재료를 피복한다. 단계 910에서, 과잉(마스킹되지 않은) 탄성 재료는 전술한 바와 같이 에칭 프로세스를 사용하여 제거되어, 도10c에 도시한 바와 같은 적층 재료를 생성한다. 단계 912에서, 희생층(30) 및 마스킹층(54)은 적합한 용제에서 제거되어, 탄성 재료(58)로 구성되고 기판(32)에 고착되는 스프링 구조체(60)를 잔류시킨다. 다음, 스프링 구조체(60)는, 예컨대 본원 및 본원에서 참조하고 있는 계류 중인 출원들에 또한 설명된 바와 같이, 금으로 도금함으로써 및/또는 개별 팁 구조체(도시 생략)를 고착함으로써 통상적으로 후처리된다.
탄성 재료의 층 및/또는 시드층을 패터닝하는데 요구되는 단계들은 돌출 립을 갖는 몰딩 표면 및 기부 영역의 적어도 일부를 제공함으로써 감소되거나 배제될 수도 있다. 이러한 기술들은 제조 비용을 감소시키기 위해 전술한 방법들에 일반적으로 적용될 수도 있다. 돌출 립은 도11a에 도시한 공구(34) 상에 제공된 재진입 치형부(98)와 같은 적합한 형태의 몰드 치형부를 사용하여 제공될 수도 있다. 재진입 치형부(98)가 희생 재료의 층 내로 가압될 때, 이에 의해 형성된 리세스는 돌출 립(96)을 구비한다. 립(96)을 손상시키지 않고 내부로 완전히 압인된 후에 층(30)으로부터 치형부(98)를 제거하기 위해, 희생 재료의 층(30)을 점탄성 재료로 형성하는 것이 유용하다는 것을 이해해야 한다. 점탄성 재료는 립(96)을 손상시키 지 않고 치형부(98)를 제거하도록 충분히 변형될 수 있지만, 치형부가 제거된 후에 그 형상을 복원할 수 있다. 공구(34)에 고착되지 않는 연성의 탄성 재료로 층(30)이 형성되는 경우에 유사한 효과가 실현될 수도 있다. 일반적으로, 층(30)은 낮은 전단 계수를 갖는 고체 재료, 즉 겔(gel)을 포함해야 한다. 겔은 점성 성분을 가져 점탄성이 될 수 있고, 또는 예컨대 연성의 탄성 재료와 같이 더욱 순수한 탄성일 수도 있다.
재진입 치형부를 사용하는데 대한 대안으로서, 프로그레시브 스탬핑 공구가 돌출 립을 형성하는데 사용될 수도 있다. 도12a는 주 치형부(36)와 부 치형부(37)를 갖는 예시적인 프로그레시브 스탬핑 공구를 도시한다. 주 치형부(36)는 전술한 바와 같이 성형된다. 부 치형부(37)는 치형부(36)에 의해 형성된 리세스의 주연(perimeter)을 부분적으로 또는 완전히 둘러싸는 비교적 얕은 링으로서 성형된다. 주 치형부(36) 및 부 치형부(37)의 대표적인 부분의 단면도는 도12b에 도시한다. 주 치형부 및 부 치형부는, 먼저 주 치형부(36)를 압인하고, 희생 재료(30)로부터 공구(34)를 상승시키고, 부 치형부(37)가 주 치형부에 의해 형성된 리세스의 상부에 위치되도록 스탬핑 공구(34)를 재배치하고, 공구를 재차 압인함으로써 기판(30)에 순차적으로 압인되도록 설계된다. 대안으로서, 주 치형부 및 부 치형부는, 이후에 희생층(30)에 순차적으로 적용되는 개별 스탬핑 공구(도시 생략) 상에 제공될 수도 있다. 프로그레시브 스탬핑은 두 개의 프로그레시브 공구를 사용하는데 한정되는 것은 아니며, 임의의 수의 순차적인 압인 공구가 본 발명의 범위를 벗어나지 않고 사용될 수도 있다는 것을 이해해야 한다.
주 치형부 및 부 치형부의 순차적인 압인에 의해 형성된 최종 압인부는 도12c 내지 도12f에 도시된다. 도12c는 주 치형부(36)에 의해 압인된 후의 예시적인 희생 재료의 층(30)의 단면도를 도시한다. 도12d는 프로그레시브 스탬핑 공구(34)가 소정 거리 이동하고 재료 상에 재압인된 후에, 몰딩 표면(48) 및 기부 영역(50)의 주연 둘레에 돌출 립(96)을 형성하는 동일한 예시적인 재료층(30)을 도시한다. 상기 순서는 공구(34)가 재료층(30)의 표면을 가로질러 전진할 때, 돌출 립 등을 갖는 주 치형부(36)에 의해 형성된 다음의 리세스가 제공되도록 반복될 수도 있다. 돌출 립을 갖는 예시적인 삼각형/직사각형 리세스(86)의 평면도는 도12e에 도시되고, 유사한 직사각형 리세스(86)는 도12f에 도시된다.
도12e 및 도12f에 도시한 바와 같이, 완전히 둘러싸인 돌출 립은 도13에 도시한 방법(1300)에 따라 탄성 재료의 층을 패터팅하는데 사용될 수도 있다. 방법(1300)의 단계들 중의 기판 및 적층된 재료의 단면도는 도14a 내지 도14c에 도시한다. 초기 단계 1302에서, 도전성 재료의 층(53)이 기판(32) 상에 증착되어, 당 기술 분야에 공지된 방법에 따라 단락층으로서 기능한다. 도전층(53)은, 통상적으로 약 300 내지 10,000Å의 두께로 스퍼터링에 의해 증착되는 티타늄- 텅스텐(Ti-W) 합금, 크롬-금(Cr-Au) 이중층, 또는 임의의 다른 적절한 도전성 전구 물질층일 수도 있다. 단락층(53)은, 기판(32)의 표면, 및 기판 상에 존재할 수 있는 임의의 접촉 패드 또는 다른 형상부에 실질적으로 합치되어 이들을 연속적으로 피복한다. 대안으로서[방법(1300)에 대해서는 덜 바람직하지만], 단락층(53)은 다수의 불연속적 구역의 패턴으로 증착될 수 있다. 단락층(53)의 패터닝은 일반적으로 기판(32) 상의 접촉 패드와 형성될 스프링 구조체 사이에 재분포 층을 형성하기 위한 것이다.
단계 1304에서, 희생 재료층(30)은 전술한 방법에 따라 증착된다. 단계 1306에서, 돌출 립(96)을 갖는 몰딩 표면(48)은, 바람직하게는 전술한 바와 같이 재진입 치형부 또는 프로그레시브 스탬핑 공구를 사용하여 희생 재료의 층에 형성된다. 단계 1308에서, 시드층(52, 55)은 스퍼터링[특히 이온화 물리적 기상 증착(I-PVD)]과 같은 프로세스, 또는 유사한 가시선 증착 프로세스를 사용하여 희생층의 표면 상에 증착된다. 돌출 립(96)은 시드층의 증착으로부터 몰딩 표면의 주연을 차폐하여, 도14a에 도시한 바와 같이 리세스(86) 내의 몰딩 표면(48) 및 기부 영역 상부에 적층된 시드층의 제1 부분(52) 및 희생 재료층의 주위 영역 상부에 시드층의 제2 부분(55)을 생성한다는 것이 명백할 것이다. 또한, 돌출 립(96)이 리세스(86)를 완전히 둘러싸는 한, 시드층의 제1 부분(52)은 단락층(53)에 연결되고, 제2 부분(55)은 단락층(53) 및 제1 부분(52)으로부터 격리될 수 있다는 것이 명백할 것이다.
다음, 단계 1310에서, 기판은 제1 부분(52)에 도금 전위를 인가하도록 단락층(53)을 사용하여 탄성 재료로 전기 도금된다. 따라서, 탄성 재료(58)는 시드층의 제1 부분(52) 상에 선택적으로 도금되고 제2 부분(55)을 피복하지 않는다. 다음, 단계 1312에서, 희생 재료층 및 시드층의 제2 부분(55)은 전술한 바와 같이 적합한 용제에 희생 재료를 용해함으로써 제거된다. 그러나, 탄성 재료(58)가 제2 부분(55) 상부에 우연히 도금될지라도, 이 비의도된 도금 재료는, 제1 부분(52) 상 부에 도금된 탄성 재료(58)와 연속되지 않는 한, 소정의 스프링 구조체를 손상하지 않고 이후에 용이하게 제거될 수 있다. 어느 경우든, 개별의 자립형 스프링 구조체가 방법(1300)의 적용에 의해 임의의 개별 패터닝 단계를 필요로하지 않고 생성되고, 그 일례는 도14d에 도시되어 있다.
유사한 프로세스가, 부분적으로 둘러싸인 돌출 립을 사용하여, 도15에 도시한 방법(1500)에 따라 사용될 수도 있다. 본 방법(1500)에는 단락층이 요구되지 않지만, 주위 재료로부터 스프링 구조체의 탄성 재료를 분리하기 위한 부가의 단계가 필요하다. 이 방법의 단계 중의 기판의 평면도는 도16a에 도시되고, 상기 방법의 단계들 중의 기판 및 상부에 적층된 재료의 단면도는 도16b 내지 도16d에 도시된다. 단계 1502에서, 희생 재료의 층이 전술한 방법들 중 하나에 따라 증착된다. 단계 1504에서, 몰딩 표면은, 돌출 립(96)이 리세스(86) 내의 몰딩 표면을 완전히 둘러싸지 않는 것을 제외하고는 전술한 바와 같이 형성된다. 도16a에 도시한 바와 같이, 돌출 립(96)은 리세스(86)를 3개의 면에서 둘러싸도록 형성되고, 스프링 구조체의 팁이 형성될 희생층의 상부에 인접한 측면 상에는 립이 형성되지 않는다. 단계 1506에서, 시드층(52)은 전술한 바와 같이 가시선 방법을 사용하여 희생층(30)의 표면 상부에 증착된다. 리세스(86)는 돌출 립에 의해 완전히 둘러싸이지 않기 때문에, 시드층(52)은 도16a에 도시한 바와 같이 층(30)의 표면 상의 이외의 도처의 증착된 시드층에 전기적으로 접속된다. 따라서, 시드층(52)은 탄성 재료(58)를 전기 도금하기 위해 사용될 수 있고, 단락층이 이러한 용도로 요구되지 않는다(다른 이유로, 단락층이 선택적으로 제공될 수는 있다).
탄성 재료층의 증착 후의 기판의 외관은 도16b에 도시되어 있다. 도16a로부터 또한 명백한 바와 같이, 탄성 재료의 층(58)은, 더욱 일반적인 연장층에 연결되어 있는 층(30)의 표면에 인접한 부분을 제외하고는, 시드층이 증착되어 있지 않은 리세스(86)의 모든 측면 상에 분포될 수 있다. 따라서, 과잉 탄성 재료를 제거할 필요가 있으며, 이는 화학/기계적 연마와 같은 임의의 적합한 정밀 가공법에 의해 단계 1510에서 수행된다. 동시에, 층(30)의 표면은 평탄화되는 것이 바람직하며, 따라서 스프링 구조체의 팁은 전술한 이유로 인해 동일 평면에 존재할 수 있다. 단계 1510 이후의 기판의 단면은 도16c에 도시된다. 다음의 단계는 본원에 설명한 방법들 중 임의의 방법을 사용하여, 도16d에 도시한 바와 같이 자립형 스프링 구조체(60)를 잔류시키도록 희생층(30)의 잔여부를 제거하는 것이다.
몇몇 경우에, 다이 또는 웨이퍼의 영역과 같은 비교적 큰 영역을 덮는 복수의 치형부를 갖는 스탬핑 또는 몰딩 공구를 사용하는 대신에, 단일의 몰드 치형부(또는 비교적 작은 그룹의 치형부)를 모사함으로써 복수의 마이크로전자 스프링 접촉부를 형성하는 것이 유리할 수도 있다. 본 발명은 "개량(one-up)" 방법(1700)을 제공하며, 이러한 경우의 그 예시적인 단계들은 도17에 도시되어 있다. 예컨대, 방법(1700)은 적은 생산 조업량(run), 또는 스프링 구조체의 부정형의 "통상적인" 위치 설정을 포함하는 조업량에 유리할 수 있는데, 이는 다수의 치형부를 갖는 복잡한 스탬핑 공구의 필요성을 방지하기 때문이다. 도18a 내지 도18e는 방법(1700)의 단계들 중의 기판(32) 및 적층된 재료의 단면도를 도시한다. 도18f는 스프링 구조체를 몰딩하기 위해, 또는 다수의 치형부를 갖는 스탬핑 공구로서 사용하기 위 해 방법(1700)을 사용하여 형성될 수 있는 예시적인 몰딩 표면(48)의 사시도를 도시한다. 초기 단계 1702에서, 희생 재료의 층(30)은 기판(32) 상에 증착된다. 본 발명의 일 실시예에서, 층(30)은 UV광 또는 전자 빔으로의 노출에 의해서와 같은 방사선 노출에 의해 경화될 수 있는 재료이다. 도18a는 단계 1702 중에 증착 후의 희생층을 도시한다. 치형부(36)를 갖는 예시적인 단일 치형부 스탬핑 공구(34)가 또한 도시되어 있다. 치형부(36)는 전술한 바와 같은 치형부이지만, 본 발명의 일 실시예에서 치형부(36)는 방사선 투과성 부분(39) 및 불투과성 부분(41)을 부가로 구비한다.
다음, 단계 1704 내지 1708을 포함하는 프로세스 루프가 실행된다. 루프의 제1 사이클에서, 단일의 기복 형성 몰딩 표면이 단계 1704에서 치형부(36)를 사용하여 형성된다. 도18b는 치형부(36)가 기판(30) 내로 완전히 압입된 상태인 단계 1704의 기판(32), 층(30), 및 치형부(36)를 도시한다. 플래시(49)가 치형부(36)의 양 측면에 발생된다. 단계 1706에서, 치형부(36)가 소정 위치에 있는 동안, 치형부(36)의 투과성 부분(39) 하부에 있는 몰딩 표면(48)은 선택적으로 경화되는 것이 바람직하다. 본 발명의 일 실시예에서, UV광이 치형부(36)를 통해 조사되어 부분(31)을 경화시킨다. 불투과성 부분(41)은 기부의 영역에서 희생층(30)이 경화되는 것을 방지하여 기판이 탄성 재료의 층에 더욱 용이하게 노출될 수 있도록 하는 것이 바람직하다. 단계 1704 및 1706은 결정 단계 1708에 나타난 바와 같이 원하는 개수의 몰딩 표면(48)이 형성될 때까지 반복된다. 프로세스 루프의 제2 사이클 중의 기판의 외관은 도18c에 도시되고, 제2 사이클 후의 기판의 외관은 도18d에 도 시된다. 두 개의 경화 부분(31)은 플래시(49)의 경화되지 않은 영역에 의해 둘러싸인 상태로 도시된다. 이러한 경화되지 않은 부분은 적합한 용제에서 용해되어 경화 부분(31)으로 구성된 몰딩 표면(48)만을 잔류시킴으로써 단계 1710에서 용이하게 제거된다. 몰딩 표면은 전술한 바와 같이 스프링 구조체를 형성하기 위해 사용될 수도 있다. 대안으로서, 몰딩 표면(48)은 스탬핑 공구의 치형부로서 사용될 수도 있다. 방법(1700)과 같은 투과성 치형부를 사용하는 스탬핑 방법은, 예컨대 단일 다이, 다중 다이 및 웨이퍼 스케일에서 병렬식으로 복수의 스프링 구조체를 형성하는데 사용될 수도 있는 불투과성 구역에 의해 분리된 복수의 투과성 치형부를 갖는 공구를 사용하는 방법에 즉시 적용 가능하다는 것을 이해할 수 있을 것이다.
유사한 "개량" 방법이 플런지 EDM(plunge EDM)을 사용하여 스프링 접촉부용 몰딩 표면을 형성하는데 사용될 수도 있다. 플런지 EDM법에 따르면, 적합한 플런지 EDM 공구가 유사하게 성형되고, 방법(1700)과 관련하여 전술한 투과성 스탬핑 치형부(36)를 대체한다. 변형 가능한 기판을 엠보싱하는 대신에, 플런지 EDM 공구는 실질적으로 변형 불가능한 전기 도전성 기판에 몰딩 표면을 형성하는데 사용된다. 몰딩 표면용 후보 재료는 도전성 입자 또는 파이버로 충전된 금속 및 폴리머를 포함한다. 이와 같이 형성된 표면은, 도전성 기판 및 소정 대상물의 특성에 따라 스프링 접촉부용 몰드 형틀로서, 또는 다중 치형부 형성 성형 공구로서 사용될 수도 있다.
본 발명의 또 다른 실시예에서, 특정 프로세스 단계들을 배제하기 위해, 스 프터링 또는 증발과 같은 가시선 재료 증착 기술의 특성을 사용하여, 스프링 구조체가 몰딩 기판 상에 형성된다. 가시선 증착 기술을 사용하는 방법(1900)의 예시적인 단계들은 도19에 도시된다. 단계 1902에서, 통상적으로 하나 이상의 노출 접촉 패드를 갖는 기판이 제공된다. 단계 1904에서, 유전층이 당 기술 분야에 공지된 바와 같이 선택적으로 증착되고 패터닝된다. 선택적인 단계 1906에서, 티타늄, 티타늄-텅스텐 또는 크롬의 층과 같은 단락 또는 고착층이 당 기술 분야에 공지된 바와 같이 층 및 접촉 패드 상부에 증착된다. 층의 용도는 후속의 선택적인 도금 단계 1916를 용이하게 하는 것이다. 단계 1916이 생략되는 경우, 단계 1906이 또한 생략되는 것이 바람직하다. 단계 1908에서, 몰딩 가능한 재료의 희생층이 기판 상에 증착되고 스탬핑 공구에 의한 엠보싱에 의해서와 같이 성형되어, 마이크로전자 스프링용 몰드를 제공한다. 본원에 설명된 바와 같은 임의의 적합한 몰딩 가능 재료가 사용될 수도 있다. 단계 1910에서, 접촉 패드를 덮는 임의의 잔류 몰딩 가능 재료는, 적합한 이방성 에칭 프로세스를 사용하는 등에 의해 제거된다. 다음, 금속 재료의 층이, 단계 1912에서 스퍼터링 또는 증발과 같은 가시선 프로세스를 사용하여 몰딩 가능 층의 상부에 증착된다.
수직 또는 비교적 가파른 측벽을 갖는 리세스가, 적합하게 성형된 엠보싱 치형부를 갖는 스탬핑 공구에 의해서와 같이 층에 제공되어 있다. 방법(1900)에서, 용어 "가파른(steep)"은 수직으로부터 약 45°미만, 바람직하게는 수직으로부터 약 30°미만으로 경사진(양의 방향 또는 음의 방향으로) 것을 의미한다. 더욱 바람직하게는, 측벽은 수직으로부터 약 0°내지 5°정도로 경사진다. 리세스의 저부면은 마이크로전자 스프링 구조체의 형상을 형성하기 위한 몰딩 표면을 포함한다. 몰딩 표면은 리세스의 전체 주연부를 바람직하게 둘러싸는 측벽에 의해 몰딩 가능 층의 상부면으로부터 격리되어, 이에 의해 층의 상부면으로부터 몰딩 표면을 분리한다. 가시선 증착의 특성에 의해, 층의 두께는 측벽 상의 두께보다 층의 몰딩 표면 상에서 실질적으로 더 크다. 특히, 측벽이 실질적으로 수직이거나 몰딩 표면 상으로 돌출되면(즉, 상부에 재료의 증착을 위한 면을 제공하지 않도록 측벽이 가시선 증착법의 증착선에 대해 경사지면), 측벽 상에는 재료가 증착되지 않는다. 층의 상부면은 실질적으로 수평이고 평면인 형태로 도시되었지만, 표면의 형상 및 경사도는 한정적인 것은 아니고, 측벽이 제공되어 몰딩 표면으로부터 표면을 격리하도록 경사지는 한, 다양한 상이한 형상을 가질 수도 있다.
단계 1914에서, 측벽 상에 존재하는 경우, 층은 몰딩 표면 및 상부면을 실질적으로 그대로 남겨둔 상태로, 측벽에 고착되는 모든 층을 제거하도록 등방성 에칭된다. 즉, 에칭 단계 1914는 측벽에 적층 금속 재료가 없어지자마자 정지되는 것이 바람직하며, 이 시점에서 몰딩 표면 상의 층은 소정 두께인 것이 바람직할 수 있다. 단계 1914 후에, 몰딩 표면 상의 층은 단락층에 전기적으로 접속되어 유지될 수 있다. 층의 상부면 상에서, 층의 격리 부분은 몰딩 표면 상의 층으로부터 물리적으로 격리되고, 또한 단락층으로부터 전기적으로 절연되는 것이 바람직하다. 따라서, 층은 측벽에 의한 상부면으로부터의 몰딩 표면의 분리 및 측벽으로부터의 금속(또는 탄성) 재료의 제거에 의해 스프링 구조체를 형성하도록 패터닝된다. 증착 단계 1912 후에 측벽 상에 금속층이 존재하지 않는 경우[측벽이 수직이거나 돌 출되는 경우 등], 단계 1914는 불필요하고 생략될 수도 있다는 것을 이해할 수 있을 것이다.
선택적인 단계 1916에서, 탄성 재료의 층은 몰딩 표면 상의 층의 부분 상에 전기 도금된다. 바람직하게는, 그를 통해 도금 전류가 흐르는 단락층에 접속되지 않는 것이 바람직하기 때문에, 격리 부분 상에는 부가의 재료가 도금되지 않는다. 탄성층은 격리 부분에 접촉하지 않는다는 것을 주목하라. 따라서, 격리 부분 및 희생 몰딩 가능 층은, 몰딩 표면 상에 증착된 탄성 재료를 손상시키지 않고, 에칭제에서의 용해에 의해서와 같이 단계 1918에서 용이하게 제거된다. 금속층이 소정 강도 및 강성을 제공하도록 충분히 두꺼운 경우, 도금 단계 1916이 생략될 수도 있다는 것을 또한 이해할 수 있을 것이다. 특히, 스프링 구조체가 기복 형성 또는 리브 형성 외팔보 부분과 같은 보강 형상부를 구비하는 경우, 도금층(강도 및 강성을 제공하는데 사용될 수도 있는)은 거의 필요하지 않을 수 있다. 격리 부분 및 단락층의 노출 부분은 또한 단계 1918에서 제거된다. 따라서, 구조체와 같은 복수의 마이크로전자 스프링 구조체는 임의의 패턴 마스킹 단계의 필요 없이 방법(1900)을 사용하여 병렬식으로 형성될 수도 있다.
다른 구조체들은 마이크로전자 스프링을 형성하기 위해 사용되는 것과 동일한 프로세스를 사용하여 동시에 기판의 표면 상에 형성될 수도 있다. 특히, 재분포 트레이스, 브리지 및 범프가 본 발명에 따른 스프링 구조체를 구비하고 형성될 수도 있다. 도21a 내지 도21d는 스프링 구조체(60)를 갖는 재분포 트레이스(45) 및 브리지(59)를 형성하기 위한 방법의 예시적인 단계들 중의 기판 및 적층된 재료 를 도시한다. 방법(1900)이 도금 단계를 생략하는 적용을 설명하기 위한 목적으로 채택되었지만, 본원에 설명된 임의의 다른 적합한 방법이 스프링 구조체를 갖는 형상부를 병렬식으로 형성하는데 사용될 수도 있다. 도21a는 방법(1900)과 관련하여 전술한 바와 같이, 접촉 패드, 유전층 및 몰딩 가능 층(30)을 갖는 기판을 도시한다. 몰딩 가능 층(30)의 준비 후에, 스탬핑 공구(34)는 몰딩 표면(48), 재분포 트레이스 몰딩용 트레이스 형성부(63) 및 범프(61)를 형성하는데 사용된다.
도21b는 스탬핑 공구(34)가 몰딩 가능 층(30) 내로 완전히 압인된 상태의 기판을 도시한다. 범프(61)는 임의의 적합한 형상일 수 있고, 형성될 스프링 구조체의 팁 높이보다 작은 높이를 갖는다. 본 발명의 일 실시예에서, 범프(61)는 정지 구조체, 즉 그들의 대응 스프링 구조체용의 과잉 압축 방지 가능한 구조체로서 작용하기에 적합한 높이 및 형상을 갖는다. 예컨대, 적합한 형상은 스프링 구조체의 과잉 압축을 방지하기에 충분한 기판보다 높은 높이를 갖는, 아치형, 반원형, 삼각형 또는 직사각형 단면을 갖는 형상을 포함한다. 범프(61)는 트레이스 형성부(63)에 접속되거나 그로부터 격리된 형태로 구성될 수도 있다.
공구(34)가 제거된 후에, 잔류물(51)이 통상적으로 기판(32)에 존재한다. 이러한 잔류물은 스프링 구조체의 재분포 트레이스 및 기부의 영역의 리세스(86)의 저부에서 접촉 패드(46) 및 유전층(43)이 드러나도록 제거된다. 공구(34)의 적합한 디자인에 의해, 리세스(86)는, 본원에서 전술한 바와 같이, 몰딩 가능 층(30)의 상부면(57)으로부터 몰딩 표면(48)과 리세스(86)의 저부를 분리하는 가파른 측벽(87)에 의해 둘러싸인다. 리세스(86)의 저부의 상부 및 몰딩 표면(48)의 상부를 포함하는 기판 상에는, 가시선 증착 기술을 사용하여 탄성 재료의 층이 일반적으로 증착된다. 도21c는 탄성층(58)의 증착 후의 몰딩된 탄성 재료(52)를 도시한다. 본 예에서, 층(58)은 부가의 탄성 재료가 필요하지 않도록 충분히 두껍다.
다음, 몰딩 가능 층(30)이 제거되어, 도21d에 도시한 바와 같은 일체형 재분포 트레이스를 갖는 스프링 구조체(60)가 생성된다. 본 예에서, 스프링 구조체(60)는 보강된 강성을 위한 기복 형성 비임을 갖는다. 브리지(59)는 공구(34)에 의해 형성된 범프(61)에 대응한다. 브리지(59)는, 특히 트레이스(45)가 비교적 긴 경우 트레이스(45)에 응력 릴리프(relief)를 제공하는 기능을 할 수도 있다. 브리지(59)는 또한 스프링 구조체(60)용 정지 구조체로서 기능할 수도 있다. 임의의 접촉 소자로부터 전기적으로 절연되고 따라서 기계적 정지부와 같은 순수 기계적 기능을 수행하는 부가의 브리지(도시 생략)가 추가로 제공될 수도 있다. 따라서, 복수의 스프링 접촉부, 대응 재분포 트레이스 및 정지 구조체를 포함하는 완전한 접촉 시스템이 비교적 소수의 프로세스 단계를 사용하여 제조될 수 있다. 본 방법의 적용을 추가로 설명하기 위해, 도22는 접촉 패드에서의 비교적 미세한 피치(p1)로부터 스프링 요소의 팁에서의 더욱 넓은 피치(p2)로의 피치 확장 기능을 실행하기 위한 일체형 재분포 트레이스를 갖는 다수의 접촉 구조체 중의 예시적인 두 개를 도시한다. 본 발명의 범위로부터 벗어나지 않는 피치 확장 및 다른 재분포 목적을 위한 광범위한 기하학적 형상이 가능하다.
대안적인 실시예에서, 본원에서 참조하고 있는, 엘드릿지와 매튜에 의해 1999년 7월 30일자로 출원된 발명의 명칭이 "상호 접속 조립체 및 방법"인 계류 중 인 미국 출원 제09/364,855호에 또한 설명된 바와 같이, 개별적으로 형성된 정지 구조체가, 상기 출원에 설명된 방법에 따라 접촉력의 적용 하에 마이크로전자 스프링 구조체의 과잉 압축을 방지하도록 제공된다. 기복 형성된 마이크로 전자 스프링 접촉체(60)의 어레이를 가지며 정지 구조체(47)를 구비하는 기판(32)의 사시도가 도23a 내지 도23c에 도시된다. 기판은 도23c에 웨이퍼 레벨에서 도시되어 있다. 다이 상의 스프링 구조체(60)의 어레이를 도시하는 웨이퍼 상의 단일 다이(97)의 도면은 도23b에 도시된다. 단일의 기복 형성 스프링 구조체(60) 및 주위 정지 구조체(47)의 상세한 도면은 도23c에 도시되어 있다. 스프링 구조체는 기판 상에 임의의 소정 패턴으로 배치될 수 있다는 것을 이해할 수 있을 것이다. 특히, 스프링 구조체는, 전술한 계류 중인 미국 출원 제09/364,855에 또한 개시되어 있는 바와 같이, 접촉 패드 또는 비아(via)와 스프링 구조체 사이에 중간 재분포층을 생성함으로써 기초의 접촉 패드와 비아로부터 이격된 기판 상의 위치에 스프링 구조체가 배치될 수도 있다.
도23a 내지 도23c에 도시한 바와 같이, 본원에 설명된 기복 형성 마이크로전자 스프링 구조체(60)는, 프로브 카드 조립체, 인터포저, 및 기판으로의 또는 기판을 통한 전기적 접촉이 요구되는 다른 접속 시스템과 같은 다른 형태의 상호 접속 조립체에 또한 사용될 수도 있다. 특히, 이러한 스프링 구조체는, 웨이퍼 또는 칩 레벨 번인 프로세스 중에 고온의 일시적인 접속의 형성 및 인쇄 회로 기판과 같은 전자 부품과 기판 사이의 후속의 더욱 영구적인 상온의 접속의 형성 모두를 위해 사용될 수도 있다. 스프링 구조체의 저비용 및 융통성은 더욱 고온에서의 테스트 를 허용함으로써 고온 테스트와 관련된 비용을 매우 저감시킬 수 있으며, 따라서 종래의 방법을 사용하여 가능한 것보다 높은 처리량을 성취할 수 있다.
본 발명의 방법은 하기의 예에 의해 추가로 설명된다.
예
0.5 마이크로미터의 표면 산화물층을 갖는 실리콘 웨이퍼가 원형 기판(prototype substrate)으로 선택된다. 크롬층이 기판의 표면 상에 스퍼터링되고, 그 후 금의 층이 스퍼터링되어 단락층이 제공된다. 4.0mil(100 마이크로미터) 두께의 네가티브 건식막 포토레지스트의 층이 진공 라미네이터를 사용하여, 스퍼터링된 금층에 적용된다. 3.0mil(75 마이크로미터) 두께의 동일한 형태의 제2 포토레지스트의 층이 제1 층 상부에 적용된다. 기판은 고온 플레이트 상에 배치되어 포토레지스트가 연성이될 때까지 가열된다. 소정 스프링 형상을 생성하도록 기복 형성된 돌출형 삼각형 치형부를 갖는 엠보싱 공구가 라미네이트가 연성 상태인 동안 포토레지스트 라미네이트 내로 가압된다. 기판은 냉각되고 엠보싱 공구는 제거된다. 포토리소그래피 마스크 및 UV광이, 스프링 기반 접촉부의 영역을 제외한 모든 영역에 포토레지스트 라미네이트를 노출(따라서 가교 결합)시키는데 사용된다. 포토레지스트는 스프링 기반 접촉부로부터 미노출 포토레지스트를 제거하는 표준의 탄산나트륨 현상액을 갖는 스프레이 현상기를 사용하여 현상된다. 다음, 스프링 기반 접촉부는 10분 동안 산소 플라즈마 데스컴(descum)을 사용하여 세정된다. 후속 전기 도금 단계를 위한 금속의 시드층이 포토레지스트 라미네이트 및 노출된 기부 영역의 전체면 상에 스퍼터링된다. 4.0mil의 건식막 포토레지스트의 층이 80℃ 에서 진공 라미네이터를 사용하여 스퍼터링층 상부에 적용된다. 포토레지스트는, 스프링이 형성되는 몰딩 표면 상부의 레지스트를 차폐하도록 포토리소그래피 마스크를 사용하여 UV광으로 노출된다. 다음, 포토레지스트는 현상되어 몰딩 표면의 영역에서 제거되고, 그 후에 이전과 같이 몰딩 표면을 세정하도록 플라즈마 데스컴이 사용된다. 탄성 스프링 금속(니켈)이 약 50 ASF 전류 밀도에서 20분 동안 전기 도금에 의해 몰드 형틀에 증착된다. 기판은 전기 도금 용액으로부터 제거되고 RD87 네가티브 레지스트 스트립퍼(stripper)의 용액에 침지되어 모든 포토레지스트의 층을 제거한다. 평면도에서 삼각형이고 기판의 표면으로부터 약 180 마이크로미터(7mil) 정도로 연장되는 외팔보인, 자립형 스프링 구조체가 12 마이크로미터(약 0.5mil)의 두께를 갖는 기판 상에 잔류한다.
마이크로전자 스프링 구조체를 형성하기 위한 방법의 바람직한 실시예를 설명하였고, 당 기술 분야의 숙련자들은 본 발명의 특정 장점이 성취되었다는 것을 이해할 수 있을 것이다. 또한 본 발명의 다양한 변형, 적용 및 대안적인 실시예가 본 발명의 범위 및 사상 내에서 이루어질 수 있다는 것을 이해할 수 있을 것이다. 예컨대, 마이크로전자 스프링 접촉 구조체를 형성하기 위한 방법을 설명하였지만, 전술한 발명적인 개념은 다른 용도의 유사한 구조체를 형성하도록 동등하게 적용될 수 있다는 것을 이해할 수 있을 것이다. 예컨대, 릴레이와 같은 전자 기계적 스프링 접촉부, 또는 순수 기계적 스프링이 본원에 설명된 방법을 사용하여 다양한 적용을 위해 다양한 기판 상에 형성될 수 있다. 부가적으로, 채널, 깔때기 및 블레이드와 같은 재료의 개방형 기복 형성 시트를 포함하는 다른 리소그래픽형 구조체 가 본 발명의 방법을 적합하게 채택함으로써 미세한 스케일로 제조될 수도 있다. 본 발명은 하기의 청구범위에 의해 더욱 한정된다.
도1은 본 발명에 따른 방법의 예시적인 단계들을 도시하는 흐름도.
도2a 내지 도2h는 본 발명에 따른 방법의 예시적인 단계들 중의 기판 및 상부에 적층된 재료의 단면도.
도3a는 본 발명에 따른 방법의 예시적인 단계 중에 상부에 몰딩 표면이 압인(impress)되어 있는 기판의 사시도.
도3b는 본 발명에 따른 방법에 사용하기 위한 예시적인 스탬핑 공구의 부분의 사시도.
도3c 내지 도3g는 본 발명에 따른 방법에서 스탬핑 공구 상에 사용하기 위한 예시적인 치형부의 사시도.
도4는 불균일 기판 상에 스프링 구조체를 형성하는데 특히 적합한, 본 발명의 실시예에 따른 몰딩 표면을 형성하기 위한 예시적인 단계들을 도시하는 흐름도.
도5a 내지 도5g는 불균일 기판 상에 스프링 구조체를 형성하는데 특히 적합한, 본 발명의 실시예의 예시적인 단계들 중의 기판 및 상부에 적층된 재료의 단면도.
도6은 불균일 기판 상에 스프링 구조체를 형성하는데 또한 적합한, 본 발명의 실시예에 따른 몰딩 표면을 형성하기 위한 예시적인 단계들을 도시하는 흐름도.
도7은 유체 메니스커스의 형태의 몰딩 표면을 성형하기 위한 유체를 사용하는, 본 발명의 실시예에 따른 몰딩 표면을 형성하기 위한 예시적인 단계들을 도시하는 흐름도.
도8a는 도7에 도시한 단계들 중 예시적인 단계 중의 기판 및 상부에 적층된 재료의 평면도.
도8b 내지 도8f는 도7에 도시한 예시적인 단계들 중의 기판 및 상부에 적층된 재료의 단면도.
도8g는 도7에 도시한 예시적인 단계들을 사용하여 형성된 예시적인 스프링 구조체의 사시도.
도9는 PVD 및 CVD 재료 증착 기술과 함께 사용하기에 적합한 본 발명의 실시예에 따른 스프링 구조체를 형성하기 위한 예시적인 단계들을 도시하는 흐름도.
도10a 내지 도10d는 도9에 도시한 단계들 중 예시적인 단계들 중의 기판 및 상부에 적층된 재료의 단면도.
도11a는 돌출 립(lip)을 갖는 압인 캐비티를 형성하기 위한 재진입 치형부(re-entrant tooth) 형틀을 갖는 예시적인 스탬핑 공구의 부분의 단면도.
도11b는 도11a에 도시한 스탬핑 공구에 의해 형성된 전형적인 압인부의 단면도.
도12a는 돌출 립을 갖는 압인 캐비티를 형성하기 위한 예시적인 프로그레시브 스탬핑 공구의 사시도.
도12b는 도12a에 도시한 스탬핑 공구의 부분의 단면도.
도12c 내지 도12d는 프로그레시브 스탬핑 프로세스의 연속적인 단계들 중에, 도12a 내지 도12b에 도시한 스탬핑 공구에 의해 형성된 전형적인 압인부의 단면도.
도12e 내지 도12f는 프로그레시브 스탬핑 프로세스의 완료 후에, 도12a 내지 도12b에 도시한 스탬핑 공구에 의해 형성된 예시적인 압인부의 평면도.
도13은 돌출 립을 갖는 몰드 캐비티를 형성함으로써 마스킹 단계를 회피하는 본 발명의 실시예에 따른 스프링 구조체를 형성하기 위한 예시적인 단계들을 도시하는 흐름도.
도14a 내지 도14c는 도13에 도시한 단계들 중 예시적인 단계들 중의 기판 및 상부에 적층된 재료의 단면도.
도14d는 도13에 도시한 바와 같은 방법에 의해 형성된 예시적인 스프링 구조체의 사시도.
도15는 부분적으로 둘러싸인 돌출 립을 사용함으로써 마스킹 단계를 회피하는 본 발명의 실시예에 따른 스프링 구조체를 형성하기 위한 예시적인 단계들을 도시하는 흐름도.
도16a는 도15에 도시한 단계들 중 예시적인 단계 중의 상부에 적층된 재료를 갖는 몰드 캐비티의 평면도.
도16b 내지 도16d는 도15에 도시한 단계들 중 예시적인 단계들 중의 기판 및 상부에 적층된 재료의 단면도.
도17은 방사선 경화성 기판을 사용하는 본 발명의 실시예에 따른 스프링 구조체를 형성하기 위한 예시적인 단계들을 도시하는 흐름도.
도18a 내지 도18e는 도17에 도시한 단계들 중 예시적인 단계들 중의 기판 및 상부에 적층된 재료의 단면도.
도18f는 도17에 도시한 바와 같은 방법에 의해 형성된 예시적인 몰딩 표면의 사시도.
도19는 탄성 재료를 패터닝하기 위한 가시선 증착법을 사용하는 본 발명의 실시예에 따른 스프링 구조체를 형성하기 위한 예시적인 단계들을 도시하는 흐름도.
도21a 내지 도21c는 전기 도금 단계가 생략되어 있는, 도19에 도시한 방법의 예시적인 단계들 중의 기판 및 상부에 적층된 재료를 도시하고, 일체형 재분포 트레이스(redistribution trace)를 갖는 스프링 구조체를 형성하기 위한 본 발명의 실시예를 또한 도시하는 단면도.
도21d는 상승된 브리지를 갖는 일체형 재분포 트레이스를 갖는 예시적인 스프링 구조체의 사시도.
도22는 예시적인 구조를 도시하는, 일체형 재분포 트레이스를 갖는 복수의 스프링 구조체의 사시도.
도23a 내지 도23c는 기판이 웨이퍼를 포함하는 본 발명에 따른 방법에 의해 형성된 예시적인 스프링 구조체 및 정지 구조체의 연속적인 고레벨 확대로 취한 사시도.

Claims (19)

  1. 반투명한 부분과 불투명한 부분을 구비한 스탬핑 공구를 사용하여 기판 상에 몰딩 표면을 형성하는 방법이며, 상기 방법은,
    상기 스탬핑 공구를 상기 기판의 몰딩 가능한 재료의 층에 가압시키는 가압 단계와,
    상기 스탬핑 공구를 통해 경화 자극제를 지향시켜, 상기 반투명한 부분에 상응하는 상기 몰딩가능한 재료의 일부는 경화되고, 상기 불투명한 부분에 상응하는 상기 몰딩 가능한 재료의 일부는 경화되지 않는 지향 단계와,
    상기 몰딩 가능한 재료의 상기 경화되지 않은 부분을 제거하는 제거 단계를 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  2. 제1항에 있어서, 복수의 경화된 몰딩 표면을 생성하도록 상기 가압 단계와 상기 지향 단계를 반복하는 단계를 더 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  3. 제2항에 있어서, 상기 몰딩 표면 상에 적어도 부분적으로 접촉 구조물을 형성하는 단계를 더 포함하는 기판 상에 몰딩된 표면을 형성하는 방법.
  4. 제1항에 있어서, 상기 스탬핑 공구는 치형부를 포함하고, 상기 치형부는 상 기 불투명한 부분과 상기 반투명한 부분을 포함하고,
    상기 불투명한 부분은 상기 몰딩 가능한 재료에 형성된 상기 기판의 표면의 개구에 상응하고,
    상기 반투명한 부분은 상기 몰딩 표면에 상응하는 기판 상에 몰딩 표면을 형성하는 방법.
  5. 제4항에 있어서, 상기 스탬핑 공구는 불투명한 부분과 반투명한 부분을 각각 포함하는 복수의 치형부, 및 상기 치형부 중 인접한 치형부들을 분리시키기 위한 추가적인 불투명한 부분을 더 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  6. 제1항에 있어서, 상기 경화 자극제는 자외선 광인 기판 상에 몰딩 표면을 형성하는 방법.
  7. 제1항에 있어서, 상기 몰딩 가능한 재료의 상기 경화된 부분 상의 적어도 일부에 접촉 구조물을 형성하는 단계를 더 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  8. 반투명한 부분을 적어도 갖는 스탬핑 공구를 사용하여 기판 상에 몰딩 표면을 형성하는 방법이며, 상기 방법은,
    상기 스탬핑 공구를 상기 기판의 몰딩 가능한 재료층 내로 가압시키는 가압 단계와,
    상기 스탬핑 공구의 상기 반투명한 부분을 통해 경화 자극제를 지향시켜, 상기 몰딩 가능한 재료의 적어도 일부가 경화되는 지향 단계와,
    상기 몰딩 가능한 재료 상에 적어도 부분적으로 복수의 전기 도전성 접촉 구조물을 형성하는 형성 단계를 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  9. 제8항에 있어서, 복수의 경화된 몰딩 표면을 생성하도록 상기 가압 단계와 지향 단계를 반복하는 단계를 더 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  10. 제8항에 있어서, 상기 스탬핑 공구는 치형부를 포함하고, 상기 치형부는 제1 부분과 제2 부분을 포함하고,
    상기 제1 부분은 상기 몰딩 가능한 재료에 형성된 상기 기판의 표면의 개구에 상응하고,
    상기 제2 부분은 몰딩 표면에 상응하는 것인 기판 상에 몰딩 표면을 형성하는 방법.
  11. 제10항에 있어서, 상기 스탬핑 공구는 제1 부분과 제2 부분을 각각 포함하는 복수의 치형부, 및 상기 치형부중 인접한 치형부들을 분리시키는 추가적인 제1 부분을 더 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  12. 제8항에 있어서, 상기 경화 자극제는 자외선 광인 기판 상에 몰딩 표면을 형 성하는 방법.
  13. 제8항에 있어서, 상기 기판은 복수의 전기 도전성 접촉 요소를 포함하는 전자 부품인 기판 상에 몰딩 표면을 형성하는 방법.
  14. 제13항에 있어서, 상기 전자 부품을 몰드에 위치시키는 단계와, 상기 몰딩 가능한 재료를 상기 몰드 안으로 분사하는 단계를 더 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  15. 제11항에 있어서, 하나 이상의 제2 부분은 리브식 표면을 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  16. 제11항에 있어서, 하나 이상의 제2 부분은 주름진 표면을 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
  17. 제11항에 있어서, 하나 이상의 제2 부분은 V형상, U형상 또는 분기 형상으로 구성된 그룹으로부터 선택되는 기판 상에 몰딩 표면을 형성하는 방법.
  18. 제8항에 있어서, 상기 스탭핑 공구를 상기 몰딩 가능한 재료 안으로 가압시킨 후, 상기 스탭핑 공구를 제거하고 상기 몰딩 가능한 재료 위로 도전성 재료의 시드층을 증착하는 증착 단계와,
    상기 시드층 위로 마스크 재료층을 패터닝하는 단계를 더 포함하고, 상기 마스크 재료의 패턴은 상기 복수의 전기 도전성 접촉 구조물을 위한 몰드에 상응하고,
    상기 접촉 재료는 상기 마스크 재료에서 상기 패턴을 통해 상기 시드층 위로 상기 접촉 재료를 증착시킴으로써 상기 몰드 내에 증착되는 기판 상에 몰딩 표면을 형성하는 방법.
  19. 제8항에 있어서, 상기 접촉 구조물을 형성하는 단계는 무전해 증착 프로세스를 사용하여 접촉 구조물 재료를 증착하는 단계를 포함하는 기판 상에 몰딩 표면을 형성하는 방법.
KR1020087029288A 2001-02-12 2002-02-06 기판 상에 마이크로전자 스프링 구조체를 형성하는 방법 KR101005246B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/781,833 US6939474B2 (en) 1999-07-30 2001-02-12 Method for forming microelectronic spring structures on a substrate
US09/781,833 2001-02-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020037010536A Division KR100880104B1 (ko) 2001-02-12 2002-02-06 기판 상에 마이크로전자 스프링 구조체를 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20090005230A KR20090005230A (ko) 2009-01-12
KR101005246B1 true KR101005246B1 (ko) 2011-01-04

Family

ID=25124089

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020037010536A KR100880104B1 (ko) 2001-02-12 2002-02-06 기판 상에 마이크로전자 스프링 구조체를 형성하는 방법
KR1020087029288A KR101005246B1 (ko) 2001-02-12 2002-02-06 기판 상에 마이크로전자 스프링 구조체를 형성하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020037010536A KR100880104B1 (ko) 2001-02-12 2002-02-06 기판 상에 마이크로전자 스프링 구조체를 형성하는 방법

Country Status (9)

Country Link
US (2) US6939474B2 (ko)
EP (2) EP1362005B1 (ko)
JP (1) JP4278982B2 (ko)
KR (2) KR100880104B1 (ko)
CN (2) CN1272234C (ko)
AU (1) AU2002243937A1 (ko)
DE (1) DE60220022T2 (ko)
TW (1) TW512129B (ko)
WO (1) WO2002064496A2 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US6627980B2 (en) 2001-04-12 2003-09-30 Formfactor, Inc. Stacked semiconductor device assembly with microelectronic spring contacts
US7168160B2 (en) * 2001-12-21 2007-01-30 Formfactor, Inc. Method for mounting and heating a plurality of microelectronic components
US6965244B2 (en) * 2002-05-08 2005-11-15 Formfactor, Inc. High performance probe system
US6911835B2 (en) * 2002-05-08 2005-06-28 Formfactor, Inc. High performance probe system
TW575931B (en) * 2002-10-07 2004-02-11 Advanced Semiconductor Eng Bridge connection type of chip package and process thereof
US6900126B2 (en) * 2002-11-20 2005-05-31 International Business Machines Corporation Method of forming metallized pattern
DE10258094B4 (de) * 2002-12-11 2009-06-18 Qimonda Ag Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
JP4050219B2 (ja) * 2003-11-18 2008-02-20 アルプス電気株式会社 接続装置の製造方法
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
US6956389B1 (en) * 2004-08-16 2005-10-18 Jem America Corporation Highly resilient cantilever spring probe for testing ICs
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
US7471094B2 (en) * 2005-06-24 2008-12-30 Formfactor, Inc. Method and apparatus for adjusting a multi-substrate probe structure
JP4823617B2 (ja) * 2005-09-09 2011-11-24 日本発條株式会社 導電性接触子および導電性接触子の製造方法
JP4698374B2 (ja) * 2005-10-05 2011-06-08 日本電子材料株式会社 プローブの製造方法
CN102109626A (zh) * 2005-10-07 2011-06-29 株式会社尼康 微小光学元件
US7444253B2 (en) * 2006-05-09 2008-10-28 Formfactor, Inc. Air bridge structures and methods of making and using air bridge structures
US20080063594A1 (en) * 2006-09-13 2008-03-13 Formfactor, Inc. Rhodium sulfate production for rhodium plating
JP5294227B2 (ja) * 2006-09-15 2013-09-18 Ｈｏｙａ株式会社 マスクブランク及び転写マスクの製造方法
JP4916893B2 (ja) * 2007-01-05 2012-04-18 株式会社日本マイクロニクス プローブの製造方法
JP5110924B2 (ja) 2007-03-14 2012-12-26 キヤノン株式会社 モールド、モールドの製造方法、加工装置及び加工方法
JP5274128B2 (ja) * 2007-08-03 2013-08-28 キヤノン株式会社 インプリント方法および基板の加工方法
GB0718840D0 (en) * 2007-09-26 2007-11-07 Eastman Kodak Co Method of patterning vapour deposition by printing
US8851442B2 (en) * 2008-01-22 2014-10-07 Honeywell International Inc. Aerogel-bases mold for MEMS fabrication and formation thereof
KR101032323B1 (ko) 2008-07-08 2011-05-06 동명대학교산학협력단 초소형 스프링의 제조방법
DE102008038910A1 (de) * 2008-08-13 2010-02-18 Schott Ag Verfahren und Vorrichtung zur Herstellung eines strukturierten Gegenstands sowie strukturierter Gegenstand
US8723276B2 (en) 2008-09-11 2014-05-13 Infineon Technologies Ag Semiconductor structure with lamella defined by singulation trench
US20100104678A1 (en) * 2008-10-28 2010-04-29 Formfactor, Inc. Apparatus and method for making and using a tooling die
US20120125071A1 (en) * 2009-03-27 2012-05-24 Jan Schroers Carbon molds for use in the fabrication of bulk metallic glass parts and molds
CN102315580B (zh) * 2010-06-30 2013-09-18 欣兴电子股份有限公司 制作连接器的方法
CN102442634B (zh) * 2010-10-05 2016-04-20 英飞凌科技股份有限公司 通过形成牺牲结构而提供半导体结构的方法
US8518732B2 (en) 2010-12-22 2013-08-27 Infineon Technologies Ag Method of providing a semiconductor structure with forming a sacrificial structure
US8191246B1 (en) * 2010-11-11 2012-06-05 Qi Luo Method of manufacturing a plurality of miniaturized spring contacts
TWI490051B (zh) * 2011-02-18 2015-07-01 Kim Mun Hwan 物理氣相沉積之反應室腔體零件之清潔方法
CN102646625B (zh) * 2011-02-22 2014-09-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102760686B (zh) * 2011-04-27 2014-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件、形成互连结构的方法
US9200883B2 (en) * 2011-05-05 2015-12-01 International Business Machines Corporation Transferable probe tips
KR20130062720A (ko) * 2011-12-05 2013-06-13 삼성전기주식회사 기판 및 그 제조방법, 그리고 프로브 카드
US9470715B2 (en) * 2013-01-11 2016-10-18 Mpi Corporation Probe head
DE102015004151B4 (de) * 2015-03-31 2022-01-27 Feinmetall Gmbh Verfahren zur Herstellung einer Federkontaktstift-Anordnung mit mehreren Federkontaktstiften
CN106185787B (zh) * 2015-04-30 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
WO2017019557A1 (en) * 2015-07-24 2017-02-02 Trustees Of Boston University Mems devices for smart lighting applications
US10058890B1 (en) 2015-11-20 2018-08-28 Seagate Technology Llc Methods of forming an air bearing surface on a slider and related sliders
KR101746975B1 (ko) 2015-12-16 2017-06-13 최재규 포고핀의 제조 방법 및 그 방법에 의해 제조된 포고핀
CN105537388B (zh) * 2015-12-16 2018-01-19 昆山贝松精密电子有限公司 一种五金件pvd与冲压连续生产工艺
DE102017002150A1 (de) * 2017-03-06 2018-09-06 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Elektrisches Kontaktelement
KR102062103B1 (ko) * 2018-09-20 2020-02-11 주식회사 우진더블유티피 스페이스 트랜스포머의 제조방법
KR102409029B1 (ko) * 2022-04-12 2022-06-14 이시훈 프로브 핀

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252457B1 (ko) * 1995-05-26 2000-04-15 이고르 와이. 칸드로스 캔틸레버 요소및 희생기층을 사용하는 상호 접속요소의 제작방법
WO2001009952A2 (en) * 1999-07-30 2001-02-08 Formfactor, Inc. Interconnect assemblies and methods

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3173737A (en) 1963-08-05 1965-03-16 Amp Inc Connector with tab terminal latching means
US3519890A (en) 1968-04-01 1970-07-07 North American Rockwell Low stress lead
US3842189A (en) 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US4374077A (en) * 1980-02-01 1983-02-15 Minnesota Mining And Manufacturing Company Process for making information carrying discs
US4315573A (en) * 1980-10-06 1982-02-16 Owens-Illinois, Inc. Method of strengthening glass containers and articles so made
JPS58191453A (ja) 1982-05-04 1983-11-08 Nec Corp 半導体装置
US4553192A (en) 1983-08-25 1985-11-12 International Business Machines Corporation High density planar interconnected integrated circuit package
US4615573A (en) 1983-10-28 1986-10-07 Honeywell Inc. Spring finger interconnect for IC chip carrier
US5829128A (en) 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
JP2533511B2 (ja) 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US4772228A (en) 1987-10-20 1988-09-20 Gte Products Corporation Electrical contact
US5103557A (en) 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
USH842H (en) 1989-06-30 1990-11-06 American Telephone And Telegraph Company Metal conductor structure having low electro-migration at high currents for semiconductor devices
JP3030574B2 (ja) 1990-08-16 2000-04-10 キヤノン株式会社 微小変位型情報検知探針素子及びこれを用いた走査型トンネル顕微鏡、原子間力顕微鏡、情報処理装置
JPH07109780B2 (ja) 1991-02-19 1995-11-22 山一電機株式会社 電気部品用ソケットにおけるコンタクト
US5173055A (en) 1991-08-08 1992-12-22 Amp Incorporated Area array connector
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US5152695A (en) 1991-10-10 1992-10-06 Amp Incorporated Surface mount electrical connector
JP3028875B2 (ja) 1992-01-18 2000-04-04 ソニー株式会社 リードフレームの製造方法
US5210939A (en) 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
US5228861A (en) 1992-06-12 1993-07-20 Amp Incorporated High density electrical connector system
US5599194A (en) 1992-08-18 1997-02-04 Enplas Corporation IC socket and its contact pin
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JPH06267408A (ja) 1993-03-09 1994-09-22 Canon Inc 微小変位検出プローブの製造方法及び微小変位検出プローブ、及びこれを用いた走査型プローブ顕微鏡、情報処理装置
EP0615131A1 (en) 1993-03-10 1994-09-14 Co-Operative Facility For Aging Tester Development Prober for semiconductor integrated circuit element wafer
US5914614A (en) 1996-03-12 1999-06-22 International Business Machines Corporation High density cantilevered probe for electronic devices
DE69416200T2 (de) 1993-06-16 1999-06-02 Nitto Denko Corp Sondenkonstruktion
GB2279805B (en) 1993-07-02 1997-09-17 Plessey Semiconductors Ltd Bare die testing
JPH0721968A (ja) 1993-07-06 1995-01-24 Canon Inc カンチレバー型変位素子、及びこれを用いたカンチレバー型プローブ、及びこれを用いた走査型探針顕微鏡並びに情報処理装置
US6029344A (en) 1993-11-16 2000-02-29 Formfactor, Inc. Composite interconnection element for microelectronic components, and method of making same
US6064213A (en) 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US5974662A (en) 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
WO1996015458A1 (en) 1994-11-15 1996-05-23 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US6184053B1 (en) 1993-11-16 2001-02-06 Formfactor, Inc. Method of making microelectronic spring contact elements
FR2713135B1 (fr) * 1993-11-29 1996-03-08 Olivier Lapidus Procédé pour réaliser une poche à rabat et article, notamment vestimentaire, comportant une telle poche.
US5462440A (en) 1994-03-11 1995-10-31 Rothenberger; Richard E. Micro-power connector
US5666190A (en) 1994-04-12 1997-09-09 The Board Of Trustees Of The Leland Stanford, Jr. University Method of performing lithography using cantilever array
US5534784A (en) 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
US5632631A (en) 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
JPH07333232A (ja) 1994-06-13 1995-12-22 Canon Inc 探針を有するカンチレバーの形成方法
US5513430A (en) 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe
US5764390A (en) * 1994-12-23 1998-06-09 Lucent Technologies Inc. Holographic method for generating three dimensional conformal photo-lithographic masks
JPH08306708A (ja) 1995-05-09 1996-11-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
US5701085A (en) 1995-07-05 1997-12-23 Sun Microsystems, Inc. Apparatus for testing flip chip or wire bond integrated circuits
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US6483328B1 (en) 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US6482742B1 (en) * 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
JP3838381B2 (ja) 1995-11-22 2006-10-25 株式会社アドバンテスト プローブカード
US6709562B1 (en) * 1995-12-29 2004-03-23 International Business Machines Corporation Method of making electroplated interconnection structures on integrated circuit chips
US5688699A (en) * 1996-01-16 1997-11-18 Raytheon Company Microbolometer
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
TW341747B (en) 1996-05-17 1998-10-01 Formfactor Inc Techniques of fabricating interconnection elements and tip structures for same using sacrificial substrates
EP1482314B1 (en) 1996-05-17 2009-11-11 FormFactor, Inc. Microelectronic spring contact element
NL1004510C2 (nl) 1996-11-12 1998-05-14 Charmant Beheer B V Werkwijze voor het vervaardigen van een test-adapter alsmede test-adapter en een werkwijze voor het testen van printplaten.
FR2762140B1 (fr) 1997-04-10 2000-01-14 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices
KR100577131B1 (ko) * 1997-05-15 2006-05-10 폼팩터, 인크. 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
JPH1138041A (ja) 1997-07-24 1999-02-12 Mitsubishi Electric Corp プローブカード用片持ち型プローブ針とその製造方法ならびに制御方法
DE69721986T2 (de) 1997-08-27 2004-02-12 Imec Vzw Taststift-Konfiguration sowie Herstellungsverfahren und Verwendung von Taststiften
US6059982A (en) 1997-09-30 2000-05-09 International Business Machines Corporation Micro probe assembly and method of fabrication
US6014032A (en) 1997-09-30 2000-01-11 International Business Machines Corporation Micro probe ring assembly and method of fabrication
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
JP3123483B2 (ja) 1997-10-28 2001-01-09 日本電気株式会社 プローブカード及びプローブカード形成方法
US20010055282A1 (en) * 1997-12-15 2001-12-27 Douglas Knisely Reducing peak to average ratio of transmit signal by intentional phase rotating among composed signals
US5944537A (en) * 1997-12-15 1999-08-31 Xerox Corporation Photolithographically patterned spring contact and apparatus and methods for electrically contacting devices
US6497581B2 (en) 1998-01-23 2002-12-24 Teradyne, Inc. Robust, small scale electrical contactor
US6117344A (en) * 1998-03-20 2000-09-12 Borealis Technical Limited Method for manufacturing low work function surfaces
US6136243A (en) * 1998-06-04 2000-10-24 Case Western Reserve University Method for molding high precision components
SG108210A1 (en) 1998-06-19 2005-01-28 Advantest Corp Probe contactor formed by photolithography process
WO2000010016A1 (fr) 1998-08-12 2000-02-24 Tokyo Electron Limited Contacteur et procede de production de contacteur
US6031282A (en) 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
US6184576B1 (en) 1998-09-21 2001-02-06 Advantest Corp. Packaging and interconnection of contact structure
US6214631B1 (en) 1998-10-30 2001-04-10 The Trustees Of Princeton University Method for patterning light emitting devices incorporating a movable mask
US6255727B1 (en) 1999-08-03 2001-07-03 Advantest Corp. Contact structure formed by microfabrication process
US6255126B1 (en) 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
EP1135690B1 (en) 1998-12-02 2003-06-04 Formfactor, Inc. Lithographic contact elements
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
JP4414502B2 (ja) 1999-02-25 2010-02-10 東京エレクトロン株式会社 プロービングカード
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
US6183267B1 (en) 1999-03-11 2001-02-06 Murray Hill Devices Ultra-miniature electrical contacts and method of manufacture
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
US6578264B1 (en) * 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US7189077B1 (en) * 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252457B1 (ko) * 1995-05-26 2000-04-15 이고르 와이. 칸드로스 캔틸레버 요소및 희생기층을 사용하는 상호 접속요소의 제작방법
WO2001009952A2 (en) * 1999-07-30 2001-02-08 Formfactor, Inc. Interconnect assemblies and methods

Also Published As

Publication number Publication date
CN1272234C (zh) 2006-08-30
KR20090005230A (ko) 2009-01-12
CN100579891C (zh) 2010-01-13
KR100880104B1 (ko) 2009-01-21
AU2002243937A1 (en) 2002-08-28
JP2004528996A (ja) 2004-09-24
US20060019027A1 (en) 2006-01-26
US6939474B2 (en) 2005-09-06
EP1777194A3 (en) 2010-05-05
CN1527793A (zh) 2004-09-08
TW512129B (en) 2002-12-01
WO2002064496A2 (en) 2002-08-22
EP1362005B1 (en) 2007-05-09
WO2002064496A3 (en) 2003-08-14
CN101024480A (zh) 2007-08-29
EP1362005A2 (en) 2003-11-19
JP4278982B2 (ja) 2009-06-17
US20010044225A1 (en) 2001-11-22
EP1777194A2 (en) 2007-04-25
DE60220022D1 (de) 2007-06-21
KR20040026135A (ko) 2004-03-27
DE60220022T2 (de) 2008-01-10

Similar Documents

Publication Publication Date Title
KR101005246B1 (ko) 기판 상에 마이크로전자 스프링 구조체를 형성하는 방법
US6713374B2 (en) Interconnect assemblies and methods
US6780001B2 (en) Forming tool for forming a contoured microelectronic spring mold
US7351602B2 (en) Process for producing a thin film with MEMS probe circuits
US20090035959A1 (en) Interconnect assemblies and methods
US6297164B1 (en) Method for producing contact structures
US7010854B2 (en) Re-assembly process for MEMS structures
KR100807426B1 (ko) 상호 접속 조립체 및 방법
KR100632553B1 (ko) 임프린트법을 이용한 인쇄회로기판의 제조방법
JP2012104521A (ja) 回路基板の製造方法
JP3385708B2 (ja) 微細構造体の形成方法
EP1558954B1 (en) Method of producing a movable lens structure for a light shaping unit
WO2003061356A1 (en) Embossing die for fabricating high density interconnects and method for its fabrication
JP2521417B2 (ja) 電鋳方法
JP4275511B2 (ja) 平面コイル素子の製造方法
JPH06188175A (ja) 微細構造体の形成方法
JPH05175199A (ja) 突起電極の形成方法
Dumbravescu Sandwich-type structure for economical MEMS and MOEMS assembly
JP2004101351A (ja) プローブの製造方法、プローブカードの製造方法及びプローブ用金型の製造方法
KR20050073395A (ko) 핀부를 가지는 섀도마스크용 전주마스타에 의하여만들어진 섀도마스크와 섀도마스크의 제조방법
JP2008209957A (ja) Ｘ線マスクおよびこの製造方法およびこれを用いて製作したマイクロ部品

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee