JP6846172B2 - モールド、製造装置および半導体装置の製造方法 - Google Patents
モールド、製造装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6846172B2 JP6846172B2 JP2016226043A JP2016226043A JP6846172B2 JP 6846172 B2 JP6846172 B2 JP 6846172B2 JP 2016226043 A JP2016226043 A JP 2016226043A JP 2016226043 A JP2016226043 A JP 2016226043A JP 6846172 B2 JP6846172 B2 JP 6846172B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- electrode
- electrolytic
- convex portion
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000012546 transfer Methods 0.000 claims description 188
- 239000000758 substrate Substances 0.000 claims description 132
- 230000002209 hydrophobic effect Effects 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 28
- 239000012528 membrane Substances 0.000 claims description 23
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 18
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 85
- 230000005499 meniscus Effects 0.000 description 46
- 238000010586 diagram Methods 0.000 description 35
- 238000001459 lithography Methods 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000002094 self assembled monolayer Substances 0.000 description 14
- 239000013545 self-assembled monolayer Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 238000001127 nanoimprint lithography Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000002346 layers by function Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910019899 RuO Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0015—Production of aperture devices, microporous systems or stamps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Description
本発明の実施形態は、モールド、モールドの製造方法、製造装置および半導体装置の製造方法に関する。
近年、半導体デバイスに対する微細化及び低コスト化の要求は益々高まっている。ところが、リソグラフィ技術において高分解能を実現するためには、ＤＰ（double patterning）や液浸露光技術や極端紫外光光源などとの組み合わせが必要になり、コストの増加を招いてしまう。そのような中、低コストで高分解能のパターンを転写できるインプリント技術が次世代のリソグラフィ技術として期待されている。
以下で例示する実施形態は、高転写分解能の実現、及び転写パターンのラフネスを低減することが可能なモールド、モールドの製造方法、製造装置および半導体装置の製造方法を提供することを目的とする。
実施形態にかかる側壁電極モールドは、第１主面を有する基部と、前記第１主面に設けられた１つ以上の凸構造とを備え、凸構造は、前記基部の前記第１主面から突出する凸部と、前記凸部に設けられた第１電極と、前記凸部と前記第１電極とを含む凸形状の上端面に設けられ、電解性と疎水性とを備えた電解性疎水膜とを備えてもよい。
以下、例示する実施形態にかかるモールド、モールドの製造方法、製造装置および半導体装置の製造方法の製造方法を、図面を用いて詳細に説明する。
導電性の探針を用いる一般的な走査探針型（ＳＰＭ）リソグラフィは、高分解能を実現可能であるという利点を有するが、その一方で、スループットが非常に低いという難点がある。そこで近年では、低コストのリソグラフィとして、微細のパターンを一括に転写できるナノインプリントリソグラフィ（ＮＩＬ）が注目されている。しかしながら、ナノインプリントリソグラフィでは、転写分解能が原版であるモールドに形成されたパターンの分解能に制限されてしまう。そのため、ナノインプリントリソグラフィで高分解を実現するためには、超微細パターンが形成されたモールドが必要となるが、これは原版コストを上昇させる要因となる。そこで以下の実施形態では、モールドに形成されたパターンの分解能に制限されることなく、より微細の分解能を実現可能とすることで、コスト上昇を抑えることを可能にする。
モールドに形成されたパターンの分解能よりも微細の分解能を実現可能にする技術としては、凸構造（以下、凸部という）の側面にパターン転写用の側壁電極が形成されたモールド（以下、側壁電極モールドという）を用いてパターンを転写するインプリント技術（以下、側壁電極リソグラフィ（Thin-film Edge Electrode Lithography：ＴＥＥＬ）という）が存在する。
側壁電極リソグラフィとは、ナノインプリントリソグラフィで用いられているモールドに替えて、絶縁性モールドの凸部の側壁に極薄電極薄膜（側壁電極）を形成した側壁電極モールド（ＴＥＥＭ）を使用することにより、側壁電極に対応したパターンを陽極酸化法によって対象物の表面に転写する技術である。この側壁電極リソグラフィには、接触型のものと非接触型のものとが存在する。接触型の側壁電極リソグラフィでは、側壁電極モールドのパターン部（すなわち、側壁電極の上端面）を対象物である基板（以下、転写基板という）に接触させた状態で側壁電極の上端面が形成するパターンが転写基板に転写される。一方、非接触型の側壁電極リソグラフィでは、パターン部を転写基板に近接させた状態でパターンが転写基板に転写される。以下では、主に接触型の側壁電極リソグラフィについて説明するが、以下の実施形態は非接触型の側壁電極リソグラフィに対しても適用可能である。
側壁電極リソグラフィでは、転写されたパターンの均一性を向上するために、転写時の雰囲気湿度を高くすることが望まれている。一方で、材料コストや加工性等の観点からは、シリコン製のモールドを使用することが有効である。しかしながら、シリコンは雰囲気中の酸素によって酸化する。この酸化によって形成されたＳｉＯｘなどの自然酸化物は親水性である。そのため、シリコン製モールドを使用した場合には、転写基板と接触または近接するモールドの凸部先端が親水性となる。このように、転写基板と接触または近接する部分が親水性を備えるモールドを使用した場合、電極部のメニスカスが広がり、その結果、転写分解能が低下してしまうという可能性が存在する。
モールドにおけるパターン部の破壊を回避しつつパターン部を転写基板に均一に接触させる構造としては、図１に示すような、モールドにおける凸部９０１のトップ（上端面ともいう）にクッションとしての役割を果たす疎水性の層（以下、機能層という）９０３が設けられた構造が考えられる。
しかしながら、図２および図３に示すように、このような機能層９０３を設けた場合、モールドを転写基板９１０に押し付けた結果、機能層９０３の一部が転写基板９１０に付着して後の工程まで残存してしまう可能性が発生する。また、疎水性の機能層９０３をモールド側のみに設けた構造では、メニスカス９２０と転写基板９１０とが接触する幅（以下、接触長さという）が広がり、転写分解能が低下する可能性も存在する。なお、図２は、図１に示す側壁電極モールドを用いて転写基板に転写された転写パターンの一例を示す図であり、図３は、図２の領域Ｒ１の拡大図である。
さらに、図１に示すような、機能層９０３付きの側壁電極モールドを高精度で作製することが困難であるため、側壁電極９０２のパターン均一性が低下してしまう可能性がある。その結果、図４および図５に示すように、転写基板９１０側に形成された転写パターン９１１の粗さの程度を示す転写パターンの線幅ラフネス（Line width roughness：ＬＷＲ）が増加してしまう可能性も存在した。なお、図４は、図１に示す側壁電極モールドを用いて転写基板に転写された転写パターンの他の一例を示す図であり、図５は、図４の領域Ｒ２の拡大図である。
転写パターンの均一性は、モールドと転写基板との接触状態、環境湿度、印加するバイアス電圧、処理時間などに依存する。均一な転写パターンを得るためには、モールドの個々の凸部、特に各凸部の側面に設けられた側壁電極と転写基板との間に、メニスカスを均一に形成することが重要である。モールドの凸部にメニスカスが形成される現象としては、主に、自発形成と電界誘導形成との２種類の現象が存在する。
まず、自発形成について説明する。モールドの凸部上面と転写基板表面との両平面にメニスカスが自発形成する条件下では、雰囲気中の水分が表面に吸着することで形成された水滴の半径は、相対湿度、絶対温度、物質表面エネルギーなどの要因に依存する。このように形成された水滴の半径は、以下の式（１）に示すケルビン方程式により求めることができる。また、図６には、液滴半径（ケルビン半径ともいう）と相対湿度との関係を示す。
上述した式（１）および図６から明らかなように、液滴半径は、相対湿度ＲＨが上昇するにつれて増加する。また、相対湿度ＲＨが８０％程度以上になると、液滴半径は急激に増加する。
また、モールドの側壁電極９０２と転写基板９１０との間に図７に示すようなメニスカス９２０を自発的に形成した場合、メニスカス９２０の内外の圧力と界面張力間との関係は、以下の式（２）を用いて表される。
式（２）に示すヤング・ラプラス方程式は、下記の式（３）のように変形することができる。
上述した式（３）および式（１）から、液滴半径とメニスカスの曲率半径との関係は、以下の式（４）のように表すことができる。
通常、メニスカス凹凸部の曲率半径ｒ１の絶対値はメニスカス内部の曲率半径ｒ２に対して非常に大きい（｜ｒ１｜＜＜ｒ２）ため、液滴半径ｒｋはメニスカス凹凸部の曲率半径ｒ１と略等しいという関係（ｒｋ≒ｒ１）が成り立つ。そこで、メニスカスの接触角をθとすると、メニスカスの高さｈは、以下の式（５）で表すことができる。
上記式（５）から、モールドの側壁電極と転写基板間との間隔（メニスカスの高さ）ｈが２ｒｋｃｏｓθよりも小さいとき、両者間にメニスカスが自発的に形成できることが導き出せる。
つづいて、誘導形成について説明する。上述した説明において、モールドの側壁電極と転写基板との間隔ｈが２ｒｋｃｏｓθより大きい場合でも、以下の式（６）で求まる、メニスカス形成に必要な閾値電圧Ｖｔｈ以上の電圧を両者間に印加することで、メニスカスを静電気的に誘導形成することが可能である。
例として、基板温度を２０℃とした場合における閾値電圧Ｖｔｈと相対湿度ＲＨとの関係を図８に示す。また、基板温度を２０℃とした場合における閾値電圧Ｖｔｈと間隔ｈとの関係を図９に示す。
図８において、ラインＬ１は間隔ｈが５ｎｍである場合を示し、ラインＬ２は間隔ｈが１０ｎｍである場合を示し、ラインＬ３は間隔ｈが１５ｎｍである場合を示し、ラインＬ４は間隔ｈが２０ｎｍである場合を示している。図８を参照すると明らかなように、相対湿度ＲＨが高いほど、メニスカス形成に必要な閾値電圧Ｖｔｈは低下する。また、モールドの凸部と転写基板との間隔ｈが小さい方が、より小さい閾値電圧Ｖｔｈでモールドの凸部と転写基板との間にメニスカスが形成されることが分かる。
また、図９において、ラインＬ５は相対湿度ＲＨが３０％である場合を示し、ラインＬ６は相対湿度ＲＨが５０％である場合を示し、ラインＬ７は相対湿度ＲＨが６０％である場合を示し、ラインＬ８は相対湿度ＲＨが７０％である場合を示し、ラインＬ９は相対湿度ＲＨが８０％である場合を示している。図９を参照すると明らかなように、間隔ｈが大きいほど、メニスカス形成に必要な閾値電圧Ｖｔｈは増加する。また、相対湿度ＲＨが高い方が、より小さい閾値電圧Ｖｔｈでモールドの凸部と転写基板との間にメニスカスが形成されることが分かる。
以上のことから、比較的高い相対湿度ＲＨを保ちつつモールドの凸部と転写基板との間の間隔ｈを小さくすることで、モールドの凸部と転写基板との間に比較的低いバイアス電圧でメニスカスを形成できることが分かる。
ただし、モールドにおける側壁電極のパターンが不均一であると、図１０に示すように、一部の側壁電極９０２が凸部９０１よりも凹んでいる場合がある。その場合、側壁電極９０２と転写基板９１０との距離が不均一となり、それにより、転写パターンも不均一となる可能性がある。
また、図１１に示すように、たとえば転写基板９１０の表面に埃などの不要物９２２が付着していた場合、モールドの凸部９０１と転写基板９１０との間に不要物９２２が挟まることによって両者の接触状態が不均一となり、それにより、転写パターン９１１も不均一となる可能性がある。
さらに、モールドの凸部表面と転写基板の表面とはそれぞれある程度の表面ラフネスを持っている。そのため、図１２および図１３に示すように、実際には、モールドの凸部９０１と転写基板９１０との接触は、凹凸のある表面同士の接触であると考えられる。そのような場合、毛細管現象などによって凸部９０１と転写基板９１０との間にも水９２１が染み込んでしまい、その結果、転写パターンの均一性や転写分解能が低下してしまう可能性も存在する。なお、図１２は、モールドの凸部と転写基板との接触状態の他の一例を示す図であり、図１３は、図１２の領域Ｒ３の拡大図である。
また、転写パターンである酸化膜の生成レートは、モールドの側壁電極と転写基板との間に形成された電場強度に比例する。ここで、実際に接触している箇所と、離れている箇所とでは、電界強度が異なる。そのため、実際に接触している箇所と、離れている箇所とでは、酸化膜の生成レートも異なることとなる。すなわち、側壁電極と転写基板との間の間隔が比較的小さい箇所における酸化膜の生成レートは、間隔が比較的大きい箇所よりも速い。その結果、転写時間が比較的短い場合には、間隔が離れている箇所が反応不十分となり、それにより、転写パターンの均一性が低下してしまう。一方、転写時間が充分に長い場合では、側壁電極と転写基板との間の間隔が比較的大きい箇所でもメニスカスと転写基板との接触長さまで反応が進行するため、パターンの均一性が改善されるが、その反面、転写分解能が劣化してしまう可能性が存在する。
以上のように、側壁電極リソグラフィにおける転写分解能は、主に、メニスカスと転写基板との接触長さ、バイアス電圧、相対湿度および転写時間などのパラメータに依存する。高転写分解能を実現するためには、これらのパラメータを小さくすることが有効であると考えられるが、その一方で、転写均一性を実現するためには、バイアス電圧、相対湿度および転写時間を大きくすることが望まれる。また、転写パターンのラフネスを低減するためには、高精度で作成された側壁電極モールドが必要となる。
そこで以下の実施形態では、側壁電極リソグラフィにおける転写分解能と転写均一性とを向上しつつ転写パターンのラフネスを低減させることが可能なモールド、モールドの製造方法、製造装置および半導体装置の製造方法について、例を挙げて説明する。なお、以下の説明では、主に、以下の３つの項目のうちの少なくとも１つを改善することで、側壁電極リソグラフィにおける転写分解能と転写均一性とを向上しつつ転写パターンのラフネスを低減させ得る実施形態を例示するが、以下の実施形態は単なる例であって、発明の範囲を限定するものではない。
（１）メニスカスのサイズ、特に転写対象との接触長さの制御
（２）接触均一性の向上
（３）モールドの高精度化および低ラフネス化
（１）メニスカスのサイズ、特に転写対象との接触長さの制御
（２）接触均一性の向上
（３）モールドの高精度化および低ラフネス化
第１実施形態
図１４は、第１実施形態にかかる側壁電極モールドの概略構成例を示す斜視図である。図１５は、図１４に示す側壁電極モールドのＡ−Ａ断面の概略構成例を示す断面図である。なお、図１４および図１５の説明では、ＸＹ平面を水平面とし、Ｚ方向を高さ方向とする。
図１４は、第１実施形態にかかる側壁電極モールドの概略構成例を示す斜視図である。図１５は、図１４に示す側壁電極モールドのＡ−Ａ断面の概略構成例を示す断面図である。なお、図１４および図１５の説明では、ＸＹ平面を水平面とし、Ｚ方向を高さ方向とする。
図１４および図１５に示すように、側壁電極モールド１０は、基部１１と、複数の凸構造１２と、引出し電極１６とを備える。
基部１１は、側壁電極モールド１０のベースとなる部材である。この基部１１には、たとえばシリコンや石英などの絶縁性材料を用いることができる。また、基部１１の材料としては、ポリジメチルシロキサン（ＰＤＭＳ）、パラキシリレンなどの絶縁性の樹脂を用いることも可能である。さらに、基部１１は、光透過性を有する絶縁性材料で構成されてもよい。
複数の凸構造１２それぞれは、基部１１の第１主面（上面ともいう）１１ａに設けられたメサ状の構造部である。図１４では、基部１１の第１主面１１ａにおいてそれぞれＹ方向に延在する複数の凸構造１２がＸ方向に所定距離離間して配列されている構造が例示されている。しかしながら、図１４に示す構造に限定されず、転写するパターンのレイアウトに応じて種々変形可能である。また、隣接する凸構造１２の間のギャップにたとえば疎水性の絶縁性材料を充填し、隣接する凸構造１２の間のギャップを埋めた構造とすることも可能である。
各凸構造１２は、凸部１２ａと、絶縁膜１３と、１つ以上（第１実施形態では２つ）の側壁電極（第１電極）１５と、電解性疎水膜１４とを備える。
凸部１２ａは、基部１１の第１主面１１ａから突出したメサ状の構造部であり、シリコンや石英や樹脂などの絶縁性材料で構成されている。この凸部１２ａは、基部１１の基となるバルク状の基材（基板等）から削り出された構造部であってもよいし、基部１１に対して接合または成長された構造部であってもよい。また、凸部１２ａは、後述する製造工程における成膜プロセスの容易性等の観点から、テーパー状に先細った形状を有してもよい。
絶縁膜１３は、側壁電極１５と基部１１との電気的な接続、および、凸部１２ａと転写対象物である転写基板とを接触させた際の両者間の電気的な接続を低減するために、側壁電極１５と基部１１との間、および、凸部１２ａの上端面上にそれぞれ設けられている。この絶縁膜１３には、たとえば基部１１および凸部１２ａの表面全体に形成された酸化膜や、基部１１および凸部１２ａの表面全体にコーティングされた絶縁性の樹脂など、種々の絶縁膜を用いることが可能である。
側壁電極１５は、転写基板へパターンを転写するための構造部であり、上述したように、それらの上端面はパターン部を構成している。側壁電極１５は、たとえば導電性金属や導電性金属酸化物などの導電性材料で構成されている。導電性材料としては、たとえばＲｕ、Ｐｔ、Ｒｈ、Ｗ、Ｎｉ、Ａｕ、Ｉｒ、ＲｕＯ、ＩｒＯｘなどを用いることが可能であるが、これらの導電性材料に限定されるものではない。
各側壁電極１５は、上端面が凸部１２ａに形成された絶縁膜１３の上面と実質的に同一のレベルとなるように、絶縁膜１３で覆われた凸部１２ａの側面に設けられている。言い換えれば、側壁電極１５は、凸構造１２の側壁を形成する位置に設けられている。また、第１実施形態では、凸部１２ａおよび絶縁膜１３が構成する凸構造の側面のうち対向する２つの側面それぞれに側壁電極１５が設けられている。このような構成によれば、実質的に凸部１２ａのピッチの半分のピッチの微細パターンを実現することができる。
複数の側壁電極１５の上端面は、上述したように、転写基板へ転写するパターン部を形成している。そのため、各側壁電極１５の上端面の幅（側壁電極１５の厚さに相当）を調整することで、転写基板に転写されたパターンの幅を調整することが可能である。側壁電極１５の上端面の幅は、たとえば凸部１２ａの上端面の幅より狭く、凸部１２ａの上端面の幅の数分の１〜数十分の１とすることができる。具体例としては、たとえば数ｎｍ〜数１００ｎｍ程度とすることができる。
引出し電極１６は、たとえば、基部１１の第１主面１１ａにおける凸構造１２が形成されていない領域から基部１１の側面１１ｃまたは裏面（第１主面１１ａと反対側の第２主面１１ｂ）まで形成されている。この引出し電極１６は、複数の側壁電極１５を電気的に引き出すための電極であり、パターン転写時に電流流入用の外部電極と接続することで電気的な接点を形成する。引出し電極１６の材料には、たとえばＡｌ、Ｃｕ、Ｗ、Ａｕなどの金属を用いることが可能である。ただし、これらに限定されず、種々の導電性材料が用いられてよい。
また、基部１１には、位置調整のためのアライメントマーク１７が設けられていてもよい。このアライメントマーク１７は、側壁電極モールド１０の製造時やパターン転写時の位置調整に用いることができる。
電解性疎水膜１４は、凸部１２ａ、絶縁膜１３および側壁電極１５で構成される凸構造の少なくとも上端面を覆うように設けられている。ただし、この構成に限定されず、たとえば凸部１２ａ、絶縁膜１３および側壁電極１５が設けられた基部１１の上面１１ａ全体を覆うように、電解性疎水膜１４が設けられてもよい。
電解性疎水膜１４は、パターン転写時におけるメニスカスの存在範囲を制御するための膜であり、電気分解が可能（以下、「電解性を備える」という）でかつ疎水性を備えている。電解性疎水膜１４は、パターン転写時にバイアス電圧が印加されることによって局所的に除去される。その結果、側壁電極１５の上端面が露出される。
電解性疎水膜１４に要求される疎水性は、たとえば水に対する接触角が４５°以上となる疎水性であってもよい。ただし、このような疎水性に限定されず、側壁電極モールド１０と転写基板との間に形成されるメニスカスの広がりを制御することが可能であれば、如何様にも変形することが可能である。たとえば、電解性疎水膜１４を構成する材料の疎水性は、凸部１２ａまたは絶縁膜１３を構成する材料の疎水性よりも高い疎水性であればよい。
電気分解が可能でかつ疎水性を備えた電解性疎水膜１４の材料としては、ヘキサメチルジシラザン（ＨＭＤＳ）などの有機シラン等、電気分解が可能でかつ疎水性を備えた種々の材料を用いることが可能である。なお、ヘキサメチルジシラザンは、絶縁膜１３として使用され得る酸化シリコン（ＳｉＯ２）や基部１１として使用されるシリコン（Ｓｉ）との親和性が比較的高いことから、有効な材料の一つと考えられる。
また、電解性疎水膜１４は、たとえば数ｎｍ程度以下（たとえば１ｎｍ以上１０ｎｍ以下）の比較的薄い膜であることが好ましい。電解性疎水膜１４を数ｎｍ程度以下の比較的薄い膜とすることで、局所的な除去の容易化と高精度化を実現することが可能となる。
そこで第１実施形態では、電解性疎水膜１４を単分子層（self−assembled monolayer：ＳＡＭ）で構成する。ＳＡＭは比較的薄い膜であってその膜厚の制御が容易であることから、電解性疎水膜１４をＳＡＭとすることで、凸部１２ａ、絶縁膜１３および側壁電極１５で構成される凸構造の少なくとも上端面に、比較的薄くて均一な膜厚の電解性疎水膜１４を容易に形成することが可能となる。
ただし、電解性疎水膜１４がＳＡＭ構造であることは必須の構成ではない。たとえば、電解性疎水膜１４を単分子層ではない単層とすることも可能であるし、それぞれの層が電気分解可能な２層以上の多層構造とすることも可能である。なお、電解性疎水膜１４を多層構造とした場合には、少なくとも最上層が疎水性を備えた層であるとよい。
また、電解性疎水膜は、転写基板におけるパターン転写面に形成されてもよい。電解性疎水膜の形成側を側壁電極モールド１０側および転写基板側のいずれか一方または両方のうちのいずれとするかは、要求されるパターン精度や製造プロセス上の制約等に応じて適宜変更されてよい。
つづいて、第１実施形態にかかる側壁電極モールド１０を用いたパターン転写動作を、以下に図面を参照して詳細に説明する。図１６は、第１実施形態にかかる側壁電極モールドを用いたパターン転写動作を説明するための模式図である。図１７〜図２０は、第１実施形態にかかるパターン転写動作における各工程を説明するための模式図である。なお、以下の説明では、側壁電極モールド１０側と転写基板側との双方に電解性疎水膜を形成した場合を例に挙げる。
図１６に示すように、パターン転写時には、対象物である転写基板（たとえば半導体基板）１０１が基板ホルダ（第１ホルダ）１２０上に設置される。基板ホルダ１２０上には導電性基板１２２が設けられている。転写基板１０１は、電解性疎水膜１０４が形成されたパターン転写面（パターンが転写される面）を上に向けた状態で導電性基板１２２上に載置される。なお、転写基板１０１に設けられた電解性疎水膜１０４は、側壁電極モールド１０側に設けられた電解性疎水膜１４と同様の材料や膜厚等で構成された膜であってよい。
基板ホルダ１２０には吸引用の複数の孔１２１が設けられており、複数の孔１２１から吸引することで、導電性基板１２２が基板ホルダ１２０に固定される。また、導電性基板１２２には、基板ホルダ１２０の複数の孔１２１のうち少なくとも１つと連通する孔１２３が設けられている。したがって、基板ホルダ１２０の孔１２１から吸引することで、転写基板１０１が導電性基板１２２に固定される。その結果、転写基板１０１が基板ホルダ１２０に固定される。
一方、側壁電極モールド１０は、複数の凸構造１２が設けられた第１主面１１ａが転写基板１０１のパターン転写面に対向するように、モールドホルダ（第２ホルダ）１１０によって保持される。モールドホルダ１１０には、たとえば吸引用の複数の孔１１１が設けられており、複数の孔１１１から吸引することで、側壁電極モールド１０がモールドホルダ１１０に保持される。
モールドホルダ１１０と基板ホルダ１２０とのうち少なくとも一方は、不図示の移動機構によってＺ方向に移動可能である。モールドホルダ１１０と基板ホルダ１２０とのうち少なくとも一方がＺ方向に移動することで、側壁電極モールド１０の凸構造１２が転写基板１０１のパターン転写面に接触または近接するように付勢される。
モールドホルダ１１０に保持された側壁電極モールド１０の引出し電極１６には、電源１３０の負極が接続される。電源１３０の正極は、導電性基板１２２に接続される。パターン転写時には、側壁電極モールド１０の凸構造１２と転写基板１０１のパターン転写面とを接触または近接させた状態で、電源１３０によって側壁電極モールド１０と転写基板１０１との間に電位差（バイアス電圧）が与えられる。それにより、図１７の矢印１３１に示すように、側壁電極モールド１０の側壁電極１５と転写基板１０１との間に局所的なバイアス電圧が与えられ、側壁電極１５下の電解性疎水膜１４および１０４が電気分解されて除去される。その結果、図１８に示すように、側壁電極１５の上面を露出させるとともに、転写基板１０１のパターン転写面を局所的に露出させる空隙１４０が形成される。
電解性疎水膜１４および１０４に形成された空隙には、図１９に示すように、雰囲気ガス中の水分子が凝集してメニスカス２０が形成される。そこで、空隙１４０の形成時と同様に、側壁電極モールド１０と転写基板１０１との間に電位差（バイアス電圧）を与える。これにより、転写基板１０１のパターン転写面における露出した領域に側壁電極１５から電子が注入され、その結果、図２０に示すように、この領域（以下、電子注入領域という）１０２の特性が、電子が注入されていない他の領域の特性とは異なる特性となる。
たとえば、転写基板１０１にシリコン基板を用いた場合、電子注入領域１０２中のシリコン原子（Ｓｉ）が電子の注入時にメニスカス２０の水分子（Ｈ２Ｏ）と反応して酸化し、それにより電子注入領域１０２にシリコン酸化物（ＳｉＯｘ）が形成される。その結果、側壁電極１５の上端面が構成するパターン部と同じレイアウトのシリコン酸化膜（電子注入領域１０２）が転写基板１０１のパターン転写面に形成される。シリコンとシリコン酸化物とはエッチング耐性が異なる。すなわち、本例では、電子注入により変性させる特性の一つとしてエッチング耐性を例示している。ただし、変性させる特性はエッチング耐性に限定されない。すなわち、化学的特性や物理的特性（形状等）など、目的に応じて変性させる特性が適宜選択されてよい。
また、上述したパターン転写動作を含む半導体装置の製造方法では、図１６に示す工程にて変性された電子注入領域１０２をエッチングやイオン注入などの工程におけるマスクとして用いることが可能である。たとえば転写基板１０１にシリコン基板を用いた場合、図１６に示す工程にて形成されたシリコン酸化膜をマスクとして転写基板１０１をエッチングすることも可能であるし、このシリコン酸化膜をマスクとして転写基板１０１にイオン注入することも可能である。また、転写によって変性された電子注入領域１０２自体を半導体素子の構造における構成部位とすることも可能である。
つづいて、バイアス電圧の印加により電解性疎水膜１４／１０４が除去されるメカニズムについて、図面を用いて詳細に説明する。なお、以下の説明では、電解性疎水膜１４／１０４の材料としてヘキサメチルジシラザン（ＨＭＤＳ）を用い、その層構造をＳＡＭとした場合を例示する。また、この例では、側壁電極モールド１０の基部１１および凸部１２ａの材料をシリコンとし、絶縁膜１３の材料をシリコン酸化物としている。
図２１〜図２４は、バイアス電圧の印加により電解性疎水膜が除去されるメカニズムを説明するための図である。まず、図２１に示すように、電解性疎水膜１４／１０４が形成される側壁電極１５表面／転写基板１０１表面には、たとえば雰囲気ガス中の水分子と反応することで水酸基（−ＯＨ）が配置されている。この状態では側壁電極１５表面／転写基板１０１表面が親水性を有している。
水酸基（−ＯＨ）が配置された側壁電極１５表面／転写基板１０１表面に対してヘキサメチルジシラザン（（ＣＨ３）３Ｓｉ−ＮＨ−Ｓｉ（ＣＨ３）３）をたとえば簡易蒸着法で導入すると、図２２に示すように、ヘキサメチルジシラザンが水酸基（−ＯＨ）と反応し、側壁電極１５表面／転写基板１０１表面がヘキサメチルジシラザンのＳＡＭで覆われる。この状態では、側壁電極１５表面／転写基板１０１表面が疎水性を備えるメチル基（−ＣＨ３）で覆われているため、側壁電極１５表面／転写基板１０１表面が疎水性を備えることとなる。
表面がメチル基（−ＣＨ３）で覆われた側壁電極１５表面／転写基板１０１表面にバイアス電圧を印加すると、高電場によってメチル基（−ＣＨ３）が切断され、それにより、図２３に示すように、側壁電極１５表面／転写基板１０１表面のＳＡＭが破壊される。ＳＡＭが破壊されることで露出した側壁電極１５表面／転写基板１０１表面には、図２４に示すように、再度、水酸基（−ＯＨ）が形成されるため、親水性を有することとなる。その結果、露出した側壁電極１５表面／転写基板１０１表面に、メニスカスが形成される。
なお、側壁電極１５表面／転写基板１０１表面のうち、ヘキサメチルジシラザンのＳＡＭが除去されていない領域は、疎水性のままである。そのため、ヘキサメチルジシラザンのＳＡＭが除去されていない領域では、メニスカスの形成が抑制される。
以上のように、ヘキサメチルジシラザンのＳＡＭが除去された領域ではメニスカスの形成が許容され、ヘキサメチルジシラザンのＳＡＭが除去されていない領域ではメニスカスの形成が抑制される構成とすることで、側壁電極モールド１０と転写基板１０１との間に形成されるメニスカスの存在範囲を制御することが可能となる。また、このようにしてメニスカスの存在範囲を制御することで、メニスカスのサイズに依存する転写分解能の劣化や転写パターンのラフネスの増加を抑制することが可能となる。さらに、このような理由からパターン転写時のバイアス電圧印加時間を長くすることが可能となるため、より均一な転写パターンを形成することが可能となる。
つづいて、第１実施形態にかかる側壁電極モールド１０の製造方法を、図面を用いて詳細に説明する。図２５〜図３０は、第１実施形態にかかる側壁電極モールドの製造方法を示すプロセス図である。なお、本説明では、抵抗率が約５〜１０Ω・ｃｍ、直径が約４インチで厚さが５２５±２５μｍのｐ型シリコン（１００）基板を用いることとする。
本製造方法では、まず、シリコン基板上に所定パターンのレジストＭ１１を形成する。つづいて、レジストＭ１１が形成された面を、このレジストＭ１１をマスクとして用いつつたとえば２μｍ彫り込むことで、図２５に示すように、シリコン基板を凸部１２ａおよび基部１１に加工する。なお、レジストＭ１１の形成には、たとえば電子ビーム（ＥＢ）リソグラフィ等を使用することができる。また、シリコン基板の彫り込みには、誘導結合プラズマ反応性イオンエッチング（Inductive Coupled Plasma-Reactive Ion Etching：ＩＣＰ−ＲＩＥ）装置などを用いることが可能である。
つぎに、レジストＭ１１を除去した後、凸部１２ａが形成された基部１１にアニーリングなどの熱酸化処理を施すことで、図２６に示すように、凸部１２ａおよび基部１１の表面に、たとえば１６０ｎｍ程度の絶縁膜１３を形成する。
つぎに、たとえば電子ビーム（ＥＢ）蒸着プロセスを用いることで、図２７に示すように、凸部１２ａおよび基部１１を覆う絶縁膜１３上に、たとえば厚さ４０ｎｍのルテニウム（Ｒｕ）膜１５Ａを形成する。
つぎに、レジストのコーティング工程およびエッチバック工程を実施することで、図２８に示すように、基部１１の上面上に形成された凸部１２ａと絶縁膜１３とＲｕ膜１５Ａとからなる凹凸形状の凹部分に、少なくとも凸部分の上端面を露出するレジストＭ１２を形成する。
つぎに、図２９に示すように、レジストＭ１２から露出したＲｕ膜１５Ａをたとえばイオンミリング工程により除去することで、Ｒｕ膜１５Ａを側壁電極１５および引出し電極１６に加工する。
つぎに、レジストＭ１２を除去した後、基部１１における凸構造が形成された面にヘキサメチルジシラザン（ＨＭＤＳ）を塗布することで、図３０に示すように、少なくとも凸構造の上端面がＳＡＭの電解性疎水膜１４で覆われた側壁電極モールド１０が形成される。なお、ヘキサメチルジシラザン（ＨＭＤＳ）の塗布には、たとえば簡易蒸着法などを用いることができる。
図３１〜図３４には、上述した第１実施形態にかかる製造方法により作製された側壁電極モールドの一例を示す。図３１は、第１実施形態にかかる製造方法により作製された側壁電極モールドの一例を示す上視図であり、図３２は、図３１における領域Ｒ４の拡大図である。図３３は、第１実施形態にかかる製造方法により作製された側壁電極モールドにおける凸構造の一例を示す断面図であり、図３４は、図３３における領域Ｒ５の拡大図である。なお、図３１および図３２に例示する側壁電極モールド（１０）において、凸構造（１２）のエリアサイズは約４ｍｍ角であり、凸構造（１２）のハーフピッチは約４μｍであり、凸構造（１２）の面積は約４.４５ｍｍ２である。
図３１および図３２に示されるように、第１実施形態にかかる製造方法を用いることで、微細パターンの側壁電極モールドを高精度に作製することが可能となる。また、図３３および図３４に示されるように、第１実施形態にかかる製造方法によれば、製造された側壁電極モールドにおける凸構造においても、良好な層構造が実現されていることが分かる。
また、図３５〜図３８には、第１実施形態にかかる電解性疎水膜（１４／１０４）によるメニスカス制御効果の検証結果を示す。図３５は、第１実施形態にかかる電解性疎水膜を導入しない場合のパターン転写結果を示す図であり、図３６は、図３５における領域Ｒ６の拡大図である。図３７は、第１実施形態にかかる電解性疎水膜を導入した場合のパターン転写結果を示す図であり、図３８は、図３７における領域Ｒ７の拡大図である。
なお、図３５〜図３８に示す検証においては、パターン転写時のバイアス電圧を１７Ｖ（ボルト）とし、バイアス電圧の周波数を１Ｈｚ（ヘルツ）とし、そのデューティ比を５０％とし、相対湿度を８０％とし、転写基板１０１の基板温度を１０．１℃とし、処理時間を１分とし、側壁電極モールド１０を転写基板１０１へ付勢する圧力を１００Ｎ（ニュートン）とした。
図３５および図３６と図３７および図３８との比較から分かるように、第１実施形態にかかる電解性疎水膜（１４／１０４）を導入した場合（図３７および図３８）では、電解性疎水膜を導入しない場合（図３５および図３６）と比較して、転写分解能が１４０ｎｍ程度から４０ｎｍ程度に改善された。このことから、第１実施形態にかかる電解性疎水膜（１４／１０４）を導入することで、メニスカスの広がりが抑制されたことが分かる。また、図３５および図３６と図３７および図３８との比較からは、電解性疎水膜１４と基部１１および凸部１２ａとの間に絶縁膜１３を介在させて電解性疎水膜１４が基部１１または凸部１２ａと直接接触しない構造とすることで、転写パターンの線幅（ＬＷ）に対する線幅ラフネス（ＬＷＲ）の比率が１０％程度にまで低減されることもわかる。
以上で説明したように、第１実施形態では、凸構造１２の側面にパターン転写用の側壁電極１５が形成された側壁電極モールド１０を用いてパターンを転写するため、低コストで高分解能のパターン転写が可能となる。
また、側壁電極１５と転写基板１０１との間に電解性疎水膜１４および／または１０４を介在させることで、パターン転写時におけるメニスカス２０の広がりを制御することが可能となるため、メニスカス２０と転写基板１０１との接触長さを抑えることができる。その結果、転写分解能を低下させることなく、パターンを正確に転写することが可能となる。
さらに、絶縁膜１３としての酸化膜を備える側壁電極モールド１０は電子ビームリソグラフィなどの工程と整合性が高いため、側壁電極モールド１０を作製する際に高寸法精度および低パターンラフネスを実現することが可能性となる。
なお、複数の側壁電極１５に対する引出し電極１６は、図３９に示す側壁電極モールド１０Ａのように、各側壁電極１５に対して個別に設けられた複数の引出し電極１６Ａに置き換えることも可能である。その場合、図１６に示す電源１３０は、複数の引出し電極１６Ａそれぞれに対して独立に接続されてもよいし、共通に接続されてもよい。もしくは、引出し電極１６Ａを２つ以上のグループに分け、それぞれのグループに対して個別に電源１３０が設けられてもよい。さらに、複数の側壁電極１５を２つ以上のグループに分け、それぞれのグループに対して個別の引出し電極１６Ａを設けた構成とすることも可能である。
また、上述において例示した接触型の側壁電極リソグラフィでは、側壁電極モールド１０の凸構造１２と転写基板１０１との接触状態が転写特性に大きな影響を与えることがある。そのため、均一なパターン転写を実現するためには、側壁電極１５の上端面を転写基板１０１に均一に接触させることが重要となる。なお、非接触型の側壁電極リソグラフィにおいては、側壁電極１５の上端面と転写基板１０１との間の間隔を一定に保つことが、均一なパターン転写を実現するためには重要である。
ここで、モールドと転写基板とがそれぞれ硬い構造を有している場合、両者間の接触を均一にするためには、モールドと転写基板との間に比較的大きな圧力を与える必要が生じる。なお、硬い構造とは、応力に対する変形量が比較的小さいことを意味している。しかしながら、モールドの凸部は比較的脆い構造であるため、モールドと転写基板との間に大きな圧力を与えると、モールドの凸部に設けられたパターン部が破壊されて転写不良が発生してしまう場合が存在する。
それに対し、第１実施形態にかかる電解性疎水膜（１４／１０４）は、多くの場合、凸部１２ａや絶縁膜１３よりも硬度の低い（または、剛性の低いもしくは柔軟性の高い）材料で構成されることが見込まれる。その場合、電解性疎水膜（１４／１０４）が側壁電極モールド１０を転写基板１０１へ付勢する際のクッションとしても機能し得るため、凸構造１２を破壊させることなく、側壁電極１５を転写基板１０１のパターン転写面に均一に接触させることが可能となる。その結果、側壁電極モールド１０の凸構造１２と転写基板１０１との接触均一性が向上することも期待することができる。
第２実施形態
つぎに、第２実施形態にかかるモールド、モールドの製造方法、製造装置および半導体装置の製造方法を、図面を用いて詳細に説明する。なお、以下の説明において、第１実施形態と同様の構成については、同一の符号を付し、その重複する説明を省略する。
つぎに、第２実施形態にかかるモールド、モールドの製造方法、製造装置および半導体装置の製造方法を、図面を用いて詳細に説明する。なお、以下の説明において、第１実施形態と同様の構成については、同一の符号を付し、その重複する説明を省略する。
図４０は、第２実施形態にかかる側壁電極モールドの概略構成例を示す断面図である。なお、図４０では、第１実施形態における図１５に相当する断面の構成例を示している。図４０に示すように、側壁電極モールド２０は、第１実施形態にかかる側壁電極モールド１０と同様の構成において、凸部１２ａに形成された絶縁膜１３と側壁電極１５とからなる層構造の外側に、絶縁膜２３と側壁電極（第２電極）２５とからなる層構造がさらに設けられた構成を備える。側壁電極２５は、側壁電極１５と同様に、引出し電極２６に接続している。
側壁電極２５および引出し電極２６は、それぞれ側壁電極１５および引出し電極１６と同様の導電性材料を用いて構成されてよい。また、側壁電極１５が引出し電極２６と電気的に接続されている場合には、引出し電極１６が省略されてもよい。
このように、凸構造２２の片側に設ける側壁電極の数を２以上とすることで、パターンのピッチをさらに微細化することが可能となる。たとえば、凸構造２２の片側に設ける側壁電極の数を２つとした場合、凸部１２ａのピッチの１／４倍のピッチの微細パターンを実現可能することが可能となる。
さらに、複数の側壁電極１５および２５間に凸部１２ａを介在させない構造とすることで、基部１１の基とした基板から凸部１２ａを形成する際のリソグラフィの解像度に制限されずに、より微細なピッチのパターンを構成することも可能となる。
その他の構成、製造方法および効果は、第１実施形態と同様であるため、ここでは詳細な説明を省略する。なお、側壁電極モールド２０の製造方法においては、第１実施形態において図２５〜図３０を用いて説明した製造方法と同様の方法において、絶縁膜１３と導電膜（第１実施形態ではＲｕ膜１５Ａを例示）と成膜（図２６〜図２７）した後に、酸化膜と導電膜（たとえばＲｕ膜）とを順次成膜すればよい。なお、凸構造の上端面における導電膜と酸化膜と導電膜（Ｒｕ膜１５Ａ）とは、たとえば図２８〜図２９を用いて説明した工程と同様の工程により順次エッチバックされてよい。また、電解性疎水膜１４は、たとえば図３０を用いて説明した工程と同様の工程により塗布されてよい。
なお、上述した各実施形態では、側壁電極リソグラフィを前提として説明したが、その他のナノインプリントリソグラフィに対しても、上述した各実施形態を適用することが可能である。たとえば、凸部１２ａと絶縁膜１３で構成された凸構造の上端面上に電極が形成されたモールドに対して、電極を覆うように電解性疎水膜が形成された構造とすることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０，１０Ａ，２０…側壁電極モールド、１１…基部、１１ａ…第１主面、１１ｂ…第２主面、１１ｃ…側面、１２，２２…凸構造、１２ａ…凸部、１３，２３…絶縁膜、１４，１０４…電解性疎水膜、１５，２５…側壁電極、１６，１６Ａ，２６…引出し電極、１７…アライメントマーク、２０…メニスカス、１０１…転写基板、１０２…電子注入領域、１１０…モールドホルダ、１１１、１２１、１２３…孔、１２０…基板ホルダ、１２２…導電性基板、１３０…電源、１４０…空隙、Ｍ１１，Ｍ１２…レジスト
Claims (14)
- 第１主面を有する基部と、
前記第１主面に設けられた１つ以上の凸構造と、
を備え、
凸構造は、
前記基部の前記第１主面から突出する凸部と、
前記凸部に設けられた第１電極と、
前記凸部と前記第１電極とを含む凸形状の上端面に設けられ、電解性と疎水性とを備えた電解性疎水膜と、を備え、
前記電解性疎水膜の硬度は、前記凸部の硬度よりも低い、
モールド。 - 第１主面を有する基部と、
前記第１主面に設けられた１つ以上の凸構造と、
を備え、
凸構造は、
前記基部の前記第１主面から突出する凸部と、
前記凸部に設けられた第１電極と、
前記凸部と前記第１電極とを含む凸形状の上端面に設けられ、電解性と疎水性とを備えた電解性疎水膜と、
前記凸部と前記第１電極との間に介在する絶縁膜と、を備える、
モールド。 - 第１主面を有する基部と、
前記第１主面に設けられた１つ以上の凸構造と、
を備え、
凸構造は、
前記基部の前記第１主面から突出する凸部と、
前記凸部に設けられた第１電極と、
前記凸部と前記第１電極とを含む凸形状の上端面に設けられ、電解性と疎水性とを備えた電解性疎水膜と、
前記凸部の上端面に設けられた絶縁膜と、を備える、
モールド。 - 第１主面を有する基部と、
前記第１主面に設けられた１つ以上の凸構造と、
を備え、
凸構造は、
前記基部の前記第１主面から突出する凸部と、
前記凸部に設けられた第１電極と、
前記凸部と前記第１電極とを含む凸形状の上端面に設けられ、電解性と疎水性とを備えた電解性疎水膜と、
前記第１電極の側面のうち前記凸部と対向する第１側面とは反対側の第２側面に設けられた絶縁膜と、
前記絶縁膜の側面のうち前記第１電極と接する第３側面とは反対側の第４側面に設けられた第２電極と、を備え、
前記電解性疎水膜は、前記凸部と前記第１電極とに加えて前記絶縁膜と前記第２電極とを含む前記凸形状の上端面に設けられている、
モールド。 - 前記電解性疎水膜は、前記凸部を構成する材料よりも高い疎水性を備える材料で構成されている請求項１〜４のいずれか１項に記載のモールド。
- 前記電解性疎水膜は、単分子層である請求項１〜４のいずれか１項に記載のモールド。
- 前記電解性疎水膜の膜厚は、１ｎｍ以上１０ｎｍ以下である請求項１〜４のいずれか１項に記載のモールド。
- 前記電解性疎水膜は、有機シランを含む請求項１〜４のいずれか１項に記載のモールド。
- 前記電解性疎水膜は、ヘキサメチルジシラザンを含む請求項１〜４のいずれか１項に記載のモールド。
- 前記第１電極は、前記凸部の側面のうち少なくとも２つの側面にそれぞれ設けられている請求項１〜４のいずれか１項に記載のモールド。
- 前記電解性疎水膜は、前記絶縁膜を構成する材料を構成する材料よりも高い疎水性を備える材料で構成されている請求項３に記載のモールド。
- 請求項１〜４のいずれか１項に記載のモールドと、
転写対象物が載置される基板ホルダと、
前記基板ホルダに載置された前記転写対象物のパターン転写面に前記第１主面が対向するように前記モールドを保持するモールドホルダと、
前記転写対象物と前記モールドとの間に電位差を与える電源と、
を備えた製造装置。 - 第１主面を有する基部と、前記第１主面に設けられた電極とを備えるモールドを用いた半導体装置の製造方法であって、
半導体基板のパターン転写面と前記電極との間に電解性と疎水性とを備えた電解性疎水膜を介在させつつ、前記半導体基板の前記パターン転写面と前記モールドの前記電極とを対向配置し、
前記パターン転写面と前記電極とを対向させた状態で、前記モールドを前記半導体基板へ付勢し、
前記モールドを前記半導体基板へ付勢した状態で前記電極にバイアス電圧を印加することで、前記電解性疎水膜における前記電極と前記パターン転写面とで挟まれた部分を局所的に除去し、
前記モールドを前記半導体基板へ付勢した状態で前記電極にバイアス電圧を印加することで、前記電解性疎水膜を局所的に除去することで露出された前記パターン転写面における領域の特性を変化させる
ことを含む半導体装置の製造方法。 - 前記電解性疎水膜は、前記モールドの前記電極における前記半導体基板と対向する面、および、前記半導体基板の前記パターン転写面のうちの少なくとも１つに設けられている請求項１３に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016226043A JP6846172B2 (ja) | 2016-11-21 | 2016-11-21 | モールド、製造装置および半導体装置の製造方法 |
| CN201710763304.7A CN108089397A (zh) | 2016-11-21 | 2017-08-30 | 模具 |
| US15/693,096 US10372036B2 (en) | 2016-11-21 | 2017-08-31 | Mold, method of producing mold, production apparratus, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016226043A JP6846172B2 (ja) | 2016-11-21 | 2016-11-21 | モールド、製造装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018085376A JP2018085376A (ja) | 2018-05-31 |
| JP6846172B2 true JP6846172B2 (ja) | 2021-03-24 |
Family
ID=62146884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016226043A Active JP6846172B2 (ja) | 2016-11-21 | 2016-11-21 | モールド、製造装置および半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10372036B2 (ja) |
| JP (1) | JP6846172B2 (ja) |
| CN (1) | CN108089397A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11249405B2 (en) * | 2018-04-30 | 2022-02-15 | Canon Kabushiki Kaisha | System and method for improving the performance of a nanoimprint system |
| TWI790407B (zh) * | 2018-11-13 | 2023-01-21 | 日商東京威力科創股份有限公司 | 抑制晶圓上的缺陷性、金屬微粒汙染、及膜成長的系統及方法 |
| CN109240040B (zh) * | 2018-11-16 | 2021-10-19 | 京东方科技集团股份有限公司 | 压印模板和压印方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101124089B (zh) | 2004-01-12 | 2011-02-09 | 加利福尼亚大学董事会 | 纳米级电子光刻 |
| US8501277B2 (en) * | 2004-06-04 | 2013-08-06 | Applied Microstructures, Inc. | Durable, heat-resistant multi-layer coatings and coated articles |
| KR100605613B1 (ko) * | 2005-07-14 | 2006-08-01 | 학교법인 포항공과대학교 | 소수성 표면을 갖는 고분자 기재 제조용 몰드의 제조 방법 |
| US8529784B2 (en) | 2005-08-10 | 2013-09-10 | President And Fellows Of Harvard College | Electrically-conductive and semi-conductive films |
| JP4766964B2 (ja) | 2005-09-06 | 2011-09-07 | 日本電信電話株式会社 | ナノインプリント方法 |
| KR100805229B1 (ko) * | 2006-06-07 | 2008-02-21 | 삼성전자주식회사 | 나노임프린트를 이용한 미세 패턴의 형성방법 |
| JP2008047797A (ja) | 2006-08-21 | 2008-02-28 | Ntt Advanced Technology Corp | インプリント方法 |
| JP2010027743A (ja) * | 2008-07-16 | 2010-02-04 | Ebara Corp | インプリント用ガラス基板、レジストパターン形成方法、インプリント用ガラス基板の検査方法及び検査装置 |
| JP2011206981A (ja) * | 2010-03-29 | 2011-10-20 | Dainippon Printing Co Ltd | ナノインプリントモールドの製造方法、パターン形成体の製造方法、およびナノインプリントモールド |
| JP6019685B2 (ja) | 2012-04-10 | 2016-11-02 | 大日本印刷株式会社 | ナノインプリント方法及びナノインプリント装置 |
| KR101399440B1 (ko) * | 2012-06-20 | 2014-05-28 | 한국기계연구원 | 플라즈모닉 나노리소그래피 장치용 스탬프 제조방법 및 플라즈모닉 나노리소그래피 장치 |
| CN102897709B (zh) * | 2012-09-17 | 2015-01-28 | 大连理工大学 | 一种低成本微纳一体化结构的制作方法 |
| JP6178651B2 (ja) * | 2013-07-19 | 2017-08-09 | 株式会社東芝 | パターン転写用モールド及びパターン形成方法 |
| JP2017130486A (ja) | 2016-01-18 | 2017-07-27 | 株式会社東芝 | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 |
-
2016
- 2016-11-21 JP JP2016226043A patent/JP6846172B2/ja active Active
-
2017
- 2017-08-30 CN CN201710763304.7A patent/CN108089397A/zh active Pending
- 2017-08-31 US US15/693,096 patent/US10372036B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018085376A (ja) | 2018-05-31 |
| CN108089397A (zh) | 2018-05-29 |
| US10372036B2 (en) | 2019-08-06 |
| US20180143530A1 (en) | 2018-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Loo et al. | Additive, nanoscale patterning of metal films with a stamp and a surface chemistry mediated transfer process: Applications in plastic electronics | |
| JP5745532B2 (ja) | インプリント・リソグラフィ用テンプレート | |
| JP6846172B2 (ja) | モールド、製造装置および半導体装置の製造方法 | |
| Zaumseil et al. | Nanoscale organic transistors that use source/drain electrodes supported by high resolution rubber stamps | |
| US7462028B2 (en) | Partial vacuum environment imprinting | |
| JP4876981B2 (ja) | 電子装置の製造方法 | |
| US10578964B2 (en) | Asymmetric template shape modulation for partial field imprinting | |
| CN107253394B (zh) | 转印装置以及基板处理装置 | |
| US20110193251A1 (en) | Process Gas Confinement for Nano-Imprinting | |
| TWI471686B (zh) | 模板製造裝置及模板製造方法 | |
| US10578984B2 (en) | Adaptive chucking system | |
| US20060172229A1 (en) | Alignment system used in nano-imprint lithography and nano imprint lithography method using the alignment system | |
| US8163657B2 (en) | Process for adjusting the size and shape of nanostructures | |
| US10474028B2 (en) | Template, method for fabricating template, and method for manufacturing semiconductor device | |
| US8268725B2 (en) | Horizontal coffee-stain method using control structure to pattern self-organized line structures | |
| JPH0745511A (ja) | 電子線ホログラフィによるナノサイズドットパターン形成方法および描画装置 | |
| JP2017130486A (ja) | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 | |
| KR20150010623A (ko) | 패턴 전사용 몰드 및 패턴 형성 방법 | |
| JP2008288239A (ja) | パターニング方法、およびｔｆｔの製造方法 | |
| Byun et al. | Microcontact printing using a flat metal-embedded stamp fabricated using a dry peel-off process | |
| KR101483964B1 (ko) | 습식 두드림을 통한 나노전극 제조방법 및 이를 통해 제조된 나노전극 | |
| Li et al. | Electrostamping through sam layer for 1: 1 transfer of 40-NM-wide patterns over MM 2 area | |
| Christou et al. | Selective Printing of Electronic Layers for multi-layered Devices using Tailored Surface Morphology | |
| Sato et al. | Wafer scale direct-write of Ge and Si nanostructures with conducting stamps and a modified mask aligner | |
| KR100522140B1 (ko) | 병렬 프로브로 리소그래피하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20161212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20161212 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200923 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6846172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |