JP4876981B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4876981B2
JP4876981B2 JP2007056695A JP2007056695A JP4876981B2 JP 4876981 B2 JP4876981 B2 JP 4876981B2 JP 2007056695 A JP2007056695 A JP 2007056695A JP 2007056695 A JP2007056695 A JP 2007056695A JP 4876981 B2 JP4876981 B2 JP 4876981B2
Authority
JP
Japan
Prior art keywords
workpiece
substrate
manufacturing
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007056695A
Other languages
English (en)
Other versions
JP2007243192A (ja
Inventor
リー シュンプ
ニューサム クリストファー
ラッセル デイビット
クグラー トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JP2007243192A publication Critical patent/JP2007243192A/ja
Application granted granted Critical
Publication of JP4876981B2 publication Critical patent/JP4876981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/24—Inking and printing with a printer's forme combined with embossing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
    • B41M3/06—Veined printings; Fluorescent printings; Stereoscopic images; Imitated patterns, e.g. tissues, textiles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1039—Surface deformation only of sandwich or lamina [e.g., embossed panels]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Textile Engineering (AREA)
  • Vascular Medicine (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明のいくつかの態様は、電子装置の製造方法、バンク構造への材料のインクジェット印刷による装置製造、及びエンボス加工具等に関する。
加工可能な材料である有機溶液、無機溶液を用いた電子機器は、過去数十年間、多大な研究興味の的であった。これらの材料においては、発光ダイオード（ＬＥＤ）、光電池、薄膜トランジスタ（ＴＦＴ）など広い適用範囲の可能性が示されてきた。さらには、近年のパターニング技術の進歩で、それらの材料による硬質、軟質両方の基板上への大面積集積装置製造の実現性も証明されている。電子装置の製造には、光学リソグラフィ、マイクロエンボス加工、ソフトコンタクト印刷、スクリーン印刷、インクジェット印刷、光学干渉リソグラフィなどのさまざまな製造技術が採用できる。これらの技術により、かなり高い解像度でパターニングすることはできる。しかし、事前に基板上に描かれる構造に合わせて必要な器具を配置するのは困難である。大面積、軟質基板の場合は、基板の歪み、熱膨張又は熱収縮により、とりわけ正確な配置が難しくなる。また、ロールトゥーロール製造技術の場合、移動中にかかる基板への張力のため不均一な歪みが生じ、さらに配置が難しくなる。
インクジェット印刷は電子装置の製造にはとても有望な技術であるが、現在利用できるフリーフォーマット印刷の解像度（約５０μｍ）は電子業界の要望に見合うほどではない。インクジェット印刷を使用し、より高い解像度の構造を得るために、親液／撥液コントラストを持つバンク構造を使用し、印刷された液体を閉じ込めることによって印刷解像度を上げてきた。しかし、そのようなバンク構造を使っても、不具合なく十分に高い解像度で電子装置を製造するのは困難である。
エンボス加工具を使用してバンク構造を形成し、エンボス加工したバンク構造にインクジェット印刷処理を合わせて施していた。しかしながら、そのようにエンボス加工した構造は多くの重要な適用において、不都合が見受けられていた。
図１は、エンボス加工具によって形成されたバンク構造を使用した、高解像度のインクジェット印刷構造の従来の形成方法を示している。簡潔に、図１（ａ）において、基板１００上にポリマー層１０２を形成する。そして、図１（ｂ）のように、一定の温度まで加熱し、ポリマー層１０２に対して硬質エンボス加工具１０４を押圧する。室温まで冷ました後、エンボス加工具１０４を取り除くとポリマー層１０２にエンボス加工された構造が残る。それから、図１（ｃ）に示すように、Ｏ2プラズマエッチング加工を施しエンボス加工した構造のくぼみ部分に残っているポリマーを完全に取り除く。そして図１（ｄ）に示すように、例えばプラズマ処理やソフトコンタクト印刷による自己組織化単分子膜（ＳＡＭ）の形成などの適切な表面処理を施して親液／撥液コントラストを形成した後、図１（ｅ）に示すように、エンボス加工した構造上に機能材料１０８をインクジェット印刷する。ここで「親液／撥液コントラスト」とは、機能材料１０８が相対的に、エンボス加工した構造の表面処理部分１０６又は未処理部分に対して親液又は撥液であることを表している。例えば、機能材料１０８が水性であれば、ある部分が親水性で、他の部分が撥水性となるように構造を処理することで親液／撥液コントラストを形成する。
従来の、エンボス加工を施されたバンク構造に材料を印刷して製造する発光ダイオード（ＬＥＤ）において電極の絶縁性を確保するのは困難であった。また、薄膜トランジスタ（ＴＦＴ）の製造においては、バンクの汚染、すなわち隣接する電極間でバンクを横切るブリッジが生じるため、エンボス加工したバンク構造に材料を印刷して短チャネルを確実に形成することは問題であった。
本発明に係るいくつかの態様の目的は、良好な絶縁特性をもつキャパシタ構造の製造、またＴＦＴ製造における短チャネルの形成を可能とするインクジェット印刷とエンボス加工技術を提供することにある。
本発明に係るいくつかの態様は、エンボス加工を用いた製造方法に係る上記の課題は少なくとも一つには現存の製造技術において使用されるエンボス加工バンク構造が一つの厚みコントラストしか有していないという事実に基づいている。発明者は、多段エンボス加工具を使うことにより少なくとも二段の厚みコントラストを持つエンボス加工バンク構造を形成することで上記の課題を緩和できるということを見出した。
本発明に係るひとつの電子装置の製造方法は、エンボス加工具を使用し被加工物の表面をエンボス加工し、前記被加工物の表面に微構造を形成する第１の工程と、前記被加工物をエッチングし、第１の被加工物に加工する第２の工程と、前記第１の被加工物に第１の電極を形成する第３の工程と、前記第３の工程の後、前記第１の被加工物をエッチングし、第２の被加工物に加工する第４の工程と、前記第２の被加工物に第２の電極を形成する第５の工程と、を含み、前記被加工物は基板と前記基板上に形成されたエンボス加工層とを有し、前記表面は前記エンボス加工層の表面であり、前記微構造は、第１のくぼみと前記第１のくぼみよりも深さの浅い第２のくぼみであり、前記第１のくぼみと前記第２のくぼみとの間には壁が形成されており、前記第２の工程は、前記第１のくぼみの底部における前記エンボス加工層を除去し、前記第１のくぼみに前記基板を露出させる工程であり、前記第３の工程は、前記第１のくぼみに露出した前記基板に機能材料を含有する第１の流体を配置し前記第１の流体を乾燥させて第１の電極を形成する第６の工程を含み、前記第４の工程は、前記第２のくぼみの底部における前記エンボス加工層を除去し、前記第２のくぼみに前記基板を露出させる工程であり、前記第５の工程は、前記第１の電極の表面を撥液性にする第７の工程と、前記第２のくぼみに露出した前記基板に機能材料を含有する第２の流体を配置し前記第２の流体を乾燥させて第２の電極を形成する第８の工程を含み、前記第８の工程は前記第７の工程の後に行われることを特徴とする。
上記のひとつの電子装置の製造方法において、前記第３の工程は、前記第６の工程の前に行われる、前記第１のくぼみに露出した前記基板を除いた前記第１の被加工物の表面を撥液性にする第９の工程を含み、前記第７の工程は、前記第１の電極の表面を撥液性にするとともに、前記第２のくぼみに露出した前記基板を除いた前記第２の被加工物の表面を撥液性にする工程であることが好ましい。
上記のひとつの電子装置の製造方法において、前記第７の工程及び前記第９の工程は、プラズマ処理により行われることが好ましい。
上記のひとつの電子装置の製造方法において、前記第１の流体及び前記第２の流体は、インクジェット印刷により印刷されることが好ましい。
上記のひとつの電子装置の製造方法において、前記第１の流体及び前記第２の流体は、溶液又はコロイド懸濁液であることが好ましい。
上記のひとつの電子装置の製造方法において、前記基板から前記エンボス加工層の残存部分を除去する工程と、前記基板上に半導体層を積層する工程と、前記半導体層上に絶縁層を積層する工程と、前記絶縁層上にゲート電極を形成する工程と、をさらに有することが好ましい。
本発明に係る電子装置の製造方法は、エンボス加工具を使用し被加工物の表面をエンボス加工し、前記被加工物の表面に少なくとも２段の厚みコントラストを持つ微構造を形成する工程と、前記微構造上に機能材料を含有する流体を配置する工程と、を有する。
上記の製造方法は、エンボス加工したバンク構造に材料を配置する迅速で安価なパターニング方法を提供する。本発明に係る技術により、高解像度の構造を印刷する際の不具合の発生も低減される。被加工物表面をエンボス加工して少なくとも二段の厚みコントラストを持つ微構造を形成すると、異なる機能材料層が積層された微構造の異なる部分を異なる深さにできる。その結果、それらの部分は製造工程の個々の工程で異なる特性を得ることができ、それぞれの部分に確実に正しい機能材料だけを配置することができ、従来のエンボス加工技術に付随する不具合を抑えることができる。例えば、所定の機能材料を配置するとき、所望の部分が機能材料に対して親液で、他の部分が機能材料に対して撥液となるように親液／撥液コントラストを異なる部分間に作ることができる。
好ましくは、流体を配置する前記工程はインクジェット印刷工程を有する。
一実施態様において、前記微構造は前記被加工物の表面に、底面と段差面とを持つ段差くぼみを有し、前記段差面は前記底面より前記被加工物表面から浅くくぼんでいる。流体を配置する前記工程は、前記底面上に第１材料層を積層する工程と、前記くぼみに第２材料層を積層する工程と、前記第２材料層上に第３材料層を積層する工程と、を有する。
好ましくは、前記被加工物は基板と前記基板上に形成されたエンボス加工層から成る。また、前記微構造は前記エンボス加工層に、底面と段差面とを持つ段差くぼみを有し、前記段差面は前記底面より前記被加工物表面から浅くくぼんでいる。流体を配置する前記工程は、前記被加工物表面をエンボス加工後にエッチングし、前記底面の前記エンボス加工層を除去することにより前記基板表面の一部分を露出させる工程と、前記被加工物表面に第１処理を施し、前記基板表面の前記露出部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、を有する。
好ましくは、本方法は、前記第１処理を施した後に前記底面上に第１材料層を積層する工程と、前記被加工物表面に第２処理を施し、前記第１材料層表面と前記被加工物表面の他の部分との間の濡れ差を除去する工程と、前記被加工物表面に第３処理を施し、前記くぼみの前記被加工物表面の一部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、前記くぼみに第２材料層を積層する工程と、前記第２材料層上に第３材料層を積層する工程と、をさらに有する。
好ましくは、前記第１処理と前記第２処理はプラズマ処理を含む。好適には、前記第３処理はソフトコンタクト印刷を含む。好ましくは、前記第１材料層及び第３材料層は電極である。
他の実施態様において、前記被加工物は基板と前記基板上に形成されたエンボス加工層から成り、前記微構造は前記エンボス加工層に第１のくぼみ及び第２のくぼみを有しており、前記第１のくぼみは前記第２のくぼみより深い。流体を配置する前記工程は、前記第１のくぼみに第１材料層を積層する工程と、前記第２のくぼみに第２材料層を積層する工程と、を有する。
好ましくは、本方法は、前記第１材料層を積層する工程の前に前記被加工物をエッチングし、前記第１のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の一部を露出させる工程と、前記第２材料層を積層する工程の前に前記被加工物をエッチングし、前記第２のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の他の部分を露出させる工程と、をさらに有する。
好ましくは、本方法は、前記第１材料層を積層する工程の前に前記被加工物表面に第１処理を施し、前記第１のくぼみと前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、前記第２材料層を積層する工程の前に前記被加工物表面に第２処理を施し、前記第２のくぼみと前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、をさらに有する。
好ましくは、前記被加工物は基板と前記基板上に形成されたエンボス加工層から成り、前記微構造は前記エンボス加工層に第１のくぼみ及び第２のくぼみを有しており、前記第１のくぼみは前記第２のくぼみより深い。流体を配置する前記工程は、前記被加工物をエッチングし、前記第１のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の一部を露出させる工程と、前記被加工物表面に第１処理を施し、前記基板表面の前記露出部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、を有する。
好ましくは、本方法は、前記第１処理を施した後に前記第１のくぼみに第１材料層を積層する工程と、前記被加工物をエッチングし、前記第２のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の更なる他の部分を露出させる工程と、前記被加工物表面に第２処理を施し前記基板表面の前記更なる露出部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、前記第２のくぼみに第２材料層を積層する工程と、をさらに有する。
好ましくは、前記第１材料層及び第２材料層はインクジェット印刷により積層される。好ましくは、前記第１材料層及び第２材料層は電極である。好適には、前記第１処理と第２処理はプラズマ処理である。
好ましくは、本方法は、前記基板から前記エンボス加工層の残存部分を除去する工程と、前記基板上に半導体層を積層する工程と、前記半導体層上に絶縁層を積層する工程と、前記絶縁層上にゲート電極を形成する工程と、をさらに有する。
一実施態様では、本方法は有機又は無機薄膜トランジスタの製造方法である。他の実施態様では、本方法はキャパシタ構造の製造方法である。好ましくは、本方法はキャパシタの製造方法である。さらに他の実施態様では、本方法は発光ダイオードの製造方法である。好ましくは、本方法は強誘電体メモリ装置の製造方法である。
好ましくは、前記エンボス加工具は第１表面と、前記第１表面に対して二つの異なる高さの段を有する。好ましくは、前記エンボス加工具は第１表面と、前記第１表面に対して二つより多くの異なる高さの段を有する。好ましくは、前記エンボス加工具は半導体、金属、又はセラミック材料から成る。好ましくは、エンボス加工により形成された前記微構造は１０ｎｍから１ｍｍの間の幅を有する特性を持つ。好ましくは、厚みコントラスト間の厚み差が１０ｎｍから１０μｍの間である。好適には、前記流体は溶液又はコロイド懸濁液である。
好ましくは、ロールトゥーロール又はシートトゥーシート加工により基板上に電子装置を製造する方法が提供される。好適には、上述の方法を含む電子回路の製造方法が提供される。
本発明の他の実施態様では、上述の方法により製造された電子装置が提供される。好適には、上述の方法により製造されたフレキシブル表示パネルが提供される。好ましくは、上述の方法により製造された強誘電体メモリ装置が提供される。
本発明に係る基板上に微構造を形成するためのエンボス加工具は、第１表面と、前記第１表面に対して少なくとも二つの異なる高さの段と、を有する。そのようなエンボス加工具は本発明の上記方法において使用され、迅速で安価な、上述の不具合を防ぐパターニング方法を提供することができる。
一実施態様において、前記エンボス加工具は、第１表面上に形成された第１の段と、前記第１の段上に形成された第２の段と、を有する。他の実施態様において、本エンボス加工具は、前記第１の表面の第１の部分に形成された第１の高さを持つ第１の段と、前記第１の表面の第２の部分に形成された前記第１の高さと異なる第２の高さを持つ第２の段と、を有する。
本発明の装置製造によれば、良好な絶縁特性をもつキャパシタ構造が製造でき、またＴＦＴ製造における短チャネルの形成が可能となる。
以下、図面を参照しながら、本発明の実施の形態について説明する。
図２に本発明の一実施形態に係る多段エンボス加工具２０４とその適用を示す。図２は、図１（ａ）から図１（ｃ）に示す工程と相似の工程を示しており、その工程には基板２００上に形成されたポリマー層２０２のエンボス加工工程、それに続くエッチング工程が含まれるが、図２の工程では二段エンボス加工具２０４が使用されている。多段エンボス加工具を使用することで、下記に示すように、多大な効果を得ることができる。
図３は、本発明の一実施形態に係るキャパシタ構造の製造工程を示している。ポリメチルメタクリレート（ＰＭＭＡ）層２０２をガラス基板２００上に１μｍの厚さに形成し、１４０？Ｃで５分間仮焼成する。そして光学リソグラフィにより製造されたシリコンからなる多段エンボス加工具２０４をＰＭＭＡ層２０２に対して１７０？Ｃで押圧する。そして室温まで冷ました後、図３（ａ）に示すように、エンボス加工具２０４を取り外すとＰＭＭＡ層２０２に階段状のくぼみが残る。エンボス加工具２０４の大きさは個々の適用によって変わるが、標準的な大きさは、図２（ｂ）上で、前面板の長さｆ＝３０μｍ、第１の段の深さｄ１＝５００ｎｍ、第２の段の深さｄ２＝４００ｎｍ、第２の段の長さｓ＝５μｍである。図３（ｂ）に示すように、エンボス加工により形成されたＰＭＭＡ構造をＯ2プラズマでエッチングし、くぼみの底部にガラス基板２００を露出させる。そして、図３（ｃ）に示すように、３０秒間ＣＦ4プラズマ処理し、ＰＭＭＡ層２０２の表面２０６を撥液性にする。一方、ガラス基板２００は高い親液性を有したままである。そして、図３（ｄ）に示すように、ポリスチレンスルホン酸（ＰＥＤＯＴ−ＰＳＳ）を含むポリ（３，４エチレンジオキシチオフェン）の水性溶液をくぼみの底部に印刷して第１電極２０８を形成する。１００？Ｃで５分間乾燥させた後、表面全体を親液性にするため、１分間Ｏ2プラズマ処理する。次に、図３（ｅ）示すように、非構造ポリジメチルシロキサン（ＰＤＭＳ）スタンプ２１０を使ったソフトコンタクト印刷により１Ｈ，１Ｈ，２Ｈ，２Ｈ−パーフルオロデシルトリクロロシラン（を０．０１モル溶解したヘキサン溶液）からなる撥液性ＳＡＭ層２１２を形成する。そして、第１電極２０８を覆ってくぼみの中に機能材料２１４又は数種類の機能材料を印刷する。適用により、さまざまな材料を印刷することができる。例えば、ポリ（４−ビニルフェノール）（ＰＶＰ）イソプロパノール溶液を印刷して簡易キャパシタを生産することができ、ポリ（ｐ−フェニレンビニレン）（ＰＰＶ）を印刷して発光ダイオード（ＬＥＤ）装置を製造することができる。そして６０？Ｃで５分間乾燥させた後、機能材料２１４上に第２ＰＥＤＯＴ−ＰＳＳ電極２１６を印刷することにより、構造が完成する。
この工程の重要な特徴は、第１電極２０８の印刷工程と第１電極２０８上への機能材料２１４の積層工程の間に一工程導入していることである。このことにより機能材料２１４を渡るブリッジにより発生し、従来技術における課題であった第１電極２０８と第２電極２１６の間のリーク電流を防ぐことができる。
本発明の更なる実施形態として、短チャネル薄膜トランジスタ（ＴＦＴ）の製造方法を説明する。バンク構造に導電性材料をインクジェット印刷することによるＴＦＴのソース−ドレインチャネル形成は以前から試みられてきた。しかしながら、印刷された液滴が大きくソース電極とドレイン電極間の狭いバンクを渡ってしまい、得られた電極間に頻繁にブリッジを生じてしまうため、数μｍ〜ｓｕｂ−μｍと非常に短いチャネルを形成することは困難であった。図５は、１０μｍのバンク幅を持つＰＭＭＡバンク構造に銀コロイドを印刷して形成した構造におけるそのような不具合を示している。
図４は、上記問題を解決する本発明に係る工程を示している。最初に、図４（ａ）に示すように、ガラス基板３００上に、スピンコートによりＰＭＭＡ膜３０２を１μｍの厚さで形成する。そして、図４（ｂ）に示すように、二つの厚みコントラストを持つシリコン型からなるエンボス加工具３０４を使ってＰＭＭＡ層３０２を１７０？Ｃでエンボス加工する。エンボス加工具３０４の型構造に対する標準的な大きさは、図４（ｂ）で、ｆ＝３０〜４０μｍ、ｄ１＝６００ｎｍ、ｄ２＝９００ｎｍ、Ｌ＝２〜５μｍである。本実施形態では二つの段の長さｆは同じであるが、これに限られない。この例では、光学リソグラフィの解像度により幅Ｌが制限されているが、電子ビームリソグラフィやナノインプリンティングのようなより高い解像技術を使って幅Ｌをｓｕｂ−μｍにすることができる。
図４（ｃ）のように、エンボス加工により形成されたＰＭＭＡ構造を、Ｏ2プラズマを使ってエッチングし、構造の深い方のくぼみの下のガラス基板３００を露出させる。そして図４（ｄ）に示すように、３０秒間ＣＦ4プラズマ処理し、ＰＭＭＡ層の表面３０６を撥液性にする。一方、ガラス基板３００は高い親液性を有したままである。図４（ｅ）のように、深い方のくぼみの底部に露出しているガラス基板３００上にＰＥＤＯＴ−ＰＳＳ溶液を印刷し、第１ソース／ドレイン電極３０８を形成する。１００？Ｃで５分間乾燥させた後、図４（ｆ）のように、Ｏ2プラズマで再度エッチングし、構造の浅い方のくぼみの下のガラス基板３００を露出させる。図４（ｇ）のように、新たなＣＦ4プラズマ処理により、ＰＭＭＡ層の表面３１２と、印刷されたＰＥＤＯＴ−ＰＳＳの表面を撥液性にする。それから図４（ｈ）に示すように、浅い方のくぼみで形成された空間にＰＥＤＯＴ溶液を印刷し、第２ソース／ドレイン電極３１６を形成する。このように、水性ＰＥＤＯＴ溶液は常に、撥液性が高い部分に隣接した親液性のくぼみに印刷されるため、バンクの汚染を防ぐことができる。
図４（ｉ）のようにアセトン中でＰＭＭＡバンクを除去し、図４（ｊ）に示すようにポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）半導体層３１８を４０ｎｍの厚さに、またポリ（４−ビニルフェノール）（ＰＶＰ）絶縁層３２０を６００ｎｍの厚さに順にスピンコートにより積層する。最後に、ＰＥＤＯＴゲート電極３２２を絶縁層３２０上に印刷し、ＴＦＴ製造工程が完了する。
上記の工程は特に、インクジェット印刷による電子回路やフレキシブルパネルディスプレイの製造に好適に利用される。
図６は、本発明の一実施形態に係るエンボス加工具の製造工程を示している。まず、図６（ａ）において、Ｓｉ基板４００上に光学リソグラフィを用いてフォトレジスト構造４０２を形成する。次に、図６（ｂ）のように、ＳＦ6（もしくはＣＦ4）とＯ2の混合から成るプラズマを使って、基板４００をエッチングする。このとき、フォトレジスト４０２はマスクの機能を果たす。市販のレジスト除去剤で残ったフォトレジスト４０２を除去し、形成されたＳｉ基板４０１上に別のフォトレジスト層４０４を成膜する。図６（ｄ）、６（ｅ）に示すように、使用されたフォトレジスト材料に見合う条件で焼成した後、所望の構造を持つ別のマスク４０６を使って第２光学リソグラフィ処理を行い、第２フォトレジスト構造４０８を形成する。そして図６（ｆ）に示すように、第２フォトレジスト構造４０８をマスクとして使用しプラズマエッチングを行う。最後に、図６（ｇ）のように、残ったフォトレジスト４０８を除去する。
上記実施形態においては、製造工程で表面のエッチング処理にＯ2、ＣＦ4、ＳＦ6プラズマを使用した。しかし、他の表面処理技術も利用できることは明らかである。他のプラズマエッチング技術としては、コロナ放電処理、ＵＶオゾン処理、ＳＡＭ形成のような湿式化学処理が挙げられる。
上記実施形態では、電極形成にＰＥＤＯＴ溶液を印刷した。しかし上記工程において、溶解性の有機及び無機材料、水性コロイド懸濁液、他の有機及び無機溶液をベースとしたコロイド懸濁液のような他のインク材料も使用できることは明らかである。このようなインク材料には絶縁、半導体、導電材料があり、よって電子装置の所望の部分をインクジェット印刷により形成することができる。
上記実施形態において、ＰＭＭＡ層はスピンコートにより基板上に形成した。同様に、上記ＴＦＴ製造工程においては、スピンコートにより半導体層、誘電体層を形成した。しかし、これらの層のいずれか、又は全てを形成するのにその他の成膜技術も利用できる。その他の成膜技術として、ドクターブレーディングや、印刷（例えばスクリーン印刷、オフセット印刷、フレクソ印刷、パッド印刷、インクジェット印刷）、ディップコーティング、スプレーコーティングが挙げられる。特に、インクジェット印刷は上記のすべての層を形成するのに利用できる。
上記実施形態ではガラス、木材、剛性有機材料のような硬質材料と、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）のようなプラスチック材料の両方で基板を形成することができた。
エンボス加工具は試料の最上層にパターンを押印するのに適していれば半導体、金属、セラミック、ポリマーなどどんな材料で形成してもよい。
本発明の一つ又はそれ以上の実施形態に係る方法を加工物に対して繰り返し適用することによって、あらゆる数のＴＦＴ持つ電子回路、キャパシタ構造を持つ部品、そして／又は他の種類の部品を製造することができる。本発明のキャパシタ構造、ＴＦＴの製造方法は一つの加工物に対して行っても良い。本発明のキャパシタ構造製造工程は、一つの加工物の一つ又は複数のキャパシタや発光ダイオードに利用することができる。本発明のキャパシタ構造製造工程は、上述のキャパシタの配列を形成することにより強誘電体メモリ装置の製造に利用することもできる。この場合、機能材料はそれぞれのキャパシタの絶縁層に使われる強誘電体材料である。
本明細書の記載はあくまで一例であり、本発明の範囲から逸脱することなく変形例を作り得ることは当業者にとって明らかである。
高解像度インクジェット印刷構造の従来の形成方法を示す図。 本発明の実施形態に係る多段エンボス加工具を使ったエンボス加工及びエッチング工程を示す図。 本発明の実施形態に係るキャパシタ構造の製造工程を示す図。 本発明の実施形態に係る短チャネルＴＦＴの製造工程を示す図。 従来のインクジェット印刷技術により形成され、バンク汚染により不具合がある構造を示す図。 本発明の実施形態に係るエンボス加工具の製造工程を説明する図。
符号の説明
１００…基板、１０２…ポリマー層、１０４…エンボス加工具、１０６…処理面、１０８…機能材料、２００…基板、２０２…ポリマー層、２０４…エンボス加工具、２０６…表面、２０８…第１電極、２１０…ＰＤＭＳスタンプ、２１２…ＳＡＭ層、２１４…機能材料、２１６…第２電極、３００…ガラス基板、３０２…ＰＭＭＡ膜、３０４…エンボス加工具、３０６…表面、３０８…第１ソース／ドレイン電極、３１２…表面、３１６…第２ソース／ドレイン電極、３１８…半導体層、３２０…絶縁層、３２２…ゲート電極、４００…Ｓｉ基板、４０１…Ｓｉ基板、４０２…フォトレジスト構造、４０４…フォトレジスト層、４０６…マスク、４０８…第２フォトレジスト構造。

Claims (6)

  1. エンボス加工具を使用し被加工物の表面をエンボス加工し、前記被加工物の表面に微構造を形成する第１の工程と、
    前記被加工物をエッチングし、第１の被加工物に加工する第２の工程と、
    前記第１の被加工物に第１の電極を形成する第３の工程と、
    前記第３の工程の後、前記第１の被加工物をエッチングし、第２の被加工物に加工する第４の工程と、
    前記第２の被加工物に第２の電極を形成する第５の工程と、を含み、
    前記被加工物は基板と前記基板上に形成されたエンボス加工層とを有し、前記表面は前記エンボス加工層の表面であり、
    前記微構造は、第１のくぼみと前記第１のくぼみよりも深さの浅い第２のくぼみであり、前記第１のくぼみと前記第２のくぼみとの間には壁が形成されており、
    前記第２の工程は、前記第１のくぼみの底部における前記エンボス加工層を除去し、前記第１のくぼみに前記基板を露出させる工程であり、
    前記第３の工程は、前記第１のくぼみに露出した前記基板に機能材料を含有する第１の流体を配置し前記第１の流体を乾燥させて第１の電極を形成する第６の工程を含み、
    前記第４の工程は、前記第２のくぼみの底部における前記エンボス加工層を除去し、前記第２のくぼみに前記基板を露出させる工程であり、
    前記第５の工程は、前記第１の電極の表面を撥液性にする第７の工程と、前記第２のくぼみに露出した前記基板に機能材料を含有する第２の流体を配置し前記第２の流体を乾燥させて第２の電極を形成する第８の工程を含み、
    前記第８の工程は前記第７の工程の後に行われることを特徴とする電子装置の製造方法。
  2. 前記第３の工程は、前記第６の工程の前に行われる、前記第１のくぼみに露出した前記基板を除いた前記第１の被加工物の表面を撥液性にする第９の工程を含み、
    前記第７の工程は、前記第１の電極の表面を撥液性にするとともに、前記第２のくぼみに露出した前記基板を除いた前記第２の被加工物の表面を撥液性にする工程であることを特徴とする請求項１に記載の電子装置の製造方法。
  3. 前記第７の工程及び前記第９の工程は、プラズマ処理により行われることを特徴とする請求項２に記載の電子装置の製造方法。
  4. 前記第１の流体及び前記第２の流体は、インクジェット印刷により印刷されることを特徴とする請求項１乃至３のいずれか一項に記載の電子装置の製造方法。
  5. 前記第１の流体及び前記第２の流体は、溶液又はコロイド懸濁液である、請求項１乃至４のいずれか一項に記載の電子装置の製造方法。
  6. 請求項１乃至５のいずれか一項に記載の電子装置の製造方法であって、
    前記基板から前記エンボス加工層の残存部分を除去する工程と、
    前記基板上に半導体層を積層する工程と、
    前記半導体層上に絶縁層を積層する工程と、
    前記絶縁層上にゲート電極を形成する工程と、をさらに有する電子装置の製造方法。
JP2007056695A 2006-03-10 2007-03-07 電子装置の製造方法 Expired - Fee Related JP4876981B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0604925.8 2006-03-10
GB0604925A GB2436163A (en) 2006-03-10 2006-03-10 Device fabrication by ink-jet printing materials into bank structures, and embossing tool

Publications (2)

Publication Number Publication Date
JP2007243192A JP2007243192A (ja) 2007-09-20
JP4876981B2 true JP4876981B2 (ja) 2012-02-15

Family

ID=36241432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007056695A Expired - Fee Related JP4876981B2 (ja) 2006-03-10 2007-03-07 電子装置の製造方法

Country Status (5)

Country Link
US (1) US8372731B2 (ja)
JP (1) JP4876981B2 (ja)
KR (1) KR20070092663A (ja)
CN (1) CN101034667A (ja)
GB (1) GB2436163A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101264673B1 (ko) * 2005-06-24 2013-05-20 엘지디스플레이 주식회사 소프트 몰드를 이용한 미세 패턴 형성방법
JP4407673B2 (ja) * 2006-07-10 2010-02-03 セイコーエプソン株式会社 バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法
CN101730938B (zh) * 2007-07-04 2012-10-10 皇家飞利浦电子股份有限公司 在衬底上形成图案化层的方法
US20110236571A1 (en) * 2008-12-02 2011-09-29 Susumu Adachi Method of manufacturing an optical matrix device
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
TWI386761B (zh) * 2009-11-06 2013-02-21 Univ Nat Cheng Kung 多階式接觸轉印製程
US8563351B2 (en) * 2010-06-25 2013-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing photovoltaic device
TW201330053A (zh) 2011-11-14 2013-07-16 Orthogonal Inc 於薄膜元件中壓印圖案化材料的製程
WO2014185756A1 (ko) * 2013-05-16 2014-11-20 주식회사 잉크테크 하이브리드 투명전극의 제조방법 및 하이브리드 투명전극
KR102598922B1 (ko) * 2015-06-30 2023-11-06 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
CN106067478A (zh) * 2016-08-08 2016-11-02 深圳市华星光电技术有限公司 像素界定层的制作方法与oled器件的制作方法
KR20180077439A (ko) 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN106876277B (zh) * 2017-02-20 2020-03-17 武汉华星光电技术有限公司 薄膜晶体管的制备方法、显示面板的制备方法
CN109817656B (zh) * 2017-11-21 2021-01-12 Tcl科技集团股份有限公司 一种像素界定层及制备方法
CN108337813A (zh) * 2018-01-08 2018-07-27 南京邮电大学 一种高精度喷墨印刷柔性电路的方法
GB2571976B (en) * 2018-03-15 2020-03-25 Peratech Holdco Ltd Sensing decal
DE102018216927B4 (de) 2018-10-02 2020-08-13 Heidelberger Druckmaschinen Ag Verfahren zum Herstellen eines Druckprodukts
JP6680397B1 (ja) * 2019-10-09 2020-04-15 大日本印刷株式会社 製造装置、製造方法及び収容体
CN114434875A (zh) * 2020-11-04 2022-05-06 星云电脑股份有限公司 一种用于纸材弯折加工上的压痕模板的制造方法
CN113659076A (zh) * 2021-07-27 2021-11-16 光华临港工程应用技术研发(上海)有限公司 畴壁存储器的制备方法以及畴壁存储器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168048A (ja) 1982-03-29 1983-10-04 Hitachi Ltd パタ−ン形成方法
JPH06267943A (ja) * 1993-03-15 1994-09-22 Hitachi Ltd 半導体装置の製造方法
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
EP0784542B1 (en) * 1995-08-04 2001-11-28 International Business Machines Corporation Stamp for a lithographic process
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
JP3879425B2 (ja) * 2001-04-03 2007-02-14 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
US6949199B1 (en) * 2001-08-16 2005-09-27 Seagate Technology Llc Heat-transfer-stamp process for thermal imprint lithography
DE10202145A1 (de) * 2002-01-21 2003-05-08 Siemens Dematic Ag Verfahren zur Herstellung von Anschlußsubstraten für elektronische Bauelemente
US7221512B2 (en) * 2002-01-24 2007-05-22 Nanoventions, Inc. Light control material for displaying color information, and images
US7455955B2 (en) 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US6749997B2 (en) * 2002-05-14 2004-06-15 Sandia National Laboratories Method for providing an arbitrary three-dimensional microstructure in silicon using an anisotropic deep etch
US6861365B2 (en) 2002-06-28 2005-03-01 Hewlett-Packard Development Company, L.P. Method and system for forming a semiconductor device
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
JP4830254B2 (ja) 2003-01-23 2011-12-07 セイコーエプソン株式会社 有機ｅｌ装置の製造方法及び電子機器
GB0306163D0 (en) * 2003-03-18 2003-04-23 Univ Cambridge Tech Embossing microfluidic sensors
US7396475B2 (en) 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
GB0315477D0 (en) * 2003-07-02 2003-08-06 Plastic Logic Ltd Rectifying diodes
JP2005158584A (ja) 2003-11-27 2005-06-16 Seiko Epson Corp パターン形成方法及び表示装置の製造方法
JP2006165234A (ja) 2004-12-07 2006-06-22 Canon Inc 電界効果型トランジスタ

Also Published As

Publication number Publication date
CN101034667A (zh) 2007-09-12
GB0604925D0 (en) 2006-04-19
US20070287270A1 (en) 2007-12-13
US8372731B2 (en) 2013-02-12
GB2436163A (en) 2007-09-19
KR20070092663A (ko) 2007-09-13
JP2007243192A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4876981B2 (ja) 電子装置の製造方法
JP4844360B2 (ja) 色素増感太陽電池の製造方法、色素増感太陽電池、及び色素増感太陽電池の部品の製造方法
US7582509B2 (en) Micro-embossing fabrication of electronic devices
US8413576B2 (en) Method of fabricating a structure
US9159925B2 (en) Process for imprint patterning materials in thin-film devices
US7858513B2 (en) Fabrication of self-aligned via holes in polymer thin films
JP4363425B2 (ja) Ｔｆｔ、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法
JP6180975B2 (ja) 電子デバイス及びその製造方法
US8960088B2 (en) Gravure printing method
JP2008073911A (ja) スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
WO2011058611A1 (ja) 薄膜トランジスタの製造方法
JP5261746B2 (ja) 有機薄膜トランジスタの製造方法
JP2008260198A (ja) パターン形成方法および電子デバイスの製造方法
JP5071643B2 (ja) 電子装置の製造方法
JP2008288239A (ja) パターニング方法、およびｔｆｔの製造方法
WO2017043408A1 (ja) 電子デバイスの製造方法
JP6221320B2 (ja) 機能性素子の製造方法および機能性素子
JP2006237197A (ja) 薄膜トランジスタの製造方法
JP4449949B2 (ja) 表面エネルギー差バンクの形成方法、パターンの形成方法、バンク構造、電子回路、電子デバイス、電子機器、及びスタンプ
KR100974885B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN109256477B (zh) 用于qled的空穴注入层的制作方法和qled显示装置
JP2007150030A (ja) 薄膜トランジスタ及びその製造方法
KR20070069609A (ko) 미세패턴 형성방법 및 이를 이용한 박막 트랜지스터의제조방법
JP2008235780A (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent or registration of utility model

Ref document number: 4876981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees