KR100974885B1 - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100974885B1 KR100974885B1 KR1020080074170A KR20080074170A KR100974885B1 KR 100974885 B1 KR100974885 B1 KR 100974885B1 KR 1020080074170 A KR1020080074170 A KR 1020080074170A KR 20080074170 A KR20080074170 A KR 20080074170A KR 100974885 B1 KR100974885 B1 KR 100974885B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate insulating
- insulating film
- electrode
- well
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 239000011368 organic material Substances 0.000 claims description 2
- 229920003023 plastic Polymers 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 우물 형상의 함몰 패턴이 형성된 임프린트 몰드를 이용하여 게이트 절연막을 한번에 패터닝함으로써, 포토 공정을 통해 패터닝을 수행하는 종래의 박막 트랜지스터 제조 방법에 비하여 제조 비용 및 공정 시간을 감소시킬 수 있는 것을 특징으로 한다. 또한, 임프린트 몰드에 의해 우물 형상으로 패터닝된 게이트 절연막의 양 측면 및 상부에 전극 용액을 증착하는 한번의 용액 공정을 통해 소스 전극, 드레인 전극 및 게이트 전극을 동시에 형성할 수 있으므로, 제조 공정을 단순화할 수 있다.
박막 트랜지스터, 임프린트, 패터닝
Description
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 임프린트 기술을 이용하여 패터닝 공정을 수행함으로써 공정의 단순화를 도모할 수 있는 박막 트랜지스터 제조 방법 및 그 제조 방법으로 제조된 박막 트랜지스터에 관한 것이다.
최근, TFT-LCD나 AMOLED(Active Matrix OLED) 등의 액티브 매트릭스 방식 디스플레이 장치에서는 화소 구동소자로서 투명 절연기판 상에 형성되는 박막 트랜지스터(Thin Film Transistor)를 많이 사용하고 있다.
일반적으로 박막 트랜지스터는 게이트 전극과, 게이트 절연막, 소스/드레인 전극 및 게이트 전극에 걸리는 전압에 의해 전하의 전도도가 조절되는 반도체 채널층으로 구성된다.
이와 같은 박막 트랜지스터를 제조하기 위해서는 다수의 마스크 공정을 이용 하여 다양한 종류의 미세 패턴을 형성해야 하며, 각 마스크 공정은 박막 증착(코팅) 공정, 세정 공정, 포토 리소그래피(photolithography) 공정, 식각 공정, 포토 레지스트 박리 공정, 검사 등과 같은 다수의 공정을 포함한다.
이 중 포토 리소그래피 공정은 포토 레지스트의 도포, 마스크 정렬, 노광, 현상 및 스트립을 포함하는 일렬의 사진공정으로, 공정 소요시간이 길다는 문제점 뿐만 아니라, 포토 레지스트 패턴을 제거하기 위한 스트립 용액의 낭비가 크며, 노광장비 등의 고가장비가 필요한 문제점이 있다. 특히, 기판의 크기가 대형화되고 패턴 사이즈가 작아짐에 따라 노광장비의 가격이 상승된다. 또한, 패턴의 치수가 노광에 사용되는 광의 파장에 의하여 제한을 받는 것은 물론, 마스크 위치를 고정밀도로 제어하는 기구를 필요로 하는 등 장치 비용이 높아지는 단점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 임프린트 기술을 이용하여 패터닝 공정을 수행함으로써 박막 트랜지스터 제조 공정을 단순화하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 박막 트랜지스터 제조 방법은, (a) 기판 상부에 반도체 채널층 및 게이트 절연막을 순차적으로 형성하는 단계; (b) 우물 형상의 함몰 패턴이 형성된 임프린트 몰드를 상기 게이트 절연막에 가압하여 상기 게이트 절연막을 우물 형상으로 패터닝하는 단계; 및 (c) 상기 우물 형상으로 패터닝된 게이트 절연막의 양 측면 및 상부에 전극 용액을 증착하여 소스 전극과 드레인 전극 및 게이트 전극을 동시에 형성하는 단계를 포함하는 것을 특징으로 한다.
여기에서, 상기 임프린트 몰드는 탄성이 큰 고무재료로 이루어지는 것이 바람직하다.
상기 함몰 패턴은 양 측면이 가운데 보다 더 깊이 함몰된 우물 형상을 가지며, 이러한 우물 형상의 함몰 패턴에 의해 상기 게이트 절연막은 가운데 영역과 양 측면 영역이 각각 구분되는 우물 형상으로 패터닝된다.
상기 우물 형상으로 패터닝된 게이트 절연막의 가운데 내부 영역은 상기 게 이트 전극이 형성될 영역으로 정의되며, 양 측면의 바깥쪽 영역은 상기 소스 전극과 상기 드레인 전극이 형성될 영역으로 정의된다.
한편, 상기 목적을 달성하기 위하여 본 발명에 따른 박막 트랜지스터는, 기판; 상기 기판 상부에 형성된 반도체 채널층; 상기 반도체 채널층의 상부 일 영역에 우물 형상으로 형성된 게이트 절연막; 상기 우물 형상의 게이트 절연막 상부에 형성된 게이트 전극; 및 상기 우물 형상의 게이트 절연막 양측에 형성된 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 한다.
여기에서, 상기 우물 형상의 게이트 절연막에 의해 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극이 각각 구분된다.
본 발명에 따르면, 우물 형상의 함몰 패턴이 형성된 임프린트 몰드를 이용하여 게이트 절연막을 한번에 패터닝함으로써, 포토 공정을 통해 패터닝을 수행하는 종래의 박막 트랜지스터 제조 방법에 비하여 제조 비용 및 공정 시간을 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 임프린트 몰드에 의해 우물 형상으로 패터닝된 게이트 절연막의 양 측면 및 상부에 전극 용액을 증착하는 한번의 용액 공정을 통해 소스 전극, 드레인 전극 및 게이트 전극을 동시에 형성할 수 있으므로, 제조 공정을 단순화할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다. 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장된 것이다.
도 1a 내지 도 1e는 본 발명에 따른 박막 트랜지스터 제조 방법을 공정별로 나타낸 단면도로, 코플레나(Coplanar) 구조의 박막 트랜지스터 제조 방법을 나타낸 것이다.
먼저, 도 1a를 참조하면, 기판(110) 상부에 스퍼터링 등의 증착 방법을 이용하여 반도체 채널층(120)을 형성한 후, 반도체 채널층(120) 상부에 게이트 절연막(130)을 형성한다.
여기에서, 상기 기판(110)으로는 실리콘 단결정, 투명 유리, 투명한 플라스틱 등을 이용하는데, p형 트랜지스터의 경우 n형 이온이 도핑된 기판을 사용한다. 그리고, 상기 반도체 채널층(120)으로는 단분자 반도체 물질이나 고분자 반도체 물질을 이용하며, 상기 게이트 절연막(130)으로는TEOS(Tetraethly Orthosilicate)와 같은 무기물, 또는 폴리이미드(polymide), 아크릴계 물질(acrylate)과 같은 유기물을 이용한다.
다음으로, 도 1b를 참조하면, 하부의 일 영역에 우물 형상의 함몰 패턴(210)이 형성된 임프린트 몰드(200)를 준비한다.
여기에서, 임프린트 몰드(200)는 탄성이 큰 고무재료, 예를 들어 폴리디메틸실록세인(Polydimethylsiloxane: PDMS) 등으로 이루어지는 것이 바람직하다.
상기 함몰 패턴(210)은 상기 게이트 절연막(130)의 패터닝을 위한 것으로, 양 측면이 가운데 부분 보다 더 깊이 함몰된 우물 형상(∪)을 갖는다.
다음으로, 도 1c를 참조하면, 준비된 임프린트 몰드(200)를 게이트 절연막(130)에 가압하여 함몰 패턴(210)에 의해 게이트 절연막(130)을 우물 형상으로 패터닝한다.
이와 같은 패터닝 공정에 의해 상기 게이트 절연막(130)은 가운데 영역과 양 측면 영역이 각각 구분되는 우물 형태를 갖게 되는데, 우물 형태의 게이트 절연막(130)의 가운데 내부 영역은 게이트 전극이 형성될 영역으로 정의되며, 양 측면의 바깥쪽 영역은 소스 전극 및 드레인 전극이 형성될 영역으로 정의된다.
즉, 우물 형상으로 패터닝된 게이트 절연막(130)에 의해 게이트 전극 영역과 소스 전극 영역 및 드레인 전극 영역이 각각 구분된다.
그 다음, 도 1d를 참조하면, 스트립 공정 또는 세정 공정을 통해 임프린트 몰드(200)를 제거한다.
다음으로, 도 1e를 참조하면, 패터닝된 게이트 절연막(130)의 양 측면 및 상부에 전극 용액을 잉크젯 또는 프린팅 방법으로 증착하여 소스 전극(140)과 드레인 전극(150) 및 게이트 전극(160)을 각각 형성한다.
즉, 종래에는 게이트 절연막(130)의 패터닝을 위해 긴 공정 시간과 다량의 스트립 용액 및 고가의 노광장비를 필요로 하는 포토 리소그래피 공정을 이용하는 반면, 본 발명에 따르면 우물 형상의 함몰 패턴(210)이 형성된 임프린트 몰드(200)를 이용하여 게이트 절연막(130)을 한번에 패터닝할 수 있으므로, 제조 비용 및 공정 시간을 감소시킬 수 있다.
또한, 종래에는 소스 전극, 드레인 전극 및 게이트 전극을 형성하기 위해 다수의 공정이 필요로 되었지만, 본 발명에 따르면 임프린트 몰드(200)에 의해 우물 형상으로 패터닝된 게이트 절연막(130)의 양 측면 및 상부에 전극 용액을 증착하는 한번의 용액 공정을 통해 소스 전극(140), 드레인 전극(150) 및 게이트 전극(160)을 동시에 형성할 수 있으므로, 제조 공정을 보다 단순화할 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1a 내지 도 1e는 본 발명에 따른 박막 트랜지스터 제조 방법을 공정별로 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 기판
120 : 반도체 채널층
130 : 게이트 절연막
140 : 소스 전극
150 : 드레인 전극
160 : 게이트 전극
200 : 임프린트 몰드
210 : 함몰 패턴
Claims (11)
- (a) 기판 상부에 반도체 채널층 및 게이트 절연막을 순차적으로 형성하는 단계;(b) 우물 형상의 함몰 패턴이 형성된 임프린트 몰드를 상기 게이트 절연막에 가압하여 상기 게이트 절연막을 우물 형상으로 패터닝하는 단계; 및(c) 상기 우물 형상으로 패터닝된 게이트 절연막의 양 측면 및 상부에 전극 용액을 증착하여 소스 전극과 드레인 전극 및 게이트 전극을 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 1항에 있어서,상기 임프린트 몰드는 탄성이 큰 고무재료로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 1항에 있어서,상기 함몰 패턴은 양 측면이 가운데 보다 더 깊이 함몰된 우물 형상을 갖는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 3항에 있어서, 상기 (b) 단계에서,상기 게이트 절연막은 상기 함몰 패턴에 의해 가운데 영역과 양 측면 영역이 각각 구분되는 우물 형상으로 패터닝되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 4항에 있어서, 상기 (b) 단계에서,상기 우물 형상으로 패터닝된 게이트 절연막의 가운데 내부 영역은 상기 게이트 전극이 형성될 영역으로 정의되며, 양 측면의 바깥쪽 영역은 상기 소스 전극과 상기 드레인 전극이 형성될 영역으로 정의되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 (b) 단계에서,상기 게이트 절연막이 패터닝된 후, 상기 임프린트 몰드를 스트립 공정 또는 세정 공정을 통해 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 기판;상기 기판 상부에 형성된 반도체 채널층;상기 반도체 채널층의 상부 일 영역에 우물 형상으로 형성된 게이트 절연막;상기 우물 형상의 게이트 절연막 상부에 형성된 게이트 전극; 및상기 우물 형상의 게이트 절연막 양측에 형성된 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터.
- 제 7항에 있어서,상기 우물 형상의 게이트 절연막에 의해 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극이 각각 구분되는 것을 특징으로 하는 박막 트랜지스터.
- 제 7항에 있어서,상기 기판은 실리콘 단결정, 투명 유리, 투명한 플라스틱 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
- 제 7항에 있어서,상기 반도체 채널층은 단분자 반도체 물질 또는 고분자 반도체 물질로 이루 어지는 것을 특징으로 하는 박막 트랜지스터.
- 제 7항에 있어서,상기 게이트 절연막은 무기물 또는 유기물로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080074170A KR100974885B1 (ko) | 2008-07-29 | 2008-07-29 | 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080074170A KR100974885B1 (ko) | 2008-07-29 | 2008-07-29 | 박막 트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100012657A KR20100012657A (ko) | 2010-02-08 |
| KR100974885B1 true KR100974885B1 (ko) | 2010-08-11 |
Family
ID=42086855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080074170A KR100974885B1 (ko) | 2008-07-29 | 2008-07-29 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100974885B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9391168B2 (en) | 2012-09-18 | 2016-07-12 | Samsung Display Co., Ltd. | Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050066745A (ko) * | 2003-12-27 | 2005-06-30 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
| KR20080060627A (ko) * | 2006-12-27 | 2008-07-02 | 엘지디스플레이 주식회사 | 액정표시장치 제조방법 |
-
2008
- 2008-07-29 KR KR1020080074170A patent/KR100974885B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050066745A (ko) * | 2003-12-27 | 2005-06-30 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
| KR20080060627A (ko) * | 2006-12-27 | 2008-07-02 | 엘지디스플레이 주식회사 | 액정표시장치 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100012657A (ko) | 2010-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8435832B2 (en) | Double self-aligned metal oxide TFT | |
| US9318614B2 (en) | Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption | |
| EP3327763B1 (en) | Method for manufacturing array substrate, array substrate, and display device | |
| JP2004274015A (ja) | フォトレジスト層のマイクログルーブに従って配列された半導体層を含む有機装置 | |
| EP2889911B1 (en) | Organic thin film transistor array substrate, method for manufacturing same, and display device | |
| US7259047B2 (en) | Method for manufacturing organic thin-film transistor with plastic substrate | |
| US20120168744A1 (en) | Self-aligned metal oxide tft with reduced number of masks | |
| US8785264B2 (en) | Organic TFT array substrate and manufacture method thereof | |
| JP2007067390A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| US20210296406A1 (en) | Array substrate, preparation method therefor, and display device | |
| US20150102335A9 (en) | Double self-aligned metal oxide tft | |
| WO2016026177A1 (zh) | Tft基板的制作方法及其结构 | |
| WO2016026176A1 (zh) | Tft基板的制作方法及其结构 | |
| JP2005346043A5 (ko) | ||
| US9685621B2 (en) | Thin film transistor, its manufacturing method, array substrate and display device | |
| US7678626B2 (en) | Method and system for forming a thin film device | |
| KR100974885B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| TWI469224B (zh) | 有機薄膜電晶體及其製造方法 | |
| WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| EP2351115B1 (en) | Method for the formation of an electronic device | |
| KR100626050B1 (ko) | 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이,상기 유기 박막 트랜지스터 또는 상기 유기 박막트랜지스터 어레이를 구비한 평판 디스플레이 장치 및상기 유기 박막 트랜지스터 어레이의 제조방법 | |
| KR100673547B1 (ko) | 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법 | |
| KR101026798B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| WO2018161372A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| TW201444066A (zh) | 薄膜電晶體陣列及其製造方法、以及影像顯示裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130729 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140728 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |