KR20180077439A - 전계 발광 표시 장치 및 그 제조 방법 - Google Patents

전계 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20180077439A
KR20180077439A KR1020160181792A KR20160181792A KR20180077439A KR 20180077439 A KR20180077439 A KR 20180077439A KR 1020160181792 A KR1020160181792 A KR 1020160181792A KR 20160181792 A KR20160181792 A KR 20160181792A KR 20180077439 A KR20180077439 A KR 20180077439A
Authority
KR
South Korea
Prior art keywords
bank
anode electrode
layer
light emitting
electrode
Prior art date
Application number
KR1020160181792A
Other languages
English (en)
Inventor
백승한
이정원
여종훈
이지훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160181792A priority Critical patent/KR20180077439A/ko
Priority to US15/842,767 priority patent/US10312307B2/en
Priority to CN201711442689.3A priority patent/CN108281459B/zh
Publication of KR20180077439A publication Critical patent/KR20180077439A/ko
Priority to US16/388,025 priority patent/US10840314B2/en

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3283—
    • H01L51/5206—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—

Abstract

본 발명은 전계 발광 표시 장치 및 그 제조방법에 관한 것이다. 본 발명에 따른 전계 발광 표시 장치는 기판에 구비된 제1뱅크, 제1뱅크에 의해 노출된 영역에서 제1뱅크의 일측 및 타측으로 연장되어 구비된 애노드 전극, 애노드 전극의 일측 및 타측에 구비된 제2뱅크, 제2뱅크에 의해 노출된 애노드 전극의 상면에 구비된 발광층 및 발광층 상에 구비된 캐소드 전극을 포함한다. 이와 같이 제1뱅크 상에 애노드 전극을 구비함으로써 제1뱅크를 패터닝하는 과정에서 애노드 전극의 손상을 방지할 수 있다.

Description

전계 발광 표시 장치 및 그 제조 방법{ELECTROLUMINESCENT DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로는 전계 발광 표시 장치 및 그의 제조방법에 관한 것이다.
전계 발광 표시 장치는 두 개의 전극 사이에 발광층이 형성된 구조로 이루어져, 상기 두 개의 전극 사이의 전계에 의해 상기 발광층이 발광함으로써 화상을 표시하는 장치이다.
상기 발광층은 전자와 정공의 결합에 의해 엑시톤(exciton)이 생성되고 생성된 엑시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 하는 유기물로 이루어질 수도 있고, 퀀텀 도트(Quantum dot)와 같은 무기물로 이루어질 수도 있다.
이하 도 1을 참고하여 종래의 전계 발광 표시 장치에 대해서 설명하기로 한다.
도 1은 종래의 가용성 전계 발광 표시 장치의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 전계 발광 표시 장치의 기판(미도시) 상에는 평탄화층(1), 애노드 전극(2), 제1뱅크(3), 제2뱅크(4), 발광층(5) 및 캐소드 전극(6)이 차례로 형성되어 있다.
상기 평탄화층(1)은 상기 기판 상에 구비되는 박막 트랜지스터층(미도시)을 평탄화하는 역할을 하고, 상기 애노드 전극(2)은 상기 평탄화층(1) 상에 형성되어 있다.
상기 제1뱅크(3) 및 제2뱅크(4)는 상기 애노드 전극(2) 상에 형성되어 화소 영역을 정의한다. 상기 제1뱅크(3) 및 제2뱅크(4)는 상기 애노드 전극(2)의 상면을 노출시키면서 상기 애노드 전극(2)의 일측 및 타측 상에 형성된다. 이 때, 상기 제1뱅크(3)는 무기 물질로 형성된다.
상기 발광층(5)은 상기 제1뱅크(3) 및 제2뱅크(4)에 의해 정의된 화소 영역 내에 형성되어 있고, 상기 캐소드 전극(6)은 상기 발광층(5) 상에 형성되어 있다.
구체적으로, 가용성 전계 발광 표시 장치에서는 제조 공정의 편의성 및 효율성을 높이기 위해서 잉크젯 인쇄 방식으로 가용성의 특성을 갖는 발광물질을 상기 제1뱅크(3) 및 제2뱅크(4)에 의해 정의된 화소 영역으로 분사 혹은 드랍한 후 경화시킴으로써 상기 발광층(5)을 형성한다.
특히, 종래의 가용성 전계 발광 표시 장치는 상기 발광층(5)의 파일 업(pile up) 현상을 방지할 수 있도록 상기와 같이 뱅크를 제1뱅크(3)와 제2뱅크(4)의 다중층으로 형성한다.
파일 업 현상이란, 잉크젯 인쇄 방식으로 발광물질을 분사하는 경우에 이격된 뱅크들 사이의 중심부 보다 뱅크와 인접하는 가장자리에서 상기 발광층(5)이 두껍게 형성되는 것을 의미한다. 이와 같이 발광층(5)이 평탄하지 않게 형성될 경우 화소 영역에서 휘도 불균일이 발생하기 때문에, 종래에는 파일 업 현상을 방지하기 위해 뱅크를 다중층으로 형성하고 제1뱅크(3)의 상면에도 발광물질을 분사함으로써, 상기 애노드 전극(2)의 상면에서 상기 발광층(5)이 평탄하게 형성되도록 하고 있다.
이와 같은 종래의 가용성 전계 발광 표시 장치는 다음과 같은 문제가 있다.
전술한 바와 같이, 상기 평탄화층(1) 및 박막 트랜지스터층 등이 형성된 이후에 CVD(Chemical Vapor Deposition) 공정을 이용하여 무기 물질의 제1뱅크(3)를 증착해야 하는데, CVD를 진행하여 상기 제1뱅크(3)를 형성하는 과정에서 건식 식각 또는 습식 식각 공정을 통해 상기 제1뱅크(3)를 패터닝해야 하기 때문에, 식각 공정에서 상기 애노드 전극(2)이 손상되는 문제가 발생하고 있었다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 애노드 전극 상에 형성된 뱅크를 형성하는 과정에서 애노드 전극이 손상되는 것을 방지할 수 있는 전계 발광 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 균일한 휘도를 구현할 수 있도록 애노드 전극 상에서 발광층이 균일한 두께로 구비되는 전계 발광 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판에 구비된 제1뱅크; 상기 제1뱅크에 의해 노출된 영역에서 상기 제1뱅크의 일측 및 타측으로 연장되어 구비된 애노드 전극; 상기 애노드 전극의 일측 및 타측에 구비된 제2뱅크; 상기 제2뱅크에 의해 노출된 애노드 전극의 상면에 구비된 발광층; 및 상기 발광층 상에 구비된 캐소드 전극을 포함하여 제1뱅크를 패터닝하는 과정에서 애노드 전극의 손상을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 제조방법은 기판 상에 무기 물질로 구비되는 제1뱅크를 형성하는 공정; 상기 제1뱅크에 의해 노출된 영역에서 상기 제1뱅크의 일측 및 타측으로 연장되도록 애노드 전극을 형성하는 공정; 상기 애노드 전극의 일측 및 타측에 유기 물질로 구비되는 제2뱅크를 형성하는 공정; 상기 제2뱅크에 의해 노출된 상기 애노드 전극의 상면에 발광층을 형성하는 공정; 및 상기 발광층 상에 캐소드 전극을 형성하는 공정을 포함한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 실시예에 따르면, 무기 물질로 형성되는 제1뱅크를 형성하고 제1뱅크 상에 애노드 전극을 형성함으로써, 제1뱅크를 형성하는 과정에서 애노드 전극이 손상되는 것을 방지할 수 있다.
또한, 본 발명의 실시예에 따르면, 제1뱅크의 측면이 기판의 표면에 대해 소정의 각도로 경사지게 구비됨으로써, 제1뱅크의 측면에서 발생하는 전류 누설을 방지할 수 있다.
또한, 본 발명의 실시예에 따르면, 제1뱅크를 관통하는 콘택홀을 통해 애노드 전극을 소스 전극에 연결함으로써, 하부 발광 방식으로 구현되는 경우에도 개구율을 유지할 수 있다.
도 1은 종래의 가용성 전계 발광 표시 장치의 개략적인 단면도이다.
도 2는 본 발명의 제1실시예에 따른 전계 발광 표시 장치의 단면도이다.
도 3은 본 발명의 제2실시예에 따른 전계 발광 표시 장치의 단면도이다.
도 4a 내지 4f는 본 발명의 제1실시예에 따른 전계 발광 표시 장치의 제조방법을 보여주는 공정 단면도이다.
도 5a 내지 도 5f는 본 발명의 제2실시예에 따른 전계 발광 표시 장치의 뱅크를 형성하는 제조방법을 보여주는 공정 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 제1실시예에 따른 전계 발광 표시 장치의 단면도이다.
본 발명의 제1실시예에 따른 전계 발광 표시 장치는 상부 발광 방식으로 구현될 수 있다.
도 2에 도시된 바와 같이, 본 발명의 제1실시예에 따른 전계 발광 표시 장치는 기판(100) 상에 박막 트랜지스터층(T), 패시베이션층(165), 평탄화층(170), 제1뱅크(180), 애노드 전극(190), 제2뱅크(200), 발광층(210), 및 캐소드 전극(220)이 형성되어 있다.
상기 박막 트랜지스터층(T)은 액티브층(110), 게이트 절연막(120), 게이트 전극(130), 층간 절연막(140), 소스 전극(150) 및 드레인 전극(160)을 포함하여 이루어진다.
상기 액티브층(110)은 상기 게이트 전극(130)과 중첩되도록 상기 기판(100) 상에 형성된다. 상기 액티브층(110)은 실리콘계 반도체 물질로 이루어질 수도 있고 산화물계 반도체 물질로 이루어질 수도 있다. 도시하지는 않았지만, 상기 기판(100)과 상기 액티브층(110) 사이에 차광막이 추가로 형성될 수 있으며, 이 경우 상기 기판(100)의 하면을 통해서 입사되는 외부광이 상기 차광막에 의해서 차단됨으로써 상기 액티브층(110)이 외부광에 의해서 손상되는 문제가 방지될 수 있다.
상기 게이트 절연막(120)은 상기 액티브층(110) 상에 형성된다. 상기 게이트 절연막(120)은 상기 액티브층(110)과 게이트 전극(130)을 절연시키는 기능을 수행한다. 상기 게이트 절연막(120)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 게이트 전극(130)은 상기 게이트 절연막(120) 상에 형성된다. 상기 게이트 전극(130)은 상기 게이트 절연막(120)을 사이에 두고 상기 액티브층(110)과 중첩되도록 형성된다. 상기 게이트 전극(130)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 층간 절연막(140)은 상기 게이트 전극(130) 상에 형성된다. 상기 층간 절연막(140)은 상기 게이트 절연막(120)과 동일한 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 소스 전극(150) 및 드레인 전극(160)은 상기 층간 절연막(140) 상에서 서로 마주하도록 형성된다. 전술한 게이트 절연막(120)과 층간 절연막(140)에는 상기 액티브층(110)의 일단 영역을 노출시키는 제1콘택홀(CH1) 및 상기 액티브층(110)의 타단 영역을 노출시키는 제2콘택홀(CH2)이 구비되어 있고, 상기 소스 전극(150)은 상기 제2콘택홀(CH2)을 통해서 상기 액티브층(110)의 타단 영역과 연결되고, 상기 드레인 전극(160)은 상기 제1콘택홀(CH1)을 통해서 상기 액티브층(110)의 일단 영역과 연결된다.
도 2에서는 상기 소스 전극(150)과 상기 드레인 전극(160)을 단일층으로 도시하였으나, 본 발명은 이에 한정되지 않는다.
일례로, 상기 소스 전극(150)은 하부 소스 전극(미도시) 및 상부 소스 전극(미도시)을 포함하여 이루어질 수 있고, 상기 하부 소스 전극은 상기 층간 절연막(140)과 상기 상부 소스 전극 사이에 형성되어 상기 층간 절연막(140)과 상기 상부 소스 전극 사이의 접착력을 증진시키는 역할을 할 수 있다. 또한, 상기 하부 소스 전극은 상기 상부 소스 전극의 하면을 보호함으로써 상기 상부 소스 전극의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 하부 소스 전극의 산화도는 상기 상부 소스 전극의 산화도보다 작을 수 있다. 즉, 상기 하부 소스 전극을 이루는 물질이 상기 상부 소스 전극을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 하부 소스 전극은 접착력 증진층 또는 부식 방지층의 역할을 수행하는 것으로서, 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
또한, 상기 상부 소스 전극은 상기 하부 소스 전극의 상면에 형성되며 저항이 낮은 금속인 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 상부 소스 전극은 상기 하부 소스 전극에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 상기 소스 전극(150)의 전체 저항을 줄이기 위해서 상기 상부 소스 전극의 두께는 상기 하부 소스 전극의 두께보다 두껍게 형성되는 것이 바람직할 수 있다.
상기 드레인 전극(160)도 전술한 소스 전극(150)과 유사하게 하부 드레인 전극(미도시) 및 상부 드레인 전극(미도시)을 포함하여 이루어질 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니므로, 상기 소스 전극(150) 및 상기 드레인 전극(160)은 삼중층 이상의 다중층으로 형성되는 것도 가능하다.
이상과 같은 박막 트랜지스터층(T)의 구성은 도시된 구조로 한정되지 않고, 당업자에게 공지된 구성으로 다양하게 변형 가능하다. 예로서, 도면에는 게이트 전극(130)이 액티브층(110)의 위에 형성되는 탑 게이트 구조(Top Gate) 구조를 도시하였지만, 게이트 전극(130)이 액티브층(110)의 아래에 형성되는 바텀 게이트 구조(Bottom Gate) 구조로 이루어질 수도 있다.
상기 패시베이션층(165)은 상기 박막 트랜지스터층(T) 상에, 보다 구체적으로는, 상기 소스 전극(150) 및 드레인 전극(160)의 상면 상에 형성되어 있다. 상기 패시베이션층(165)은 상기 박막 트랜지스터층(T)을 보호하는 기능을 하며, 이와 같은 패시베이션층(165)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX) 또는 실리콘 질화막(SiNX)으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 평탄화층(170)은 상기 패시베이션층(165) 상에 형성된다. 상기 평탄화층(170)은 상기 박막 트랜지스터(T)가 구비되어 있는 상기 기판(100) 상부를 평탄하게 해주는 기능을 수행한다. 상기 평탄화층(170)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 제1뱅크(180)는 상기 평탄화층(170) 상에 형성되어 있다. 상기 제1뱅크(180)는 상기 애노드 전극(190)의 가장자리가 경사를 갖게 하는 기능을 수행한다. 이에 대한 구체적인 설명은 후술하기로 한다. 상기 제1뱅크(180)는 상기 평탄화층(170) 상에서 기 설정된 폭의 제1개구 영역(제1 O/A)을 노출하도록 형성된다. 상기 제1개구 영역(제1 O/A)은 본 발명의 실시예에 따른 전계 발광 표시 장치가 하부 발광 방식으로 구현될 경우 발광 영역에 해당할 수 있다.
상기 제1뱅크(180)는 측면이 상기 기판의 표면을 기준으로 소정의 각도로 경사지게 구비될 수 있다. 구체적으로, 도 2에 도시된 바와 같이 상기 제1뱅크(180)의 측면이 상기 기판의 표면과 이루는 사이각(α)은 45° 이하로 구비될 수 있다.
즉, 상기 제1뱅크(180)의 측면이 상기 기판의 표면에 대해서 수직하게 형성될 경우, 상대적으로 뾰족하게 형성된 상기 제1뱅크(180)의 측면에서 전류 누설(current leakage)이 발생할 수 있으므로, 본 발명의 실시예에서는 상기 제1뱅크(180)의 측면이 상기 기판의 표면과 45° 이하의 사이각을 갖도록 형성하여 상기 제1뱅크(180)를 통한 전류 누설을 방지할 수 있다.
상기 제1뱅크(180)는 무기 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 제1뱅크(180)는 화학 기상 증착법(Chemical Vapor Deposition, CVD)을 이용하여 무기 물질로 상기 평탄화층(170) 상에 형성될 수 있다. 따라서, 상기 제1뱅크(180)는 500Å 정도의 얇은 박막으로 형성될 수 있다.
상기 애노드 전극(190)은 상기 평탄화층(170) 및 상기 제1뱅크(180) 상에 형성된다.
상기 애노드 전극(190)은 상기 제1뱅크(180)에 의해 노출된 상기 평탄화층(170) 상에서 상기 제1뱅크(180)의 일측 및 타측으로 연장되어 형성된다. 전술한 패시베이션층(165)과 평탄화층(170)에는 상기 소스 전극(150)을 노출시키는 제3콘택홀(CH3)이 구비되어 있으며, 상기 제3콘택홀(CH3)을 통하여 상기 소스 전극(150)과 상기 애노드 전극(190)이 연결된다. 따라서, 본 발명의 제1실시예에서는 상기 제3콘택홀(CH3)을 통해 상기 소스 전극(150)과 상기 애노드 전극(190)이 연결될 수 있도록 상기 제1뱅크(180)가 상기 제3콘택홀(CH3)과 오버랩되지 않고 이격되어 형성된다.
이와 같이, 본 발명의 실시예에 따른 전계 발광 표시 장치는 상기 평탄화층(170) 상에 상기 제1뱅크(180)를 먼저 형성하고 상기 제1뱅크(180) 상에 상기 애노드 전극(190)을 형성함으로써, 무기 물질로 형성되는 상기 제1뱅크(180)를 패터닝하는 과정에서 상기 애노드 전극(190)이 손상되는 것을 방지할 수 있다.
구체적으로, 상기 애노드 전극(190)을 먼저 형성하고 상기 애노드 전극(190) 상에 무기 물질로 형성되는 상기 제1뱅크(180)를 증착할 경우, 화학 기상 증착법(CVD)을 이용하여 상기 제1뱅크(180)를 형성하게 된다. 그리고, 이 과정에서 건식 식각 또는 습식 식각 공정을 통해 상기 제1뱅크(180)를 패터닝해야 하기 때문에, 식각 공정에서 상기 애노드 전극(190)이 손상되는 문제가 발생할 수 있다.
따라서, 본 발명의 실시예에서는 상기 제1뱅크(180)를 먼저 형성하고 상기 제1뱅크(180) 상에 상기 애노드 전극(190)을 형성함으로써, 무기 물질로 형성되는 상기 제1뱅크(180)를 패터닝하는 과정에서의 상기 애노드 전극(190) 손상을 방지할 수 있다.
상기 애노드 전극(190)은 상기 평탄화층(170)의 상면뿐만 아니라 상기 제1뱅크(180)의 일측 및 타측까지 연장되어 형성되는데, 상기 제1뱅크(180)의 측면이 상기 기판의 표면을 기준으로 45° 이하의 각도로 경사지게 구비되기 때문에 상기 애노드 전극(190)도 상기 제1뱅크(180)의 일측 및 타측 상에서 경사를 갖도록 형성된다.
본 발명의 제1실시예에 따른 전계 발광 표시 장치가 상부 발광 방식으로 구현될 경우, 상기 애노드 전극(190)은 상기 발광층(210)에서 발광된 광을 상부 방향으로 반사시키는 역할을 해야 하므로 반사도가 우수한 물질을 포함하여 이루어질 수 있다. 이와 같은 애노드 전극(190)은 다중층으로 이루어질 수 있다.
일례로, 상기 애노드 전극(190)은 하부 애노드 전극(미도시), 상부 애노드 전극(미도시), 및 커버 애노드 전극(미도시)을 포함하여 이루어질 수 있고, 상기 하부 애노드 전극은 상기 평탄화층(170)과 상기 상부 애노드 전극 사이에 형성되어 상기 평탄화층(170)과 상기 상부 애노드 전극 사이의 접착력을 증진시키는 역할을 할 수 있다. 상기 상부 애노드 전극은 상기 하부 애노드 전극과 상기 커버 애노드 전극 사이에 형성된다. 상기 상부 애노드 전극은 상기 하부 애노드 전극 및 상기 커버 애노드 전극에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 상기 애노드 전극(190)의 전체 저항을 줄이기 위해서 상기 상부 애노드 전극의 두께는 상기 하부 애노드 전극 및 상기 커버 애노드 전극 각각의 두께보다 두껍게 형성되는 것이 바람직할 수 있다. 상기 커버 애노드 전극은 상기 상부 애노드 전극 상에 형성되어 있다. 상기 커버 애노드 전극은 상기 상부 애노드 전극의 상면 및 측면을 덮도록 형성됨으로써 상기 상부 애노드 전극이 부식되는 것을 방지한다. 따라서, 상기 커버 애노드 전극의 산화도는 상기 상부 애노드 전극의 산화도보다 작을 수 있다. 즉, 상기 커버 애노드 전극을 이루는 물질이 상기 상부 애노드 전극을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다.
다만, 본 발명은 이에 한정되는 것은 아니므로, 상기 애노드 전극(190)은 이중층, 또는 사중층 이상의 다중층으로 형성되는 것도 가능하다.
상기 제2뱅크(200)는 상기 애노드 전극(190) 상에 형성된다.
상기 제2뱅크(200)는 상기 애노드 전극(190)의 상면을 노출시키면서 상기 애노드 전극(190)의 일측 및 타측 상에 형성된다. 상기 제2뱅크(200)가 상기 애노드 전극(190)의 상면을 노출시키도록 형성됨으로써 화상이 디스플레이되는 영역을 확보할 수 있다. 상기 제2뱅크(200)는 상기 애노드 전극(190) 상에서 기 설정된 폭의 제2개구 영역(제2 O/A)을 노출하도록 형성된다. 상기 제2개구 영역(제2 O/A)은 본 발명의 실시예에 따른 전계 발광 표시 장치가 상부 발광 방식으로 구현될 경우 발광 영역에 해당할 수 있다.
상기 제2뱅크(200)에 의해 노출되는 상기 제2개구 영역(제2 O/A)은, 상기 제1뱅크(180)에 의해 노출되는 상기 제1개구 영역(제1 O/A) 보다 넓게 형성된다. 즉, 본 발명의 실시예에 따른 전계 발광 표시 장치가 상부 발광 방식으로 구현될 경우 상기 제2개구 영역(제2 O/A)이 발광 영역에 해당하므로, 상기 제2개구 영역(제2 O/A)을 상기 제1개구 영역(제1 O/A) 보다 넓게 형성함으로써 개구율을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따른 전계 발광 표시 장치는 상기 제2개구 영역(제2 O/A)이 상기 제1개구 영역(제1 O/A) 보다 넓게 형성됨으로써 아래와 같은 향상된 효과를 갖는다.
구체적으로, 상기 제1개구 영역(제1 O/A)이 상기 제2개구 영역(제2 O/A) 보다 넓게 형성된다는 것은, 상기 제1뱅크(180)의 일측 및 타측 상에 구비된 상기 애노드 전극(190)의 상면까지 상기 제2뱅크(200)가 형성됨을 의미한다. 이 경우, 상기 애노드 전극(190)은 상기 기판에 대해 평탄한 상면만이 노출되고, 상기 제1뱅크(180)에 의해 경사를 갖는 영역은 상기 제2뱅크(200)에 의해 가려지게 된다. 그리고 상기 애노드 전극(190)의 평탄한 상면에서 상기 제2뱅크(200)의 측면까지 상기 발광층(210)이 형성됨에 따라 파일 업(Pile up) 현상이 발생하게 된다.
파일 업 현상이란, 잉크젯 인쇄 방식으로 상기 발광층(210)을 형성하는 경우에 상기 발광층(210)을 구성하는 발광물질을 상기 애노드 전극(190) 상에 분사 혹은 드랍한 후 건조시키는 공정을 진행하는데, 상기 발광물질이 건조되어 경화되는 과정을 거친 후 상기 애노드 전극(190)의 상면에 형성된 발광층(210) 보다 상기 제2뱅크(200)와 접촉하는 영역에 형성된 발광층(210)의 두께가 두껍게 형성되어 두께 편차가 발생하는 것을 의미한다.
결과적으로, 상기 발광층(210)은, 상기 제2뱅크(200)에 의해 노출된 상기 애노드 전극(190)의 제2개구 영역(제2 O/A)의 중심부에서는 평탄하게 형성되지만, 상기 제2뱅크(200)와 인접한 부분으로 갈수록 점차 두께가 증가하는 형태의 단면을 갖게 된다. 그리고, 이와 같이 상기 발광층(210)이 상기 애노드 전극(190) 상에서 일정하지 않은 두께로 형성될 경우 휘도 불균일이 발생하는 문제가 있다.
따라서, 본 발명의 실시예에서는 상기 제2개구 영역(제2 O/A)을 상기 제1개구 영역(제1 O/A) 보다 넓게 형성함으로써, 상기 제2뱅크(200)에 의해서 상기 제1뱅크(180)의 일측 및 타측 상에 구비되어 경사를 갖는 상기 애노드 전극(190)의 상면을 노출시킬 수 있다. 그리고, 경사를 갖는 상기 애노드 전극(190) 상에 상기 발광층(210)을 형성함으로써 상기와 같은 파일 업 현상을 방지한다.
즉, 상기 애노드 전극(190) 상의 평탄한 상면에만 상기 발광층(210)이 형성될 경우, 상기 애노드 전극(190)과 상기 제2뱅크(200)가 인접한 영역에서 상기 발광층(210)이 더 두껍게 형성될 수 있으므로, 본 발명의 실시예에서는 상기 애노드 전극(190)이 경사를 갖는 영역을 노출시키고 해당 영역부터 상기 발광층(210)이 형성되도록 함으로써 상기 발광층(210)의 두께 편차를 줄일 수 있다.
또한, 상기 제2뱅크(200)는 상기 애노드 전극(190)의 일측 및 타측 상에 형성됨으로써, 부식에 취약한 상기 애노드 전극(190)의 측면이 외부로 노출되는 것이 방지하여 상기 애노드 전극(190)의 측면이 부식되는 것을 방지할 수 있다.
이와 같은 제2뱅크(200)는 폴리이미드 수지(polyimide resin), 아크릴 수지(acryl resin), 벤조사이클로뷰텐(BCB) 등과 같은 유기절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
특히, 본 발명의 실시예에 따른 제2뱅크(200)는 전체적으로 친수성을 갖는 물질로 구비되고, 상면만이 소수성을 갖는 물질로 구비될 수 있다. 즉, 상기 제2뱅크(200)에 의해 노출된 상기 애노드 전극(190) 상에 상기 발광층(210) 및 캐소드 전극(220)이 형성되는데, 상기 발광층(210) 및 상기 캐소드 전극(220)이 상기 애노드 전극(190) 상에서 균일한 두께로 형성되어야 하므로, 본 발명의 실시예에서는 상기 제2뱅크(200)의 측면은 친수성을 갖는 물질로 형성한다. 따라서, 상기 발광층(200)은 상기 제2뱅크(200)의 측면까지만 형성되고 상면을 넘어가지 않을 수 있으며, 상기 제2뱅크(200)의 측면까지 상기 발광층(210)이 균일하게 형성될 수 있으므로 상기 제2뱅크(200)에 의해 노출된 제2개구 영역(제2 O/A)에서 상기 발광층(210)이 균일한 두께로 형성될 수 있다.
상기에서는 소수성을 갖는 영역이 상기 제2뱅크(200)의 상면이라고 기재하였으나, 본 발명은 이에 한정되지 않는다. 즉, 상기 제2뱅크(200)의 상면으로부터 소정의 높이는 소수성을 갖는 물질로 구비되고, 나머지 영역이 친수성을 갖는 물질로 구비될 수 있다.
상기 발광층(210)은 상기 애노드 전극(190) 상에 형성된다. 구체적으로, 상기 발광층(210)은 상기 제2뱅크(200)에 의해 노출된 상기 애노드 전극(190) 상에 형성된다. 상기 발광층(210)은 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 발광층(Emitting Layer), 전자 수송층(Electron Transporting Layer), 및 전자 주입층(Electron Injecting Layer) 중 적어도 하나의 유기층을 포함하여 이루어질 수 있다. 경우에 따라서, 상기 발광층(210)은 퀀텀 도트(Quantum Dot)와 같은 무기물로 이루어질 수도 있다. 상기 발광층(210)의 구조는 당업계에 공지된 다양한 형태로 변경될 수 있다.
본 발명의 실시예에 따른 전계 발광 표시 장치는 상기 발광층(210)이 상기 제2뱅크(200)에 의해 노출된 제2개구 영역(제2 O/A)에서 경사를 갖는 상기 애노드 전극(190) 상에 형성되기 때문에, 상기 발광층(210)의 두께 편차를 줄이고 파일 업 현상을 방지할 수 있다.
특히, 상기 발광층(210)을 구성하는 상기 정공 주입층, 상기 정공 수송층, 상기 발광층, 상기 전자 수송층, 및 상기 전자 주입층은 중 적어도 하나 이상의 레이어는 가용성 프로세스(Soluble process)를 통해 형성될 수 있다. 일례로, 상기 정공 주입층, 정공 수송층, 및 발광층은 가용성 프로세스를 통해 형성하고 상기 전자 수송층 및 상기 전자 주입층은 기상 증착 방식 등으로 형성할 수 있으나, 본 발명은 이에 한정되지 않는다.
가용성 프로세스는 전술한 바와 같이 가용성의 발광물질을 잉크젯 인쇄 방식으로 상기 애노드 전극(190) 상에 분사하고 이를 경화시킴으로써 상기 발광층(210)을 형성하는 공정으로 전계 발광 표시 장치의 제조 공정의 편의성 및 효율성을 높이기 위해서 이용되고 있다.
상기 캐소드 전극(220)은 상기 발광층(210) 상에 형성되어 있다. 본 발명의 실시예에 따른 전계 발광 표시 장치를 상부 발광 방식으로 구현하는 경우, 상기 캐소드 전극(220)은 광이 방출되는 면에 형성되기 때문에 투명한 도전물질로 이루어진다.
도면에 도시되지는 않았으나, 상기 캐소드 전극(220) 상에는 밀봉층(encapsulation layer)이 추가로 형성되어 수분의 침투를 방지할 수 있다. 상기 밀봉층은 당업계에 공지된 다양한 재료가 이용될 수 있다. 또한, 도시하지는 않았지만, 상기 캐소드 전극(220) 상에 각 화소별로 컬러 필터가 추가로 형성될 수도 있으며, 이 경우에는 상기 발광층(210)에서 화이트(white) 광이 발광될 수 있다.
상기와 같이, 본 발명의 실시예에 따른 전계 발광 표시 장치는 상기 발광층(210)에서 발생된 광이 상기 캐소드 전극(220)을 통해 외부로 방출되는 상부 발광 방식, 또는 상기 발광층(210)에서 발생된 광이 상기 애노드 전극(190)과 애노드 전극(190)을 통해 외부로 방출되는 하부 발광 방식이 가능한 구조로 형성될 수 있으며, 본 발명은 이에 한정되지 않으므로 양면 발광 방식으로 구현되는 것도 가능하다.
도 3은 본 발명의 제2실시예에 따른 전계 발광 표시 장치의 단면도이다.
본 발명의 제2실시예에 따른 전계 발광 표시 장치는 하부 발광 방식 또는 상부 발광 방식으로 구현될 수 있다.
도 3에 따른 본 발명의 제2실시예에 따른 전계 발광 표시 장치는 애노드 전극이 박막 트랜지스터층에 연결되기 위한 콘택홀의 위치가 변경된 것을 제외하고 전술한 도 2에 따른 전계 발광 표시 장치와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명의 제2실시예에 따른 전계 발광 표시 장치는 기판(100) 상에 박막 트랜지스터층(T), 패시베이션층(165), 평탄화층(170), 제1뱅크(180), 애노드 전극(190), 제2뱅크(200), 발광층(210), 및 캐소드 전극(220)이 형성되어 있다.
상기 패시베이션층(165), 상기 평탄화층(170), 및 상기 제1뱅크(180)에는 상기 박막 트랜지스터층(T)의 소스 전극(150)을 노출시키는 제3콘택홀(CH3)이 구비되어 있으며, 상기 제3콘택홀(CH3)을 통하여 상기 소스 전극(150)과 상기 애노드 전극(190)이 연결된다.
즉, 본 발명의 제1실시예에 따른 전계 발광 표시 장치는 상기 제3콘택홀(CH3)이 패시베이션층(165)과 평탄화층(170)에 구비되었으나, 본 발명의 제2실시에에 따른 전계 발광 표시 장치는 상기 제3콘택홀(CH3)이 상기 제1뱅크(180)까지 관통하도록 구비된다.
따라서, 본 발명의 제2실시예에 따른 전계 발광 표시 장치는 개구율의 저하 없이 하부 발광 방식으로 구현될 수 있다.
구체적으로, 본 발명의 제1실시예에 따른 전계 발광 표시 장치는 상기 애노드 전극(190)이 상기 제1뱅크(180)를 관통하지 않는 제3콘택홀(CH3)을 통해서 상기 소스 전극(150)에 연결된다. 그리고, 하부 발광 방식에서는 상기 제1뱅크(180)에 의해 노출된 제1개구 영역(제1 O/A)이 발광 영역에 해당하게 되고, 상기 제3콘택홀(CH3)이 형성된 영역에서 상기 소스 전극(150)이 상기 제1개구 영역(제1 O/A)과 오버랩되도록 배치된다. 따라서, 본 발명의 제1실시예에 따른 전계 발광 표시 장치를 하부 발광 방식으로 구현할 경우, 상기 박막 트랜지스터층(T)에 의해 개구율이 저하될 수 있으므로, 본 발명의 제2실시예에 따른 전계 발광 표시 장치는 상기 애노드 전극(190)을 상기 제1뱅크(180)를 관통하는 제3콘택홀(CH3)을 통해서 상기 소스 전극(150)에 연결함으로써 하부 발광 방식에서의 개구율 저하를 방지할 수 있다.
즉, 도 3에 도시된 바와 같이, 제3콘택홀(CH3)이 상기 패시베이션층(165), 상기 평탄화층(170), 및 상기 제1뱅크(180)에 구비되기 때문에, 상기 제1뱅크(180)에 의해 노출된 제1개구 영역(제1 O/A)은 상기 박막 트랜지스터층(T)와 오버랩되지 않을 수 있다. 따라서, 본 발명의 제2실시예에 따른 전계 발광 표시 장치는 상부 발광 방식 또는 하부 발광 방식 중 어떠한 발광 방식으로 구현되더라도 개구율 저하가 방지될 수 있다.
또한, 본 발명의 제2실시예에 따른 전계 발광 표시 장치는 제3콘택홀(CH3)이 상기 제1뱅크(180)까지 관통하도록 구비함으로써 아래와 같은 향상된 효과를 갖는다.
구체적으로, 본 발명의 제2실시예에 따른 전계 발광 표시 장치에서도 상기 제2뱅크(200)에 의해 노출된 제2개구 영역(제2 O/A)이, 상기 제1뱅크(180)에 의해 노출된 제1개구 영역(제1 O/A) 보다 넓게 형성될 수 있다. 따라서, 상기 제2뱅크(200)에 의해서 상기 제1뱅크(180)의 일측 및 타측 상에 구비되어 경사를 갖는 상기 애노드 전극(190)의 상면이 노출되어 파일 업 현상을 방지할 수 있다.
특히, 본 발명의 제2실시예에 따른 전계 발광 표시 장치를 상부 발광 방식으로 구현할 경우 도 2를 통해 설명한 바와 같이 상기 애노드 전극(190) 상에 형성된 상기 발광층(210)의 두께 편차를 줄일 수 있다. 또한, 본 발명의 제2실시예에 따른 전계 발광 표시 장치를 하부 발광 방식으로 구현할 경우 발광 영역이 상기 제1개구 영역(제1 O/A)에 해당하기 때문에 상기 제1개구 영역(제1 O/A)에서 상기 애노드 전극(190) 상에 형성된 상기 발광층(210)은, 상기 제2개구 영역(제2 O/A)에서 상기 애노드 전극(190) 상에 형성된 상기 발광층(210) 보다 더욱 평탄하게 형성될 수 있다. 따라서, 본 발명의 제2실시예에 따른 전계 발광 표시 장치를 하부 발광 방식으로 구현할 경우 상기 애노드 전극(190) 상면의 발광층(210) 두께를 균일하게 형성함으로써 균일한 휘도를 구현할 수 있다.
이와 같이, 본 발명의 제2실시예에 따른 전계 발광 표시 장치는 상기 패시베이션층(165) 및 상기 평탄화층(170)뿐만 아니라, 상기 제1뱅크(180)를 관통하도록 형성된 제3콘택홀(CH3)을 통해 상기 애노드 전극(190)이 상기 소스 전극(150)에 연결됨으로써, 하부 발광 방식으로 구현되는 경우에도 개구율 저하를 방지할 수 있다.
본 발명의 제2실시예에 따른 전계 발광 표시 장치를 상부 발광 방식으로 구현하는 경우, 상기 애노드 전극(190)은 상기 발광층(210)에서 발광된 광을 상부 방향으로 반사시키는 역할을 해야 하므로 반사도가 우수한 물질을 포함하여 이루어질 수 있다. 반면, 본 발명의 제2실시예에 따른 전계 발광 표시 장치를 하부 발광 방식으로 구현하는 경우, 상기 애노드 전극(190)은 광이 방출되는 면에 형성되기 때문에 ITO(Indium Tin Oxide)와 같은 투명한 도전물질로 이루어질 수 있다.
본 발명의 제2실시예에 따른 전계 발광 표시 장치를 상부 발광 방식으로 구현하는 경우, 상기 캐소드 전극(220)은 광이 방출되는 면에 형성되기 때문에 투명한 도전물질로 이루어진다. 반면, 본 발명의 제2실시예에 따른 전계 발광 표시 장치를 하부 발광 방식으로 구현하는 경우, 상기 캐소드 전극(220)은 상기 발광층(210)에서 발광된 광을 하부 방향으로 반사시키는 역할을 해야 하므로 반사도가 우수한 물질을 포함하여 이루어질 수 있다.
또한, 본 발명의 제2실시예에 따른 전계 발광 표시 장치는 상기 제2개구 영역(제2 O/A)이 상기 제1개구 영역(제1 O/A) 보다 넓게 형성됨으로써, 상기 애노드 전극(190)이 경사를 갖는 영역부터 상기 발광층(210)이 형성되도록 함으로써 발광 영역에서 상기 발광층(210)의 두께 편차를 줄이고, 균일한 휘도를 구현할 수 있다.
도 4a 내지 도 4f는 본 발명의 제1실시예에 따른 전계 발광 표시 장치의 제조방법을 보여주는 공정 단면도로서, 이는 전술한 도 2에 따른 전계 발광 표시 장치의 제조방법에 관한 것이다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 물질 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략된다.
우선, 도 4a에서 알 수 있듯이, 기판(100) 상에 액티브층(110), 게이트 절연막(120), 게이트 전극(130), 층간 절연막(140), 소스 전극(150) 및 드레인 전극(160)을 차례로 형성한다.
보다 구체적으로 설명하면, 상기 기판(100) 상에 상기 액티브층(110)을 형성하고, 상기 액티브층(110) 상에 상기 게이트 절연막(120)을 형성하고, 상기 게이트 절연막(120) 상에 상기 게이트 전극(130)을 형성하고, 상기 게이트 전극(130) 상에 상기 층간 절연막(140)을 형성하고, 상기 게이트 절연막(120) 및 상기 층간 절연막(140)에 제1콘택홀(CH1)과 제2콘택홀(CH2)을 형성하고, 그 후 상기 제1콘택홀(CH1)을 통해서 상기 액티브층(110)의 일단 영역과 연결되는 상기 드레인 전극(160), 상기 제2콘택홀(CH2)을 통해 상기 액티브층(110)의 타단 영역과 연결되는 상기 소스 전극(150)을 형성한다.
상기 소스 전극(150) 및 드레인 전극(160)은 다중층으로 이루어질 수 있으며, 이와 같은 소스 전극(150) 및 드레인 전극(160)은 동일한 물질로 동일한 패터닝 공정에 의해서 동시에 형성할 수 있다.
다음, 도 4b에서 알 수 있듯이, 상기 소스 전극(150) 및 상기 드레인 전극(160) 상에 패시베이션층(165)을 형성하고, 상기 패시베이션층(165) 상에 평탄화층(170)을 형성한다.
상기 패시베이션층(165)과 상기 평탄화층(170)은 제3콘택홀(CH3)을 구비하도록 형성되어, 상기 제3콘택홀(CH3)을 통해 상기 소스 전극(150)이 외부로 노출된다.
다음, 도 4c에서 알 수 있듯이, 상기 평탄화층(170) 상에 제1뱅크(180)를 형성한다. 상기 제1뱅크(180)는 상기 평탄화층(170) 상에서 기 설정된 제1개구 영역(제1 O/A)을 노출하도록 패터닝된다. 상기 제1뱅크(180)는 상기 제3콘택홀(CH3)과 오버랩되지 않도록 제3콘택홀(CH3)과 이격되어 형성된다.
상기 제1뱅크(180)는 측면이 상기 기판의 표면을 기준으로 소정의 각도로 경사지게 구비될 수 있다. 구체적으로, 상기 제1뱅크(180)의 측면이 상기 기판의 표면과 이루는 사이각(α)은 45° 이하로 구비될 수 있다.
상기 제1뱅크(180)는 당업계에 공지된 다양한 기술을 통해 측면이 소정의 각도로 경사지게 형성될 수 있다. 일례로, 하프톤 마스크 또는 슬릿 마스크를 이용하여 상기 제1뱅크(180)가 가장자리에서 두께가 점차 얇아지도록 형성하고 나머지 영역에서 일정한 두께를 갖도록 형성할 수 있으나, 본 발명은 이에 한정되지 않는다.
상기 제1뱅크(180)는 무기 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 제1뱅크(180)는 화학 기상 증착법(Chemical Vapor Deposition, CVD)을 이용하여 상기 평탄화층(170) 상에 형성될 수 있다. 따라서, 상기 제1뱅크(180)는 500Å 정도의 얇은 박막으로 형성될 수 있다.
다음, 도 4d에서 알 수 있듯이, 상기 제1뱅크(180) 상에 애노드 전극(190)을 형성한다. 상기 애노드 전극(190)은 상기 제1뱅크(180)에 의해 노출된 상기 평탄화층(170) 상에서 상기 제1뱅크(180)의 일측 및 타측으로 연장되어 형성된다. 상기 제1뱅크(180)의 측면이 소정의 경사를 갖도록 형성되기 때문에, 상기 제1뱅크(180)의 일측 및 타측 상에 형성된 상기 애노드 전극(190)은 가장자리에 소정의 경사를 갖는 영역이 형성된다. 상기 애노드 전극(190)은 상기 패시베이션층(160) 및 상기 평탄화층(170)에 형성된 제3콘택홀(CH3)을 통해서 상기 소스 전극(150)과 연결되도록 형성된다.
다음, 도 4e에서 알 수 있듯이, 상기 애노드 전극(190) 상에 유기 물질로 이루어지는 제2뱅크(200)를 형성한다. 구체적으로, 상기 제2뱅크(200)는 상기 애노드 전극(190)의 상면을 노출시키도록 상기 애노드 전극(190)의 일측 및 타측 상에 형성된다. 상기 제2뱅크(200)는 기 설정된 제2개구 영역(제2 O/A)을 노출하도록 패터닝된다. 상기 제2뱅크(200)에 의해 노출되는 상기 제2개구 영역(제2 O/A)은, 상기 제1뱅크(180)에 의해 노출되는 상기 제1개구 영역(제1 O/A) 보다 넓게 형성된다.
구체적으로, 상기 제1개구 영역(제1 O/A)이 상기 제2개구 영역(제2 O/A) 보다 넓게 형성될 경우, 상기 애노드 전극(190)은 상기 기판에 대해 평탄한 상면만이 노출되고, 상기 제1뱅크(180)에 의해 경사를 갖는 영역은 상기 제2뱅크(200)에 의해 가려지게 된다. 그리고 상기 애노드 전극(190)의 평탄한 상면에서 상기 제2뱅크(200)의 측면까지 후술하는 공정을 통해 발광층(210)이 형성됨에 따라 파일 업(Pile up) 현상이 발생하게 된다. 즉, 상기 발광층(210)은, 상기 제2뱅크(200)에 의해 노출된 상기 애노드 전극(190)의 제2개구 영역(제2 O/A)의 중심부에서는 평탄하게 형성되고, 상기 제2뱅크(200)와 인접한 부분으로 갈수록 점차 두께가 증가하는 형태의 단면을 갖게 된다. 그리고, 이와 같이 상기 발광층(210)이 상기 애노드 전극(190) 상에서 일정하지 않은 두께로 형성될 경우 휘도 불균일이 발생하는 문제가 있다.
따라서, 본 발명의 실시예에서는 상기 제2개구 영역(제2 O/A)을 상기 제1개구 영역(제1 O/A) 보다 넓게 형성함으로써, 상기 제2뱅크(200)에 의해서 상기 제1뱅크(180)의 일측 및 타측 상에 구비되어 경사를 갖는 상기 애노드 전극(190)의 상면을 노출시킬 수 있다. 그리고, 경사를 갖는 상기 애노드 전극(190) 상에 상기 발광층(210)을 형성함으로써 상기와 같은 파일 업 현상을 방지한다.
즉, 상기 애노드 전극(190) 상의 평탄한 상면에만 상기 발광층(210)이 형성될 경우, 상기 애노드 전극(190)과 상기 제2뱅크(200)가 인접한 영역에서 상기 발광층(210)이 더 두껍게 형성될 수 있으므로, 본 발명의 실시예에서는 상기 애노드 전극(190)이 경사를 갖는 영역을 노출시키고 해당 영역부터 상기 발광층(210)이 형성되도록 함으로써 상기 발광층(210)의 두께 편차를 줄일 수 있다.
상기 제2뱅크(200)를 상기 애노드 전극(190)의 일측 및 타측 상에 패터닝하는 공정은 포토리소그래피 공정을 이용할 수 있으며 당업계에 공지된 다양한 기술을 통해 패터닝될 수 있다.
상기 애노드 전극(190) 상에 상기 제2뱅크(200)를 형성하는 과정에서 상기 제2뱅크(200)의 상면이 소수성을 갖도록 상기 제2뱅크(200)를 소수성 처리할 수 있다. 상기 제2뱅크(200)의 상면을 소수성 처리하는 방법은 당업계에 공지된 다양한 기술을 이용할 수 있다. 일례로, 마스크를 이용하여 상기 제2뱅크(200)를 패터닝하는 과정에서 상기 제2뱅크(200)로 투과되는 노광량을 조절하여 상기 제2뱅크(200)의 상면을 소수성 처리하거나, 소수성 재료가 도포된 롤러 등의 도포장치를 이용하여 상기 제2뱅크(200)의 상면에 소수성 재료를 코팅할 수 있으나, 본 발명은 이에 한정되지 않는다.
다음, 도 4f에서 알 수 있듯이, 상기 애노드 전극(190) 상에 발광층(210) 및 캐소드 전극(220)을 순차적으로 형성한다. 상기 발광층(210)은 잉크젯 인쇄 방식을 통해 가용성(Soluble)의 발광물질을 분사하여 형성되며, 전술한 바와 같이 상기 제2뱅크(200)의 상면은 소수성 물질로 이루어지므로 상기 발광층(210)은 상기 애노드 전극(190)의 상면, 및 상기 제2뱅크(200)의 측면까지는 증착될 수 있지만 상기 제2뱅크(200)의 상면에는 증착되지 않게 된다.
즉, 본 발명의 실시예에서는 상기 제2뱅크(200)를 전체적으로 친수성 물질로 형성하고 상면만을 소수성 물질로 형성함으로써, 상기 발광층(210)이 상기 제2뱅크(200)의 상면을 벗어나서 다른 화소의 발광 영역으로 분산되는 것을 방지할 수 있다.
또한, 본 발명의 실시예에서는 상기 제1뱅크(180)의 일측 및 타측에 상기 애노드 전극(190)을 형성함으로써, 상기 애노드 전극(190)의 가장자리에 경사진 영역을 형성할 수 있다. 그리고 상기 제2뱅크(200)에 의해 노출된 제2개구 영역(제2 O/A)이 상기 제1뱅크(180)에 의해 노출된 제1개구 영역(제1 O/A) 보다 넓게 형성하여, 상기 애노드 전극(190)의 경사진 영역 상면까지 상기 발광층(210)을 형성함으로써, 상기 발광층(210)의 두께 편차를 줄일 수 있다.
또한, 본 발명의 실시예에서는 상기 애노드 전극(190)을 형성하기 전에 상기 제1뱅크(180)를 형성하기 때문에, 무기 물질로 형성되는 상기 제1뱅크(180)를 건식 식각 또는 습식 식각하는 공정에서 상기 애노드 전극(190)이 손상되는 것을 방지할 수 있다.
도 5a 내지 도 5f는 본 발명의 제2실시예에 따른 전계 발광 표시 장치의 뱅크를 형성하는 제조방법을 보여주는 공정 단면도이다. 이는 전술한 도 3에 따른 전계 발광 표시 장치의 제조방법에 관한 것이다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 물질 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략된다.
우선, 도 5a에서 알 수 있듯이, 기판(100) 상에 액티브층(110), 게이트 절연막(120), 게이트 전극(130), 층간 절연막(140), 소스 전극(150) 및 드레인 전극(160)을 차례로 형성한다.
보다 구체적으로 설명하면, 상기 기판(100) 상에 상기 액티브층(110)을 형성하고, 상기 액티브층(110) 상에 상기 게이트 절연막(120)을 형성하고, 상기 게이트 절연막(120) 상에 상기 게이트 전극(130)을 형성하고, 상기 게이트 전극(130) 상에 상기 층간 절연막(140)을 형성하고, 상기 게이트 절연막(120) 및 상기 층간 절연막(140)에 제1콘택홀(CH1)과 제2콘택홀(CH2)을 형성하고, 그 후 상기 제1콘택홀(CH1)을 통해서 상기 액티브층(110)의 일단 영역과 연결되는 상기 드레인 전극(160), 상기 제2콘택홀(CH2)을 통해 상기 액티브층(110)의 타단 영역과 연결되는 상기 소스 전극(150)을 형성한다.
상기 소스 전극(150) 및 드레인 전극(160)은 다중층으로 이루어질 수 있으며, 이와 같은 소스 전극(150) 및 드레인 전극(160)은 동일한 물질로 동일한 패터닝 공정에 의해서 동시에 형성할 수 있다.
다음, 도 5b에서 알 수 있듯이, 상기 소스 전극(150) 및 상기 드레인 전극(160) 상에 패시베이션층(165)을 형성하고, 상기 패시베이션층(165) 상에 평탄화층(170)을 형성한다.
다음, 도 5c에서 알 수 있듯이, 상기 평탄화층(170) 상에 제1뱅크(180)를 형성한다. 상기 제1뱅크(180)는 상기 평탄화층(170) 상에서 기 설정된 제1개구 영역(제1 O/A)을 노출하도록 패터닝된다. 상기 패시베이션층(165), 상기 평탄화층(170), 및 상기 제1뱅크(180)는 제3콘택홀(CH3)을 구비하도록 형성되어, 상기 제3콘택홀(CH3)을 통해 상기 소스 전극(150)이 외부로 노출된다.
상기 제1뱅크(180)는 측면이 상기 기판의 표면을 기준으로 소정의 각도로 경사지게 구비될 수 있다. 구체적으로, 상기 제1뱅크(180)의 측면이 상기 기판의 표면과 이루는 사이각(α)은 45° 이하로 구비될 수 있다.
상기 제1뱅크(180)는 당업계에 공지된 다양한 기술을 통해 측면이 소정의 각도로 경사지게 형성될 수 있다. 일례로, 하프톤 마스크 또는 슬릿 마스크를 이용하여 상기 제1뱅크(180)가 가장자리에서 두께가 점차 얇아지도록 형성하고 나머지 영역에서 일정한 두께를 갖도록 형성할 수 있으나, 본 발명은 이에 한정되지 않는다.
상기 제1뱅크(180)는 무기 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 제1뱅크(180)는 화학 기상 증착법(Chemical Vapor Deposition, CVD)을 이용하여 상기 평탄화층(170) 상에 형성될 수 있다. 따라서, 상기 제1뱅크(180)는 500Å 정도의 얇은 박막으로 형성될 수 있다.
다음, 도 5d에서 알 수 있듯이, 상기 제1뱅크(180) 상에 애노드 전극(190)을 형성한다. 상기 애노드 전극(190)은 상기 제1뱅크(180)에 의해 노출된 상기 평탄화층(170) 상에서 상기 제1뱅크(180)의 일측 및 타측으로 연장되어 형성된다. 상기 제1뱅크(180)의 측면이 소정의 경사를 갖도록 형성되기 때문에, 상기 제1뱅크(180)의 일측 및 타측 상에 형성된 상기 애노드 전극(190)은 가장자리에 소정의 경사를 갖는 영역이 형성된다. 상기 애노드 전극(190)은 상기 패시베이션층(165), 상기 평탄화층(170), 및 상기 제1뱅크(180)에 형성된 상기 제3콘택홀(CH3)을 통해서 상기 소스 전극(150)과 연결되도록 형성된다.
다음, 도 5e에서 알 수 있듯이, 상기 애노드 전극(190) 상에 유기 물질로 이루어지는 제2뱅크(202)를 순차적으로 형성한다. 구체적으로, 상기 제2뱅크(200)는 상기 애노드 전극(190)의 상면을 노출시키도록 상기 애노드 전극(190)의 일측 및 타측 상에 형성된다. 상기 제2뱅크(200)는 기 설정된 제2개구 영역(제2 O/A)을 노출하도록 패터닝된다. 상기 제2뱅크(200)에 의해 노출되는 상기 제2개구 영역(제2 O/A)은, 상기 제1뱅크(180)에 의해 노출되는 상기 제1개구 영역(제1 O/A) 보다 넓게 형성된다.
즉, 본 발명의 실시예에서는, 상기 제2개구 영역(제2 O/A)이 상기 제1개구 영역(제1 O/A) 보다 넓게 형성함으로써, 상기 애노드 전극(190)이 경사를 갖는 영역을 노출시키고 해당 영역부터 후술하는 공정을 통해 발광층(210)이 형성되도록 함으로써 상기 발광층(210)의 두께 편차를 줄일 수 있다.
상기 제2뱅크(202)를 상기 애노드 전극(190)의 일측 및 타측 상에 패터닝하는 공정은 포토리소그래피 공정을 이용할 수 있으며 당업계에 공지된 다양한 기술을 통해 패터닝될 수 있다.
상기 애노드 전극(190) 상에 상기 제2뱅크(202)를 형성하는 과정에서 상기 제2뱅크(200)의 상면이 소수성을 갖도록 상기 제2뱅크(200)를 소수성 처리할 수 있다. 상기 제2뱅크(200)의 상면을 소수성 처리하는 방법은 당업계에 공지된 다양한 기술을 이용할 수 있다. 일례로, 마스크를 이용하여 상기 제2뱅크(200)를 패터닝하는 과정에서 상기 제2뱅크(200)로 투과되는 노광량을 조절하여 상기 제2뱅크(200)의 상면을 소수성 처리하거나, 소수성 재료가 도포된 롤러 등의 도포장치를 이용하여 상기 제2뱅크(200)의 상면에 소수성 재료를 코팅할 수 있으나, 본 발명은 이에 한정되지 않는다.
다음, 도 5f에서 알 수 있듯이, 상기 애노드 전극(190) 상에 발광층(210) 및 캐소드 전극(220)을 순차적으로 형성한다. 상기 발광층(210)은 잉크젯 인쇄 방식을 통해 가용성(Soluble)의 발광물질을 분사하여 형성되며, 전술한 바와 같이 상기 제2뱅크(200)의 상면은 소수성 물질로 이루어지므로 상기 발광층(210)은 상기 애노드 전극(190)의 상면, 및 상기 제2뱅크(200)의 측면까지는 증착될 수 있지만 상기 제2뱅크(200)의 상면에는 증착되지 않게 된다.
즉, 본 발명의 실시예에서는 상기 제2뱅크(200)를 전체적으로 친수성 물질로 형성하고 상면만을 소수성 물질로 형성함으로써, 상기 발광층(210)이 상기 제2뱅크(200)의 상면을 벗어나서 다른 화소의 발광 영역으로 분산되는 것을 방지할 수 있다.
또한, 본 발명의 실시예에서는 상기 제1뱅크(180)의 일측 및 타측에 상기 애노드 전극(190)을 형성함으로써, 상기 애노드 전극(190)의 가장자리에 경사진 영역을 형성할 수 있다. 그리고 상기 제2뱅크(200)에 의해 노출된 제2개구 영역(제2 O/A)이 상기 제1뱅크(180)에 의해 노출된 제1개구 영역(제1 O/A) 보다 넓게 형성하여, 상기 애노드 전극(190)의 경사진 영역 상면까지 상기 발광층(210)을 형성함으로써, 상기 발광층(210)의 두께 편차를 줄일 수 있다.
또한, 본 발명의 실시예에서는 상기 애노드 전극(190)을 형성하기 전에 상기 제1뱅크(180)를 형성하기 때문에, 무기 물질로 형성되는 상기 제1뱅크(180)를 건식 식각 또는 습식 식각하는 공정에서 상기 애노드 전극(190)이 손상되는 것을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 T: 박막 트랜지스터층
165: 패시베이션층 170: 평탄화층
180: 제1뱅크 190: 애노드 전극
200: 제2뱅크 210: 발광층
220: 캐소드 전극

Claims (12)

  1. 기판에 구비된 제1뱅크;
    상기 제1뱅크에 의해 노출된 영역에서 상기 제1뱅크의 일측 및 타측으로 연장되어 구비된 애노드 전극;
    상기 애노드 전극의 일측 및 타측에 구비된 제2뱅크;
    상기 제2뱅크에 의해 노출된 애노드 전극의 상면에 구비된 발광층; 및
    상기 발광층 상에 구비된 캐소드 전극을 포함하는, 전계 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제1뱅크는 상기 기판 상에서 기 설정된 제1개구 영역을 노출하도록 구비되고,
    상기 제2뱅크는 상기 애노드 전극 상에서 기 설정된 제2개구 영역을 노출하도록 구비되고,
    상기 제2개구 영역은 상기 제1개구 영역 보다 넓게 구비된, 전계 발광 표시 장치.
  3. 제1항에 있어서,
    상기 제1뱅크는 무기 물질로 구비되고,
    상기 제2뱅크는 상면이 소수성을 갖는 유기 물질로 구비된, 전계 발광 표시 장치.
  4. 제1항에 있어서,
    상기 제1뱅크의 측면은 상기 기판의 표면을 기준으로 소정의 각도로 경사지게 구비된, 전계 발광 표시 장치.
  5. 제1항에 있어서,
    상기 기판에 구비된 박막 트랜지스터; 및
    상기 박막 트랜지스터 상에 구비된 평탄화층을 더 포함하고,
    상기 제1뱅크는 상기 평탄화층 상에 구비된, 전계 발광 표시 장치.
  6. 제5항에 있어서,
    상기 애노드 전극은 상기 평탄화층에 구비된 콘택홀을 통해서 상기 박막 트랜지스터에 연결된, 전계 발광 표시 장치.
  7. 제6항에 있어서,
    상기 제1뱅크는 상기 콘택홀로부터 이격되어 구비된, 전계 발광 표시 장치.
  8. 제5항에 있어서,
    상기 애노드 전극은 상기 평탄화층 및 상기 제1뱅크에 구비된 콘택홀을 통해서 상기 박막 트랜지스터에 연결된, 전계 발광 표시 장치.
  9. 기판 상에 무기 물질로 구비되는 제1뱅크를 형성하는 공정;
    상기 제1뱅크에 의해 노출된 영역에서 상기 제1뱅크의 일측 및 타측으로 연장되도록 애노드 전극을 형성하는 공정;
    상기 애노드 전극의 일측 및 타측에 유기 물질로 구비되는 제2뱅크를 형성하는 공정;
    상기 제2뱅크에 의해 노출된 상기 애노드 전극의 상면에 발광층을 형성하는 공정; 및
    상기 발광층 상에 캐소드 전극을 형성하는 공정을 포함하는, 전계 발광 표시 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 제1뱅크를 형성하는 공정 전에, 상기 기판 상에 박막 트랜지스터를 형성하는 공정; 및
    상기 박막 트랜지스터 상에 평탄화층을 형성하는 공정을 더 포함하는, 전계 발광 표시 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 애노드 전극을 형성하는 공정 전에, 상기 평탄화층의 소정 영역을 제거하여 상기 박막 트랜지스터를 외부로 노출시키는 콘택홀을 형성하는 공정을 더 포함하고,
    상기 콘택홀을 통해 상기 애노드 전극을 상기 박막 트랜지스터에 연결하는, 전계 발광 표시 장치의 제조 방법.
  12. 제10항에 있어서,
    상기 애노드 전극을 형성하는 공정 전에, 상기 평탄화층과 상기 제1뱅크의 소정 영역을 제거하여 상기 박막 트랜지스터를 외부로 노출시키는 콘택홀을 형성하는 공정을 더 포함하고,
    상기 콘택홀을 통해 상기 애노드 전극을 상기 박막 트랜지스터에 연결하는, 전계 발광 표시 장치의 제조 방법.
KR1020160181792A 2016-12-29 2016-12-29 전계 발광 표시 장치 및 그 제조 방법 KR20180077439A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160181792A KR20180077439A (ko) 2016-12-29 2016-12-29 전계 발광 표시 장치 및 그 제조 방법
US15/842,767 US10312307B2 (en) 2016-12-29 2017-12-14 Electroluminescent display device
CN201711442689.3A CN108281459B (zh) 2016-12-29 2017-12-26 电致发光显示装置及其制造方法
US16/388,025 US10840314B2 (en) 2016-12-29 2019-04-18 Method for manufacturing electroluminescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160181792A KR20180077439A (ko) 2016-12-29 2016-12-29 전계 발광 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20180077439A true KR20180077439A (ko) 2018-07-09

Family

ID=62711133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160181792A KR20180077439A (ko) 2016-12-29 2016-12-29 전계 발광 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US10312307B2 (ko)
KR (1) KR20180077439A (ko)
CN (1) CN108281459B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102312784B1 (ko) * 2018-02-08 2021-10-14 동우 화인켐 주식회사 전계발광 소자 및 이의 제조 방법
CN109301092B (zh) * 2018-08-31 2020-10-16 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN109860239B (zh) * 2018-12-13 2021-03-16 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示装置
CN109638054B (zh) 2018-12-18 2020-11-24 武汉华星光电半导体显示技术有限公司 显示面板及制作方法
CN110649185B (zh) * 2019-09-26 2022-08-09 合肥京东方卓印科技有限公司 显示基板及其喷墨打印方法、显示装置
CN110943093A (zh) * 2019-11-28 2020-03-31 深圳市华星光电半导体显示技术有限公司 有机发光基板及其制备方法、有机发光显示面板
CN114639793A (zh) * 2020-12-16 2022-06-17 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113555407A (zh) * 2021-07-21 2021-10-26 合肥京东方卓印科技有限公司 有机电致发光显示基板及其制备方法、显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3541625B2 (ja) 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
CN101068025B (zh) 1997-08-21 2010-05-12 精工爱普生株式会社 显示装置
JP3580092B2 (ja) 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3861400B2 (ja) 1997-09-01 2006-12-20 セイコーエプソン株式会社 電界発光素子およびその製造方法
JP3633229B2 (ja) 1997-09-01 2005-03-30 セイコーエプソン株式会社 発光素子の製造方法および多色表示装置の製造方法
CN100530760C (zh) 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP3646510B2 (ja) 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
US6630274B1 (en) 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
WO2001074121A1 (fr) 2000-03-31 2001-10-04 Seiko Epson Corporation Dispositif electroluminescent organique et procede de fabrication
JP2001341296A (ja) 2000-03-31 2001-12-11 Seiko Epson Corp インクジェット法による薄膜形成方法、インクジェット装置、有機ｅｌ素子の製造方法、有機ｅｌ素子
JP4026336B2 (ja) 2000-08-11 2007-12-26 セイコーエプソン株式会社 有機ｅｌ装置の製造方法
JP3698208B2 (ja) 2001-12-06 2005-09-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3698138B2 (ja) 2001-12-26 2005-09-21 セイコーエプソン株式会社 撥水化処理の方法、薄膜形成方法及びこの方法を用いた有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
JP2004207142A (ja) 2002-12-26 2004-07-22 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器
JP4479642B2 (ja) * 2005-10-27 2010-06-09 セイコーエプソン株式会社 発光素子の製造方法
GB2436163A (en) 2006-03-10 2007-09-19 Seiko Epson Corp Device fabrication by ink-jet printing materials into bank structures, and embossing tool
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
KR101328628B1 (ko) * 2006-07-28 2013-11-14 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
US8154032B2 (en) * 2007-07-23 2012-04-10 Seiko Epson Corporation Electrooptical device, electronic apparatus, and method for producing electrooptical device
WO2010110179A1 (ja) 2009-03-23 2010-09-30 株式会社フューチャービジョン アクティブ素子基板とその製造方法、及びこの製造方法で製造したアクティブ素子基板を用いた表示装置
KR20140010492A (ko) * 2012-07-12 2014-01-27 리쿠아비스타 비.브이. 전기 습윤 표시 장치 및 그 제조 방법
KR102084400B1 (ko) * 2013-08-30 2020-03-04 엘지디스플레이 주식회사 유기전계 발광장치 및 그 제조방법
JP2015050011A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ エレクトロルミネセンス装置およびその製造方法
KR102471668B1 (ko) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR101664007B1 (ko) * 2014-12-31 2016-10-11 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN105552077B (zh) * 2016-02-16 2019-05-03 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、触摸显示面板

Also Published As

Publication number Publication date
US20180190739A1 (en) 2018-07-05
US20190245019A1 (en) 2019-08-08
US10840314B2 (en) 2020-11-17
CN108281459B (zh) 2022-02-25
CN108281459A (zh) 2018-07-13
US10312307B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
KR20180077439A (ko) 전계 발광 표시 장치 및 그 제조 방법
TWI666765B (zh) 電致發光顯示裝置
KR102555656B1 (ko) 유기 발광 표시 장치
US10411079B2 (en) Organic light emitting display device reducing leakage current generated between pixels
KR101879180B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102397686B1 (ko) 유기 발광 표시 장치
US10361257B2 (en) Organic light-emitting display device and method of manufacturing the same
US20200251541A1 (en) Display device and method of manufacturing the same
KR20180066556A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP6868904B2 (ja) 有機ｅｌ表示パネルの製造方法
JP2016091841A (ja) 有機発光デバイスと有機表示装置
KR102520874B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR102462498B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP2019016496A (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
US20220173348A1 (en) Display device
US20220344611A1 (en) Display device and display device manufacturing method
KR102649409B1 (ko) 전계 발광 표시 장치 및 그 제조 방법
KR102347847B1 (ko) 유기 발광 표시 장치
JP2015207526A (ja) 有機発光デバイスの機能層の形成方法
CN112640580A (zh) 显示设备及显示设备的制造方法
CN114375613B (zh) 显示装置及显示装置的制造方法
JP2019133835A (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
US20220140057A1 (en) Display device and method for manufacturing display device
US11469281B2 (en) Organic EL display panel and manufacturing method of organic el display panel
KR102648854B1 (ko) 전계 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal