CN104299892A - 图案转印模具和图案形成方法 - Google Patents

图案转印模具和图案形成方法 Download PDF

Info

Publication number
CN104299892A
CN104299892A CN201410343245.4A CN201410343245A CN104299892A CN 104299892 A CN104299892 A CN 104299892A CN 201410343245 A CN201410343245 A CN 201410343245A CN 104299892 A CN104299892 A CN 104299892A
Authority
CN
China
Prior art keywords
conductive layer
pattern
protuberance
laminated body
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410343245.4A
Other languages
English (en)
Inventor
李永芳
稻浪良市
三本木晶子
佐藤隆
齐藤匡人
国分弘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104299892A publication Critical patent/CN104299892A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005—Apparatus specially adapted for electrolytic conversion coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

根据一个实施例，图案转印模具包括基体、第一和第二叠层体、第一和第二电极。基体包括：包括第一表面的基本单元，设置在第一表面上且具有第一侧表面的第一凸部，和设置在第一表面上、与所述第一凸部分开并且具有与第一侧表面相对的第二侧表面的第二凸部。第一叠层体设置在第一侧表面上，并且包括第一导电层和第一绝缘层。第二叠层体设置在第二侧表面上、与所述第一叠层体分开并且包括第二导电层和第二绝缘层。第一电极电连接到第一导电层中的至少一个上。第二电极电连接到第二导电层中的至少一个上。

Description

图案转印模具和图案形成方法
关联申请的交叉引用
本申请基于2013年7月9日提交的No.2013-150947号日本专利申请，并且要求其优先权的权益；上述专利申请的全部内容通过参考被并入本文中。
技术领域
本文中说明的实施例通常涉及图案转印模具和图案形成方法。
背景技术
需要缩小例如电子装置和微机电元件(微机电系统(MEMS))的尺寸。用于形成精细图案的方法包括印迹技术。例如，需要一种能够转印精细图案的模具。
发明内容
根据一个实施例，图案转印模具包括基体、第一叠层体、第二叠层体、第一电极和第二电极。所述基体包括基本单元，所述基本单元包括第一表面、第一凸部和第二凸部，所述第一凸部设置在所述第一表面上，所述第一凸部具有与所述第一表面相交的第一侧表面，所述第二凸部设置在所述第一表面上，并且沿着平行于所述第一表面的第一方向与所述第一凸部分开，所述第二凸部具有与所述第一表面相交并且沿着所述第一方向与所述第一侧表面相对的第二侧表面。所述第一叠层体设置在第一侧表面上，在第一凸部和第二凸部之间。第一叠层体包括多个第一导电层和第一绝缘层，所述第一绝缘层设置在所述多个第一导电层之间。第二叠层体设置在第二侧表面上，在第一凸部和第二凸部之间，并且与第一叠层体分开。第二叠层体包括多个第二导电层和第二绝缘层，第二导电层沿着第一方向配置，第二绝缘层设置在多个第二导电层之间。第二叠层体能够在第一叠层体和第二叠层体之间容纳气体或者硬度比第一凸部、第二凸部、第一叠层体和第二叠层体的硬度低的材料。第一电极电连接到第一导电层中的至少一个上。第二电极电连接到第二导电层中的至少一个上。
根据一个实施例，公开了图案形成方法。该方法能够包括第一供应处理，其包括：使得图案转印模具的第一和第二叠层体与图案处理体的前表面相对，并且在图案处理体和多个第一导电层中的至少一个之间以及在图案处理体和多个第二导电体中的至少一个之间供应电压。该方法包括第一去除处理，其包括：去除从图案处理体的第一图案单元和图案处理体的第二图案单元中选定的一个的至少一部分，所述第一图案处理体包括图案处理体的第一部分和图案处理体的第二部分，所述第一部分与第一导电层的至少一个相对，所述第二部分与第二导电层的至少一个相对，第二图案处理单元包括图案处理体的第三部分和图案处理体的第四部分，所述第三部分与第一绝缘层相对，所述第四部分与第二绝缘层相对。图案转印模具包括基体、第一叠层体、第二叠层体、第一电极和第二电极。基体包括具有第一表面的基本单元；设置在所述第一表面上的第一凸部，所述第一凸部具有与第一表面相交的第一侧表面；和设置在第一表面上且沿着平行于第一表面的第一方向与第一凸部分开的第二凸部，该第二凸部具有与第一表面相交并且沿着第一方向与第一侧表面相对的第二侧表面。第一叠层体设置在第一侧表面上，在第一凸部和第二凸部之间。第一叠层体包括多个第一导电层和第一绝缘层，第一导电层沿着第一方向配置，第一绝缘层设置在第一导电层之间。第二叠层体设置在第二侧表面上，在第一凸部和第二凸部之间，并且与第一叠层体分开。第二叠层体包括多个第二导电层和第二绝缘层，第二导电层沿着第一方向配置，第二绝缘层设置在第二导电层之间。第二叠层体能够在第一叠层体和第二叠层体之间容纳气体或者硬度低于第一凸部、第二凸部、第一叠层体和第二叠层体的硬度的材料。第一电极电连接到第一导电层中的至少一个上。第二电极电连接到第二导电层上的至少一个上。
附图说明
图1A至图1C是示出了根据第一实施例的图案转印模具的示意图；
图2是示出了使用根据第一实施例的图案转印模具的图案形成方法的示意图；
图3A和3B是示出了使用根据第一实施例的图案转印模具的图案形成方法的示意截面图；
图4A至4F是按照处理顺序的示意截面图，示出了用于制造根据第一实施例的图案转印模具的方法；
图5A和5B是示出了根据第一实施例的其它图案转印模具的示意截面图；
图6A和6B是示出了根据第一实施例的其它图案转印模具的示意截面图；
图7A至7D是示出了根据第一实施例的其它图案转印模具的示意截面图；
图8A至8D是示出了根据第一实施例的其它图案转印模具的示意透视图；
图9是示出了根据第一实施例的另一图案转印模具的示意截面图；
图10A至10C是示出了根据第一实施例的另一图案转印模具的示意透视图；并且
图11是示出了根据第二实施例的图案形成方法的流程图。
具体实施方式
下文中将参照附图说明各种实施例。
附图是示意性的或者概念性的；并且在部分的厚度和宽度之间的关系、部分之间的尺寸的特性等不是必然地与其实际值相同。另外，尺寸和/或特性在附图之间，即使对于相同的部分，也可不同地示出。
在本申请的附图和说明书中，与上文中关于附图说明的那些部件相同的部件以相同的参考数字标示，并且详细说明可视情况而省略。
(第一实施例)
图1A至图1C是示出了根据第一实施例的图案转印模具的示意图。
图1A和图1B是示意透视图。图1C是沿着图1A的线A1-A2的截面图。
如图1A至1C所示，根据该实施例的图案转印模具110包括基体50、第一叠层体31s、第二叠层体32s、第一电极41和第二电极42。
基体50包括基本单元51和多个凸部15。基本单元51具有第一表面51a和第二表面51b。第二表面51b是在与第一表面51a相对的侧上的表面。
垂直于第一表面51a的方向被看作Z轴方向。垂直于Z轴方向的一个方向被看作X轴方向。垂直于Z轴方向和X轴方向的方向被看作Y轴方向。
多个凸部15中的每一个都设置在第一表面51a上。多个凸部15可以包括与基本单元51相同的材料，或者可以包括不同于基本单元51的材料的材料。多个凸部15与基本单元51可以连续或者非连续。多个凸部15例如包括第一凸部11和第二凸部12。
第一凸部11设置在第一表面51a上。第一凸部11具有第一侧表面11s。第一侧表面11s与第一表面51a相交。在该例子中，第一侧表面11s基本上垂直于X轴方向。在该例子中，第一侧表面11s沿着Y轴方向延伸。
第二凸部12设置在第一表面51a上。第二凸部12沿着平行于第一表面51a的方向与第一凸部11分开。在该例子中，第一方向是X轴方向。第二凸部12具有第二侧表面12s。第二侧表面12s与第一表面51a相交。第二侧表面12s沿着第一方向(X轴方向)与第一侧表面11s分开。第二侧表面12s沿着第一方向(X轴方向)与第一侧表面11s相对。
第一叠层体31s设置在第一侧表面11s上，在第一凸部11和第二凸部12之间。第一叠层体31s包括多个第一导电层31c和第一绝缘层31i。多个第一导电层31c沿着第一方向(X轴方向)配置。第一绝缘层31i设置在多个第一导电层31c之间。
在该例子中，多个第一导电层31c的数量是2个。多个第一导电层31c的数量可以是3个或者更多个。在多个第一导电层31c的数量是3个或者更多个的情况下，设置多个第一绝缘层31i。多个第一绝缘层31i设置在多个第一导电层31c之间的位置处。换句话说，多个第一导电层31c和多个第一绝缘层31i沿着第一方向交替设置。
第二叠层体32s设置在第二侧表面12s上，在第一凸部11和第二凸部12之间。第二叠层体32s沿着第一方向与第一叠层体31s分开。第二叠层体32s包括多个第二导电层32c和第二绝缘层32i。多个第二导电层32c沿着第一方向配置。第二绝缘层32i设置在多个第二导电层32c之间。
在该例子中，多个第二导电层32c的数量是2个。多个第二导电层32c的数量可以是3个或者更多。在多个第二导电层32c的数量可以是3个或者更多的情况下，设置多个第二绝缘层32i。多个第二绝缘层32i设置在多个第二导电层32c之间的位置处。换句话说，多个第二导电层32c和多个第二绝缘层32i沿着第一方向交替设置。
如上所述，第二叠层体32s与第一叠层体31s分开；并且，在该例子中，在第一叠层体31s和第二叠层体32s之间的区域30是间隙。气体30g可容纳在该间隙中。如上所述，具有低硬度的材料可被插在第一叠层体31s和第二叠层体32s之间。该材料的硬度低于第一凸部11、第二凸部12、第一叠层体31s和第二叠层体32s的硬度。该材料例如是树脂。
因此，气体30g或者低硬度的材料可容纳在第一叠层体31s和第二叠层体32s之间。换句话说，第二叠层体32s能够在第一叠层体31s和第二叠层体32s之间容纳气体30g或者硬度比第一凸部11、第二凸部12、第一叠层体31s和第二叠层体32s的硬度低的材料。
第一电极41电连接到多个第一导电层31c的至少一个上。在该例子中，第一电极41电连接到多个第一导电层31c的每一个上。
电压可通过第一电极41被施加到(供应到)多个第一导电层31c的至少一个上。电流可通过第一电极41被供应到多个第一导电层31c的至少一个上。
第二电极42电连接到多个第二导电层32c的至少一个上。在该例子中，第二电极42电连接到多个第二导电层32c的每一个上。
电压可通过第二电极42被施加到(供应到)多个第二导电层32c的至少一个上。电流可通过第二电极42被供应到多个第二导电层32c的至少一个上。
在该例子中，第二电极42与第一电极41是相连续的。在该实施例中，第一电极41和第二电极42可以分开。换句话说，被施加(供应)到第一导电层31c上的电压可以独立于被施加(供应)到第二导电层32c上的电压或者可与其同时地被实施。
在如图1A中示出的例子中，对齐标志55被设置在基本单元51的第一表面51a上。能使用对齐标志55实现与下面将说明的图案处理体的对齐。
基体50的基本单元51可包括例如玻璃或者树脂，树脂例如为聚二甲基硅氧烷(PDMS)、对位二甲苯等。基本单元51例如是绝缘的。基本单元51例如是透光性的。
多个凸部15(第一凸部11和第二凸部12)可包括例如为硅、石英、树脂等的材料。该多个凸部15例如是绝缘的。
多个凸部15的高度例如不小于30纳米(nm)并且不大于30微米(μm)。多个凸部15在第一方向(X轴方向)上的长度(宽度)例如是不小于1nm并且不大于100nm。多个凸部15的间距例如是不小于1nm并且不大于100nm。该间距例如是沿着第一方向在第一凸部11的第一方向中心和第二凸部12的第一方向中心之间的距离。在第一凸部11和第二凸部12之间的距离例如是不小于3nm并且不大于30nm。
在该例子中，多个凸部15中的每个都具有沿着Y轴方向延伸的带宽结构。
多个凸部15被适当地设置成与要形成的图案匹配。
第一叠层体31s的第一导电层31c和第二叠层体32s的第二导电层32c例如包括金属。第一导电层31c和第二导电层32c包括导电金属或者导电金属氧化物。第一导电层31c和第二导电层32c包括，例如，选自钌(Ru),铂(Pt),铑(Rh),钨(W),镍(Ni),金(Au),铱(Ir),氧化钌(RuO)和铱的氧化物(IrOx)中的至少一种。
第一叠层体31s的第一绝缘层31i和第二叠层体32s的第二绝缘层32i例如是金属化合物等。例如，使用金属氧化物、金属氮化物、金属氮氧化物或者类似物。
多个第一导电层31c的厚度(沿着第一方向的长度)例如是不小于1nm并且不大于100nm。多个第一导电层31c的厚度可以彼此不同。例如，在多个第一导电层31c之间的间隔，即，第一绝缘层31i的厚度(沿着第一方向的长度)，是不小于1nm并且不大于100nm。多个第一绝缘层31i的厚度可以彼此不同。多个第一导电层31c的每一个的厚度可以是，例如不小于1nm并且不大于30nm。第一绝缘层31i的厚度可以是例如不小于1nm并且不大于30nm。
多个第二导电层32c的每个的厚度(沿着第一方向的长度)例如是不小于1nm并且不大于100nm。多个第二导电层32c的厚度可以彼此不同。例如，在多个第二导电层32c之间的间隔，即，第二绝缘层32i的厚度(沿着第一方向的长度)是不小于1nm并且不大于100nm。多个第二绝缘层32i的厚度可以彼此不同。第二导电层32c的厚度例如与第一导电层31c的厚度相同。第二导电层32c的厚度可以不同于第一导电层31c的厚度。第二绝缘层32i的厚度例如与第一绝缘层31i的厚度相同。第二绝缘层32i的厚度可以不同于第一绝缘31i的厚度。多个第二导电层32c的厚度可以是例如不小于1nm并且不大于30nm。第二绝缘层32i的厚度可以是例如不小于1nm并且不大于30nm。
例如，多个第一导电层31c的每个沿着第一方向的长度不大于第一凸部11沿着第一方向的长度。多个第一绝缘层31i沿着第一方向的长度不大于第一凸部11沿着第一方向的长度。
如上所述，第一导电层31c和第二导电层32c的图案被转印到图案处理体上。通过使得第一导电层31c和第二导电层32c的每个的厚度设置成薄的，能够转印精细的图案。例如，比模具上的图案尺寸小的图案能够被转印。
第一电极41和第二电极42包括例如金属，所述金属例如为铝(Al),铜(Cu)，钨(W)，金(Au)等。
上面指出的尺寸和材料是作为例子。
在根据该实施例的图案转印模具110中，多个第一导电层31c的间距小于第一凸部11沿着第一方向(X轴方向)的长度(宽度)。多个第二导电层32c的间距小于第二凸部12沿着第一方向(X轴方向)的长度(宽度)。换句话说，第一导电层31c和第二导电层32c具有小于凸部15的间距的间距。
第一导电层31c和第二导电层32c具有例如不小于1nm并且不大于10nm的图案。
现在将说明使用图案转印模具110的图案形成方法的一个例子。
图2是示出了使用根据第一实施例的图案转印模具的图案形成方法的示意图。
如图2所示，图案转印模具110被模具保持器58保持。例如，用于减压的孔58h设置在模具保持器58中。图案转印模具110利用通过孔58h的减压由模具保持器58保持。在附图中，第一电极41被示出，但是没有示出第二电极42。
另一方面，基板保持器68设置在台架67上。导电基板65设置在基板保持器68上。图案处理体60设置在导电基板65上。设置在图案转印模具110上的图案被转印到图案处理体60上。换句话说，完成了图案形成。
图案处理体60和图案转印模具110沿着Z轴方向互相相对。在图案处理体60和图案转印模具110之间的距离是可变的。在该实施例中，图案处理体60可运动；并且图案转印模具110可运动。两者都可运动。在该例子中，台架67可沿着Z轴方向运动。由此，图案处理体60沿着Z轴方向运动。
图2示出了其中图案处理体60与图案转印模具110分开的状态。通过台架67沿着Z轴方向的运动，图案处理体60接触或者靠近图案转印模具110。
例如，电源66被连接到电极(第一电极41)和导电基板65上。在其中图案处理体60接触或者靠近图案转印模具110的状态下，电势差可能形成在图案转印模具110和设置在导电基板65上的图案处理体60之间。
图3A和图3B是示意截面图，示出了使用根据第一实施例的图案转印模具的图案形成方法。
图3A示出了图案转印模具110和图案处理体60。图3B示出了图3A的放大部分。
如图3A所示，图案处理体60接触或者靠近第一导电层31c和第二导电层32c。在该状态下，在图案处理体60和图案转印模具110之间由电源66形成电势差。
如图3B所示，图案处理体60包括与多个第一导电层31c相对的第一部分61c、与多个第二导电层32c相对的第二部分62c、与第一绝缘层31i相对的第三部分61i和与第二绝缘层32i相对的第四部分62i。第一部分61c和第二部分62c被包含在第一图案处理单元p1中。第三部分61i和第四部分62i被包含在第二图案处理单元p2中。
通过向电极(第一电极41和第二电极42)施加(供应)电压，能在图案处理体60和第一导电层31c之间以及在图案处理体60和第二导电层32c之间形成电势差。第一图案处理单元p1的化学性质和第二图案处理单元p2的化学性质由于电势差可以彼此不同。
例如，图案处理体60包括硅。例如，硅基板可用作图案处理体60。通过在图案处理体60和第一导电层31c之间以及在图案处理体60和第二导电层32c之间形成的电势差，硅被氧化，由此形成了氧化硅。换句话说，第一图案处理单元p1变成了氧化硅。另一方面，其中未形成电势差的第二图案处理单元p2保持为硅。
抗蚀性在氧化硅和硅之间是不同的。在该例子中，化学性质包括例如抗蚀性。
因此，设置在图案转印模具110上的多个第一导电层31c和多个第二导电层32c的图案被转印到图案处理体60上。
例如，第一图案处理单元p1通过第一蚀刻被去除。此时，第二图案处理单元p2基本没有被蚀刻。第一图案处理单元p1的蚀刻的深度是任意的。例如，深度由在第一图案处理单元p1和第二图案处理单元p2之间可选择地蚀刻确定。第一图案处理单元p1的一部分可以保留。
或者，例如，第二图案处理单元p2的一部分(沿着Z轴方向的一部分)可通过第二蚀刻被去除。此时，第一图案处理单元p1基本不被蚀刻。在第二蚀刻中使用的蚀刻剂(例如至少一种选自气体和液体)不同于在第一蚀刻中使用的蚀刻剂。
因此，通过选择地去除选自第一图案处理单元p1和第二图案处理单元p2中的一个，图案转印模具110的图案被转印到图案处理体60上。图案转印模具110的图案包括多个第一导电层31c和多个第二导电层32c的图案。
如上所述，第一导电层31c和第二导电层32c的间距小于凸部15的间距。因此，间距小于凸部15的间距的图案可形成在图案处理体60上。
换句话说，第一导电层31c、第一绝缘层31i和第二导电层32c的例如不小于1nm并且不大于10nm的图案可以以不小于1nm并且不大于10nm的间隔被转印到图案处理体60上。该转印能够以高的生产量完成。
由于用于半导体的逐步集成化和价格竞争，需要技术来实现具有低图案处理成本的光刻和约10nm或者更小的清晰度。传统的照相平版印刷术由于约束了光的折射率而接近于图案处理极限。通过结合传统技术，约20nm或者更小的图案处理是可能的。但是，很难实现约10nm或者更小的光刻技术。
另一方面，纳米压印光刻因为能够低成本且具有高清晰度地共同地转印精细图案而正在被引起注意。这种方法将图案的尺寸以1:1的关系转印到模具上。换句话说，因为由约10nm或者更小构成的模具原模需要转印约10nm或者更小的图案，所以在当前的技术状态下，很难实现。
例如，扫描探针显微镜(SPM)光刻使用电化学反应。认为通过这样的方法能够实现相对精细的图案处理。但是，以这样的方法很难获得高的生产量，因为要扫描探针。此外，在这样的方法中，探针的尖端随着图案的形成而磨损；图案形成特性容易恶化；并且稳定性低。
相反，在该实施例中，多个导电层的图案可以被共同地转印到图案处理体60上，不使用探针。磨损问题基本上不会发生。
但是，在使得多个导电层共同地接触或者靠近图案处理体60的情况下，可能是这样的情况：图案处理体60和导电层之间的接触状态在多个导电层之间是不一致的。例如，可能是这样的情况：图案处理体60和导电层之间的距离在多个导电层之间是不一致的。
此时，在该实施例中，在第一叠层体31s和第二叠层体32s之间设置间隙。换句话说，气体30g可容纳在第一叠层体31s和第二叠层体32s之间。由此，第一凸部11和第一叠层体31s容易变形。第二凸部12和第二叠层体32s也容易变形。
因此，例如，第一凸部11和第一叠层体31s与图案处理体60一致地容易变形。另外，第二凸部12和第二叠层体32s容易与图案处理体60一致地变形。
由此，在图案处理体60和多个第一导电层31c之间的接触状态在多个第一导电层31c之间是一致的。在图案处理体60和多个第二导电层32c之间的接触状态在多个第二导电层32c之间是一致的。在图案处理体60和多个第一导电层31c之间的距离在多个第一导电层31c之间是一致的。在图案处理体60和多个第二导电层32c之间的距离在多个第二导电层32c之间是一致的。例如，导电层对图案处理体60的前表面的响应是高的。例如，即使在图案处理体60的前表面存在不均匀的情况下，也能转印好的图案。
由此，图案形成的精度增加。图案形成的稳定性增加。图案形成的再现性增加。由此，实际上可实现更精细的图案。根据该实施例，能够提供图案转印模具和能够转印精细图案的图案形成方法。
例如，有一个参考例，其中，具有高硬度的材料被填充在第一叠层体31s和第二叠层体32s之间。该材料例如是金属氧化物。在该参考例中，凸部和叠层体不容易变形。因此，在图案处理体60和多个导电层之间的接触状态在多个导电层之间是不一致的。另外，在图案处理体60和多个导电层之间的距离在多个导电层之间容易变得不一致。因此，图案形成的精度是低的；稳定性是低的；并且再现性是低的。
根据该实施例，能够提供一种实际的光刻方法，其具有传统纳米压印技术的生产量和SPM光刻技术的高清晰度。
在该实施例中，第一叠层体31s和第二叠层体32s的硬度可高于第一凸部11和第二凸部12的硬度。由此，在图案处理体60和图案转印模具之间的接触状态更加一致。
在该实施例中，图案处理体60可包括选自金属和半导体(包括硅)中的至少一种。在这种情况下，例如，包含在第一图案处理单元p1(和第二图案处理单元p2)中的上述选自金属和半导体的至少一种的至少一部分可被氧化。
图4A至4F是按照处理顺序的示意截面图，示出了用于制造根据第一实施例的图案转印模具的方法。
如图4A所示，具有预定结构的第一抗蚀层17通过光刻形成在用于形成基体50的基板(例如，绝缘基板)上；并且基板例如通过RIE(反应离子蚀刻)等被形成图案。由此，多个凸部15(第一凸部11和第二凸部12)和基本单元51被形成。
如图4B所示，交替地形成用于形成叠层体(第一叠层体31s和第二叠层体32s)的导电薄膜35c和绝缘薄膜35i。导电薄膜35c包括金属或者金属氧化物。绝缘薄膜35i包括例如金属互化物等。导电薄膜35c和绝缘薄膜35i的形成重复必要的次数。在该例子中，导电薄膜35c和绝缘薄膜35i也形成在基本单元51的侧表面单元51s上。侧表面单元51s包括与第一表面51a相交的表面。
如图4C所示，第一抗蚀层17被去除。进行揭掉。由此，第一叠层体31s和第二叠层体32s由导电薄膜35c和绝缘薄膜35i形成。换句话说，第一导电层31c和第二导电层32c由导电薄膜35c形成。第一绝缘层31i和第二绝缘层32i由绝缘薄膜35i形成。
如图4D所示，具有孔18h的第二抗蚀层18通过光刻制成；并且暴露在该孔18h中的导电薄膜35c和绝缘薄膜35i被去除。该去除可包括例如湿蚀刻。
多个凸部15设置在第一表面51a的一部分上。设置多个凸部15的区域对应图案形成区域。第一表面51a包括中心部分和围绕中心部分的外周部分。图案形成区域例如设置在中心部分上。上面提到的孔18h例如设置在第一表面51a的外周部分上。多个图案形成区域可设置在第一表面51a上。该孔18h可设置在第一表面51a的多个图案形成区域之间。
如图4E所示，导电薄膜40f形成在第二抗蚀层18的前表面和从孔18h暴露的表面上。导电薄膜40f例如包括金属。导电薄膜40f被用于形成例如电极(第一电极41，第二电极42等)。
如图4F所示，第二抗蚀层18被去除。形成在该第二抗蚀层18的前表面上的导电薄膜40f通过揭掉被去除。由此，形成电极40(第一电极41，第二电极42等)。
由此，制成了根据该实施例的图案转印模具110。
在该实施例中，如上所述，间隙设置在第一叠层体31s和第二叠层体32s之间。在该例子中，气体30g可容纳在该间隙中。由此，凸部15和叠层体容易变形；并且在图案处理体60和导电层之间的接触状态或者距离是一致的。由此，能转印精细的图案。
图5A和图5B是示意截面图，示出了根据第一实施例的其它图案转印模具。
在根据如图5A所示的实施例的图案转印模具111中，填充单元30f设置在第一叠层体31s和第二叠层体32s之间的区域30中。填充单元30f包括硬度低于第一凸部11、第二凸部12、第一叠层体31s和第二叠层体32s的硬度的材料。填充单元30f包括例如树脂层30r。
树脂层30r包括例如聚酰亚胺树脂、环氧树脂、对位二甲苯树脂、硅树脂等。树脂层30r的硬度低于第一凸部11、第二凸部12、第一叠层体31s和第二叠层体32s的硬度。
在根据如图5B所示的实施例的图案转印模具112中，上述提到的填充单元30f(树脂层30r)设置在区域30的在第一叠层体31s和第二叠层体32s之间的一部分上。区域30的其它部分是间隙；并且，气体30g可容纳在区域30的其它部分中。
对于图案转印模具111以及112，凸部15和叠层体容易变形；并且在图案处理体60和导电层之间的接触状态或者距离是一致的。例如，导电层对图案处理体60的前表面的结构的响应是高的。由此，能转印精细图案。
因此，在该实施例中，其材料的硬度低于第一凸部11、第二凸部12、第一叠层体31s和第二叠层体32s的硬度的填充单元30f可设置在第一叠层体31s和第二叠层体32s之间的空间(区域30)的至少一部分中。
在该实施例中，树脂层30r可设置在第一叠层体31s和第二叠层体32s之间的空间(区域30)的至少一部分中。
图6A和图6B是示意截面图，示出了根据第一实施例的其它图案转印模具。
在根据如图6A和图6B所示的实施例的图案转印模具113和113a中，基本单元51包括基板单元57和弹性层56。在如图6A所示的图案转印模具113中，弹性层56设置在基板单元57和第一凸部11之间以及在基板单元57和第二凸部12之间。在如图6B所示的图案转印模具113a中，基板单元57设置在弹性层56和第一凸部11之间以及在弹性层56和第二凸部12之间。弹性层56的弹性高于基板单元57的弹性。
基板单元57包括例如硅、石英等。
弹性层56包括例如树脂，例如聚二甲硅氧烷(PDMS)、对位二甲苯等。
通过设置弹性层56，多个凸部15的位置(例如，沿着Z轴方向的位置)容易改变。由此，在图案处理体60和导电层之间的接触状态或者距离是一致的。例如，导电层对图案处理体60的前表面的结构的响应是高的。由此，能转印更精细的图案。
图7A至图7D是示意截面图，示出了根据第一实施例的其它图案转印模具。
在根据如图7A所示的实施例的图案转印模具114中，基本单元51包括侧表面单元51s。侧表面单元51s具有与第一表面51a相交的表面51sf。电极40(包括第一电极41和第二电极42)包括延伸到侧表面单元51s上的部分40s。换句话说，选自第一电极41和第二电极42中的至少一个延伸到侧表面单元51s上。
如图7B所示，基本单元51在与第一表面51a相对的侧上具有第二表面51b。在根据该实施例的图案转印模具115中，电极40(包括第一电极41和第二电极42)设置在第二表面51b的至少一部分上。
在根据如图7C所示的实施例的图案转印模具116中，电极40(包括第一电极41和第二电极42)设置在第二表面51b的整个表面上。
换句话说，选自第一电极41和第二电极42中的至少一个的至少一部分设置在第二表面51b的至少一部分上。
在根据如图7D所示的实施例的图案转印模具117中，电极40(包括第一电极41和第二电极42)包括沿着Z轴方向穿透基体50的部分(穿通部分41p和42p等)。换句话说，选自第一电极41和第二电极42中的至少一个包括穿通部分41p和42p等，其沿着垂直于第一表面51a的方向(Z轴方向)穿透基体50。由此，向多个第一导电层31c和多个第二导电层32c供应电压(电流)是容易的。
在该实施例中，第一电极41和第二电极42的功能是向叠层体上供应选自电压和电流中的至少一种。这些电极的结构的各种改型是可能的。
在根据该实施例的图案转印模具110中，侧壁纳米电极(导电单元)形成在绝缘模具(例如，基本单元51)上的绝缘图案(例如，凸部15)的侧壁上。选自电压和电流中的至少一种被供应到转印基板(图案处理体60)和侧壁纳米电极之间。由此，与侧壁纳米电极的结构对应的图案例如可被电转印到转印基板上。换句话说，在该实施例中，转印侧壁纳米电极光刻被执行。模具包括绝缘模具、绝缘图案(例如，凸部，即，支撑单元)和侧壁电极单元的基础单元(例如，基本单元51)。侧壁纳米电极单元被设置在支撑单元的侧壁上。在该实施例中，侧壁纳米电极包括多个导电层。侧壁纳米电极(导电单元)包括多个导电层和设置在多个导电层之间的绝缘层。
在该实施例中，模具包括电压/电流供应单元(例如，第一电极41、第二电极42等)。电压/电流供应单元可以被设置在选自基础单元的后表面(第二表面51b)和基础单元的侧表面(侧表面单元51s)的至少一个上。侧壁纳米电极单元(导电单元)电连接到电压/电流供应单元。在该实施例中，弹性层56可设置在基础单元中。
图8A至图8D是示意透视图，示出了根据第一实施例的其它图案转印模具。
图8A示出了图案转印模具117a。图8B示出了通过图案转印模具117a转印的图案处理体60的图案。图8C示出了图案转印模具117b。图8D示出了通过图案转印模具117b转印的图案处理体60的图案。这些图显示了第一凸部11部分。第二凸部12也可具有与下面将要说明的第一凸部11的结构相同的结构。
在如图8A中示出的图案转印模具117a中，第三叠层体33s还设置在第一凸部11上。第一凸部11还包括第一相交侧表面11sa。该第一相交侧表面11sa与第一表面51a相交，并且与第一侧表面11s相交。在该例子中，第一相交侧表面11sa沿着Y轴方向延伸。
第三叠层体33s设置在第一相交侧表面11sa上。第三叠层体33s包括多个第三导电层33c和第三绝缘层33i。多个第三导电层33c沿着垂直于第一相交侧表面11sa的方向(在该例子中，X轴方向)配置。第三绝缘层33i设置在多个第三导电层33c之间。
在该例子中，第一电极41电连接到多个第三导电层33c中的至少一个上。选自第一电极41和第二电极42中的至少一个可电连接到多个第三导电层33c的至少一个上。
在该例子中，第一叠层体31s和第三叠层体33s以L形结构形成。
如图8B所示，通过使用图案转印模具，例如上述的图案转印模具117a，图案能够被转印到图案处理体60上。被转印到图案处理体60上的图案包括第一叠层体31s和第三叠层体33s的图案(在该例子中，L形结构)。
图案处理体60的其中第一叠层体31s的图案被转印的部分包括，例如沿着Y轴方向延伸的部分。第三叠层体33s被转印的部分包括，例如沿着X轴方向延伸的部分。例如，与多个第三导电层33c中的至少一个相对的部分63c和与第三绝缘层33i相对的部分63i被设置在图案处理体60上。
因此，在该实施例中，沿着多个方向延伸的图案能被转印。
在如图8C中示出的图案转印模具117b中，第一凸部11的一部分沿着第一方向(X轴方向)的长度(宽度)改变。此外，第一顶部导电层11t设置在第一凸部11的顶部11u的一部分上。在该例子中，第一顶部导电层11t电连接到第一电极41上。
如图8D所示，通过使用这样的图案转印模具117b图案被转印到图案处理体60上。被转印到图案处理体60上的图案映射了第一叠层体31s的结构，并且进一步映射了第一顶部导电层11t的结构。换句话说，映射第一顶部导电层11t的结构的部分61t形成在图案处理体60上。
图9是示意截面图，示出了根据第一实施例的另一图案转印模具。
在根据如图9所示的实施例的图案转印模具118中，基体50还包括第三凸部13。第三凸部13设置在第一表面51a上。第三凸部13包括第三顶部13u。第三顶部13u是第三凸部13沿着Z轴方向的端部，并且与第一表面51a分开。
图案转印模具118还包括设置在第三顶部13u上的第三顶部导电层13t。第三顶部导电层13t被电连接到第三电极43上。在该例子中，第三电极43电连接到第一电极41和第二电极42上。如下所述，第三电极43可与选自第一电极41和第二电极42的至少一个电绝缘。
第三凸部13的沿着X方向(第一方向)的长度(宽度)比第一导电层31c沿着X轴方向的长度(厚度)长，并且比第二导电层32c沿着X轴方向的长度(厚度)长。第三顶部导电层13t沿着X轴方向的长度(宽度)比第一导电层31c沿着X轴方向的长度(厚度)长，并且比第二导电层32c沿着X轴方向的长度(厚度)长。
通过使用这种图案转印模具118，映射多个第一导电层31c的精细图案、映射多个第二导电层32c的精细图案和映射第三顶部导电层13t的大图案能够形成在图案处理体60上。这种形成能够例如同时地完成。
因此，在该例子中，能够转印与支撑单元(凸部15)的侧壁纳米电极(多个导电层)的结构并且与支撑单元的前表面的电极(顶部导电层)的结构对应的图案。例如，侧壁纳米电极的厚度是纳米级。例如，支撑单元的前表面的电极的尺寸是微米级。在该实施例中，包括纳米级和微米级的多级图案共同地被转印。
在第一电极41、第二电极42和第三电极43互相电绝缘的情况下，映射映射多个第一导电层31c的精细图案、映射多个第二导电层32c的精细图案和映射第三顶部导电层13t的大图案的图案能够独立地形成。
图10A至图10C是示意透视图，示出了根据第一实施例的另一图案转印模具。
图10A示出了图案转印模具118a。图10B显示了由图案转印模具118a转印的图案处理体60的图案的一个例子。图10C显示了由图案转印模具118a转印的图案处理体60的图案的另一个例子。这些图显示了第一凸部11部分。第二凸部12也具有与下述的第一凸部11的结构相似的结构。
在如图10A所示的图案转印模具118a中，两个顶部导电层(顶部导电层11ta和顶部导电层11tb)设置在第一凸部11的顶部11u的一部分上。在该例子中，顶部导电层11ta的图案不同于顶部导电层11tb的图案。在该实施例中，这些图案可以相同。顶部导电层11ta的数量可以是两个或者更多。
另外，叠层体31sa设置在第一凸部11的与第一侧表面11s相对的一侧上的侧表面11sb上。叠层体31sa包括多个导电层和设置在多个导电层之间的绝缘层。例如，叠层体31sa具有与第一叠层体31s的结构相似的结构。
在该例子中，电连接到多个第一导电层31c的每个上的第一电极41包括多个电极(电极41a1,41a2和41a3等等)。电极41a1,41a2和41a3分别独立地电连接到多个第一导电层31c上。
另一方面，电极41b被连接到叠层体31sa的多个导电层的每个上。在该例子中，电极41b包括多个电极(电极41b1,41b2和41b3等)。电极41b1,41b2和41b3分别独立地电连接到叠层体31sa的多个导电层上。
另外，设置电连接到顶部导电层11ta上的电极41ta；并且，设置电连接到顶部导电层11tb上的电极41tb。
在这种图案转印模具118a中，通过调节向上述的多个电极应用(供应)电压和供应电流的至少一种，能够转印不同的图案。
在如图10B所示的转印的一个例子中，电压被应用到所有的上述的电极上。换句话说，供应电流。由此，与上述的导电层的图案对应的图案被转印到图案处理体60上。例如，映射多个第一导电层31c的图案的图案形成在图案处理体60上。换句话说，形成第一部分61c(第一图案形成单元p1)与第三部分61i(第二图案形成单元p2)。另外，形成了映射叠层体31sa的多个叠层体的图案的图案。另外，映射顶部导电层的图案的图案形成在图案处理体60上。形成了与顶部导电层11ta相对的部分61ta；并且，形成了与顶部导电层11tb相对的部分61tb。部分61ta和部分61tb是供应有电压和电流的部分，并且被包含在例如第一图案形成单元p1中。
在如图10C所示的转印的另一个例子中，电压被施加到电极41a1,41a2,41a3,41b1,41b2和41b3上；并且电压没有被施加到电极41ta和电极41tb上。由此，映射多个第一导电层31c的图案的图案形成在图案处理体60上。另外，形成映射叠层体31sa的多个叠层体的图案的图案。但是，没有形成映射顶部导电层的图案的图案。
电极41a1,41a2,41a3,41b1,41b2,41b3和41ta可设置在基体50的前表面上。这些电极可被设置在基体50的侧壁上或者基体50的后表面上。
因而，在该实施例中，通过控制电流/电压供应单元的开/关，能够调整转印图案的结构。
(第二实施例)
该实施例是图案形成方法，其使用了下列之一：根据第一实施例的图案转印模具，或者根据第一实施例的图案转印模具中的一种的变型的图案转印模具。
图11是流程图，示出了根据第二实施例的图案形成方法。
在根据如图11所示的实施例的该图案形成方法中，执行第一供应处理(步骤S110)，包括，使得图案转印模具的第一叠层体31s和第二叠层体32s与图案处理体60的前表面相对，并且，在图案处理体60和多个第一导电层31c中的至少一个之间和在图案处理体60和多个第二导电层32c中的至少一个之间供应电压。
处理包括执行关于图3A和图3B所述的处理。
例如，图案处理体60可以包括金属和半导体(包括硅)中的至少一种。此时，第一供应处理包括氧化上述选自金属和半导体中的至少一种的被包含在第一图案处理单元p1(和第二图案处理单元p2)中的至少一部分。
例如，上述的第一供应处理包括：使得包括图案处理体60与上述多个第一导电层31c的至少一个相对的第一部分61c和图案处理体60的与上述多个第二导电层32c的至少一个相对的第二部分62c的第一图案处理单元p1的化学特性不同于其它部分的化学特性。例如，使得第一图案处理单元p1的化学特性不同于包括图案处理体60的与第一绝缘层31i相对的第三部分61i和图案处理体60的与第二绝缘层32i相对的第四部分62i的第二图案处理单元p2的化学特性。
在图案处理体60包括硅的情况下，第一供应处理包括氧化包含在第一图案处理单元p1中的硅。由此，第一图案处理单元p1变成了二氧化硅；并且第二图案处理单元p2保持为硅。
在如图11所示的图案形成方法中，执行第一去除处理(步骤S120)，用于去除选自第一图案处理单元p1和第二图案处理单元p2中的一个的至少一部分。
换句话说，执行关于图3A和图3B说明的处理。
在第一去除处理中，第一图案处理单元p1可被去除，并且可使得第二图案处理单元p2保留。在第一去除处理中，第二图案处理单元p2可被去除并且使得第一图案处理单元p1保留。
另外，在该实施例中，下述的第二供应处理可以在上述第一去除处理之前执行。
在这种情况下，例如，在第一供应处理中，在图案处理体60和多个第一导电层31c的一个部分之间，并且在图案处理体和多个第二导电层32c的一个部分之间供应电压。
另一方面，在第二供应处理中，在图案处理体60和多个第一导电层31c的一个另一部分之间，并且在图案处理体60和多个第二导电层32c的一个另一部分之间供应电压。
因此，完成了向不同的导电层的电压供应。例如，通过控制向在图10A所示的电极41a1,41a2,41a3,41b1,41b2和41b3等的电压供应，可以执行该处理。
在第一去除处理中，第一图案处理单元p1包括图案处理体60的与上述多个第一导电层31c的一个部分相对的部分、图案处理体60的与上述多个第一导电层31c的一个另一部分相对的部分、图案处理体60的与上述多个第二导电层32c的一个部分相对的部分和图案处理体60的与上述多个第二导电层32c的一个另一部分相对的部分。
完成该第一图案处理单元p1和该第二图案处理单元p2的第一去除处理。图案能够对于多个导电层共同地被转印。
根据该实施例，能够提供能转印精细图案的图案转印模具和图案形成方法。
在本申请的说明书中，“垂直”和“平行”指的不仅是严格地垂直和严格地平行，也包括，例如由于制造处理等的浮动。基本垂直和基本平行就足够了。
在上文中，参照特定的例子说明了本发明的实施例。但是，本发明不局限于这些特定的例子。例如，本领域的技术人员，通过从已知的技术中适当地选择包含在图案转印模具中的部件(例如，基体、基本单元、凸部、基板单元、弹性层、叠层体、导电层、电极等)的特定的结构，同样可以实现本发明；并且，这种实现在达到能够获得类似效果的程度下落在本发明的范围内。
另外，特定例子的任何两个或者多个部件在技术可行性的范围内可以被组合，并且达到包含本发明的主旨的程度下被包含在本发明的范围内。
此外，根据本发明的实施例，基于上述的图案转印模具和图案形成方法，本领域的技术人员由合适的设计变型可实现的所有的图案转印模具和图案形成方法在达到包含本发明的精神的程度下也都落入本发明的范围内。
本领域的技术人员在本发明的精神的范围内能考虑各种的其它变型和改型，并且可以理解，这些变型和改型也被包含在本发明的范围内。
虽然已经说明了某些实施例，但是这些实施例仅是通过示例的方式作为典型，目的不是为了限制本发明的范围。的确，本文中说明的新颖的实施例可以各种其它形式被体现；另外，在不脱离本发明的精神的条件下，在本文中说明的实施例的形式中可以进行各种省除、替代和变化。所附的权利要求书和其等同物目的是覆盖会落入本发明的范围和精神内的这些形式或者变型。

Claims (20)

1.一种图案转印模具，包括：
基体，包括
包括第一表面的基本单元，
设置在所述第一表面上的第一凸部，所述第一凸部具有与所述第一表面相交的第一侧表面，和
第二凸部，其设置在所述第一表面上并且沿着平行于所述第一表面的第一方向与所述第一凸部分开，所述第二凸部具有与所述第一表面相交并且沿着所述第一方向与所述第一侧表面相对的第二侧表面；
第一叠层体，其设置在所述第一侧表面上在所述第一凸部和所述第二凸部之间，所述第一叠层体包括多个第一导电层和第一绝缘层，所述第一导电层沿着所述第一方向配置，所述第一绝缘层设置在所述第一导电层之间；
第二叠层体，其设置在所述第二侧表面上在所述第一凸部和所述第二凸部之间，并且与所述第一叠层体分开，所述第二叠层体包括多个第二导电层和第二绝缘层，所述第二导电层沿着所述第一方向配置，所述第二绝缘层被设置在所述第二导电层之间，所述第二叠层体能够在所述第一叠层体和所述第二叠层体之间容纳气体或者硬度低于所述第一凸部、所述第二凸部、所述第一叠层体和所述第二叠层体的硬度的材料；
第一电极，其电连接到所述第一导电层中的至少一个上；和
第二电极，其电连接到所述第二导电层中的至少一个上。
2.根据权利要求1所述的模具，其特征在于，所述气体被容纳在所述第一叠层体和所述第二叠层体之间。
3.根据权利要求1所述的模具，其特征在于，还包括设置在所述第一叠层体和所述第二叠层体之间的区域的至少一部分中的所述材料的填充单元。
4.根据权利要求1所述的模具，其特征在于，还包括树脂层，其设置在所述第一叠层体和所述第二叠层体之间的区域的至少一部分中。
5.根据权利要求1所述的模具，其特征在于，
所述基本单元还包括侧表面单元，所述侧表面单元具有与所述第一表面相交的表面，并且
选自所述第一电极和所述第二电极中的至少一个延伸到所述侧表面单元上。
6.根据权利要求1所述的模具，其特征在于，
所述基本单元在与所述第一表面相对的一侧上具有第二表面，并且
选自所述第一电极和所述第二电极中的至少一个的至少一部分设置在所述第二表面的至少一部分上。
7.根据权利要求1所述的模具，其特征在于，选自所述第一电极和所述第二电极中的至少一个包括穿通部分，所述穿通部分沿着垂直于所述第一表面的方向穿透所述基体。
8.根据权利要求1所述的模具，其特征在于，还包括第三叠层体，
所述第一凸部还包括与所述第一表面相交并且与所述第一侧表面相交的第一相交侧表面，
第三叠层体设置在所述第一相交侧表面上，
所述第三叠层体包括多个第三导电层和第三绝缘层，所述第三导电层沿着垂直于所述第一相交侧表面的方向配置，所述第三绝缘层设置在所述第三导电层之间，
选自所述第一电极和所述第二电极中的至少一个被电连接到所述第三导电层的至少一个上。
9.根据权利要求1所述的模具，其特征在于，还包括：
顶部导电层；和
电连接到所述顶部导电层上的第三电极，
所述基体还包括设置在所述第一表面上的第三凸部，
所述顶部导电层设置在所述第三凸部上。
10.根据权利要求9所述的模具，其特征在于，所述顶部导电层沿着所述第一方向的长度比每个所述第一导电层沿着所述第一方向的长度长。
11.根据权利要求1所述的模具，其特征在于，
所述第一叠层体的硬度高于所述第一凸部的硬度和所述第二凸部的硬度，并且
所述第二叠层体的硬度高于所述第一凸部的硬度和所述第二凸部的硬度。
12.根据权利要求1所述的模具，其特征在于，
每个所述第一导电层沿着所述第一方向的长度不大于所述第一凸部沿着所述第一方向的长度，并且
所述第一绝缘层沿着所述第一方向的长度不大于所述第一凸部沿着所述第一方向的长度。
13.根据权利要求1所述的模具，其特征在于，
每个所述第一导电层的厚度不小于1纳米并且不大于100纳米，并且
所述第一绝缘层的厚度不小于1纳米并且不大于100纳米。
14.一种图案形成方法，包括：
第一供应处理，包括：使得图案转印模具的第一和第二叠层体与图案处理体的前表面相对，并且，在所述图案处理体和多个第一导电层中的至少一个之间和在所述图案处理体和多个第二导电层的至少一个之间供应电压；和
第一去除处理，包括：去除选自所述图案处理体的第一图案处理单元和所述图案处理体的第二图案处理单元中的一个的至少一部分，所述第一图案处理单元包括所述图案处理体的第一部分和所述图案处理体的第二部分，所述第一部分与所述第一导电层的所述至少一个相对，所述第二部分与所述第二导电层的所述至少一个相对，所述第二图案处理单元包括所述图案处理体的第三部分和所述图案处理体的第四部分，所述第三部分与所述第一绝缘层相对，所述第四部分与所述第二绝缘层相对，
所述图案转印模具包括：
基体，包括
具有第一表面的基本单元，
设置在所述第一表面上的第一凸部，所述第一凸部具有与所述第一表面相交的第一侧表面，和
第二凸部，其设置在所述第一表面上并且沿着平行于所述第一表面的第一方向与所述第一凸部分开，所述第二凸部具有与所述第一表面相交并且沿着所述第一方向与所述第一侧表面相对的第二侧表面；
第一叠层体，其设置在所述第一侧表面上在所述第一凸部和所述第二凸部之间，所述第一叠层体包括多个第一导电层和第一绝缘层，所述第一导电层沿着所述第一方向配置，所述第一绝缘层设置在所述第一导电层之间；
第二叠层体，其设置在所述第二侧表面上在所述第一凸部和所述第二凸部之间，并且与所述第一叠层体分开，所述第二叠层体包括多个第二导电层和第二绝缘层，所述第二导电层沿着所述第一方向配置，所述第二绝缘层被设置在所述第二导电层之间，所述第二叠层体能够在所述第一叠层体和所述第二叠层体之间容纳气体或者硬度低于所述第一凸部、所述第二凸部、所述第一叠层体和所述第二叠层体的硬度的材料；
第一电极，其电连接到所述第一导电层中的至少一个上；和
第二电极，其电连接到所述第二导电层中的至少一个上。
15.根据权利要求14所述的方法，其特征在于，所述第一供应处理包括：使得所述第一图案处理单元的化学特性与所述第二图案处理单元的化学特性不同。
16.根据权利要求14所述的方法，其特征在于，
所述图案处理体包括选自金属和半导体中的至少一个，并且
所述第一供应处理包括：使得包含在所述第一图案处理单元中的选自所述金属和所述半导体中的所述至少一个的至少一部分氧化。
17.根据权利要求14所述的方法，其特征在于，所述第一去除处理包括：去除所述第一图案处理单元，和，使得所述第二图案处理单元保留。
18.根据权利要求14所述的方法，其特征在于，所述第一去除处理包括：去除所述第二图案处理单元，和，使得所述第一图案处理单元保留。
19.根据权利要求14所述的方法，其特征在于，还包括在所述第一去除处理之前进行的第二供应处理，
所述第一供应处理包括：在所述图案处理体和多个第一导电层的一部分之间和在所述图案处理体和多个第二导电层的一部分之间供应电压，
所述第二供应处理包括：在所述图案处理体和多个第一导电层的一另一部分之间和在所述图案处理体和多个第二导电层的一另一部分之间供应电压，
在所述第一去除处理中的所述第一图案处理单元包括：与所述多个第一导电层的所述一部分相对的所述图案处理体的一部分，与所述多个第一导电层的所述一另一部分相对的所述图案处理体的一部分，与所述多个第二导电层的所述一部分相对的所述图案处理体的一部分，和与所述多个第二导电层的所述一另一部分相对的所述图案处理体的一部分。
20.根据权利要求14所述的方法，其特征在于，
所述图案处理体包括硅，以及
所述第一供应处理包括：使得包含在所述第一图案处理单元中的所述硅氧化。
CN201410343245.4A 2013-07-19 2014-07-18 图案转印模具和图案形成方法 Pending CN104299892A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-150947 2013-07-19
JP2013150947A JP6178651B2 (ja) 2013-07-19 2013-07-19 パターン転写用モールド及びパターン形成方法

Publications (1)

Publication Number Publication Date
CN104299892A true CN104299892A (zh) 2015-01-21

Family

ID=52319569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410343245.4A Pending CN104299892A (zh) 2013-07-19 2014-07-18 图案转印模具和图案形成方法

Country Status (4)

Country Link
US (1) US9957630B2 (zh)
JP (1) JP6178651B2 (zh)
KR (1) KR20150010623A (zh)
CN (1) CN104299892A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108089397A (zh) * 2016-11-21 2018-05-29 株式会社东芝 模具

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130486A (ja) * 2016-01-18 2017-07-27 株式会社東芝 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法
FR3063832B1 (fr) * 2017-03-08 2019-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'auto-assemblage de composants microelectroniques

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237794A1 (en) * 2007-03-30 2008-10-02 Tdk Corporation Thin film capacitor
CN101326635A (zh) * 2005-12-14 2008-12-17 富士通株式会社 半导体器件及其制造方法
JP2010206093A (ja) * 2009-03-05 2010-09-16 Dainippon Printing Co Ltd パターン形成体の製造方法、パターン形成体、および凸状パターン形成体の製造方法、凸状パターン形成体
US20110294290A1 (en) * 2010-05-28 2011-12-01 Toshiro Nakanishi Three-dimensional semiconductor memory device and method for manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743368B2 (en) * 2002-01-31 2004-06-01 Hewlett-Packard Development Company, L.P. Nano-size imprinting stamp using spacer technique
EP1730591B1 (en) * 2004-01-12 2011-08-03 Regents of the University of California Nanoscale electric lithography
JP2005309245A (ja) 2004-04-23 2005-11-04 Sony Corp パターン形成方法及びパターン形成装置
WO2007021741A2 (en) 2005-08-10 2007-02-22 President And Fellows Of Harvard College Methods of using a nanotransfer printing stamp having conductively coated sidewalls
CN101326636A (zh) 2005-12-09 2008-12-17 飞兆半导体公司 用于组装顶部与底部暴露的封装半导体的装置和方法
JP2008047797A (ja) * 2006-08-21 2008-02-28 Ntt Advanced Technology Corp インプリント方法
US20080147794A1 (en) 2006-12-15 2008-06-19 Jared Andrew Limberg Method for contextual indicators in a synchronous collaborative environment
JP4322930B2 (ja) 2007-03-05 2009-09-02 日本電信電話株式会社 インプリント方法
JP4758406B2 (ja) 2007-10-02 2011-08-31 日本電信電話株式会社 インプリント方法
JP5532939B2 (ja) * 2010-01-14 2014-06-25 大日本印刷株式会社 光インプリント用のモールドおよびこれを用いた光インプリント方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326635A (zh) * 2005-12-14 2008-12-17 富士通株式会社 半导体器件及其制造方法
US20080237794A1 (en) * 2007-03-30 2008-10-02 Tdk Corporation Thin film capacitor
JP2010206093A (ja) * 2009-03-05 2010-09-16 Dainippon Printing Co Ltd パターン形成体の製造方法、パターン形成体、および凸状パターン形成体の製造方法、凸状パターン形成体
US20110294290A1 (en) * 2010-05-28 2011-12-01 Toshiro Nakanishi Three-dimensional semiconductor memory device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108089397A (zh) * 2016-11-21 2018-05-29 株式会社东芝 模具

Also Published As

Publication number Publication date
US20150021191A1 (en) 2015-01-22
JP6178651B2 (ja) 2017-08-09
JP2015023189A (ja) 2015-02-02
US9957630B2 (en) 2018-05-01
KR20150010623A (ko) 2015-01-28

Similar Documents

Publication Publication Date Title
US7652492B2 (en) Integrated compound nano probe card
US8476994B2 (en) Electromechanical switch and method of manufacturing the same
CN103904033B (zh) 半导体装置的制造方法
TWI292588B (en) Method and system for forming a semiconductor device
TW201428576A (zh) 電極構件及包含其之觸控面板
CN104299892A (zh) 图案转印模具和图案形成方法
JP2007534178A5 (zh)
CN109643189A (zh) 印刷布线
US11442080B2 (en) Contact probe and relative probe head of an apparatus for testing electronic devices
JP2007188841A (ja) 異方導電性シートとその製造方法
KR100819004B1 (ko) 미세 전자 소자 및 그 제조 방법
JP2007103529A (ja) 垂直配向カーボンナノチューブを用いた電子デバイス
CN101330093B (zh) 存储元件阵列
TW200828472A (en) Method for fabricating a circuit
JP2011022659A (ja) 静電容量型入力装置
CN108807287A (zh) 可挠性电子装置及其制造方法
DE102010000769A1 (de) Sensorelement zur Magnetfeldmessung, Magnetfeld-Sensor und Verfahren zur Herstellung eines Sensorelements
KR100844987B1 (ko) 분자 소자 구조물 및 그 제조 방법
CN101383256B (zh) 大长径比侧壁电极及其制造方法
US20040121619A1 (en) Multipoint minute electrode, device for measuring a living organism voltage, method for fabricating the multipoint minute electrode, and method for fabricating the living organism voltage-measuring device
CN103443633B (zh) 用于测试半导体器件的接触件的制造方法
CN101413918A (zh) 大长径比电极阵列及其制造方法
US9047963B2 (en) High density magnetic memory based on nanotubes
KR20080052250A (ko) 나노 와이어 배열 소자 제조방법
TWI276376B (en) Method for producing electrically conductive circuit and structure thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150121

WD01 Invention patent application deemed withdrawn after publication