JP2007103529A - 垂直配向カーボンナノチューブを用いた電子デバイス - Google Patents
垂直配向カーボンナノチューブを用いた電子デバイス Download PDFInfo
- Publication number
- JP2007103529A JP2007103529A JP2005289367A JP2005289367A JP2007103529A JP 2007103529 A JP2007103529 A JP 2007103529A JP 2005289367 A JP2005289367 A JP 2005289367A JP 2005289367 A JP2005289367 A JP 2005289367A JP 2007103529 A JP2007103529 A JP 2007103529A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- carbon nanotube
- film
- carbon nanotubes
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】 垂直配向カーボンナノチューブを用いた電子デバイスに関し、動作が確実で且つ生産性の高い工程により製造が可能な素子構造を実現する。
【解決手段】 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２と、カーボンナノチューブ２に隣接して配置された絶縁層５／第１電極４／絶縁層５からなる第１の積層電極３、第１の積層電極３に対してカーボンナノチューブ２を挟んで対向する絶縁層５／第２電極７／絶縁層５からなる第２の積層電極６とを設ける。
【選択図】 図１
【解決手段】 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２と、カーボンナノチューブ２に隣接して配置された絶縁層５／第１電極４／絶縁層５からなる第１の積層電極３、第１の積層電極３に対してカーボンナノチューブ２を挟んで対向する絶縁層５／第２電極７／絶縁層５からなる第２の積層電極６とを設ける。
【選択図】 図１
Description
本発明は垂直配向カーボンナノチューブを用いた電子デバイスに関するものであり、機械的スイッチ或いは不揮発性メモリを構成するためのカーボンナノチューブの配向状態及び電極構造に特徴のある垂直配向カーボンナノチューブを用いた電子デバイスに関するものである。
従来のトランジスタはゲートに電圧を印加することにより、ソース・ドレイン間をＯＮ／ＯＦＦするものであるが、ソース・ドレイン間の抵抗値を３〜６桁程度変化させているに過ぎず、配線間を物理的に切断・分離している訳ではないので、配線間に寄生抵抗や寄生容量の影響が残り、回路間の干渉を完全に除外することが難しかった。
特に、ＲＦ（高周波）デバイスでは、回路間の電気的な干渉が大きく、回路間の物理的な切断が悲願であり、非常に小型で、高速動作する機械的なスイッチが望まれている。
また、従来のトランジスタでは、ＯＦＦ時にリーク電流が流れ続け、回路の消費電力が増えてしまうという問題があり、しかもこのリーク電流は、ＬＳＩの集積度の向上に伴い、即ち、トランジスタの微細化や高性能化に伴い増える一方であり、今後も増加の一途を辿ると予想され、その改善が急務になっている。
一方、携帯電話をはじめとする情報機器は、機能が多岐に渡り、性能も益々向上していることから、消費電力は増える一方で、充電後の電池の寿命の短さが大きな問題になっている。
したがって、この点からも、 使用しない状態にある回路は、直ちに切断して、 リーク電流をカットする微小な機械的スイッチのようなものが望まれていた。
したがって、この点からも、 使用しない状態にある回路は、直ちに切断して、 リーク電流をカットする微小な機械的スイッチのようなものが望まれていた。
一方、メモリでは、韓国、中国、欧州をはじめとする世界的な規模でコスト競争が激しく、さらに低価格でかつ大容量のメモリの開発が望まれていたが、従来のメモリでは、既に限界に近づいている感があった。
また、メモリ市場ではＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）のように電源を切るとすべての記憶内容が損なわれてしまう「揮発性メモリ」から、電源を切っても情報が損なわれない「不揮発性メモリ」へ需要がシフトしている。
以上のような状況下で、Ｎａｎｔｅｒｏ社からはカーボンナノチューブを用いた不揮発性メモリが提案されているので、図４３乃至図４７を参照してこれらの不揮発性メモリを説明する。
図４３参照
図４３は、Ｎａｎｔｅｒｏ社の不揮発性メモリの概略的斜視図であり、１本のカーボンナオンチューブで構成されたワード線１０３とビット線１０５が基板１０１上に絶縁膜１０２を介して、 互いに上下に少し離れて交差するように（キャパシタを構成するように）配置されている（例えば、特許文献２参照）。
なお、ワード線１０３はビット線１０５と空間を介して交差するように支持部材１０４上に載置される。
図４３は、Ｎａｎｔｅｒｏ社の不揮発性メモリの概略的斜視図であり、１本のカーボンナオンチューブで構成されたワード線１０３とビット線１０５が基板１０１上に絶縁膜１０２を介して、 互いに上下に少し離れて交差するように（キャパシタを構成するように）配置されている（例えば、特許文献２参照）。
なお、ワード線１０３はビット線１０５と空間を介して交差するように支持部材１０４上に載置される。
特定のワード線１０３とビット線１０５の間に電極１０６及び電極１０７を介して電圧を印加すると、交点にある上下２本のカーボンナノチューブ間( キャパシタ) に静電気力が働き、2 本のカーボンナノチューブが接触し、１ビットの情報が記憶される。
一方、一度付着したカーボンナノチューブ同士は、ファンデルワールス力で付着し、電圧を切っても両者は離れず、情報がそのまま記憶され、不揮発性メモリとして動作する（例えば、特許文献２参照）。
しかし、この構成は基本的な概念を表すものにすぎず、具体的構成としては図４４に示すものが提案されている（例えば、特許文献１参照）。
しかし、この構成は基本的な概念を表すものにすぎず、具体的構成としては図４４に示すものが提案されている（例えば、特許文献１参照）。
ここで、図４５及び図４６を参照して、図４４に示されたワイアクロスバーメモリの製造工程を説明する。
図４５参照
まず、シリコン基板１１１上にＳｉＯ2 膜１１２を介してＳｉＮ膜を形成したのち、ストライプ状にパターニングすることによってＳｉＮ支持体１１３を形成し、次いで、全面にｎ型シリコン層を堆積したのち、上面がＳｉＮ支持体１１３の上面より低くなるようにエッチングしてストライプ状電極１１４としたのち、熱酸化を施すことによってストライプ状電極１１４を構成するｎ型シリコン層の表面に犠牲酸化膜１１５を形成する。
図４５参照
まず、シリコン基板１１１上にＳｉＯ2 膜１１２を介してＳｉＮ膜を形成したのち、ストライプ状にパターニングすることによってＳｉＮ支持体１１３を形成し、次いで、全面にｎ型シリコン層を堆積したのち、上面がＳｉＮ支持体１１３の上面より低くなるようにエッチングしてストライプ状電極１１４としたのち、熱酸化を施すことによってストライプ状電極１１４を構成するｎ型シリコン層の表面に犠牲酸化膜１１５を形成する。
次いで、スピンコート法等によって、Ｆｅ，Ｍｏ，Ｃｏ等からなる触媒微粒子１１６を散布したのち、ＣＶＤ法を用いて触媒微粒子１１６を成長核にしてカーボンナノチューブを成長させてシート状カーボンナノチューブ１１７を形成する。
この場合、単層カーボンナノチューブが、 平面的にモジャモジャ状態（ｍａｔｔｅｄ）にからんだ、ほぼ単層カーボンナノチューブ１層分の厚さの薄いシートとなる。
この場合、単層カーボンナノチューブが、 平面的にモジャモジャ状態（ｍａｔｔｅｄ）にからんだ、ほぼ単層カーボンナノチューブ１層分の厚さの薄いシートとなる。
図４６参照
次いで、レジストパターン（図示を省略）をマスクとしてシート状カーボンナノチューブ１１７をエッチングすることによって、ストライプ状電極１１４に直交する帯状シート電極１１８としたのち、犠牲酸化膜１１５をエッチング除去する。
次いで、レジストパターン（図示を省略）をマスクとしてシート状カーボンナノチューブ１１７をエッチングすることによって、ストライプ状電極１１４に直交する帯状シート電極１１８としたのち、犠牲酸化膜１１５をエッチング除去する。
最後に、帯状シート電極１１８の端部に電極１１９を設けることによって、ワイアクロスバーメモリ基本構成が完成する。
この場合の、犠牲酸化膜１１５を除去することによって形成された空洞が、帯状シート電極１１８が上下に動くための可動空間となる。
この場合の、犠牲酸化膜１１５を除去することによって形成された空洞が、帯状シート電極１１８が上下に動くための可動空間となる。
次に、再び、図４４を参照してワイアクロスバーメモリのメモリの動作を説明する。
再び、図４４参照
帯状シート電極１１８に、電極１１９を介してプラスまたはマイナスの一方の電圧を印加し、ストライプ状電極１１４に他方の電圧を印加すると、交差する部分で、カーボンナノチューブからなる帯状シート電極１１８とストライプ状電極１１４との間にキャパシタが形成され、両電極間には静電気力が働いて帯状シート電極１１８が下方へ曲がってストライプ状電極１１４に接触する。
再び、図４４参照
帯状シート電極１１８に、電極１１９を介してプラスまたはマイナスの一方の電圧を印加し、ストライプ状電極１１４に他方の電圧を印加すると、交差する部分で、カーボンナノチューブからなる帯状シート電極１１８とストライプ状電極１１４との間にキャパシタが形成され、両電極間には静電気力が働いて帯状シート電極１１８が下方へ曲がってストライプ状電極１１４に接触する。
一旦接触した帯状シート電極１１８は、ファンデルファールス力でストライプ状電極１１４に付着しているので、印加電圧を切っても元の状態には戻らず付着したままとなるので、情報が不揮発的に記憶されたことになる。
なお、カーボンナノチューブは、直径方向にはナノサイズのナノマテリアルであるが、長さ方向には、原理的に、いくらでも長く形成することができ、この意味では巨大な単結晶分子でもあり、単結晶であるが故に、機械強度に極めて優れ、引っ張り張力で見ると鋼鉄の約５倍で、かつ非常に柔軟に、 フレキシブルに曲げることもできるという優れた性質を持つ。
しかも金属と異なり、表面に電気を流さない酸化皮膜を作ることもなく、スイッチの接点においても、良好なコンタクトを維持することができると考えられる。こうしたカーボンナノチューブの性質を活かすことで、非常に小さなミクロンサイズのスイッチを構成することが可能性である。
また、カーボンナノチューブは、 長手方向に、 約６００ｎｍ程度の距離まで、電子がカーボンナノチューブの原子と衝突しないで進むバリステック伝導を示し、抵抗は非常に低く、また、６００ｎｍ以上の長さでも、Ｃｕを凌ぐ低抵抗を示すと考えられる。
また、一般的に導線に大量の電流を流すと、電子の流れに伴い導線原子が動き、導線が断線してしまうエレクトロマイグレーション現象が起きるが、カーボンナノチューブの場合、銅に比べても３桁程度多い電流を流すことができる( つまり臨界電流密度がＣｕの１０００倍) 。
但し、このワイアクロスバーメモリにおいては、情報の消去方法、即ち、カーボンナノチューブの付着状態の開放動作原理が開示されていないが、次に、図４７を参照して開放動作原理を示した改良型カーボンナノチューブスイッチを説明する（例えば、特許文献３参照）。
図４７参照
図４７は、改良型カーボンナノチューブスイッチの概念的断面図であり、一対の絶縁性支持部材１２１，１２２間にカーボンナノチューブ１２３を設けるとともに、このカーボンナノチューブ１２３と空間を介して対向する一方の導電体１２４をアトラクタ電極として配置するとともに、カーボンナノチューブ１２３上に空間を介して他方の導電体１２５をリリース電極として設けた構造となっている。
図４７は、改良型カーボンナノチューブスイッチの概念的断面図であり、一対の絶縁性支持部材１２１，１２２間にカーボンナノチューブ１２３を設けるとともに、このカーボンナノチューブ１２３と空間を介して対向する一方の導電体１２４をアトラクタ電極として配置するとともに、カーボンナノチューブ１２３上に空間を介して他方の導電体１２５をリリース電極として設けた構造となっている。
このカーボンナノチューブスイッチの閉鎖動作は、下図に示すようにカーボンナチューブ１２３に一方の極性の電圧を印加するとともに、アトラクタ電極となる一方の導電体１２４に他方の極性の電圧を印加することによって、カーボンナノチューブ１２３をアトラクタ電極に付着させることによって、スイッチオン状態或いは情報の書込状態となる。
カーボンナノチューブの付着状態の開放動作原理は、上図に示すようにカーボンナノチューブ１２３に一方の極性の電圧を印加するとともに、リリース電極となる他方の導電体１２５に他方の極性の電圧を印加することによって、カーボンナノチューブ１２３をリリース電極に引き戻すことによってアトラクタ電極との接続を解除し、スイッチオフ状態或いは情報の消去状態となる。
米国特許第６，５７４，１３０号明細書（Ｂ２）
特表２００３−５０４８５７号公報
米国特許第６，７８４，０２８号明細書（Ｂ２）
しかし、上述の提案に係るスイッチについて検討した結果、幾つかの問題がある。これらの問題点を克服しない限り現実的な量産と信頼性の確保が困難であるので、この事情を図４８及び図４９を参照して説明する。
図４８及び図４９参照
図４４に示したワイアクロスバーメモリの場合、帯状シート電極を拡大して見ると図４８の上段図のようになっており、中には下段のように、カーボンナノチューブ１２０同士が接触したり交差したりするものや、 図４９の上段図に示すようにカーボンナノチューブ１２０が蛇行したもの、さらには、下段図に示すようにカーボンナノチューブ１２０の端部が、空洞上にあり不連続なものと様々な状態が存在し、物性が安定しないばかりか、繰り返し疲労に対し非常に弱いという問題点がある。
図４４に示したワイアクロスバーメモリの場合、帯状シート電極を拡大して見ると図４８の上段図のようになっており、中には下段のように、カーボンナノチューブ１２０同士が接触したり交差したりするものや、 図４９の上段図に示すようにカーボンナノチューブ１２０が蛇行したもの、さらには、下段図に示すようにカーボンナノチューブ１２０の端部が、空洞上にあり不連続なものと様々な状態が存在し、物性が安定しないばかりか、繰り返し疲労に対し非常に弱いという問題点がある。
例えば、カーボンナノチューブ１２０とカーボンナノチューブ１２０が単に重なり合っている（接して合っている）部分では、単独のカーボンナノチューブ１２０が有している強度は得ることができず、機械的な繰り返し疲労に対しては非常に弱く、この部分から裂けてしまうと考えられる。
また、カーボンナノチューブ１２０とカーボンナノチューブ１２０の側壁同士が接続される直径方向の抵抗は、先の長手方向と比べると約１０００倍と非常に高く、また流すことができる電流の最大密度も著しく低いため、このようなスイッチあるいはメモリを作る際にはカーボンナノチューブ１２０の方向、向き、並び方等をきちんと揃えてやることが非常に重要になる。
図５０参照
理想的には、図５０に示すように、空洞上に、カーボンナノチューブの不連続箇所が無く連続的で、しかも曲がりがなく直線的で、カーボンナノチューブの向きが揃っていることが望まれる。
しかし、上述の従来の方法ではこのような理想的なカーボンナノチューブ配列を得ることは非常に困難である。
理想的には、図５０に示すように、空洞上に、カーボンナノチューブの不連続箇所が無く連続的で、しかも曲がりがなく直線的で、カーボンナノチューブの向きが揃っていることが望まれる。
しかし、上述の従来の方法ではこのような理想的なカーボンナノチューブ配列を得ることは非常に困難である。
また、従来の技術では、帯状シート電極１１８とストライプ状電極１１４との間或いはカーボンナノチューブ１２３とアトラクタ電極１２４との間に、カーボンナノチューブ１２３や帯状シート電極１１８の変形（可動）を許す空洞が必要であるが、このような空洞を形成するためには、ウエット処理を用いて犠牲膜を除去する必要がある。
図５１参照
しかし、このウエット処理をおこなうと、図に示すようにカーボンナノチューブ１２３或いは帯状シート電極１１８がアトラクタ電極１２４或いはストライプ状電極１１４と表面張力により付着してしまい、さらに乾燥すると、より強固に固定されてしまうという現象、即ち、ステッキング現象が生じ、スイッチ等として動作しないという問題がある。
しかし、このウエット処理をおこなうと、図に示すようにカーボンナノチューブ１２３或いは帯状シート電極１１８がアトラクタ電極１２４或いはストライプ状電極１１４と表面張力により付着してしまい、さらに乾燥すると、より強固に固定されてしまうという現象、即ち、ステッキング現象が生じ、スイッチ等として動作しないという問題がある。
また、同様な理由により、カーボンナノチューブ同士も付着し束になる現象、即ち、バンドル化現象も発生し、安定した製造が困難で、歩留まりの向上が困難であるという問題がある。
また、上述の従来技術においては、表面に形成された触媒微粒子１１６に中には、カーボンナノチューブが生えないものも現実的には存在するため、犠牲酸化膜１１５を除去する際、犠牲酸化膜１１５上のカーボンナノチューブが生えない触媒微粒子１１６が、犠牲酸化膜１１５の除去と共にエッチング溶液中を漂い、カーボンナノチューブシートとストライプ状電極１１４との間に付着する事態が発生し、触媒微粒子を介してストライプ状電極１１４と帯状シート電極１１８との間が短絡し、歩留まりが低下するという問題がある。
さらに、メモリを消去する機構を形成するためには、リリース電極を形成するための一連の工程が必要となり、例えば、犠牲酸化膜１１５を除去する場合には、サイドエッチングによって除去する必要があり、除去に時間がかかったり、或いは、除去が不完全でカーボンナノチューブの動作空間が得られなくなるという問題点がある。
また、上述のスイッチあるいはメモリを多層構造で３次元化しようとした場合、下層のスイッチ或いはメモリの可動部分に層間絶縁膜が入り込んでカーボンナノチューブの自由な動きが妨げられてしまうため、多層化が非常に困難であるという問題がある。
また、 最終的には、可動部分を阻害しないような空洞を確保した特殊なパッケージが必要になるが、このようなパッケージは、 価格がチップと同程度に高く、低価格化が困難であるという問題がある。
以上のように、カーボンナノチューブで形成されたスイッチ或いはメモリを実現するためには、上記問題点の克服と解決が必要であった。
以上のように、カーボンナノチューブで形成されたスイッチ或いはメモリを実現するためには、上記問題点の克服と解決が必要であった。
したがって、本発明は、動作が確実で且つ生産性の高い工程により製造が可能な素子構造を実現することを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、垂直配向カーボンナノチューブ２を用いた電子デバイスにおいて、基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２に隣接して配置された絶縁層５／第１電極４／絶縁層５からなる第１の積層電極３、第１の積層電極３に対してカーボンナノチューブ２を挟んで対向する絶縁層５／第２電極７／絶縁層５からなる第２の積層電極６を備えたことを特徴とする。
図１参照
上記課題を解決するために、本発明は、垂直配向カーボンナノチューブ２を用いた電子デバイスにおいて、基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２に隣接して配置された絶縁層５／第１電極４／絶縁層５からなる第１の積層電極３、第１の積層電極３に対してカーボンナノチューブ２を挟んで対向する絶縁層５／第２電極７／絶縁層５からなる第２の積層電極６を備えたことを特徴とする。
このように、素子構造を横型ではなく縦型にし、 基板１に垂直に生える垂直配向のカーボンナノチューブ２をそのまま電極間に設けることで、カーボンナノチューブ２の向きや形状が揃えられ、しかも１本のカーボンナノチューブ２で連続的に切れ目無く形成できるので、電気的な特性ばらつきを少なくすることができ、また繰り返し疲労に対しても十分な強度を得ることが可能になる。
また、カーボンナノチューブ２が曲がることなく真っ直ぐに成長する性質を利用することによって、ウエット処理を用いず可動空間の確保が可能になり、スティッキング問題やバンドル化の問題を回避することができる。
また、アトラクタ電極或いはリリース電極となる第１電極４及び第２電極７を同時に形成できるので、一度の工程でアトラクタ電極とリリース電極を同時に形成でき、製造工程を簡単に且つ工程数を少なくすることができるので、低コスト化が可能になる。
また、アトラクタ電極或いはリリース電極となる第１電極４及び第２電極７は、互いに電気的に分離して積層した積層電極として、基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２を介して対向するように少なくとも一対設けるようにしても良い。
このような積層電極を用いることによって、単なるオン／オフだけではなく、多値スイッチ或いは多値メモリを構成することができる。
また、第１電極４及び第２電極７の少なくとも一方のカーボンナノチューブ２と対向する端面が酸化されていても良く、例えば、第１電極４及び第２電極７の一方のカーボンナノチューブ２と対向する端面が酸化されて、カーボンナノチューブ２の接触状態（静電容量，抵抗値、リーク電流等）によりオン−オフの状態を設定するスイッチを構成しても良い。
或いは、第１電極４及び第２電極７のカーボンナノチューブ２と対向する端面が酸化されて、カーボンナノチューブ２の接触状態により情報を記憶するメモリを構成しても良く、第１電極４或いは第２電極７のカーボンナノチューブ２との間の静電容量、抵抗値、リーク電流等を測定することによって、記憶状態を特定することができる。
また、積層電極を、絶縁層５／第１電極４／絶縁層５／第２電極７／絶縁層５から構成するとともに、第１電極４及び第２電極７のカーボンナノチューブ２との対向面を絶縁層５の端部より後退させても良く、それによって、カーボンナノチューブ２の局所的な屈曲を利用したスイッチを構成することができる。
また、第１電極４をカーボンナノチューブ２を吸着して導通状態にする吸引電極、即ち、アトラクタ電極とし、第２電極７をカーボンナノチューブ２を第１電極４から引き離して非導通状態にする開放電極、即ち、リリース電極としても良いし、或いは、第１電極４及び第２電極７をカーボンナノチューブ２を吸着して導通状態にする吸引電極としても良いものであり、第１電極４及び第２電極７の機能を変えることによって、各種の異なった動作が可能になる。
また、積層電極を絶縁層５を介して３層以上の電極を積層し且つ電極のカーボンナノチューブ２との対向面が絶縁層５の端部より後退しているように構成しても良いものであり、それによって、垂直型のロータリースイッチを構成することができる。
また、上述の積層電極は円周上に３個以上或いは３対以上配置しても良く、それによって、ロータリースイッチを構成することができ、或いは、多ビット化が可能になり、より集積度の向上が可能になると共に、ビット単価を下げることができる。
また、上述の電子デバイスを構成するカーボンナノチューブ２は一本のカーボンナノチューブ２でも、カーボンナノチューブ束を構成しない複数本のカーボンナノチューブ２でも、或いは、カーボンナノチューブ束でも良く、用途に応じて適宜選択すれば良い。
また、カーボンナノチューブ２は弾性を有しているので、カーボンナノチューブ２の基板１と反対側の端面は固定しても、固定しなくとも良いものである。
また、カーボンナノチューブ２上の空間はキャップ部材で閉鎖されていることが望ましく、これにより、 特殊なパッケージを使用しなくても済み、 低価格化が可能になる。
さらに、蓋をした後にメモリを何層にも積み重ねることができ、 集積度を高めることもでき、 ビット単価を下げることが可能になる。
さらに、蓋をした後にメモリを何層にも積み重ねることができ、 集積度を高めることもでき、 ビット単価を下げることが可能になる。
また、基板１を半導体基板とし、カーボンナノチューブ２が半導体基板に形成されたドレイン領域に接触するドレイン電極上に垂直配向させることによって、従来の半導体メモリセルと同様な構成を有する不揮発性メモリを構成することが可能になる。
本発明では、
（１）カーボンナノチューブの向きを揃え、１本の連続したカーボンナノチューブで可動部を構成できるので、電気特性が安定し、
繰り返し疲労にも強くでき、歩留まりの向上と信頼性の向上を達成できる。
（２）可動空間の形成をウエット処理に頼らずに行えるので、 歩留まりの向上をはかることができる。
（３）可動空間を保持したまま、密閉構造を作ることができるので、多層高密度配置が可能になり、パッケージ自体の省略や既存の安価のパッケージが利用できる等、集積度の向上や低価格化に有利になる。
（４）多値論理記録が可能になり、集積度の向上が可能になる。
（１）カーボンナノチューブの向きを揃え、１本の連続したカーボンナノチューブで可動部を構成できるので、電気特性が安定し、
繰り返し疲労にも強くでき、歩留まりの向上と信頼性の向上を達成できる。
（２）可動空間の形成をウエット処理に頼らずに行えるので、 歩留まりの向上をはかることができる。
（３）可動空間を保持したまま、密閉構造を作ることができるので、多層高密度配置が可能になり、パッケージ自体の省略や既存の安価のパッケージが利用できる等、集積度の向上や低価格化に有利になる。
（４）多値論理記録が可能になり、集積度の向上が可能になる。
また、本発明の電子デバイスは、ナノサイズの非常に微細な機械的スイッチを構成するものであるので、オフ時の電気抵抗を実効的に無限大としてリーク電流を極端に低減することができるとともに、オン時にはカーボンナノチューブの低抵抗性を利用して大電流を流すことが可能になるので、パワートランジスタとの置き換えも可能になる。
本発明は、アトラクタ電極或いはリリース電極となる第１電極及び第２電極を、絶縁層／第１電極／絶縁層からなる第１の積層電極と絶縁層／第２電極／絶縁層からなる第２の積層電極として構成するか、或いは、第１電極及び第２電極を絶縁層を介することによって互いに電気的に分離して積層した一対の積層電極として構成し、互いに対向する積層電極の間において基板の主面に対して垂直方向に配向したカーボンナノチューブ成長させ、カーボンナノチューブとアトラクタ電極との接触状態でスイッチング動作或いはメモリ動作を行うものである。
なお、スイッチとメモリは、本来同じものであり、見方を変えるとスイッチともメモリとも言えるものである。
例えば、スイッチはＯＮとＯＦＦの状態を作るものであり、スイッチのＯＮを１に、スイッチのＯＦＦを０に対応させれば、メモリとしても扱える。
例えば、スイッチはＯＮとＯＦＦの状態を作るものであり、スイッチのＯＮを１に、スイッチのＯＦＦを０に対応させれば、メモリとしても扱える。
勿論、製品仕様とするためにはワード線とビット線のマトリックスを設け、その交点にこれらのスイッチを配置することが必要になり、また、この交点には、トランスファーゲート（セルトランジスタ）やダイオードが必要となり、さらに、当然、周辺回路も必要になるが、ひとつひとつのセルの記憶領域に限って見ると、スイッチはメモリと見ても良い訳である。
次に、記憶部分が微細なスイッチで構成されるとして、「揮発メモリ」と「不揮発メモリ」の違いを説明すると、両者の違いは、カーボンナノチューブの復元力とカーボンナノチューブと電極間に働くファンデルファールス力の大小関係で決まるものである。
即ち、カーボンナノチューブの復元力がファンデルワールス力に勝っているなら、電圧を切った後、カーボンナノチューブは、自らの復元力で電極から離れるので揮発性メモリとなり、一方、カーボンナノチューブの復元力がファンデルワールス力に劣るなら、電圧を切った後もカーボンナノチューブはファンデルワールス力により電極から離れられず、不揮発性メモリとなる。
この、ファンデルワールス力は、カーボンナノチューブと接する部分の材質や、接触面積によるので、材料やこれら面積を変えることで適宜調整が可能であり、また、カーボンナノチューブの復元力も、カーボンナノチューブの長さ（支点から接触部分までの長さ）や、カーボンナノチューブの太さ（触媒の種類や触媒のサイズに依存）、カーボンナノチューブの層数やカイラリティー（グラファイトシートの巻き方）等を変えることによって適宜調整することができる。
ここで、図２乃至図４を参照して、本発明の実施例１のカーボンナノチューブデバイスを説明する。
図２参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、マスク蒸着法を利用してＣｏからなる触媒層１３を幅が例えば０．１〜０．５μｍになるように選択的に形成する。
図２参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、マスク蒸着法を利用してＣｏからなる触媒層１３を幅が例えば０．１〜０．５μｍになるように選択的に形成する。
次いで、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
次いで、触媒層１３が中央部に露出するように幅が０．５μｍの可動空間１７を形成することによって、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極１８とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極１９を形成する。
次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
図３参照
図３は本発明の実施例１のカーボンナノチューブデバイスの説明図であり、上図は概念的斜視図であり、ここでは、説明を簡単にするためにカーボンナノチューブ２２は一本のみを図示している。また、下図は等価回路図である。
図に示すように、積層電極１８を構成するアトラクタ電極２０とカーボンナノチューブ２２との間に電圧を印加すると、アトラクタ電極２０とカーボンナノチューブ２２との間に静電気力は働き、カーボンナノチューブ２２は最下部を支点に動き、 アトラクタ電極２０に電気的に接続される。
図３は本発明の実施例１のカーボンナノチューブデバイスの説明図であり、上図は概念的斜視図であり、ここでは、説明を簡単にするためにカーボンナノチューブ２２は一本のみを図示している。また、下図は等価回路図である。
図に示すように、積層電極１８を構成するアトラクタ電極２０とカーボンナノチューブ２２との間に電圧を印加すると、アトラクタ電極２０とカーボンナノチューブ２２との間に静電気力は働き、カーボンナノチューブ２２は最下部を支点に動き、 アトラクタ電極２０に電気的に接続される。
また、一旦、カーボンナノチューブ２２とアトラクタ電極２０との間の電圧をゼロにした後、今度はカーボンナノチューブ２２とリリース電極２１との間に電圧を印加すると、カーボンナノチューブ２２とアトラクタ電極２０との接続が解除されてリリース電極２１に付着する。
既に説明したように、カーボンナノチューブ２２の復元力が、カーボンナノチューブ２２と電極間のファンデルファールス力よりも大きいと、電圧を切断後には、カーボンナノチューブは元の状態に戻り、記憶は失われ、揮発性メモリとなる。
一方、カーボンナノチューブ２２の復元力が、カーボンナノチューブ２２と電極間のファンデルファールス力より弱いと、電圧印加を解除しても、カーボンナノチューブ２２は一方の電極に付着したままとなり、不揮発性メモリが達成させる。
この場合、下図に示すように、揮発性メモリ或いは不揮発性メモリのいずれの場合にも、一方の電極との接触状態を”１”とし、他方の電極との接触状態を”０”とすれば良く、図においては、アトラクタ電極２０との接触状態を”１”とする。
また、メモリから記憶状態を読み出すためには、カーボンナノチューブ２２がどちらの状態にあるかどうかを判定すれば良く、カーボンナノチューブ２２とアトラクタ電極２０或いはリリース電極２１間の抵抗を測定し比較すれば良い。
この場合、抵抗測定は、書き込み時の印加電圧やリリース時の印加電圧よりもはるかに低い電圧で良いので、記憶した状態を破壊することはない。
この場合、抵抗測定は、書き込み時の印加電圧やリリース時の印加電圧よりもはるかに低い電圧で良いので、記憶した状態を破壊することはない。
また、このカーボンナノチューブデバイスをスイッチとして機能させるためには、カーボンナノチューブ２２とアトラクタ電極２０との間に電圧を印加して、カーボンナノチューブ２２とアトラクタ電極２０との間を導通させた後、これを上回る電圧をリリース電極２１に印加することにより、カーボンナノチューブ２２をアトラクタ電極２０から再度引き離すことが可能になる。
図４参照
図４は、カーボンナノチューブデバイスをスイッチとして機能させる場合の応用回路の説明図であり、上図は従来のＭＴＭＯＳ（Ｍｕｌｔｉ−Ｔｈｒｅｓｈｏｌｄ−Ｖｏｌｔａｇｅ ＣＭＯＳ）の概念的回路構成図であり、下図は高Ｖthパワートランジスタをカーボンナノチューブデバイスに置き換えた場合の概念的回路構成図である。
図４は、カーボンナノチューブデバイスをスイッチとして機能させる場合の応用回路の説明図であり、上図は従来のＭＴＭＯＳ（Ｍｕｌｔｉ−Ｔｈｒｅｓｈｏｌｄ−Ｖｏｌｔａｇｅ ＣＭＯＳ）の概念的回路構成図であり、下図は高Ｖthパワートランジスタをカーボンナノチューブデバイスに置き換えた場合の概念的回路構成図である。
この場合、カーボンナノチューブには大電流を流すことができるので、パワートランジスタとの置き換えが可能となり、また、カーボンナノチューブデバイスは配線層上に形成することができるので、従来、Ｓｉ基板内部に形成していた高Ｖthトランジスタの占有面積をなくすことができるのでチップの小型化が可能になるとともに、カーボンナノチューブからなるスイッチにはリーク電流は流れないので、電力の無駄な消費を抑制することができる。
このように、本発明の実施例１においては、アトラクタ電極２０を含む積層電極１８とリリース電極を含む積層電極１９とを対向して設け、その間にカーボンナノチューブ２２を垂直方向に成長させているので、ウェット・エッチング工程を伴わない簡単な製造工程によってメモリ或いはスイッチとなるカーボンナノチューブデバイスを構成することができる。
次に、図５を参照して、本発明の実施例２のカーボンナノチューブデバイスの製造方法を説明する。
図５参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
図５参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
次いで、ドライエッチングを施すことによって、幅が例えば、０．５μｍの可動空間１７を形成することによって、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極１８とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極１９を形成する。
次いで、全面にＳｉＯ2 膜を堆積させたのち異方性エッチングを施すことによってダミーサイドウォール２３を形成する。
この時、ダミーサイドウォール２３の間隔は、例えば、０．２μｍになるようにエッチングする。
この時、ダミーサイドウォール２３の間隔は、例えば、０．２μｍになるようにエッチングする。
次いで、蒸着法を用いてＣｏ膜を全面に堆積することによって、ダミーサイドウォール２３の間隔に堆積したＣｏ膜を触媒層１３とする。
なお、積層電極１８，１９及びダミーサイドウォール２３上に堆積したＣｏ膜は図示を省略している。
なお、積層電極１８，１９及びダミーサイドウォール２３上に堆積したＣｏ膜は図示を省略している。
次いで、ダミーサイドウォール２３と、積層電極１８，１９及びダミーサイドウォール２３上に堆積したＣｏ膜を除去したのち、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
この本発明の実施例２においては自己整合的に触媒層１３に形成しているので、特別の位置合わせを行なわなくてもカーボンナノチューブ２２を積層電極１８と積層電極１９との丁度中間に成長させることができる。
次に、図６を参照して、本発明の実施例３のカーボンナノチューブデバイスの製造方法を説明する。
図６参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６、及び、厚さが、例えば、５０ｎｍのＳｉＮ膜２４を順次堆積させ、次いで、ドライエッチングを施すことによって、幅が例えば、０．１μｍの凹部２５を形成する。
図６参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６、及び、厚さが、例えば、５０ｎｍのＳｉＮ膜２４を順次堆積させ、次いで、ドライエッチングを施すことによって、幅が例えば、０．１μｍの凹部２５を形成する。
次いで、蒸着法或いスパッタ法を用いてＣｏ膜を全面に堆積することによって、下部電極１２上に堆積したＣｏ膜を触媒層１３とする。
なお、ＳｉＮ膜２４上に堆積したＣｏ膜は図示を省略している。
なお、ＳｉＮ膜２４上に堆積したＣｏ膜は図示を省略している。
次いで、ＳｉＮ膜２４に対するエッチングレートが非常に小さなエッチャントガスを用いて準等方性エッチングを施すことによって、凹部２５に露出するＳｉＯ2 膜１６／導電体膜１５／ＳｉＯ2 膜１４をサイドエッチングすることによって、幅が例えば、０．５μｍの可動空間１７を形成するとともに、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極１８とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極１９を形成する。
次いで、ＳｉＮ膜２４を除去したのち、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
この本発明の実施例３においても自己整合的に触媒層１３に形成しているので、特別の位置合わせを行なわなくてもカーボンナノチューブ２２を積層電極１８と積層電極１９との丁度中間に成長させることができる。
次に、図７を参照して、本発明の実施例４のカーボンナノチューブデバイスの製造方法を説明する。
図７参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６、及び、厚さが、例えば、５０ｎｍのＳｉＮ膜２４を順次堆積させ、次いで、ドライエッチングを施すことによって、幅が例えば、０．１μｍの凹部２５を形成する。
図７参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６、及び、厚さが、例えば、５０ｎｍのＳｉＮ膜２４を順次堆積させ、次いで、ドライエッチングを施すことによって、幅が例えば、０．１μｍの凹部２５を形成する。
次いで、ＳｉＮ膜２４に対するエッチングレートが非常に小さなエッチャントガスを用いて準等方性エッチングを施すことによって、凹部２５に露出するＳｉＯ2 膜１６／導電体膜１５／ＳｉＯ2 膜１４をサイドエッチングすることによって、幅が例えば、０．５μｍの可動空間１７を形成するとともに、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極１８とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極１９を形成する。
次いで、蒸着法或いはスパッタ法を用いてＣｏ膜を全面に堆積することによって、下部電極１２上に堆積したＣｏ膜を触媒層１３とする。
なお、ＳｉＮ膜２４上に堆積したＣｏ膜は図示を省略している。
なお、ＳｉＮ膜２４上に堆積したＣｏ膜は図示を省略している。
次いで、ＳｉＮ膜２４を除去したのち、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
この本発明の実施例４においても自己整合的に触媒層１３に形成しているので、特別の位置合わせを行なわなくてもカーボンナノチューブ２２を積層電極１８と積層電極１９との丁度中間に成長させることができる。
次に、図８を参照して、本発明の実施例５のカーボンナノチューブデバイスの製造方法を説明する。
図８参照
まず、上記の実施例４と同様に、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６、及び、厚さが、例えば、５０ｎｍのＳｉＮ膜２４を順次堆積させ、次いで、ドライエッチングを施すことによって、幅が例えば、０．１μｍの凹部２５を形成する。
図８参照
まず、上記の実施例４と同様に、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６、及び、厚さが、例えば、５０ｎｍのＳｉＮ膜２４を順次堆積させ、次いで、ドライエッチングを施すことによって、幅が例えば、０．１μｍの凹部２５を形成する。
次いで、ＳｉＮ膜２４に対するエッチングレートが非常に小さなエッチャントガスを用いて準等方性エッチングを施すことによって、凹部２５に露出するＳｉＯ2 膜１６／導電体膜１５／ＳｉＯ2 膜１４をサイドエッチングすることによって、幅が例えば、０．５μｍの可動空間１７を形成するとともに、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極１８とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極１９を形成する。
次いで、蒸着法或いはスパッタ法を用いてＣｏ膜を全面に堆積することによって、下部電極１２上に堆積したＣｏ膜を触媒層１３とする。
なお、ＳｉＮ膜２４上に堆積したＣｏ膜は図示を省略している。
なお、ＳｉＮ膜２４上に堆積したＣｏ膜は図示を省略している。
次いで、ＳｉＮ膜２４を除去したのち、Ａｌを選択的にエッチングするガスを用いてアトラクタ電極２０及びリリース電極２１の露出端部をサイドエッチングすることによって凹部５３，５５を形成する。
この凹部５３，５５は、可動空間１７とともに広義の可動空間を形成する。
この凹部５３，５５は、可動空間１７とともに広義の可動空間を形成する。
次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
この本発明の実施例５においても自己整合的に触媒層１３に形成しているので、特別の位置合わせを行なわなくてもカーボンナノチューブ２２を積層電極１８と積層電極１９との丁度中間に成長させることができる。
また、アトラクタ電極２０及びリリース電極２１の端部に形成した凹部５３，５５は、可動空間１７とともに広義の可動空間を形成するので、カーボンナノチューブ２２の動作モードを多様にすることができる。
次に、図９を参照して、本発明の実施例６のカーボンナノチューブデバイスの製造方法を説明する。
図９参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させ、次いで、ドライエッチングを施すことによって、幅が例えば、０．５μｍの凹部２５を形成する。
図９参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させ、次いで、ドライエッチングを施すことによって、幅が例えば、０．５μｍの凹部２５を形成する。
次いで、ＳｉＯ2 膜１６／導電体膜１５／ＳｉＯ2 膜１４をエッチングすることによって、幅が例えば、０．５μｍの可動空間１７を形成するとともに、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極１８とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極１９を形成する。
次いで、蒸着法或いはスパッタ法を用いてＣｏ膜を全面に堆積することによって、下部電極１２上に堆積したＣｏ膜を触媒層１３とする。
なお、エッチングマスク（図示を省略）上に堆積したＣｏ膜は図示を省略している。
なお、エッチングマスク（図示を省略）上に堆積したＣｏ膜は図示を省略している。
次いで、エッチングマスクを除去したのち、Ａｌを選択的にエッチングするガスを用いてアトラクタ電極２０及びリリース電極２１の露出端部をサイドエッチングすることによって凹部５３，５５を形成する。
この凹部５３，５５は、実効的な可動空間を形成する。
この凹部５３，５５は、実効的な可動空間を形成する。
次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
なお、この場合のカーボンナノチューブ２２は可動空間全体を埋めるカーボンナノチューブ束のような状態になる。
なお、この場合のカーボンナノチューブ２２は可動空間全体を埋めるカーボンナノチューブ束のような状態になる。
この本発明の実施例６においては、アトラクタ電極２０及びリリース電極２１の端部に形成した凹部５３，５５が実効的な可動空間を形成するので、可動空間１７の全体を埋めるようにカーボンナノチューブ２２が成長しても、スイッチ動作或いはメモリ動作が可能になる。
次に、図１０を参照して、本発明の実施例７のカーボンナノチューブデバイスの製造方法を説明する。
図１０参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
図１０参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
次いで、レジストパターン（図示を省略）をマスクとしてテーパエッチングを施すことによって下底の幅が例えば、０．１μｍで、上底の幅が例えば、０．５μｍの逆台形状の可動空間２６を形成するとともに、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極２７とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極２８を形成する。
次いで、マスク蒸着法或いはマスクスパッタ法を用いてＣｏ膜を可動空間２６の下底のみに選択的に堆積することによって、下部電極１２上に触媒層１３を形成する。
次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
この本発明の実施例７においては、テーパエッチングにより上部の空間が大きい可動空間２６を構成しているので、カーボンナノチューブ２２と積層電極２７，２８との間の可動空間を確保することができる。
次に、図１１及び図１２を参照して、本発明の実施例７のカーボンナノチューブデバイスを説明する。
図１１参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
図１１参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
次いで、ドライエッチングを施すことによって、幅が例えば、０．５μｍの凹部２９を形成するとともに、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極１８とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極１９を形成する。
次いで、全面に厚さが、例えば、５ｎｍのＳｉＯ2 膜を堆積させたのち異方性エッチングを施すことによってサイドウォール３０を形成する。
次いで、レジストマスク（図示を省略）をマスクとしてＨＦ処理を行なうことによって、アトラクタ電極２０側のサイドウォール３０を選択的に除去して可動空間３１を形成する。
次いで、マスク蒸着法或いはマスクスパッタ法を用いてＣｏ膜を可動空間３１から露出した下部電極１２上のみに選択的に堆積させて触媒層１３とする。
次いで、マスク蒸着法或いはマスクスパッタ法を用いてＣｏ膜を可動空間３１から露出した下部電極１２上のみに選択的に堆積させて触媒層１３とする。
次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
図１２参照
図１２の上図は本発明の実施例８のカーボンナノチューブデバイスの概念的構成図であり、下図は等価回路図であり、リリース電極２１はカーボンナノチューブ２２を引き戻す働きをするものなので、絶縁性のサイドウォール３０で覆われていても静電力は及ぼすことができるので、その作用に問題はない。
図１２の上図は本発明の実施例８のカーボンナノチューブデバイスの概念的構成図であり、下図は等価回路図であり、リリース電極２１はカーボンナノチューブ２２を引き戻す働きをするものなので、絶縁性のサイドウォール３０で覆われていても静電力は及ぼすことができるので、その作用に問題はない。
この本発明の実施例８においてはリリース電極２１とカーボンナノチューブ２２が接触した際に電流が流れないので小電力化が可能になる。
次に、図１３及び図１４を参照して、本発明の実施例９のカーボンナノチューブデバイスを説明する。
図１３参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
図１３参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
次いで、ドライエッチングを施すことによって、幅が例えば、０．５μｍの凹部２９を形成するとともに、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極１８とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極１９を形成する。
次いで、全面に厚さが、例えば、５ｎｍのＳｉＯ2 膜を堆積させたのち異方性エッチングを施すことによってサイドウォール３０を形成して、可動空間３１を形成する。
次いで、マスク蒸着法或いはマスクスパッタ法を用いてＣｏ膜を可動空間３１から露出した下部電極１２上のみに選択的に堆積させて触媒層１３とする。
次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
図１４参照
図１４の上図は本発明の実施例９のカーボンナノチューブデバイスの概念的構成図であり、下図は等価回路図であり、カーボンナノチューブデバイスをメモリとして動作させる場合には、カーボンナノチューブ２２とアトラクタ電極２０及びリリース電極２１との間の静電容量を測定することで、”１”と”０”のどちらの記録状態にあるかを判定することができるので、アトラクタ電極２０は絶縁性のサイドウォール３０で覆われていても静電力は及ぼすことができるので、その作用に問題はない。
図１４の上図は本発明の実施例９のカーボンナノチューブデバイスの概念的構成図であり、下図は等価回路図であり、カーボンナノチューブデバイスをメモリとして動作させる場合には、カーボンナノチューブ２２とアトラクタ電極２０及びリリース電極２１との間の静電容量を測定することで、”１”と”０”のどちらの記録状態にあるかを判定することができるので、アトラクタ電極２０は絶縁性のサイドウォール３０で覆われていても静電力は及ぼすことができるので、その作用に問題はない。
この本発明の実施例９においてはアトラクタ電極２０及びリリース電極２１とカーボンナノチューブ２２とが接触した際に電流が流れないのでさらに小電力化が可能になる。
次に、図１５を参照して、本発明の実施例１０のカーボンナノチューブデバイスの製造工程を説明する。
図１５参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
図１５参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜１４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜１５、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜１６を順次堆積させる。
次いで、ドライエッチングを施すことによって、幅が例えば、０．２μｍの可動空間１７を形成するとともに、ＳｉＯ2 膜１６／アトラクタ電極２０／ＳｉＯ2 膜１４からなる積層電極１８とＳｉＯ2 膜１６／リリース電極２１／ＳｉＯ2 膜１４からなる積層電極１９を形成する。
次いで、酸化性雰囲気中で酸化処理を施すことによって、アトラクタ電極２０及びリリース電極２１の表面を酸化して酸化膜３２，３３を形成する。
次いで、マスク蒸着法或いはマスクスパッタ法を用いてＣｏ膜を可動空間１７から露出した下部電極１２上の一部に選択的に堆積させて触媒層１３とする。
次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
この本発明の実施例１０においてもアトラクタ電極２０及びリリース電極２１とカーボンナノチューブ２２とが接触した際に電流が流れないのでさらに小電力化が可能になるとともに、酸化で絶縁膜を形成しているので、製造工程が実施例９よりも簡素化される。
次に、図１６及び図１７を参照して、本発明の実施例１１のカーボンナノチューブデバイスを説明する。
図１６参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、マスク蒸着法マスクスパッタ法を利用してＣｏからなる触媒層１３を幅が例えば０．１μｍになるように選択的に形成する。
図１６参照
まず、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、マスク蒸着法マスクスパッタ法を利用してＣｏからなる触媒層１３を幅が例えば０．１μｍになるように選択的に形成する。
次いで、スパッタ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜３４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜３５、例えば、３００ｎｍのＳｉＯ2 膜３６、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜３７、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜３８を順次堆積させる。
次いで、触媒層１３が中央部に露出するように幅が０．５μｍの可動空間３９を形成することによって、ＳｉＯ2 膜３８／アトラクタ電極４２／ＳｉＯ2 膜３６／リリース電極４３／ＳｉＯ2 膜３４からなる一対の積層電極４０，４１を形成する。
次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ２２を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
図１７参照
図１７の上図は概念的構成図であり、下図はその等価回路図である。
この実施例１１においては、図に示すように、２つのアトラクタ電極４２と２つのリリース電極４３とからなる４端子素子であるので、使い勝手が向上し、リリース電極４３から及ぼすクーロン力によってカーボンナノチューブ２２を動かすこともできる。
図１７の上図は概念的構成図であり、下図はその等価回路図である。
この実施例１１においては、図に示すように、２つのアトラクタ電極４２と２つのリリース電極４３とからなる４端子素子であるので、使い勝手が向上し、リリース電極４３から及ぼすクーロン力によってカーボンナノチューブ２２を動かすこともできる。
また、この場合には、カーボンナノチューブ２２を湾曲させてスイッチングを行なっているので、カーボンナノチューブ２２とリリース電極４３とは空間を介して絶縁分離した構成となっているので、両者の間に電流が流れないので、低電力化が可能になる。
なお、可動空間の形成方法としては、実効的な可動空間となる電極端部に形成される凹部を含めて上記の実施例２乃至実施例７のような工程により形成しても良いものである。
なお、可動空間の形成方法としては、実効的な可動空間となる電極端部に形成される凹部を含めて上記の実施例２乃至実施例７のような工程により形成しても良いものである。
次に、図１８を参照して、本発明の実施例１２のカーボンナノチューブデバイスを説明するが、製造方法自体は上記の実施例１と同様であるので、概念的構成図と等価回路図のみを図示する。
図１８参照
図１８の上図は概念的構成図であり、上記の実施例９と同様に形成したサイドウォールをＨＦによってさらにオーバーエッチングしてリリース電極４３の端部を覆う絶縁膜４４を形成したものであり、その等価回路は下図に示すように、２つのリリース電極４３の端部が絶縁膜４４で被われている以外は上記の実施例１１と同様である。
図１８参照
図１８の上図は概念的構成図であり、上記の実施例９と同様に形成したサイドウォールをＨＦによってさらにオーバーエッチングしてリリース電極４３の端部を覆う絶縁膜４４を形成したものであり、その等価回路は下図に示すように、２つのリリース電極４３の端部が絶縁膜４４で被われている以外は上記の実施例１１と同様である。
この実施例１２においては、実施例８と同様にカーボンナノチューブ２２とリリース電極４３とが接触しても電流が流れないので、低電力化が可能になる。
また、この場合も、リリース電極４３から及ぼすクーロン力によってカーボンナノチューブ２２を動かすこともできる。
なお、この場合の可動空間の形成方法としても、実効的な可動空間となる電極端部に形成される凹部を含めて上記の実施例２乃至実施例７のような工程により形成しても良いものである。
また、この場合も、リリース電極４３から及ぼすクーロン力によってカーボンナノチューブ２２を動かすこともできる。
なお、この場合の可動空間の形成方法としても、実効的な可動空間となる電極端部に形成される凹部を含めて上記の実施例２乃至実施例７のような工程により形成しても良いものである。
次に、図１９を参照して、本発明の実施例１３のカーボンナノチューブデバイスを説明するが、製造方法自体は上記の実施例１と同様であるので、概念的構成図と等価回路図のみを図示する。
図１９参照
図１９の上図は概念的構成図であり、上記の実施例１０と同様に酸化処理によってアトラクタ電極４２とリリース電極４３の露出端面に酸化膜４５，４６を形成したものであり、その等価回路は下図に示すように、上記の実施例１１と同様に４端子型であるが、アトラクタ電極４２とカーボンナノチューブ２２とは電気的に導通しない構成となっている。
図１９参照
図１９の上図は概念的構成図であり、上記の実施例１０と同様に酸化処理によってアトラクタ電極４２とリリース電極４３の露出端面に酸化膜４５，４６を形成したものであり、その等価回路は下図に示すように、上記の実施例１１と同様に４端子型であるが、アトラクタ電極４２とカーボンナノチューブ２２とは電気的に導通しない構成となっている。
この実施例１３においては、実施例１０と同様にメモリとして用いた場合に、カーボンナノチューブ２２とアトラクタ電極４２或いはリリース電極４３とが接触しても電流が流れないので、低電力化が可能になる。
なお、この場合の可動空間の形成方法としても、実効的な可動空間となる電極端部に形成される凹部を含めて上記の実施例２乃至実施例７のような工程により形成しても良いものである。
なお、この場合の可動空間の形成方法としても、実効的な可動空間となる電極端部に形成される凹部を含めて上記の実施例２乃至実施例７のような工程により形成しても良いものである。
次に、図２０及び図２１を参照して、本発明の実施例１４のカーボンナノチューブデバイスを説明する。
図２０参照
まず、上図に示すように、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜３４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜、例えば、３００ｎｍのＳｉＯ2 膜３６、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜３８を順次堆積させる。
図２０参照
まず、上図に示すように、シリコン基板１１上にスパッタ法によりＴｉＮからなる下部電極１２を形成したのち、スパッタ法或いはＣＶＤ法を用いて厚さが、例えば、３００ｎｍのＳｉＯ2 膜３４、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜、例えば、３００ｎｍのＳｉＯ2 膜３６、厚さが、例えば、１００ｎｍのＡｌからなる導電体膜、及び、厚さが、例えば、３００ｎｍのＳｉＯ2 膜３８を順次堆積させる。
次いで、ドライエッチングを施すことによって、幅が０．２μｍの可動空間３９を形成するとともに、ＳｉＯ2 膜３８／アトラクタ電極５０／ＳｉＯ2 膜３６／アトラクタ電極４９／ＳｉＯ2 膜３４からなる積層電極４７と、ＳｉＯ2 膜３８／リリース電極５２／ＳｉＯ2 膜３６／リリース電極５１／ＳｉＯ2 膜３４からなる積層電極４８とを形成する。
次いで、選択エッチングを行なうことによって、アトラクタ電極４９，５０及びリリース電極５１，５２の露出端面をサイドエッチングすることによって凹部５３〜５６を形成する。
次いで、マスク蒸着法を用いてＣｏ膜を可動空間３９から露出した下部電極１２上のみに選択的に堆積させて触媒層１３とする。
次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によって触媒層１３を成長起点としてカーボンナノチューブ束５７を成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
この場合、カーボンナノチューブ束５７を構成する各カーボンナノチューブは基板に対し垂直に成長するので、アトラクタ電極４９，５０及びリリース電極５１，５２の端面に形成された凹部５３〜５６には入り込めず成長段階でアトラクタ電極４９，５０或いはリリース電極５１，５２と付着することがないので、スイッチ動作の信頼性は格段に向上するとともに、カーボンナノチューブ５８〜６０が密に生えてカーボンナノチューブ束となった場合には凹部５３〜５６が唯一の可動空間となるので動作自由度が向上する。
図２０の下図は、等価回路図であり、２つのスイッチが並列接続された構造となる。
図２１参照
図２１は、本発明の実施例１４のカーボンナノチューブデバイスの動作の説明図であり、ここではカーボンナノチューブ束５７の動作が理解しやすいように３本のカーボンナノチューブ５８〜６０で代表させて示している。
なお、ここでは、触媒層は図示を省略する。
図２１は、本発明の実施例１４のカーボンナノチューブデバイスの動作の説明図であり、ここではカーボンナノチューブ束５７の動作が理解しやすいように３本のカーボンナノチューブ５８〜６０で代表させて示している。
なお、ここでは、触媒層は図示を省略する。
この場合、アトラクタ電極５０とカーボンナノチューブ５８〜６０の間に電圧を掛けると、両者の間に静電気力が働き、特に、アトラクタ電極５０近傍のカーボンナノチューブ５８は、凹部５４引きッ込まれるように入り込み、アトラクタ電極５０に付着する。
一方、解除する場合には、アトラクタ電極５０とカーボンナノチューブ５８〜６０の間の電圧を一旦ゼロにした後、カーボンナノチューブ５８〜６０とリリース電極５２との間に電圧を印加すると、リリース電極５２からの電界は、まず近傍のカーボンナノチューブ６０に力を及ぼし、アトラクタ電極５０近傍のカーボンナノチューブ５８近傍のカーボンナノチューブ５８へも力を及ぼし、アトラクタ電極５０からカーボンナノチューブ５８を引き離すことによって、スイッチの解除がなされる。
なお、同様に下の左右２つの電極間にもスイッチが構成され、上段のスイッチと同じ動作を行なう。
この場合、可動空間３９の幅が広く、カーボンナノチューブ束５７を構成するカーボンナノチューブの数が多い場合は、１方の電極から他方の電極に及ぼす電界の力が弱まるので、 電圧を高くしなかればならないので、可動空間３９の幅は狭い方が望ましい。
この場合、可動空間３９の幅が広く、カーボンナノチューブ束５７を構成するカーボンナノチューブの数が多い場合は、１方の電極から他方の電極に及ぼす電界の力が弱まるので、 電圧を高くしなかればならないので、可動空間３９の幅は狭い方が望ましい。
次に、図２２及び図２３を参照して、本発明の実施例１５のカーボンナノチューブデバイスを説明するが、リリース電極を下側に、アトラクタ電極を上側にしただけで実質的構成は上記の実施例１４と同様であるが、この場合には、アトラクタ電極及びリリース電極の端部に形成した凹部のみが実質的な可動空間となる。
なお、触媒層を図示を省略する。
図２２参照
図２２の上図は本発明の実施例１５のカーボンナノチューブデバイスの概念的構成図であり、また、下図はその等価回路図である。
この場合には、リリース電極６３，６５を下側に、アトラクタ電極６４，６６を上側にしたものであり、各積層電極６１，６２自体で独立のスイッチ或いはメモリを構成するものである。
なお、メモリの詳細な構成は別途後述する。
なお、触媒層を図示を省略する。
図２２参照
図２２の上図は本発明の実施例１５のカーボンナノチューブデバイスの概念的構成図であり、また、下図はその等価回路図である。
この場合には、リリース電極６３，６５を下側に、アトラクタ電極６４，６６を上側にしたものであり、各積層電極６１，６２自体で独立のスイッチ或いはメモリを構成するものである。
なお、メモリの詳細な構成は別途後述する。
図２２の下図に等価回路図を示すように、下部電極１２を共通電極として、 並列接続された４つのスイッチを構成することができる。
メモリとして考えるならば、Ａ，Ｂ，Ｃ，Ｄの４つの状態を記憶できるので、２ビット（００，０１，１０，１１）の多値記憶が可能になるので、 従来の２倍の記録密度を達成することができる。
メモリとして考えるならば、Ａ，Ｂ，Ｃ，Ｄの４つの状態を記憶できるので、２ビット（００，０１，１０，１１）の多値記憶が可能になるので、 従来の２倍の記録密度を達成することができる。
図２３参照
図２３は、本発明の実施例１５のカーボンナノチューブデバイスの動作の説明図であり、ここでは、動作を理解しやすくするためにカーボンナノチューブ束５７の内の一本のカーボンナノチューブ５８の動作のみを示している。
なお、実際にはカーボンナノチューブ束５７の動作であるので、アトラクタ電極及びリリース電極の端部に形成した凹部５３〜５６のみが実質的な可動空間となる。
図２３は、本発明の実施例１５のカーボンナノチューブデバイスの動作の説明図であり、ここでは、動作を理解しやすくするためにカーボンナノチューブ束５７の内の一本のカーボンナノチューブ５８の動作のみを示している。
なお、実際にはカーボンナノチューブ束５７の動作であるので、アトラクタ電極及びリリース電極の端部に形成した凹部５３〜５６のみが実質的な可動空間となる。
図に示すように、アトラクタ電極６４に電圧を印加することによって形成されたカーボンナノチューブ５８の曲がりは、リリース電極６３に電圧を印加することによって形成されるカーボンナノチューブ５８の曲がりによりリセットされ、逆に、リリース電極６３に電圧を印加することによって形成されたカーボンナノチューブ５８の曲がりは、アトラクタ電極６４に電圧を印加することによって形成されるカーボンナノチューブ５８の曲がりによりリセットされる。
このように、本発明の実施例１３のカーボンナノチューブデバイスにおいては、同一積層電極を構成する電極同士で、書き込みと消去を行なうことが可能になる。
これはカーボンナノチューブに許容されているゆとり（屈曲）が、一つ分の屈曲しかないことに起因しており、１つ分の屈曲は許容できるが、２つ分の屈曲は許容できないように、カーボンナノチューブの長さ、凹部５３〜５６の深さ、凹部５３〜５６の高さ、即ち、リリース電極６３，６５及びアトラクタ電極６４，６６の厚さ、カーボンナノチューブの太さ等を調整しておくことで可能になる。
これはカーボンナノチューブに許容されているゆとり（屈曲）が、一つ分の屈曲しかないことに起因しており、１つ分の屈曲は許容できるが、２つ分の屈曲は許容できないように、カーボンナノチューブの長さ、凹部５３〜５６の深さ、凹部５３〜５６の高さ、即ち、リリース電極６３，６５及びアトラクタ電極６４，６６の厚さ、カーボンナノチューブの太さ等を調整しておくことで可能になる。
なお、この様な動作はカーボンナノチューブ５８がＳｉＯ2 膜３４，３６，３８の端部に付着・固定していては実現できないが、カーボンナノチューブ５８はＳｉＯ2 膜３４，３６，３８の近傍を垂直方向に成長していくので、ＳｉＯ2 膜３４，３６，３８の端部に付着することはない。
また、実際のカーボンナノチューブ束５７の動きとしては、カーボンナノチューブ束５７全体が動くものではなく、各電極の近傍に位置するカーボンナノチューブ５８のみが動くだけであるので、上述のように、２つの積層電極６１，６２おいて独立に動くスイッチを構成する。
このように、本発明の実施例１５においては、開口部内にカーボンナノチューブが林立していても、凹部近傍のカーボンナノチューブだけが動けば良いので、開口部のサイズを自由に設定することができる。
また、凹部近傍のカーボンナノチューブのみを動作させているので、対向する積層電極側からの電界を及ぼす必要がないので、低電圧動作が可能になる。
また、２つの積層電極６１，６２によって独立に動く２個のスイッチあるいはメモリを構成しているので、集積度を２倍にすることができる。
また、２つの積層電極６１，６２によって独立に動く２個のスイッチあるいはメモリを構成しているので、集積度を２倍にすることができる。
次に、図２４を参照して、本発明の実施例１６のカーボンナノチューブデバイスを説明するが、上述の実施例１５のカーボンナノチューブデバイスにキャップを設けただけであるので概念的構成図のみを示す。
図２４参照
図２４は、本発明の実施例１４のカーボンナノチューブデバイスの概念的構成図であり、積層電極６１，６２及びカーボンナノチューブ束５７の頂部を覆うようにキャップ層６７を設けたものであり、カーボンナノチューブ束５７はカーボンナノチューブが密集して生えているので、カーボンナノチューブ１本１本の隙間の奥深くまでキャップ層６７が入り込んで成長できず、図示したように、カーボンナノチューブ束５７の頂部にだけキャップ層６７が設けられた状態となる。
この場合のキャップ層６７は絶縁体でも導電体でも良く、導電体で構成する場合には、下部電極１２と同じ電極としての機能を持たせても良い。
図２４は、本発明の実施例１４のカーボンナノチューブデバイスの概念的構成図であり、積層電極６１，６２及びカーボンナノチューブ束５７の頂部を覆うようにキャップ層６７を設けたものであり、カーボンナノチューブ束５７はカーボンナノチューブが密集して生えているので、カーボンナノチューブ１本１本の隙間の奥深くまでキャップ層６７が入り込んで成長できず、図示したように、カーボンナノチューブ束５７の頂部にだけキャップ層６７が設けられた状態となる。
この場合のキャップ層６７は絶縁体でも導電体でも良く、導電体で構成する場合には、下部電極１２と同じ電極としての機能を持たせても良い。
この実施例１６のカーボンナノチューブデバイスの基本的動作は上記の実施例１５と全く同様であるが、この実施例１４においては、１つ１つのスイッチは可動空間を保有した小さな言わばパッケージに格納された状態になる。
このパッケージは、凹部５３〜５６の微小空間が閉じることなく維持されるばかりでなく、カーボンナノチューブ束５７の長手方向の動きを阻害することもないので、スイッチやメモリを何層にも重ねて形成することができ、３次元的に集積度を向上することができる。
また、キャップ層６７を設けることによって、パッケージを必要としないか或いは汎用のパッケージで済ますことができるため、大幅なコスト低減が可能になる。
次に、図２５を参照して、本発明の実施例１７のカーボンナノチューブデバイスを説明するが、積層数を多くしただけで実質的構成は上記の実施例１４のカーボンナノチューブデバイスと同様であるので、概念的構成図及び等価回路図のみを示す。
図２５参照
図２５の左図は本発明の実施例１７のカーボンナノチューブデバイスの概念的構成図であり、また、右図はその等価回路図である。
図に示すように、ここでは８層の電極を設けており、左右両側の積層電極６８，６９が１対となって１つのスイッチを構成する。
図２５の左図は本発明の実施例１７のカーボンナノチューブデバイスの概念的構成図であり、また、右図はその等価回路図である。
図に示すように、ここでは８層の電極を設けており、左右両側の積層電極６８，６９が１対となって１つのスイッチを構成する。
また、図２５の右図の等価回路図に示すように、ＳｉＯ2 膜７０を介して多層の電極７１，７２を設けることによって、メモリ容量を積層数に応じて格段に増加することができ、８層の場合にはＡ〜Ｈの８つの状態を実現することができる。
次に、図２６を参照して、本発明の実施例１８のカーボンナノチューブデバイスを説明するが、積層数を多くしただけで実質的構成は上記の実施例１５のカーボンナノチューブデバイスと同様であるので、概念的構成図及び等価回路図のみを示す。
図２６参照
図２６の左図は本発明の実施例１８のカーボンナノチューブデバイスの概念的構成図であり、また、右図はその等価回路図である。
図に示すように、ここでは８層の電極を設けており、左右両側の積層電極６８，６９が独立に２つのスイッチを構成する。
図２６の左図は本発明の実施例１８のカーボンナノチューブデバイスの概念的構成図であり、また、右図はその等価回路図である。
図に示すように、ここでは８層の電極を設けており、左右両側の積層電極６８，６９が独立に２つのスイッチを構成する。
また、図２６の右図の等価回路図に示すように、ＳｉＯ2 膜７０を介して多層の電極７１，７２を設けることによって、メモリ容量を積層数に応じて格段に増加することができるとともに、左右の積層電極６８，６９が独立に２つのスイッチを構成するので、８層の場合にはＡ〜Ｐの１６の状態を実現することができる。
次に、図２７及び図２８を参照して、本発明の実施例１９のカーボンナノチューブデバイスを説明するが、動作が異なるだけで実質的構成は上記の実施例１４のカーボンナノチューブデバイスと同様であるので、構成及び動作のみを示す。
図２７参照
図２７の上図は本発明の実施例１９のカーボンナノチューブデバイスの概念的構成図であり、また、下図はその等価回路図である。
図に示すように、一本のカーボンナノチューブ５８によってＡ〜Ｄの４つの状態を実現するロータリースイッチを構成することになる。
図２７の上図は本発明の実施例１９のカーボンナノチューブデバイスの概念的構成図であり、また、下図はその等価回路図である。
図に示すように、一本のカーボンナノチューブ５８によってＡ〜Ｄの４つの状態を実現するロータリースイッチを構成することになる。
図２８参照
図２８は、本発明の実施例１９のカーボンナノチューブデバイスの動作の説明図であり、下部電極１２に一方の極性の電圧を印加した状態で電極７１，７２の内のいずれかに他方の極性の電圧を印加することによって、カーボンナノチューブ５８は電圧が印加された電極７１，７２のいずれがに吸引されて付着することによってスイッチング動作を行なうが、一つの電極にしか接続できないのでロータリースイッチを構成する。
図２８は、本発明の実施例１９のカーボンナノチューブデバイスの動作の説明図であり、下部電極１２に一方の極性の電圧を印加した状態で電極７１，７２の内のいずれかに他方の極性の電圧を印加することによって、カーボンナノチューブ５８は電圧が印加された電極７１，７２のいずれがに吸引されて付着することによってスイッチング動作を行なうが、一つの電極にしか接続できないのでロータリースイッチを構成する。
次に、図２９を参照して、本発明の実施例２０のカーボンナノチューブデバイスを説明するが、積層数が異なるだけで実質的構成は上記の実施例１９のカーボンナノチューブデバイスと同様であるので、概念的構成図及び等価回路図のみを示す。
図２９参照
図２９の上図は本発明の実施例２０のカーボンナノチューブデバイスの概念的構成図であり、また、下図はその等価回路図である。
図に示すように、電極７１，７２の積層数を８層としているので、一本のカーボンナノチューブ５８によってＡ〜Ｐの１６の状態を実現するロータリースイッチを構成することになる。
図２９の上図は本発明の実施例２０のカーボンナノチューブデバイスの概念的構成図であり、また、下図はその等価回路図である。
図に示すように、電極７１，７２の積層数を８層としているので、一本のカーボンナノチューブ５８によってＡ〜Ｐの１６の状態を実現するロータリースイッチを構成することになる。
次に、図３０を参照して、本発明の実施例２１のカーボンナノチューブデバイスを説明するが、各積層電極の構成は上記の各実施例のいずれかと同様であるが、カーボンナノチューブを中心にして３個以上の積層電極を円周上に配置したものである。
図３０参照
図３０は、本発明の実施例２１のカーボンナノチューブデバイスの概念的平面図であり、上図は開口部７３の中央部に設けた細いカーボンナノチューブ束７４を中心にして４個の積層電極７５を円周上に配置した場合を示し、下部は６個の積層電極７５を配置した場合を示している。
図３０は、本発明の実施例２１のカーボンナノチューブデバイスの概念的平面図であり、上図は開口部７３の中央部に設けた細いカーボンナノチューブ束７４を中心にして４個の積層電極７５を円周上に配置した場合を示し、下部は６個の積層電極７５を配置した場合を示している。
この場合、各積層電極７５とカーボンナノチューブ束７４との間に印加する電圧を低くすれば上記の実施例１３と同様の動作を行い、電圧を高くすれば上記の実施例１４或いは実施例１９と同様の動作を行なうことになる。
この本発明の実施例２１においては、一本のカーボンナノチューブ束を中心にして３個以上の積層電極７５を配置しているので、実現できる状態数を配置する積層電極７５の数に応じて増大することができる。
なお、配置する積層電極７５の数が奇数の場合には、上記の実施例１５と同様に各積層電極７５が単独のスイッチを構成することになる。
なお、配置する積層電極７５の数が奇数の場合には、上記の実施例１５と同様に各積層電極７５が単独のスイッチを構成することになる。
次に、図３１を参照して、本発明の実施例２２のカーボンナノチューブデバイスを説明するが、基本的構成は上記の実施例２１と同様であるが、カーボンナノチューブ束が開口部を満たすようにしたものである。
図３１参照
図３１は、本発明の実施例２２のカーボンナノチューブデバイスの概念的平面図であり、上図は開口部７３を満たすカーボンナノチューブ束７６を中心にして４個の積層電極７５を円周上に配置した場合を示し、下部は６個の積層電極を配置した場合を示している。
図３１は、本発明の実施例２２のカーボンナノチューブデバイスの概念的平面図であり、上図は開口部７３を満たすカーボンナノチューブ束７６を中心にして４個の積層電極７５を円周上に配置した場合を示し、下部は６個の積層電極を配置した場合を示している。
この場合も、各積層電極７５とカーボンナノチューブ束７６との間に印加する電圧を低くすれば上記の実施例１３と同様の動作を行い、電圧を高くすれば上記の実施例１２或いは実施例１９と同様の動作を行なうことになる。
この本発明の実施例２３においては、カーボンナノチューブ束７６を中心にして３個以上の積層電極７５を配置しているので、実現できる状態数を配置する積層電極７５の数に応じて増大することができる。
なお、配置する積層電極７５の数が奇数の場合には、上記の実施例１５と同様に各積層電極７５が単独のスイッチを構成することになる。
なお、配置する積層電極７５の数が奇数の場合には、上記の実施例１５と同様に各積層電極７５が単独のスイッチを構成することになる。
次に、図３２を参照して、本発明の実施例２３のカーボンナノチューブデバイスを説明するが、基本的構成は上記の実施例１１と同様であるが、最上層のＳｉＯ2 膜の膜厚を厚くして開口部のアスペクト比を多くしてキャップ層を設けたものである。
図３２参照
図３２は、本発明の実施例２３のカーボンナノチューブデバイスの概念的斜視図であり、最上層のＳｉＯ2 膜３８を０．６μｍにしてアスペクト比を大きくしたのち、カバレッジの悪いスパッタ法或いはＣＶＤ法を用いてＳｉＯ2 膜或いはＡｌ膜を堆積してキャップ層７７を形成したものである。
図３２は、本発明の実施例２３のカーボンナノチューブデバイスの概念的斜視図であり、最上層のＳｉＯ2 膜３８を０．６μｍにしてアスペクト比を大きくしたのち、カバレッジの悪いスパッタ法或いはＣＶＤ法を用いてＳｉＯ2 膜或いはＡｌ膜を堆積してキャップ層７７を形成したものである。
この場合、カバレッジの悪いスパッタ法或いはＣＶＤ法を用いているので、ＳｉＯ2 やＡｌが開口部に深く進入することがなく、開口部の大半がボイドとなる形でＳｉＯ2 膜或いはＡｌ膜が堆積してキャップ層７７を形作ることになる。
このように、本発明の実施例２３においては、開口部を覆うようにキャップ層を設けているので、上述の実施例１６と同様に、３次元化が可能になるとともに、パッケージを必要としないか或いは汎用のパッケージで済ますことができるため、大幅なコスト低減が可能になる。
なお、キャップ層７７を導電体で構成する場合には、下部電極１２と同じ電極としての機能を持たせることができる。
なお、キャップ層７７を導電体で構成する場合には、下部電極１２と同じ電極としての機能を持たせることができる。
次に、図３３を参照して、本発明の実施例２４のカーボンナノチューブデバイスを説明するが、基本的構成は上記の実施例２３と同様であるが、カーボンナノチューブをキャップ層で固定されるように長く成長させたものである。
図３３参照
図３３は、本発明の実施例２４のカーボンナノチューブデバイスの概念的斜視図であり、最上層のＳｉＯ2 膜３８を０．６μｍにしてアスペクト比を大きくするとともに、カーボンナノチューブ４８をＳｉＯ2 膜３８の頂部とほぼ同じ高さになるまで成長させたのち、カバレッジの悪いスパッタ法或いはＣＶＤ法を用いてＳｉＯ2 膜或いはＡｌ膜を堆積してキャップ層７７を形成したものである。
図３３は、本発明の実施例２４のカーボンナノチューブデバイスの概念的斜視図であり、最上層のＳｉＯ2 膜３８を０．６μｍにしてアスペクト比を大きくするとともに、カーボンナノチューブ４８をＳｉＯ2 膜３８の頂部とほぼ同じ高さになるまで成長させたのち、カバレッジの悪いスパッタ法或いはＣＶＤ法を用いてＳｉＯ2 膜或いはＡｌ膜を堆積してキャップ層７７を形成したものである。
この場合も開口部を覆うようにキャップ層を設けているので、上述の実施例１６と同様に、３次元化が可能になるとともに、パッケージを必要としないか或いは汎用のパッケージで済ますことができるため、大幅なコスト低減が可能になる。
次に、図３４を参照して、本発明の実施例２５のカーボンナノチューブデバイスを説明するが、基本的構成は上記の実施例１１と同様であるが、スイッチ電極を構成するカーボンナノチューブと同時にカーボンナノチューブプラグを同時に成長させるものである。
図３４参照
まず、シリコン基板８１上にゲート絶縁膜８２を介してゲート電極８３を設けたのち、ソース領域８４及びドレイン領域８５を形成し、次いで、ソース領域８４、ドレイン領域８５及びゲート電極８３の表面にＣｏシリサイド電極８６を形成したのち、全面に層間絶縁膜８７を形成する。
まず、シリコン基板８１上にゲート絶縁膜８２を介してゲート電極８３を設けたのち、ソース領域８４及びドレイン領域８５を形成し、次いで、ソース領域８４、ドレイン領域８５及びゲート電極８３の表面にＣｏシリサイド電極８６を形成したのち、全面に層間絶縁膜８７を形成する。
次いで、ＭＯＳＦＥＴ領域を覆うようにリフトオフ用のレジストパターン（図示を省略）を形成したのち、実施例９と同様に、スパッタ法を用いてＴｉＮからなる下部電極１２、ＳｉＯ2 膜３４、Ａｌからなる導電体膜３５、ＳｉＯ2 膜３６、Ａｌからなる導電体膜３７、及び、ＳｉＯ2 膜３８を順次堆積させる。
次いで、レジストパターンを除去したのち、ドライエッチングを施すことによって、可動空間３９を形成するとともに、ＳｉＯ2 膜３８／アトラクタ電極４２／ＳｉＯ2 膜３６／リリース電極４３／ＳｉＯ2 膜３４からなる一対の積層電極４０，４１を形成する。
なお、このドライエッチング工程において、ＭＯＳＦＥＴのＣｏシリサイド電極８６に対するビアホール８８を形成する。
なお、このドライエッチング工程において、ＭＯＳＦＥＴのＣｏシリサイド電極８６に対するビアホール８８を形成する。
次いで、サイドエッチングを行なうことによってアトラクタ電極４２及びリリース電極の露出端部を選択的に除去して凹部を形成したのち、可動空間３９に露出する下部電極１２上及びＣｏシリサイド電極８６上に選択的に触媒微粒子（図示を省略）を散布し、次いで、Ｃ2 Ｈ2 ガスを用いたＣＶＤ法によってカーボンナノチューブ束５７とカーボンナノチューブ束プラグ８９を同時に成長させることによって、カーボンナノチューブデバイスの基本構成が完成する。
このように、カーボンナノチューブデバイスを半導体集積回路装置に集積化する場合に、カーボンナノチューブデバイス駆動用のトランジスタを始めとするＭＯＳＦＥＴに対するプラグの少なくとも一部をカーボンナノチューブデバイスを構成するカーボンナノチューブ束と同時に形成することができる。
次に、図３５を参照して、本発明の実施例２６のカーボンナノチューブデバイスを用いた不揮発性メモリを説明する。
図３５参照
図３５の上図は、本発明の実施例２６のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、下図はその等価回路図であり、従来のＤＲＡＭにおける情報蓄積キャパシタの代わりに、実施例１に示したカーボンナノチューブデバイスを設けたものである。
図３５参照
図３５の上図は、本発明の実施例２６のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、下図はその等価回路図であり、従来のＤＲＡＭにおける情報蓄積キャパシタの代わりに、実施例１に示したカーボンナノチューブデバイスを設けたものである。
この場合、ドレイン電極９０上に設けたＣｏシリサイド電極８６の中央の微小領域に選択的に触媒微粒子を設けることによって、少数のカーボンナノチューブ２２、典型的には１本のカーボンナノチューブ２２を成長させたものである。
この不揮発性メモリにおいては、アトラクタ電極２０に電圧を印加してカーボンナノチューブ２２を吸着した状態を”１”とすると、リリース電極２１に電圧を印加してカーボンナノチューブ２２をアトラクタ電極から引き離した状態が”０”となり、リリース電極２１に電圧を印加しないかぎり”１”の状態が保持されるので不揮発性メモリとなる。
次に、図３６を参照して、本発明の実施例２７のカーボンナノチューブデバイスを用いた不揮発性メモリを説明する。
図３６参照
図３６の上図は、本発明の実施例２７のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、下図はその等価回路図であり、上記の実施例２６におけるカーボンナノチューブデバイスを実施例１１に示したカーボンナノチューブデバイスで置き換えたものである。
図３６参照
図３６の上図は、本発明の実施例２７のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、下図はその等価回路図であり、上記の実施例２６におけるカーボンナノチューブデバイスを実施例１１に示したカーボンナノチューブデバイスで置き換えたものである。
この実施例２７の不揮発性メモリの動作は、上記の実施例２６と同様であるが、この場合、一方のアトラクタ電極４２に付着した状態を”１”とし、他方のアトラクタ電極４２に付着した状態を”０”とすれば良い。
次に、図３７を参照して、本発明の実施例２８のカーボンナノチューブデバイスを用いた不揮発性メモリを説明する。
図３７参照
図３７の上図は、本発明の実施例２８のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、下図はその等価回路図であり、上記の実施例２６におけるカーボンナノチューブデバイスを実施例１４に示したカーボンナノチューブ束を用いたカーボンナノチューブデバイスで置き換えたものである。
図３７参照
図３７の上図は、本発明の実施例２８のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、下図はその等価回路図であり、上記の実施例２６におけるカーボンナノチューブデバイスを実施例１４に示したカーボンナノチューブ束を用いたカーボンナノチューブデバイスで置き換えたものである。
この実施例２８の不揮発性メモリの動作は、上記の実施例１４と同様に４つ状態を実現できるので、どの電極に付着しているかで多値論理不揮発性メモリを構成することができる。
次に、図３８及び図３９を参照して、本発明の実施例２９のカーボンナノチューブデバイスを用いた不揮発性メモリを説明する。
図３８及び図３９参照
図３８は、本発明の実施例２９のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、図３９はその等価回路図である。
図３８及び図３９参照
図３８は、本発明の実施例２９のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、図３９はその等価回路図である。
この実施例２９においては、上記の実施例２６におけるカーボンナノチューブデバイスを実施例１８に示したカーボンナノチューブ束を用いたカーボンナノチューブデバイスで置き換えたものである。
この実施例２９の不揮発性メモリの動作は、上記の実施例１８と同様に積層数に応じた数の状態を実現できるので、どの電極に付着しているかで６値以上の多値論理不揮発性メモリを構成することができる。
なお、図においては、最下層の電極を無選択としているので、１４値となる。
なお、図においては、最下層の電極を無選択としているので、１４値となる。
次に、図４０及び図４１を参照して、本発明の実施例３０のカーボンナノチューブデバイスを用いた不揮発性メモリを説明する。
図４０及び図４１参照
図４０は、本発明の実施例３０のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、図４１はその等価回路図である。
図４０及び図４１参照
図４０は、本発明の実施例３０のカーボンナノチューブデバイスを用いた不揮発性メモリの概念的斜視図であり、また、図４１はその等価回路図である。
この実施例３０においては、上記の実施例２６におけるカーボンナノチューブデバイスを実施例２０に示したカーボンナノチューブデバイスで置き換えたものである。
この実施例３０の不揮発性メモリの動作は、上記の実施例２０と同様に積層数に応じた数の状態を実現できるので、どの電極に付着しているかで６値以上（図の場合には１６値）の多値論理不揮発性メモリを構成することができる。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、各種の変形例を含めた全体構成を図４２を参照して説明する。
図４２参照
図４２は、本発明の全体の発明体系図であり、「情報を書き込む電極」、即ち、アトラクタ電極と「情報を消去する電極」、即ち、リリース電極の位置関係によって対面型、同面型、及び、対面＆同面型の３つに大別される。
図４２参照
図４２は、本発明の全体の発明体系図であり、「情報を書き込む電極」、即ち、アトラクタ電極と「情報を消去する電極」、即ち、リリース電極の位置関係によって対面型、同面型、及び、対面＆同面型の３つに大別される。
また、各々の型は、電極を多層構造にするか否か、円周上に電極を多数配置するか否か、 キャップ層を設けるか否か、キャップ層を設けた場合にカーボンナノチューブを上部で固定するか否か、 プラグと共存させるか否か等によってさらに細分される。
また、上記の各実施例においては、基板としてシリコン基板を用いているがシリコン基板に限られるものではなく、石英基板、ガラス基板、或いは、サファイア基板、さらには、ステンレス基板等を用いても良いものである。
また、上記の各実施例においては、下部電極としてはＴｉＮを、アトラクタ電極及びリリース電極としてはＡｌを用いているが、ＴｉＮやＡｌに限られるものではなく、Ｔｉ，Ｎｉ，ＴｉＮ，Ｗ，Ｃｕ，Ａｇ，Ａｕ，Ａｔ，ＷＮ，Ｆｅ，Ｍｏ等の他の導電体を用いても良いものである。
また、上記の各実施例においては、触媒としてＣｏを用いているが、Ｃｏに限られるものではなく、Ｆｅ，Ｎｉ，Ｐｔ，Ｔｉ，Ｐａ，ＴｉＣｏ等の他の触媒を用いても良いものである。
また、上記の実施例１１乃至実施例１３においては、下側の電極をリリース電極とし上側の電極をアトラクタ電極としているが、逆に、下側の電極をアトラクタ電極とし上側の電極をリリース電極としても良い。
また、上記の実施例１９においては、各電極の端部に凹部を設けているが、必ずしも凹部を設けなくても良いものである。
但し、凹部を設けない場合には、目的とする箇所以外でカーボンナノチューブと電極が接して誤動作する可能性ももあるので、若干信頼性に欠けるスイッチ、メモリとなる場合がある。
但し、凹部を設けない場合には、目的とする箇所以外でカーボンナノチューブと電極が接して誤動作する可能性ももあるので、若干信頼性に欠けるスイッチ、メモリとなる場合がある。
また、上記の実施例２３及び実施例２４においては、キャップ層を形成する際に、スパッタ法を用いているが、特に、傾斜スパッタ法を用いることによって、ＳｉＯ2 やＡｌが開口部に深く進入することがなくなる。
さらには、キャップ層を形成する方法はスパッタ法に限られるものではなく、プラズマＣＶＤ法を用いても良いものである。
さらには、キャップ層を形成する方法はスパッタ法に限られるものではなく、プラズマＣＶＤ法を用いても良いものである。
また、キャップ層については、実施例１１に対応する構成に対して設けているが、実施例１１に限られるものではなく、他の各種の実施例に対応する構成にも適用されるものであることは言うまでもない。
上記の各実施例においては、カーボンナノチューブを成長させる際に、触媒層を使用しているが、このような平面的に拡がる触媒層である必要はなく、触媒微粒子を散布することによって形成しても良いものであり、この場合、触媒微粒子の密度によりカーボンナノチューブの密度を制御することができる。
また、上記の実施例２５においては、プラグをカーボンナノチューブ束によって構成しているが、必ずしもカーボンナノチューブ束である必要はなく、カーボンナノチューブ束を構成しない程度に疎な密度のカーボンナノチューブで構成しても良いものであり、カーボンナノチューブデバイスとして必要とするカーボンナノチューブの本数により決定すれば良い。
また、上記の実施例２６乃至実施例３０においては、不揮発性メモリとして説明しているが、カーボンナノチューブの弾性による復元力と各電極に対する付着力を調整し、各電極に対して電圧を印加しない場合に、カーボンナノチューブが各電極から時間がたてば自然に離れるように構成すればＤＲＡＭ等の揮発性メモリとなる。
また、上記の実施例２６乃至実施例３０においては、トランスファゲートとして通常のＭＯＳＦＥＴを用いているが、トランスファーゲートとして本発明のカーボンナノチューブデバイスを用いても良いものであり、その場合には、半導体を用いることなくメモリデバイスを構成することができる。
さらに、上記の各実施例においては、カーボンナノチューブを用いているが、何らかの核を基点は棒状の成長が可能な導電性の材料であれば、カーボンナノチューブの限られるものではなく、例えば、アルミ、鉄等の金属のホイスカーやＳｉも棒状成長が可能であることが知られており、このようなホイスカーや棒状半導体を用いても良いものである。
また、上記の各実施例においては、カーボンナノチューブを成長させる際に、原料ガスとしてアセチレン（Ｃ2 Ｈ2 ）を用いているがＣ2 Ｈ2 に限られるものではなく、メタン（ＣＨ4 ）、エチレン（Ｃ2 Ｈ4 ）、アルコール類、ＣＯ（一酸化炭素）等の他のガスを使用しても良いものである。
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２に隣接して配置された絶縁層５／第１電極４／絶縁層５からなる第１の積層電極３、前記第１の積層電極３に対してカーボンナノチューブ２を挟んで対向する絶縁層５／第２電極７／絶縁層５からなる第２の積層電極６を備えたことを特徴とする垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記２） 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２を介して対向するとともに第１電極４及び第２電極７を互いに電気的に分離して積層した少なくとも一対の積層電極を備えたことを特徴とする垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記３） 上記第１電極４及び第２電極７の少なくとも一方の上記カーボンナノチューブ２と対向する端面が酸化されていることを特徴とする付記１または２に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記４） 上記第１電極４及び第２電極７の一方の上記カーボンナノチューブ２と対向する端面が酸化されて、前記カーボンナノチューブ２の接触状態によりオン−オフの状態を設定するスイッチを構成することを特徴とする付記３記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記５） 上記第１電極４及び第２電極７の上記カーボンナノチューブ２と対向する端面が酸化されて、前記カーボンナノチューブ２の接触状態により情報を記憶するメモリを構成することを特徴とする付記３記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記６） 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２に隣接して設けられるとともに、絶縁層５／第１電極４／絶縁層５／第２電極７／絶縁層５からなり且つ前記第１電極４及び第２電極７の前記カーボンナノチューブ２との対向面が前記絶縁層５の端部より後退している積層電極とを備えたことを特徴とする垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記７） 上記第１電極４が、上記カーボンナノチューブ２を吸着して導通状態にする吸引電極であり、上記第２電極７が前記カーボンナノチューブ２を前記第１電極４から引き離して非導通状態にする開放電極であることを特徴とする付記１乃至６のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記８） 上記第１電極４及び第２電極７が、上記カーボンナノチューブ２を吸着して導通状態にする吸引電極であることを特徴とする付記１乃至６のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記９） 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２を介して対向配置されるとともに、絶縁層５を介して３層以上の電極を積層し且つ前記電極の前記カーボンナノチューブ２との対向面が前記絶縁層５の端部より後退している少なくとも一対の積層電極を備えたことを特徴とする垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１０） 上記積層電極を円周上に３個以上或いは３対以上配置したことを特徴とする付記１乃至９のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１１） 上記カーボンナノチューブ２が一本のカーボンナノチューブ２からなることを特徴とする付記１乃至１０のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１２） 上記カーボンナノチューブ２が、カーボンナノチューブ束を構成しない複数本のカーボンナノチューブ２からなることを特徴とする付記１乃至１０のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１３） 上記カーボンナノチューブ２がカーボンナノチューブ束からなることを特徴とする付記１乃至１０のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１４） 上記カーボンナノチューブ２の基板１と反対側の端面が固定されずに開放状態であることを特徴とする付記１乃至１３のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１５） 上記カーボンナノチューブ２の基板１と反対側の端面が固定されていることを特徴とする付記１乃至１３のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１６） 上記カーボンナノチューブ２上の空間がキャップ部材で閉鎖されていることを特徴とする付記１乃至１５のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１７） 上記基板１が半導体基板であり、上記カーボンナノチューブ２が前記半導体基板に形成されたドレイン領域に接触するドレイン電極上に垂直配向していることを特徴とする付記１乃至１６のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
再び、図１参照
（付記１） 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２に隣接して配置された絶縁層５／第１電極４／絶縁層５からなる第１の積層電極３、前記第１の積層電極３に対してカーボンナノチューブ２を挟んで対向する絶縁層５／第２電極７／絶縁層５からなる第２の積層電極６を備えたことを特徴とする垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記２） 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２を介して対向するとともに第１電極４及び第２電極７を互いに電気的に分離して積層した少なくとも一対の積層電極を備えたことを特徴とする垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記３） 上記第１電極４及び第２電極７の少なくとも一方の上記カーボンナノチューブ２と対向する端面が酸化されていることを特徴とする付記１または２に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記４） 上記第１電極４及び第２電極７の一方の上記カーボンナノチューブ２と対向する端面が酸化されて、前記カーボンナノチューブ２の接触状態によりオン−オフの状態を設定するスイッチを構成することを特徴とする付記３記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記５） 上記第１電極４及び第２電極７の上記カーボンナノチューブ２と対向する端面が酸化されて、前記カーボンナノチューブ２の接触状態により情報を記憶するメモリを構成することを特徴とする付記３記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記６） 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２に隣接して設けられるとともに、絶縁層５／第１電極４／絶縁層５／第２電極７／絶縁層５からなり且つ前記第１電極４及び第２電極７の前記カーボンナノチューブ２との対向面が前記絶縁層５の端部より後退している積層電極とを備えたことを特徴とする垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記７） 上記第１電極４が、上記カーボンナノチューブ２を吸着して導通状態にする吸引電極であり、上記第２電極７が前記カーボンナノチューブ２を前記第１電極４から引き離して非導通状態にする開放電極であることを特徴とする付記１乃至６のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記８） 上記第１電極４及び第２電極７が、上記カーボンナノチューブ２を吸着して導通状態にする吸引電極であることを特徴とする付記１乃至６のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記９） 基板１の主面に対して垂直方向に配向したカーボンナノチューブ２、前記カーボンナノチューブ２を介して対向配置されるとともに、絶縁層５を介して３層以上の電極を積層し且つ前記電極の前記カーボンナノチューブ２との対向面が前記絶縁層５の端部より後退している少なくとも一対の積層電極を備えたことを特徴とする垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１０） 上記積層電極を円周上に３個以上或いは３対以上配置したことを特徴とする付記１乃至９のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１１） 上記カーボンナノチューブ２が一本のカーボンナノチューブ２からなることを特徴とする付記１乃至１０のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１２） 上記カーボンナノチューブ２が、カーボンナノチューブ束を構成しない複数本のカーボンナノチューブ２からなることを特徴とする付記１乃至１０のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１３） 上記カーボンナノチューブ２がカーボンナノチューブ束からなることを特徴とする付記１乃至１０のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１４） 上記カーボンナノチューブ２の基板１と反対側の端面が固定されずに開放状態であることを特徴とする付記１乃至１３のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１５） 上記カーボンナノチューブ２の基板１と反対側の端面が固定されていることを特徴とする付記１乃至１３のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１６） 上記カーボンナノチューブ２上の空間がキャップ部材で閉鎖されていることを特徴とする付記１乃至１５のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
（付記１７） 上記基板１が半導体基板であり、上記カーボンナノチューブ２が前記半導体基板に形成されたドレイン領域に接触するドレイン電極上に垂直配向していることを特徴とする付記１乃至１６のいずれか１に記載の垂直配向カーボンナノチューブ２を用いた電子デバイス。
本発明の活用例としては、不揮発性メモリが典型的なものであるが、カーボンナノチューブと弾性による復元力と付着力を調整することによってＤＲＡＭ等の揮発性メモリにも適用されるものであり、さらには、多値状態を実現できるスイッチングデバイスや、機械的スイッチと同様にリーク電流を完全に遮断する超小型電気的スイッチとしても適用されるものである。
１ 基板
２ カーボンナノチューブ
３ 第１の積層電極
４ 第１電極
５ 絶縁層
６ 第２の積層電極 ７ 第２電極
１１ シリコン基板
１２ 下部電極
１３ 触媒層
１４ ＳｉＯ2 膜
１５ 導電体膜
１６ ＳｉＯ2 膜
１７ 可動空間
１８ 積層電極
１９ 積層電極
２０ アトラクタ電極
２１ リリース電極
２２ カーボンナノチューブ
２３ ダミーサイドウォール
２４ ＳｉＮ膜
２５ 凹部
２６ 可動空間
２７ 積層電極
２８ 積層電極
２９ 凹部
３０ サイドウォール
３１ 可動空間
３２ 酸化膜
３３ 酸化膜
３４ ＳｉＯ2 膜
３５ 導電体膜
３６ ＳｉＯ2 膜
３７ 導電体膜
３８ ＳｉＯ2 膜
３９ 可動空間
４０ 積層電極
４１ 積層電極
４２ アトラクタ電極
４３ リリース電極
４４ 絶縁膜
４５ 酸化膜
４６ 酸化膜
４７ 積層電極
４８ 積層電極
４９ アトラクタ電極
５０ アトラクタ電極
５１ リリース電極
５２ リリース電極
５３〜５６ 凹部
５７ カーボンナノチューブ束
５８〜６０ カーボンナノチューブ
６１ 積層電極
６２ 積層電極
６３ リリース電極
６４ アトラクタ電極
６５ リリース電極
６６ アトラクタ電極
６７ キャップ層
６８ 積層電極
６９ 積層電極
７０ ＳｉＯ2 膜
７１ 電極
７２ 電極
７３ 開口部
７４ カーボンナノチューブ束
７５ 積層電極
７６ カーボンナノチューブ束
７７ キャップ層
８１ シリコン基板
８２ ゲート絶縁膜
８３ ゲート電極
８４ ソース領域
８５ ドレイン領域
８６ Ｃｏシリサイド電極
８７ 層間絶縁膜
８８ ビアホール
８９ カーボンナノチューブ束プラグ
９０ ドレイン電極
９１ ソース電極
１０１ 基板
１０２ 絶縁膜
１０３ ワード線
１０４ 支持部材
１０５ ビット線
１０６ 電極
１０７ 電極
１１１ シリコン基板
１１２ ＳｉＯ2 膜
１１３ ＳｉＮ支持体
１１４ ストライプ状電極
１１５ 犠牲酸化膜
１１６ 触媒微粒子
１１７ シート状カーボンナノチューブ
１１８ 帯状シート電極
１１９ 電極
１２０ カーボンナノチューブ
１２１ 絶縁性支持部材
１２２ 絶縁性支持部材
１２３ カーボンナノチューブ
１２４ 導電体
１２５ 導電体
２ カーボンナノチューブ
３ 第１の積層電極
４ 第１電極
５ 絶縁層
６ 第２の積層電極 ７ 第２電極
１１ シリコン基板
１２ 下部電極
１３ 触媒層
１４ ＳｉＯ2 膜
１５ 導電体膜
１６ ＳｉＯ2 膜
１７ 可動空間
１８ 積層電極
１９ 積層電極
２０ アトラクタ電極
２１ リリース電極
２２ カーボンナノチューブ
２３ ダミーサイドウォール
２４ ＳｉＮ膜
２５ 凹部
２６ 可動空間
２７ 積層電極
２８ 積層電極
２９ 凹部
３０ サイドウォール
３１ 可動空間
３２ 酸化膜
３３ 酸化膜
３４ ＳｉＯ2 膜
３５ 導電体膜
３６ ＳｉＯ2 膜
３７ 導電体膜
３８ ＳｉＯ2 膜
３９ 可動空間
４０ 積層電極
４１ 積層電極
４２ アトラクタ電極
４３ リリース電極
４４ 絶縁膜
４５ 酸化膜
４６ 酸化膜
４７ 積層電極
４８ 積層電極
４９ アトラクタ電極
５０ アトラクタ電極
５１ リリース電極
５２ リリース電極
５３〜５６ 凹部
５７ カーボンナノチューブ束
５８〜６０ カーボンナノチューブ
６１ 積層電極
６２ 積層電極
６３ リリース電極
６４ アトラクタ電極
６５ リリース電極
６６ アトラクタ電極
６７ キャップ層
６８ 積層電極
６９ 積層電極
７０ ＳｉＯ2 膜
７１ 電極
７２ 電極
７３ 開口部
７４ カーボンナノチューブ束
７５ 積層電極
７６ カーボンナノチューブ束
７７ キャップ層
８１ シリコン基板
８２ ゲート絶縁膜
８３ ゲート電極
８４ ソース領域
８５ ドレイン領域
８６ Ｃｏシリサイド電極
８７ 層間絶縁膜
８８ ビアホール
８９ カーボンナノチューブ束プラグ
９０ ドレイン電極
９１ ソース電極
１０１ 基板
１０２ 絶縁膜
１０３ ワード線
１０４ 支持部材
１０５ ビット線
１０６ 電極
１０７ 電極
１１１ シリコン基板
１１２ ＳｉＯ2 膜
１１３ ＳｉＮ支持体
１１４ ストライプ状電極
１１５ 犠牲酸化膜
１１６ 触媒微粒子
１１７ シート状カーボンナノチューブ
１１８ 帯状シート電極
１１９ 電極
１２０ カーボンナノチューブ
１２１ 絶縁性支持部材
１２２ 絶縁性支持部材
１２３ カーボンナノチューブ
１２４ 導電体
１２５ 導電体
Claims (5)
- 基板の主面に対して垂直方向に配向したカーボンナノチューブ、前記カーボンナノチューブに隣接して配置された絶縁層／第１電極／絶縁層からなる第１の積層電極、前記第１の積層電極に対してカーボンナノチューブを挟んで対向する絶縁層／第２電極／絶縁層からなる第２の積層電極を備えたことを特徴とする垂直配向カーボンナノチューブを用いた電子デバイス。
- 基板の主面に対して垂直方向に配向したカーボンナノチューブ、前記カーボンナノチューブを介して対向するとともに第１電極及び第２電極を互いに電気的に分離して積層した少なくとも一対の積層電極を備えたことを特徴とする垂直配向カーボンナノチューブを用いた電子デバイス。
- 基板の主面に対して垂直方向に配向したカーボンナノチューブ、前記カーボンナノチューブに隣接して設けられるとともに、絶縁層／第１電極／絶縁層／第２電極／絶縁層からなり且つ前記第１電極及び第２電極の前記カーボンナノチューブとの対向面が前記絶縁層の端部より後退している積層電極を備えたことを特徴とする垂直配向カーボンナノチューブを用いた電子デバイス。
- 基板の主面に対して垂直方向に配向したカーボンナノチューブ、前記カーボンナノチューブを介して対向配置されるとともに、絶縁層を介して３層以上の電極を積層し且つ前記電極の前記カーボンナノチューブとの対向面が前記絶縁層の端部より後退している少なくとも一対の積層電極を備えたことを特徴とする垂直配向カーボンナノチューブを用いた電子デバイス。
- 上記積層電極を円周上に３個以上或いは３対以上配置したことを特徴とする請求項１乃至４のいずれか１項に記載の垂直配向カーボンナノチューブを用いた電子デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005289367A JP5037804B2 (ja) | 2005-09-30 | 2005-09-30 | 垂直配向カーボンナノチューブを用いた電子デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005289367A JP5037804B2 (ja) | 2005-09-30 | 2005-09-30 | 垂直配向カーボンナノチューブを用いた電子デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007103529A true JP2007103529A (ja) | 2007-04-19 |
| JP5037804B2 JP5037804B2 (ja) | 2012-10-03 |
Family
ID=38030197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005289367A Expired - Fee Related JP5037804B2 (ja) | 2005-09-30 | 2005-09-30 | 垂直配向カーボンナノチューブを用いた電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5037804B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006092746A (ja) * | 2005-12-26 | 2006-04-06 | Kenji Sato | カーボンナノチューブを用いた記憶素子 |
| JP2009245672A (ja) * | 2008-03-31 | 2009-10-22 | Univ Of Tokyo | フィールドエミッション装置、ならびに、その製造方法 |
| JP2010532717A (ja) * | 2007-06-20 | 2010-10-14 | ニユージヤージイ・インスチチユート・オブ・テクノロジー | ナノチューブデバイスおよび製造方法 |
| JP2011508458A (ja) * | 2007-12-31 | 2011-03-10 | サンディスク スリーディー，エルエルシー | 選択的に製造されたカーボンナノチューブ可逆抵抗切替素子を使用するメモリセルおよびそれを形成する方法 |
| JP2011508979A (ja) * | 2007-12-31 | 2011-03-17 | サンディスク スリーディー，エルエルシー | 底部導体の上に形成された選択的に製造されたカーボンナノチューブ可逆抵抗切替素子を使用するメモリセルおよびそれを製造する方法 |
| WO2011036808A1 (ja) * | 2009-09-28 | 2011-03-31 | 株式会社 東芝 | スイッチ素子およびスイッチ素子を備えた回路 |
| KR101444880B1 (ko) | 2013-07-12 | 2014-09-26 | 한국과학기술원 | 전자 소자 및 그 제조방법 |
| US8878235B2 (en) | 2007-12-31 | 2014-11-04 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same |
| US9177746B2 (en) | 2012-12-10 | 2015-11-03 | Samsung Electro-Mechanics Co., Ltd. | Electrostatic discharging structure and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110977A (ja) * | 2000-06-27 | 2002-04-12 | Samsung Electronics Co Ltd | 炭素ナノチューブを用いたナノサイズ垂直トランジスタ及びその製造方法 |
| WO2004040667A1 (de) * | 2002-10-31 | 2004-05-13 | Infineon Technologies Ag | Nichtflüchtige speicherzelle, speicherzellen-anordnung und verfahren zum herstellen einer nichtflüchtigen speicherzelle |
| WO2005048296A2 (en) * | 2003-08-13 | 2005-05-26 | Nantero, Inc. | Nanotube-based switching elements with multiple controls and circuits made from same |
| JP2006228818A (ja) * | 2005-02-15 | 2006-08-31 | Fujitsu Ltd | カーボンナノチューブの形成方法および電子デバイスの製造方法 |
-
2005
- 2005-09-30 JP JP2005289367A patent/JP5037804B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110977A (ja) * | 2000-06-27 | 2002-04-12 | Samsung Electronics Co Ltd | 炭素ナノチューブを用いたナノサイズ垂直トランジスタ及びその製造方法 |
| WO2004040667A1 (de) * | 2002-10-31 | 2004-05-13 | Infineon Technologies Ag | Nichtflüchtige speicherzelle, speicherzellen-anordnung und verfahren zum herstellen einer nichtflüchtigen speicherzelle |
| WO2005048296A2 (en) * | 2003-08-13 | 2005-05-26 | Nantero, Inc. | Nanotube-based switching elements with multiple controls and circuits made from same |
| JP2006228818A (ja) * | 2005-02-15 | 2006-08-31 | Fujitsu Ltd | カーボンナノチューブの形成方法および電子デバイスの製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006092746A (ja) * | 2005-12-26 | 2006-04-06 | Kenji Sato | カーボンナノチューブを用いた記憶素子 |
| JP2010532717A (ja) * | 2007-06-20 | 2010-10-14 | ニユージヤージイ・インスチチユート・オブ・テクノロジー | ナノチューブデバイスおよび製造方法 |
| JP2011508458A (ja) * | 2007-12-31 | 2011-03-10 | サンディスク スリーディー，エルエルシー | 選択的に製造されたカーボンナノチューブ可逆抵抗切替素子を使用するメモリセルおよびそれを形成する方法 |
| JP2011508979A (ja) * | 2007-12-31 | 2011-03-17 | サンディスク スリーディー，エルエルシー | 底部導体の上に形成された選択的に製造されたカーボンナノチューブ可逆抵抗切替素子を使用するメモリセルおよびそれを製造する方法 |
| US8878235B2 (en) | 2007-12-31 | 2014-11-04 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same |
| JP2009245672A (ja) * | 2008-03-31 | 2009-10-22 | Univ Of Tokyo | フィールドエミッション装置、ならびに、その製造方法 |
| WO2011036808A1 (ja) * | 2009-09-28 | 2011-03-31 | 株式会社 東芝 | スイッチ素子およびスイッチ素子を備えた回路 |
| US8450625B2 (en) | 2009-09-28 | 2013-05-28 | Kabushiki Kaisha Toshiba | Switch device and circuit including switch device |
| JP5276178B2 (ja) * | 2009-09-28 | 2013-08-28 | 株式会社東芝 | スイッチ素子およびスイッチ素子を備えた回路 |
| US9177746B2 (en) | 2012-12-10 | 2015-11-03 | Samsung Electro-Mechanics Co., Ltd. | Electrostatic discharging structure and method of manufacturing the same |
| KR101444880B1 (ko) | 2013-07-12 | 2014-09-26 | 한국과학기술원 | 전자 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5037804B2 (ja) | 2012-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007103529A (ja) | 垂直配向カーボンナノチューブを用いた電子デバイス | |
| KR100652410B1 (ko) | 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법 | |
| US7045421B2 (en) | Process for making bit selectable devices having elements made with nanotubes | |
| JP5259742B2 (ja) | 磁気トンネル接合デバイスを形成する方法 | |
| JP4643145B2 (ja) | 電気機械式３トレースジャンクション装置 | |
| US7176505B2 (en) | Electromechanical three-trace junction devices | |
| US8551800B2 (en) | Methods of forming semiconductor structures including a movable switching element | |
| US7511318B2 (en) | Electromechanical memory array using nanotube ribbons and method for making same | |
| US7817458B2 (en) | Hybrid circuit having nanotube memory cells | |
| US7668004B2 (en) | Non-volatile switching and memory devices using vertical nanotubes | |
| US6784028B2 (en) | Methods of making electromechanical three-trace junction devices | |
| US8101976B2 (en) | Device selection circuitry constructed with nanotube ribbon technology | |
| CN102593141B (zh) | 一种电场调制型随机存储单元阵列及存储器 | |
| US20060186451A1 (en) | Memory device for storing electric charge, and method for fabricating it | |
| US20070015303A1 (en) | Nanotube device structure and methods of fabrication | |
| JP5119436B2 (ja) | 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 | |
| US7821821B2 (en) | Multibit electro-mechanical device and method of manufacturing the same | |
| KR20060130154A (ko) | 어레이 배열로 수직 타소 나노튜브 전계 효과 트랜지스터를제조하는 방법 및 이에 의해 형성된 전계 효과트랜지스터와 어레이 | |
| US20100284156A1 (en) | Vertically-stacked electronic devices having conductive carbon films | |
| US20240090236A1 (en) | Multi-level magnetic tunnel junction nor device with wrap-around gate electrodes and methods for forming the same | |
| KR20120007438A (ko) | 불휘발성 기억 장치 및 그 제조 방법 | |
| CN104465984B (zh) | 磁性隧道结及其形成方法 | |
| US20180269256A1 (en) | Storage device and production method thereof | |
| US9047963B2 (en) | High density magnetic memory based on nanotubes | |
| CN111403598A (zh) | 一种可编程化的纳米探针存储器、其制备和使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120606 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5037804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |