CN102593141B - 一种电场调制型随机存储单元阵列及存储器 - Google Patents

一种电场调制型随机存储单元阵列及存储器 Download PDF

Info

Publication number
CN102593141B
CN102593141B CN201110304812.1A CN201110304812A CN102593141B CN 102593141 B CN102593141 B CN 102593141B CN 201110304812 A CN201110304812 A CN 201110304812A CN 102593141 B CN102593141 B CN 102593141B
Authority
CN
China
Prior art keywords
data
electric field
memory cell
layer
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110304812.1A
Other languages
English (en)
Other versions
CN102593141A (zh
Inventor
韩秀峰
于国强
陈怡然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201110304812.1A priority Critical patent/CN102593141B/zh
Publication of CN102593141A publication Critical patent/CN102593141A/zh
Priority to PCT/CN2012/001283 priority patent/WO2013040859A1/zh
Priority to US14/345,655 priority patent/US9559295B2/en
Application granted granted Critical
Publication of CN102593141B publication Critical patent/CN102593141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3218—Exchange coupling of magnetic films via an antiferromagnetic interface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种电场调制型存储单元的阵列和随机存储器，所述存储器包括电场调制型存储单元的阵列和相应的读写电路。所述存储单元的阵列中的存储单元可以采用导电层、功能层和底层的结构；也可以采用导电层、绝缘层、缓冲层、功能层和底层的结构。这两种结构均具有2条数据读取线和2条数据写入线。所述电场调制型存储单元的阵列中的存储单元也可以采用和晶体管结合的结构，利用晶体管对存储单元进行选择。本发明的随机存储器，包括基本行解码器、灵敏放大器和列解码器、寄存器、控制电路、读写驱动、寄存器和输入、输入端口等。本发明提出的随机存储器是一种全新的存储器。其具有结构简单、器件使用寿命长以及功耗低的优点。

Description

一种电场调制型随机存储单元阵列及存储器
技术领域
本发明涉及一种电场调制型随机存取存储器技术领域，具体的说，本发明涉及一种电场调制型随机存储单元阵列及电场调制型随机存储器。 
背景技术
动态随机存储器(DRAM)是当前计算机的重要组成部分，通常也被人们称为内存。DRAM单元结构十分简单，由一个晶体管和一个电容组成。但由于电容存在漏电现象，因此存储单元需要进行周期性的刷新。如果存储单元未进行刷新，单元中的信息就会丢失，这就是通常所说的存储数据具有易失性。为了解决DRAM数据易失性的问题，人们提出了许多非易失性随机存储器，如：磁随机存储器(MRAM)、铁电随机存储器(FRAM)、相变随机存储器(PRAM)和阻变随机存储器(RRAM)等。然而，由于本身存在的一些问题，上述随机存储器目前还无法实现大规模的产业化。 
通过电场调控，该存储单元可以在不同电阻态实现可逆转变。该存储单元具有结构简单、单元尺寸小、功耗低以及信噪比高等优点。而实用化的存储器均为大规模的存储器阵列，并且还需要与大规模存储器阵列相匹配的读写电路。因此，本发明提出一种能够支持电场调制型存储单元的阵列设计方案以及与其相匹配的读写电路。 
在专利CN 102129863 A中，公开了名称为《一种可电场调节磁电阻的自旋阀结构及其制备工艺》的专利，在该专利中仅仅是利用多铁材料取代传统的自旋阀中的反铁磁层材料；通过施加电场来改变钉扎层的磁矩方向，由于钉扎层和自由层的磁矩方向的不同，不同自旋方向的传导电子受到的散射不同，从而造成电阻态的变化。不足之处是仍然采用传统的巨磁电阻结构的自旋阀，结构比较复杂；电阻态随外磁场的变化主要来源于巨磁电阻效应而非界面电荷造成的非对称电势分布。而这种方法所测得的实验结果不明显，磁电阻(MR)低且稳定性差。在专利WO 2008/111274 A1中，公开了名称为半导体基板上的薄层构造(Laminate structure on semiconductor substrate)的专利，在该专利中主要体现了单晶γ-Al2O3 作为缓冲层，使得PZT材料的晶体织构得到优化；但该专利并无提出施加电场变化所引起的电阻变化。 
发明内容
为了解决上述问题,本发明的一个目的在于提供一种电场调制型存储单元的阵列和随机存储器，所述存储器包括电场调制型存储单元的阵列和相应的读写电路,能够提高数据写入速度及数据写入的可靠性。 
本发明的目的是通过以下技术方案实现的： 
根据本发明的一个方面，提供一种电场调制型存储单元的阵列。 
所述存储阵列的存储单元采用无晶体管结构。所述存储单元依靠依次沉积于衬底上的底层、功能层、缓冲层、绝缘层和导电层来实现数据的存储。通过施加电压于底层和缓冲间，可以改变导电层的电阻率，进而实现数据的读和写。每个单元和4条金属导线相连。其中两条金属导线用于数据的读取，另两条金属导线用于数据的写入。两条数据读取金属导线相互垂直，用于选择交叉处的存储单元进行数据读取；两条数据写入金属导线也相互垂直，用于选择交叉交的存储单元进行数据写入。存储阵列由存储单元组成，并由十字交叉的读取和写入金属导线构成网状结构。 
根据本发明的另一个方面，提供一种电场调制型存储单元的阵列。 
所述存储阵列的存储单元采用无晶体管结构。所述存储单元依靠依次沉积于衬底上的底层、功能层和导电层来实现数据的存储。通过施加电压于底层和导电间，可以改变导电层的电阻率，进而实现数据的读和写。每个单元和4条金属导线相连。其中两条金属导线用于数据的读取，另两条金属导线用于数据的写入。两条数据读取金属导线相互垂直，用于选择交叉处的存储单元进行数据读取；两条数据写入金属导线也相互垂直，用于选择交叉交的存储单元进行数据写入。存储阵列由存储单元组成，并由十字交叉的读取和写入金属导线构成网状结构。 
另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用：底层、基片衬底、功能层、缓冲层、绝缘层和导电层结构。 
另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用：底层、基片衬底、功能层和导电层结构。 
另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用：底层、功能衬底层、缓冲层、绝缘层和导电层结构。 
另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用：底层、功能衬底层和导电层结构。 
根据本发明的另一个方面，提供一种电场调制型存储单元的阵列。其中存储单元中的电场不采用垂直方向施加方式，而采用面内施加方式。其结构为底层、功能衬底层、绝缘层和导电层结构。是电场施加电极在功能层面内两端，进而实施面内电场的施加。 
另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用：底层、功能衬底层和导电层结构。 
根据本发明的又一个方面，提供又一种电场调制型存储单元的阵列。 
所述存储阵列的存储单元采用具有晶体管结构。所述存储单元依靠依次沉积于晶体管上方的底层、功能层、缓冲层、绝缘层和导电层来实现数据的存储。通过晶体管栅极的金属连接导线和读取数据金属线或写入数据金属线配合对存储单元进行选择。晶体管栅极的金属连接和读取数据金属线以及写入数据金属线相互垂直，用于选择交叉处的存储单元进行数据读取或写入。存储阵列由存储单元组成，并由十字交叉的读取和写入金属导线构成网状结构。 
本发明还提供了含有上述三种电场调制型存储单元的阵列的随机存储器，所述随机存储器还包括行解码器、灵敏放大器和列解码器、寄存器、控制电路、读写驱动、寄存器和输入、输入端口等。 
与现有技术相比，本发明具有下列技术效果： 
1、器件使用寿命长。 
3、有利于进一步降低器件功耗。 
4、能够提高数据写入速度。 
5、能够提高数据写入的可靠性。 
6、制作工序较少，工艺较简单。 
附图说明
图1A、1B、1C、1D、1E、1F、1G、1H是八种电场调制型存储单元的核心结构示意图； 
图2A1、2A2、2A3、2B1、2B2、2B3、2C1、2C2、2C3、2D1、2D2、2D3、2E1、2E2、2E3、2F1、2F2、2F3、2G1、2G2、2G3、2G4、2G5、2G6是对应 于图的七种电场调制型存储单元的核心结构剖面图和俯视图； 
图3是基于图1和图2中所述的七种电场调制型存储单元的阵列示意图； 
图4A、4B、4C是具有晶体管的电场调制型存储单元的结构剖面图和俯视图； 
图5A、5B是具有晶体管的电场调制型存储单元的两种阵列示意图； 
图6是本发明的基于电场调制型存储单元的随机存储器的整体结构示意图； 
图7a为本发明的纳米多层膜结构示意图； 
图7b为结构A：BOL1/SUB/B FL/ISO/NM(or FM,or AFM)/CAP； 
图7c为结构B：SUB/BOL2/FCL/ISO/NM(or FM,or AFM)/CAP； 
图7d为结构C：SUB/BOL2/FCL/BFL/ISO/NM(or FM,or AFM)/CAP； 
图7e为结构D：SUB/BOL2/FCL/FM1/NM/FM2/AFM/CAP； 
图7f为结构E：SUB/BOL2/FCL/FM/AFM/CAP； 
图7g为结构F：SUB/BOL2/FCL/FM1/NM/FM2/CAP； 
图7h为结构G：SUB/BOL2/FCL/FM/CAP； 
图7i结构H：BOL1/SUB/FM1/NM/FM2/AFM/CAP； 
图7j为结构I：BOL1/SUB/FM/AFM/CAP； 
图7k为结构J：BOL1/SUB/FM1/NM/FM2/CAP； 
图7l为结构K：BOL1/SUB/FM/CAP； 
图8a为本发明实施例1的纳米多层膜的结构示意图； 
图8b为器件电阻R随外加电场E变化关系示意图。 
图9a本发明实施例2的纳米多层膜的结构示意图； 
图9b为中间导电层为磁性金属Co75Fe25的器件电阻R随外加电场E变化关系示意图； 
图9c为中间导电层为Co75Fe25，外加变化的电场E与纳米多层膜电阻R的测量结果示意图，并在测量的同时施加1kOe的磁场； 
图9d为中间导电层为5nm的Al膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图； 
图9e为中间导电层为5nm的IrMn反铁磁合金薄膜，外加变化的电场E 与纳米多层膜电阻R的测量结果示意图； 
图10a为根据本发明实施例3中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图； 
图10b为根据本发明实施例4中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图。 
图10c为根据本发明实施例5中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图。 
图10d为根据本发明实施例6中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图。 
图10e为根据本发明实施例7中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图。 
图10f为根据本发明实施例8中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图。 
图11a为根据本发明实施示例3为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory,ERAM)原理示意图； 
图11b为根据本发明实施示例4为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory,ERAM)原理示意图； 
图11c为根据本发明实施示例5为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory,ERAM)原理示意图； 
图11d为根据本发明实施示例6为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory,ERAM)原理示意图； 
图11e为根据本发明实施示例7为设计原理以图1a中的纳米器件为存 储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory,ERAM)原理示意图； 
图11f为根据本发明实施示例8为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory,ERAM)原理示意图。 
具体实施方式
图1(图1A-图1H)是六种电场调制型存储单元的核心结构示意图,本发明的基于上述电场调制型存储单元的随机存储器具有一种存储器单元架构。在这种架构中，数据的写入是利用电场对铁电材料中的电极化方向的调控来实现的。这种新的架构则要求存储单元具有特殊的单元结构，如图 2和4所示。其中，图2所示单元结构是无晶体管结构，而图4所示为具有晶体管的形式。 
对于图示所示的单元结构，其阵列的组成形式如图3所示。而对于具有晶体管的单元，其单元阵列的形式如图5所示。 
要充分发挥这种存储单元的优势，需要与之相匹配的单元结构、阵列结构和读写电路。下面结合附图和实施例对本发明做进一步地描述。 
[实施例1]: 
本发明提供了另一种电场调制型存储单元的阵列。图2A(图2A1、图2A2、图2A3)示例性的给出了所述阵列单元的结构示意图。 
所述单元中多层膜中导电层通过1a和1b与2a和2b相连。缓冲层通过1c与2c相连。底层通过1d和2d相连。 
所述单元中多层膜分别通过1a，1b，1c和1d和2a，2b，2c和2d相连。2a和2d为金属导线，用于将所有的存储单元相连。2a和2d处于同一层且相互平行。2b和2c为过渡金属层。 
所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且相互平行。 
所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。 
所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压，进而得到高阻态“1”或低阻态“0”。 
所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。 
所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“0”“和“1”的存储。 
基于此单元结构，按图3的形式构成了存储单元阵列。其中，每个单元分别与4条金属线相连。2a和4a金属线用于数据的读取，分别对应于RL1和RL0，如图3所示。进行数据读取时，在RL1上施加合适的正电压，进而将单元中的数据读取出来。4b和2d金属线用于数据的写入，分别对应于WL0和WL1，如图4所示。进行数据写入时，WL0和WL1间施加合适的电压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入。为了在WL1和WL0间实现压，可以将WL0接地，而WL1导线上施加一个正电压。为了在WL1和WL0间实现负电压，可以将WL1接地，而WL0导线上 施加一个正电压。 
[实施例2]: 
本发明提供了一种电场调制型存储单元的阵列。图2B(图2B1、图2B2、图2B3)示例性的给出了所述阵列单元的结构示意图。 
所述单元中多层膜中导电层通过1a，1b和1c与2a，2b和2c相连。底层通过1d和2d相连。2a和2d为金属导线，用于将所有的存储单元相连。2a和2d处于同一层且相互平行。2b和2c为过渡金属层。 
所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且互相平行。 
所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。 
所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压，进而得到高阻态“1”或低阻态“0”。 
所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。 
所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“0”“和“1”的存储。 
基于此单元结构，按图3的形式构成了存储单元阵列。其中，每个单元分别与4条金属线相连。2a和4b金属线用于数据的读取，分别对应于RL1和RL0，如图3所示。进行数据读取时，在RL1上施加合适的正电压，进而将单元中的数据读取出来。4a和2d金属用于数据的写入，分别对应于WL0和WL1，如图4所示。进行数据写入时，WL0和WL1间施加合适的电压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入。为了在WL1和WL0间实现压，可以将WL0接地，而WL1导线上施加一个正电压。为了在WL1和WL0间实现负电压，可以将WL1接地，而WL0导线上施加一个正电压。 
[实施例3]: 
本发明提供了另一种电场调制型存储单元的阵列。图2C(图2C1、图2C2、图2C3)示例性的给出了所述阵列单元的结构示意图。 
所述单元中多层膜中导电层通过1a和1b与2a和2b相连。缓冲层通过1c与2c相连。衬底背面的底层通过1d和2d相连。 
所述单元中多层膜分别通过1a，1b，1c和1d和2a，2b，2c和2d相 连。2a和2d为金属导线，用于将所有的存储单元相连。2a和2d处于同一层且相互平行。2b和2c为过渡金属层。 
所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且相互平行。 
所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。 
所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压，进而得到高阻态“1”或低阻态“0”。 
所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。 
所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“0”“和“1”的存储。 
由其构成的阵列和上述实施例1和2相似，如图3所示。 
[实施例4]: 
本发明提供了一种电场调制型存储单元的阵列。图2D(图2D1、图2D2、图2D3)示例性的给出了所述阵列单元的结构示意图。 
所述单元中多层膜中导电层通过1a，1b和1c与2a，2b和2c相连。衬底背面的底层通过1d和2d相连。2a和2d为金属导线，用于将所有的存储单元相连。2a和2d处于同一层且相互平行。2b和2c为过渡金属层。 
所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且互相平行。 
所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。 
所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压，进而得到高阻态“1”或低阻态“0”。 
所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。 
所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“0”“和“1”的存储。 
由其构成的阵列和上述实施例1和2相似，如图3所示。 
[实施例5]: 
本发明提供了另一种电场调制型存储单元的阵列。图2E(图2E1、图 2E2、图2E3)示例性的给出了所述阵列单元的结构示意图。 
所述单元中多层膜中导电层通过1a和1b与2a和2b相连。缓冲层通过1c与2c相连。衬底背面的底层通过1d和2d相连。 
所述单元中多层膜分别通过1a，1b，1c和1d和2a，2b，2c和2d相连。2a和2d为金属导线，用于将所有的存储单元相连。2a和2d处于同一层且相互平行。2b和2c为过渡金属层。 
所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且相互平行。 
所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。 
所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压，进而得到高阻态“1”或低阻态“0”。 
所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。 
所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“0”“和“1”的存储。 
由其构成的阵列和上述实施例1和2相似，如图3所示。 
[实施例6]: 
本发明提供了一种电场调制型存储单元的阵列。图2F(图2F1、图2F2、图2F3)示例性的给出了所述阵列单元的结构示意图。 
所述单元中多层膜中导电层通过1a，1b和1c与2a，2b和2c相连。衬底背面的底层通过1d和2d相连。2a和2d为金属导线，用于将所有的存储单元相连。2a和2d处于同一层且相互平行。2b和2c为过渡金属层。 
所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且互相平行。 
所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。 
所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压，进而得到高阻态“1”或低阻态“0”。 
所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。 
所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻 率，进而实现数据的“0”“和“1”的存储。 
由其构成的阵列和上述实施例1和2相似，如图3所示。 
[实施例7]: 
根据实施例1，其中存储单元中的电场不采用垂直方向施加方式，而采用面内施加方式。其结构如图2G(图2G1、图2G2、图2G3、图2G4、图2G5、图2G6)所示，其中电场施加电极在功能层面内两端，进而实施面内电场的施加。 
[实施例8]: 
本发明提供又一种电场调制型存储单元的阵列。图4(图4A、图40B、图40C)示例性的给出了所述阵列单元的结构示意图。 
所述单元中多层膜的底层通过导通孔3a和晶体管的漏极2c相连。 
所述单元中晶体管的源极通过1a和导线2a相连。导线2a将所有的晶体管的源极相连并接地。 
所述晶体管的栅极通过1b和导线2b相连。导线2b将所有单元中的栅极相连。 
所述单元中多层膜的底层通过导通孔4d和金属线5c相连。导电层通过导通孔4c和金属线5c相连。金属线5c接地。 
所述单元中多层膜中导电层通过4a和5b相连。缓冲层通过4a与5a相连。 
所述单元中5a和5b分别通过6a和6b和金属线7a和7b相连接。金属线7a和7b处于同一层中且相互平行。 
所述金属线7a和7b均与金属线2b相互垂直。其中，7a和2b用于数据的写入；7b和2b用于数据的读取。 
所述7b和2b导线用于读取数据时，在7a和2b之间通过小流并测量两端的电压，进而得到高阻态“1”或低阻态“0”。 
所述7a和2b导线用于实现数据的写入。写入数据时，通过在7a和2b之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“0”“和“1”的存储。 
基于此单元结构，按图5A的形式构成了存储单元阵列。其中，每个单元分别与3条可操作金属线以及一条地线相连。金属线2b对应于图6中的WRL，用于和读取金属线或写入金属线形成十字交叉结构进而对存储单元进行先择。WRL用于打开单元底部的晶体管。7b和2b金属线用于数 据的读取，其中7b对应于RL金属线，如图5A所示。 
进行数据读取时，在WRL上施加合适的正电压，进而将单元中晶体管打开。同时，在RL上施加正电压对所先选择的单元中的数据进行读取。 
7a和2b金属线用于数据的读取，其中7a对应于WL金属线，如图5A所示。进行数据写入时，在WRL上施加合适的正电压，进而将单元中晶体管打开。同时，在WL上施加电压对所先选择的单元中的数据进行写入。WL和WRL金属线之间施加合适的电、负压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入。 
[实施例9]: 
根据实施例8提出的阵列单元结构，按如图5B构成的阵列。 
其中，每个单元分别与3条可操作金属线。另外，每个晶体管的源极都直接通过金属导通孔接地。 
[实施例10]: 
根据本发明的一个实施例，提供了一种基于实施例1中提出电场调制型存储单元阵列的随机存储器。图6示出了本实施例的随机存储器的整体结构示意图，包括基本行解码器、灵敏放大器和列解码器、寄存器、控制电路、读写驱动、寄存器和输入、输入端口等。本实施例中的存储阵列及其读写电路可以采用以上各实施例所记载的存储阵列和相应的读写电路。值得指出的是，该实施例中的结构图只是根据存储器设计的一个特殊的例子，对该结构图所做的一些改变比如说：改变阵列的结构，改变布线的方式等在本结构设计精神之内的改变都应该包含在并且属于该实施例的设计。 
[实施例11]: 
根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例2中提出电场调制型存储单元阵列的随机存储器。 
[实施例12]: 
根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例3中提出电场调制型存储单元阵列的随机存储器。 
[实施例13]: 
根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例4中提出电场调制型存储单元阵列的随机存储器。 
[实施例14]: 
根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例5中提出电场调制型存储单元阵列的随机存储器。 
[实施例15]: 
根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例6中提出电场调制型存储单元阵列的随机存储器。 
[实施例16]: 
根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例7中提出电场调制型存储单元阵列的随机存储器。 
[实施例17]: 
根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例8中提出电场调制型存储单元阵列的随机存储器。 
[实施例18]: 
根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例9中提出电场调制型存储单元阵列的随机存储器。 
其中，本发明上述存储单元可应用下述的纳米多层膜结构。 
本发明的目的在于提出一种电场调控型纳米多层膜、电场调制型场效应管、开关型电场传感器及电场驱动型随机存储器，以用来在室温下电场调控纳米多层薄膜中获得可逆电致电阻效应，并实现可逆电致电阻效应在电子器件中的应用。 
该纳米多层膜由下至上依次包括：底层、基片、底层、功能层、缓冲层、绝缘势垒层、中间导电层、覆盖层，其中所述中间导电层为磁性金属、磁性合金或者磁性金属复合层时，缓冲层和绝缘层可以根据实际需要选择性的添加。所述的中间导电层包括金属层、导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。所述金属层包括非磁金属层、磁性金属层、反铁磁性层等。当所述的中间导电层非磁金属层或反铁磁性层时，缓冲层和绝缘势垒层必须添加，以便获得较高的信噪比。 
本发明一种电场调控型纳米多层膜，由下至上依次包括： 
底层； 
基片衬底； 
缓冲层 
绝缘势垒层 
导电层； 
顶部覆盖层； 
其中所述底层为导电材料，作为下电极用于在基片衬底上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层为作为上电极用于在铁电或多铁性材料上施加电场；中间绝缘层为氧化物；顶部覆盖层为保护层，防止中间导电层被氧化。通过在所述的底层和缓冲层(上下电极)之间施加电场，由于基片衬底(铁电或多铁性材料)的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
在上述纳米多层膜中，所述的底层包括导电金属材料； 
在上述纳米多层膜中，所述的基片包括铁电或多铁性材料衬底； 
在上述纳米多层膜中，所述的缓冲层能够改善基片衬底与多层膜的界面，可作为上电极用于在铁电或多铁性薄膜材料上施加电场； 
在上述纳米多层膜中，所述导电层能够完美地生长在绝缘势垒层上面，其电导能够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。 
在上述纳米多层膜中，所述的导电层包括非磁金属层、磁性金属层、反铁磁性层、导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等； 
在上述纳米多层膜中，所述的非磁金属层由非磁金属或其合金组成，厚度为2-100nm； 
在上述纳米多层膜中，所述的中间导电层是为导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料组成。 
在上述纳米多层膜中，所述的磁性金属层由磁性金属或其合金制成，厚度为2-100nm；或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。 
在上述纳米多层膜中，所述的磁性金属层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM)；间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FM1)/非磁性金属层(NM)/第二铁磁 性层(FM2)。 
在上述纳米多层膜中，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。 
在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FM1)和第二铁磁性层(FM2)由铁磁性金属或其合金制成，厚度为2～100nm；或由稀磁半导体材料或半金属材料制成，厚度为2～100nm。 
在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2～200nm。 
本发明一种电场调制型纳米多层膜，由下至上依次包括： 
基片衬底； 
底层； 
功能层 
缓冲层 
绝缘势垒层 
导电层； 
顶部覆盖层； 
其中所述底层为导电材料，作为下电极用于在功能层上施加电场；功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层作为上电极用于在铁电或多铁性薄膜材料上施加电场；中间绝缘层为氧化物；顶部覆盖层为保护层，防止中间导电层被氧化。通过在所述的底层和缓冲层(上下电极)之间施加电场。由于功能层(铁电或多铁性材料)的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
在上述纳米多层膜中，所述的基片包括Si衬底、SiC、玻璃衬底或Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等。 
在上述纳米多层膜中，所述的底层包括导电金属材料。 
在上述纳米多层膜中，所述的功能层包括铁电或多铁性纳米薄膜，可根据实际需要预先沉积种子层，用于优化与基片衬底的界面，改善铁电或多铁性纳米薄膜的晶体结构。 
在上述纳米多层膜中，所述的缓冲层能够改善绝缘势垒层和功能层的界面，可作为上电极用于在铁电或多铁性薄膜材料上施加电场。 
在上述纳米多层膜中，所述导电层能够完美地生长在绝缘势垒层上面，其电导(电阻)够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。 
在上述纳米多层膜中，所述的导电层包括非磁金属层、磁性金属层、反铁磁性层、导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。 
在上述纳米多层膜中，所述的非磁金属层由非磁金属或其合金组成，厚度为2-100nm。 
在上述纳米多层膜中，所述的中间导电层是为导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料组成。 
在上述纳米多层膜中，所述的磁性金属层由磁性金属或其合金制成，厚度为2-100nm；或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。 
在上述纳米多层膜中，所述的磁性金属层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM)；间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FM1)/非磁性金属层(NM)/第二铁磁性层(FM2)。 
在上述纳米多层膜中，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。 
在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FM1)和第二铁磁性层(FM2)由铁磁性金属或其合金制成，厚度为2～100nm；或由稀磁半导体材料或半金属材料制成，厚度为2～100nm。 
在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2～200nm。 
本发明提供一种电场调控型纳米多层膜，由下至上依次包括： 
底层 
基片衬底； 
磁性层； 
顶部覆盖层； 
其中所述底层为导电材料，作为下电极用于在铁电或多铁性材料上施加电 场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化。通过在所述的底层和顶部覆盖层(上下电极)之间施加电场，由于基片衬底(铁电或多铁性材料)的电极化强度大小及其方向的改变，影响和改变相邻磁性层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻的产生。 
在上述纳米多层膜中，所述的基片包括铁电或多铁性材料衬底。 
在上述纳米多层膜中，所述磁性层能够完美地生长在基片衬底材料上面，其电导能够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。 
在上述纳米多层膜中，所述的磁性层由铁磁金属或其合金制成，厚度为2-100nm；或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。 
在上述纳米多层膜中，所述的磁性层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM)；间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FM1)/非磁性金属层(NM)/第二铁磁性层(FM2)。 
在上述纳米多层膜中，所述反铁磁性层由反铁磁性材料制成，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。 
在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FM1)和第二铁磁性层(FM2)由铁磁性金属或其合金制成，厚度为2～100nm；或由稀磁半导体材料或半金属材料制成，厚度为2～100nm。 
在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2～200nm。 
本发明提供一种电场调控型纳米多层膜，由下至上依次包括： 
基片衬底； 
底层； 
功能层 
磁性层； 
顶部覆盖层； 
其中所述的基片衬底为非铁电或多铁性材料；所述底层为导电材料； 作为下电极用于在功能层上施加电场；功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化。通过在所述的底层和顶部覆盖层(上下电极)之间施加电场，由于功能层(铁电或多铁性薄膜材料)的电极化强度大小及其方向的改变，影响和改变相邻金属和磁性层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
在上述纳米多层膜中，所述的底层包括导电金属材料。 
在上述纳米多层膜中，所述的基片包括Si衬底、SiC、玻璃衬底或Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等。 
在上述纳米多层膜中，所述的功能层包括铁电或多铁性纳米薄膜。 
在上述纳米多层膜中，所述磁性层能够完美地生长在功能层的材料上面，其电导能够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。 
在上述纳米多层膜中，所述的磁性层由铁磁金属或其合金制成，厚度为2-100nm；或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。 
在上述纳米多层膜中，所述的磁性层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM)；间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FM1)/非磁性金属层(NM)/第二铁磁性层(FM2)。 
在上述纳米多层膜中，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。 
在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FM1)和第二铁磁性层(FM2)由铁磁性金属或其合金制成，厚度为2～100nm；或由稀磁半导体材料或半金属材料制成，厚度为2～100nm。 
在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2～200nm。 
本发明提供一种基于电致电阻效应的电场调制型场效应管。根据本发明第一、二、三、四方面所述的电场调控型纳米多层膜，通过在栅极施加不同的电压，在顶部覆盖层和底层之间形成一定的电场。另在源极和漏极之间施加一定的电压，由于电致电阻效应的产生，在不同的电场下，多层 膜的电阻不同，造成从源极到漏极的电导不同。因此，可以通过栅极电压来调控从源极到漏极的电导或电阻值的大小。 
本发明提供一种基于电致电阻效应的开关型电场传感器。根据本发明的第一、二、三、四方面所述的电场调控型纳米多层膜，使得当在外电场作用下，纳米多层膜的电致电阻会发生变化，从而对应的获得高低电阻输出特性。 
本发明提供一种基于电致电阻效应的、即以电场调控的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory,ERAM)(简称电随机存储器)。 
本发明提出一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法依次沉积底层、缓冲层、绝缘势垒层、导电层及顶部覆盖层；其中所述底层为导电材料，作为下电极用于在铁电或多铁性材料上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层作为上电极用于在铁电或多铁性材料上施加电场；中间的绝缘势垒层为氧化物；顶部覆盖层为保护层，防止中间导电层被氧化；通过在所述的底层和缓冲层之间施加电场，由于基片衬底的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
本发明提出另一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法在基片衬底上依次沉积底层、功能层、缓冲层、绝缘势垒层、导电层及顶部覆盖层；其中所述底层为导电材料，作为下电极用于在功能层上施加电场；所述功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；所述缓冲层作为上电极用于在铁电或多铁性薄膜材料上施加电场；所述中间的绝缘势垒层为氧化物；所述顶部覆盖层为保护层，防止中间导电层被氧化，通过在所述的底层和缓冲层之间施加电场，由于功能层的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
本发明提出又一种电场调控型纳米多层膜的制备方法，采用磁控溅射并 结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法在基片衬底上依次沉积底层、磁性层及顶部覆盖层；其中所述底层为导电材料，作为下电极用于在铁电或多铁性材料上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化，通过在所述的底层和顶部覆盖层之间施加电场，由于基片衬底的电极化强度大小及其方向的改变，影响和改变相邻金属层(磁性层)的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
本发明的提出再一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法在基片衬底上依次沉积底层、功能层、磁性层及顶部覆盖层；其中所述的基片衬底为非铁电或多铁性材料；所述底层为导电材料，作为下电极用于在功能层上施加电场；功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化；通过在所述的底层和顶部覆盖层之间施加电场，由于功能层的电极化强度大小及其方向的改变，影响和改变相邻金属层(磁性层)的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
图7a示出根据本发明实施例的纳米多层膜，其由下至上依次包括：底层102(简称为BOL1)、基片101(简称为SUB)、底层103(简称为BOL2)、功能层104(简称为FCL)、缓冲层105(简称为BFL)、绝缘层106(简称为ISO)、中间导电层107(简称为IML)、覆盖层108(简称为CAP)。以下对各个层进行详细说明。 
基片101为铁电或多铁性衬底，或一般性衬底包括Si衬底、SiC、玻璃衬底或Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等。 
在上述的基片衬底中，基片101为铁电或多铁性衬底，包括Pb(Mg1/3Nb2/3)O3-PbTiO3(PMN-PT)、BiFeO3(BFO)、BaTiO3、Pb(Zn1/3Nb2/3)O3-PbTiO3(PZN-PT)、PbTiO3(PTO)、SrTiO3(STO)、BiMnO3等铁电或多铁性衬底，厚度为0.1～1mm。 
在上述纳米多层膜中，所述的基片为一般性衬底，包括Si衬底、SiC、 玻璃衬底或Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等，厚度为0.1～1mm。 
在上述纳米多层膜中，底层102为导电金属层。该导电金属层一般采用Cu、Cr、V、Nb、Mo、Ru、Pd、Ta、W、Pt、Ag、Au或其合金制作，厚度为2.0～100nm。 
在纳米多层膜中，底层103为导电金属层。该导电金属层一般采用Cu、Cr、V、Nb、Mo、Ru、Pd、Ta、W、Pt、Ag、Au或其合金制作，厚度为2.0～100nm 
功能层为104为铁电或多铁性薄膜。该铁电或多铁性薄膜一般包括Pb(Mg1/3Nb2/3)O3-PbTiO3(PMN-PT)、BiFeO3(BFO)、BaTiO3(BTO)、PbTiO3(PTO)、SrTiO3(STO)、BiMnO3等，厚度为5-500nm；为了保证功能层比较好且和基片衬底结合较紧密，可以预先沉积SrRuO3、TiO2等种子层。 
缓冲层105一般采用导电性比较好且和衬底结合较紧密的非磁性金属层(包括单层或者多层)，其材料优选Ta、Ru、Cr、Au、Ag、Pt、Pd、Cu、CuN等，也可以是金属合金或金属复合层，厚度可为2.0～100nm。 
绝缘层106一般为AlOx、MgO、Mg1-xZnxO、AlN、Ta2O5、MgAlOx、ZnO、MgSiOx、SiO2、HfO2、TiO2、Alq3、LB有机复合薄膜、GaAs、AlGaAs、InAs等材料制作，优选MgO、AlOx、MgZnO、AlN和Alq3、LB有机复合薄膜，厚度一般在为0.5～10nm。 
中间导电层107是为铁磁性金属，或直接钉扎结构或间接钉扎结构。“直接钉扎”是指反铁磁材料层AFM直接和铁磁性层FM接触(简写为AFM/FM)，“间接钉扎”是指在二者之间插入复合层NM/FM(简写为FM1/NM/FM2/AFM)。 
在上述磁性层107中，铁磁金属包括自旋极化率比较高的铁磁性金属，优选Co、Fe、Ni；或者这些铁磁性金属的合金薄膜，优选Co-Fe、Co-Fe-B、NiFeCr或Ni-Fe(如：Ni81Fe19、Co75Fe25)等铁磁性合金，厚度为2.0～100nm；或者是诸如GaMnAs、Ga-Mn-N等稀磁半导体材料，或诸如Co-Mn-Si、Co-Fe-Al、Co-Fe-Si、Co-Mn-Al、Co-Fe-Al-Si、Co-Mn-Ge、Co-Mn-Ga、Co-Mn-Ge-Ga、La1-xSrxMnO3、La1-xCaxMnO3(其中0<X<1)等半金属材料，厚度为2.0～100nm。 
在上述磁性层107中，反铁磁性层AFM包括具有反铁磁性的合金材料，优选Pt-Mn、Ir-Mn、Fe-Mn和Ni-Mn，厚度为5～50nm；或具有反铁磁性的氧 化物，优选CoO、NiO，厚度为5～50nm。铁磁性层FM采用自旋极化率比较高的铁磁性金属，优选Co、Fe、Ni；或者这些铁磁性金属的合金薄膜，优选Co-Fe、Co-Fe-B、NiFeCr或Ni-Fe(如：Ni81Fe19、Co75Fe25)等铁磁性合金，厚度为2.0～100nm；或者是诸如GaMnAs、Ga-Mn-N等稀磁半导体材料，或诸如Co-Mn-Si、Co-Fe-Al、Co-Fe-Si、Co-Mn-Al、Co-Fe-Al-Si、Co-Mn-Ge、Co-Mn-Ga、Co-Mn-Ge-Ga、La1-xSrxMnO3、La1-xCaxMnO3(其中0<X<1)等半金属材料，厚度为2.0～100nm。插在铁磁性层FM和反铁磁性层AFM之间的超薄非磁性金属层NM一般采用Cu、Cr、V、Nb、Mo、Ru、Pd、Ta、W、Pt、Ag、Au或其合金制作，厚度为0.1～5nm。 
在上述中间导电层是为导电性比较好的非磁性金属层(包括单层或者多层复合金属薄膜)。其材料优选Ta、Cu、Ti、Ru、Au、Ag、Pt、Al、Cr、V、W、Nb等，厚度为2.0～100nm。 
在上述中间导电层是为反铁磁性金属层。其材料优选IrMn、FeMn、PtMn、NiMn，厚度为5～50nm。或具有反铁磁性的氧化物，优选CoO、NiO等，厚度为5～50nm。 
在上述中间导电层是为导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。其材料优选Graphene、掺杂聚乙炔、Sb、Bi-Te、Bi-Se、Sb-Te等导电材料。 
覆盖层108为不易被氧化且导电性比较好的的金属层(包括单层或者多层复合金属薄膜)，其材料优选Ta、Cu、Ti、Ru、Au、Ag、Pt等，厚度为2.0～200nm，用于保护核心结构不被氧化和腐蚀。 
因此，本发明的磁性纳米多层膜结构包括但不限于： 
结构A：BOL1/SUB/B FL/ISO/NM(or FM,or AFM)/CAP(图7b)； 
结构B：SUB/BOL2/FCL/ISO/NM(or FM,or AFM)/CAP(图7c)； 
结构C：SUB/BOL2/FCL/BFL/ISO/NM(or FM,or AFM)/CAP(图7d)； 
结构D：SUB/BOL2/FCL/FM1/NM/FM2/AFM/CAP(图7e)； 
结构E：SUB/BOL2/FCL/FM/AFM/CAP(图7f)； 
结构F：SUB/BOL2/FCL/FM1/NM/FM2/CAP(图7g)； 
结构G：SUB/BOL2/FCL/FM/CAP(图7h)； 
结构H：BOL1/SUB/FM1/NM/FM2/AFM/CAP(图7i)； 
结构I：BOL1/SUB/FM/AFM/CAP(图7j)； 
结构J：BOL1/SUB/FM1/NM/FM2/CAP(图7k)； 
结构K：BOL1/SUB/FM/CAP(图7l)； 
示例1： 
在磁控溅射设备上以真空优于2×10-6Pa，沉积速率为0.06nm/s，氩气压为0.07Pa的条件，直接在(001)-PMN-PT铁电氧化物衬底上生长5nm Co75Fe25作为磁性层。接着在5nm Co75Fe25磁性层上直接沉积6nm Ta作为顶部覆盖层，防止Co75Fe25磁性层的氧化。然后将得到的纳米多层膜放入磁控溅射设备，真空优于2×10-5Pa，沉积速率为10nm/min，氩气压为0.1Pa，在6nm Ta覆盖层的顶部沉积100nm的Au膜，以备制备顶部电极。最后在(001)-PMN-PT铁电氧化物衬底基片的背部直接沉积10nm Cr、100nmAu膜作为背部底层电极，以便施加电场。 
在接触电极和(001)-PMN-PT铁电氧化物衬底基片下表面的Au膜之间施加(-8kV/cm)至8kV/cm的电场，如图8a所示；图8b为在接触电极和(001)-PMN-PT铁电氧化物衬底基片下表面的Au膜之间施加外加变化的电场E与纳米多层膜的电阻的测量结果示意图。 
示例2： 
在磁控溅射设备上以真空优于1×10-6Pa，沉积速率为0.1nm/s，沉积时氩气压为0.07Pa的条件，在(001)-PMN-PT铁电氧化物衬底基片上沉积Ta(5nm)缓冲层(BFL)。然后在磁控溅射设备上以真空优于2×10-6Pa，沉积速率为0.07nm/s，氩气压为0.07Pa的条件，直接在缓冲层Ta上沉积厚度为1.0nm的AlOx作为绝缘势垒层。接着在真空优于1×10-6Pa，沉积速率为0.1nm/s，沉积氩气压为0.07Pa的条件下，在1.0nm AlOx的绝缘势垒层上直接沉积5nm的磁性金属Co75Fe25(或直接沉积5nm的非磁性金属Al，或沉积5nm的反铁磁性层IrMn)作为中间导电层。在(001)-PMN-PT铁电氧化物衬底下表面溅射10nm Cr、100nm左右的Au，便于施加电场。 
在接触电极和(001)-PMN-PT铁电氧化物衬底基片下表面的Au膜之间施加(-8kV/cm)至8kV/cm的电场。如图9a所示；图9b为中间导电层为Co75Fe25，外加变化的电场E与纳米多层膜电阻R的测量结果示意图；图9c为中间导电 层为Co75Fe25，外加变化的电场E与纳米多层膜电阻R的测量结果示意图，并在测量的同时施加1kOe的磁场，以便测量分析纳米多层膜的电阻与外加变化的电场，以及外加固定磁场之间的关系。从图中可以看出仍然存在～260％的电阻变化关系。另外从测量结果可以分析出，所加的外磁场并没有对纳米多层膜的R-E曲线造成影响。说明该效应并非起源于磁相互作用。图9d为中间导电层为5nm的Al膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图。从图中可以看出仍然存在～100％的电阻变化。也从侧立面说明了该效应的并非来源于磁电相互作用。图9e为中间导电层为5nm的IrMn薄膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图。从图中可以看出仍然存在～44％的电阻变化。 
示例3：按照示例1和2的方法，利用磁控溅射设备，在(001)-PMN-PT铁电基片衬底上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层Au 100nm。制作电极：首先在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在导电层Co75Fe25；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积Cr 5nm、Au 10nm，二者的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设 备，在剥离SiO2后的器件上面沉积Cr 10nm、Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10a所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例4：按照示例1和2的方法，利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备，在Si/SiO2衬底上沉积底层金属Cu50nm，然后利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备沉积功能层(001)-PMN-PT铁电氧化物(可根据技术要求预先生长种子层)，接着在PMN-PT铁电氧化物薄膜上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe 255nm和顶部覆盖层Ta 5nm。制作电极：首先在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在导电层Co75Fe25；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积Cr 5nm、Au 10nm，二者的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻 胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Cr 10nm、Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10b所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例5：按照示例1和2的方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层Au 100nm。制作电极：首先在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10c所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例6：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe 255nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层Au 100nm。制作电极：首先在制备的纳米多层膜的上面旋涂～ 1μm厚的ma-N440紫外光刻负胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在整个器件表面均匀旋涂～1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，即在绝缘层SiO2进行打孔，刻蚀深度至缓冲层Ta。然后将器件放入丙酮中去除光刻胶；再一次利用磁控溅射设备，在器件上面沉积Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10d所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例7：按照示例1和2的方法，利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备，在Si/SiO2衬底上沉积底层金属Cu50nm，然后利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备沉积功能层(001)-PMN-PT铁电氧化物(可根据技术要求预先生长种子层)，接着在PMN-PT铁电氧化物薄膜上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。制作电极：首先在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚 的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10e所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例8：按照示例1和2的方法，利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备，在Si/SiO2衬底上沉积底层金属Cu50nm，然后利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备沉积功能层(001)-PMN-PT铁电氧化物(可根据技术要求预先生长种子层)，接着在PMN-PT铁电氧化物薄膜上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。制作电极：首先在制备的纳米多层膜的上面旋涂～1μm厚的ma-N440紫外光刻负胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在整个器件表面均匀旋涂～1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，即在绝缘层SiO2进行打孔，刻蚀深度至缓冲层Ta。然后将器件放入丙酮中去除光刻胶；再一次利用磁控溅射设备，在器件上面沉积Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10f所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间 施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例9：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Al5nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层10nmCr、Au100nm。利用示例3中的微加工方法，制备场效应管的源极s、栅极g和漏极d。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例10：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Al 5nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层10nm Cr、Au 100nm。利用示例4中的微加工方法，制备场效应管的源极s、栅极g和漏极d。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例11：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层IrMn 5nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层10nm Cr、Au 100nm。利用示例3中的微加工方法，制备场效应管的源极s、栅极g和漏极d。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例12：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层IrMn 5nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层10nm Cr、Au 100nm。利用示例4中的微加工方法，制备场效应管的源极s、栅极g和漏极d。按照示例1和2中的测试方法，在 栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例13： 
图11a是本发明实施例13基于可逆电致电阻效应的电阻随机存储器单元的原理示意图。从图中可以看出，该存储单元包括电致电阻纳米器件、字线(word line)、读位线(bit line)、写位线(digit line)、地线(ground line)和1个晶体管。 
在ERAM的寻址读出操作中，首先由被选择的字线word line给出一个适当的电平使晶体管工作于导通状态，然后由被选择的读位线bit line相应地导出一个读出电流，该读出电流～1mA，经由纳米存储单元的漏极、源极、晶体管到达地线ground line，从而获得当前纳米存储单元电阻大小，同预先标准值进行比较，得到ERAM单元中存储的数据信息。 
在ERAM的寻址写入操作中，首先由被选择的字线word line给出一个适当的电平使晶体管工作于导通状态，然后由被选择的写位线digit line施加一个较大的电压(该电压大于电阻的临界翻转电压V0)，这样就在栅极和底层之间形成电场，由于电致电阻效应，就可以实现纳米存储单元的高低阻态的变化，这样就完成了对ERAM存储单元数据的写入。 
以上ERAM存储单元是根据示例3设计原理为基础进行设计，那么同样可以根据示例4、5、6、7、8的设计原理进行设计ERAM存储单元，如图11b、11c、11d、11e、11f。根据示例4、5、6、7、8的设计原理为基础设计的ERAM存储单元，工作原理同图11a中存储单元类似。其中图11b、11e、11f中的最底层空白区域对应为基片衬底，是非铁电或多铁性材料。字线、写位线、读位线、地线等外围电路都应基于基片衬底为基础进行设计制备。以上ERAM存储单元的结构示意图仅标示出核心结构层，其它附属结构层可根据实际情况添加，但仍处于本专利的保护范围之内。 
本发明提供的提出一种电场调控型纳米多层膜、电场调制型场效应管、开关型电场传感器及电场驱动型随机存储器及制备方法，以用来获得室温下电场调制纳米多层薄膜中的电致电阻效应。本发明通过变化的电场对铁 电或多铁性材料的电极化特性的调制，影响和改变导电层的电导，调控器件电阻的变化，从而获得不同的电场对应不同的电阻态。 
本发明提供的电场调制型存储单元的阵列和随机存储器与现有技术相比，具有下列技术效果： 
1、器件使用寿命长。 
3、有利于进一步降低器件功耗。 
4、能够提高数据写入速度。 
5、能够提高数据写入的可靠性。 
6、制作工序较少，工艺较简单。 
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。 

Claims (7)

1.一种电场调制型存储单元阵列，其特征在于，所述存储单元依靠依次沉积于衬底上的底层、功能层、缓冲层、绝缘层和导电层来实现数据的存储；通过和导电层相连通的两条金属线实现数据的读取；通过和导电层以及底层相连的两条金属线对功能层进行电场的施加，以实现数据的写入。
2.根据权利要求1所述的电场调制型存储单元阵列，其特征在于，存储单元中的电场采用面内施加方式。
3.根据权利要求1或2中任意一项所述的一种电场调制型存储单元阵列，其特征在于，每个单元分别与4条金属线相连，第一数据读取线(RL1)和第二数据读取线(RL2)，第一数据写入线(WL1)和第二数据写入线(WL2)，进行数据写入时，第一数据写入线(WL1)和第二数据写入线(WL2)间施加合适的电压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入，其中，所有的单元的第一数据写入线(WL1)和第二数据写入线(WL2)呈十字交叉网状，所有单元的第一数据读取线(RL1)和第二数据读取线(RL2)也呈十字交叉网状，因此，通过相应的第一数据写入线(WL1)和第二数据写入线(WL2)可以对相应的单元进行数据的写入；通过相应的第一数据读取线(RL1)和第二数据读取线(RL2)可以对相应的单元进行数据的读取。
4.一种电场调制型存储单元阵列，其特征在于，其存储单元包括晶体管，所述存储单元依靠依次沉积于晶体管上方的底层、功能层、缓冲层、绝缘层和导电层来实现数据的存储；通过和导电层相连通的两条金属线实现数据的读取；通过和缓冲层连接金属线以及晶体管的栅极连线实现对功能层进行电场的施加，以实现数据的写入。
5.根据权利要求4所述的一种电场调制型存储单元阵列，其特征在于，每个单元分别与三条可操作金属线相连，一条数据读取线(RL1)，一条数据写入线(WL)，另一条(WRL)同时参予数据读取和写入，进行数据读取时，在该另一条(WRL)上施加合适的正电压，进而将单元中晶体管打开，同时，在该条数据读取线(RL1)上施加正电压对单元中的数据进行读取；进行数据写入时，在该另一条(WRL)上施加合适的正电压，进而将单元中晶体管打开；同时，在该条数据写入线(WL)上施加电压对单元中的数据进行写入；该条数据写入线(WL)和该另一条(WRL)金属线之间施加正、负压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入。
6.根据权利要求4所述的一种电场调制型存储单元阵列，其特征在于，每个晶体管采用直接接地的形式。
7.一种包含权利要求5或6所述的电场调制型存储单元阵列的随机存储器，其特征在于，所述随机存储器还包括基本行解码器、灵敏放大器和列解码器、寄存器、控制电路、读写驱动、寄存器和输入、输出端口。
CN201110304812.1A 2011-09-19 2011-09-26 一种电场调制型随机存储单元阵列及存储器 Active CN102593141B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110304812.1A CN102593141B (zh) 2011-09-19 2011-09-26 一种电场调制型随机存储单元阵列及存储器
PCT/CN2012/001283 WO2013040859A1 (zh) 2011-09-19 2012-09-19 纳米多层膜、场效应管、传感器、随机存储器及制备方法
US14/345,655 US9559295B2 (en) 2011-09-19 2012-09-19 Nano multilayer film, field effect tube, sensor, random accessory memory and preparation method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110278414.7 2011-09-19
CN201110278414 2011-09-19
CN201110304812.1A CN102593141B (zh) 2011-09-19 2011-09-26 一种电场调制型随机存储单元阵列及存储器

Publications (2)

Publication Number Publication Date
CN102593141A CN102593141A (zh) 2012-07-18
CN102593141B true CN102593141B (zh) 2014-12-17

Family

ID=46152594

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201110290063.1A Active CN102487124B (zh) 2011-09-19 2011-09-21 纳米多层膜、场效应管、传感器、随机存储器及制备方法
CN201110304812.1A Active CN102593141B (zh) 2011-09-19 2011-09-26 一种电场调制型随机存储单元阵列及存储器
CN201110304805.1A Active CN102593129B (zh) 2011-09-19 2011-09-26 一种新型电场调控的互补场效应管及其逻辑电路
CN201110304804.7A Active CN102709470B (zh) 2011-09-19 2011-09-27 纳米多层膜、场效应管、传感器、随机存储器及制备方法
CN201110305257.4A Active CN102856488B (zh) 2011-09-19 2011-09-30 基于可逆电致电阻效应的逻辑器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110290063.1A Active CN102487124B (zh) 2011-09-19 2011-09-21 纳米多层膜、场效应管、传感器、随机存储器及制备方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201110304805.1A Active CN102593129B (zh) 2011-09-19 2011-09-26 一种新型电场调控的互补场效应管及其逻辑电路
CN201110304804.7A Active CN102709470B (zh) 2011-09-19 2011-09-27 纳米多层膜、场效应管、传感器、随机存储器及制备方法
CN201110305257.4A Active CN102856488B (zh) 2011-09-19 2011-09-30 基于可逆电致电阻效应的逻辑器件

Country Status (3)

Country Link
US (1) US9559295B2 (zh)
CN (5) CN102487124B (zh)
WO (1) WO2013040859A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487124B (zh) * 2011-09-19 2014-07-23 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法
CN102982944A (zh) * 2012-11-19 2013-03-20 宁波科星材料科技有限公司 一种具有不同频率层的磁性材料制备方法
CN103065679B (zh) * 2012-12-03 2016-06-22 中国科学技术大学 电场写入电阻读出固态存储元器件、存储器及其读写方法
CN103022344B (zh) * 2012-12-21 2015-01-21 清华大学 拓扑绝缘体结构
CN103413594B (zh) * 2013-08-12 2016-04-20 北京大学 拓扑绝缘体柔性透明导电材料及其制备方法与应用
WO2015062174A1 (zh) * 2013-11-01 2015-05-07 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
US9871193B2 (en) * 2014-08-08 2018-01-16 California State University, Northridge Methods of producing and controlling tunneling electroresistance and tunneling magnetoresistance in a multiferroic tunnel junction
SG11201705789RA (en) * 2015-01-15 2017-08-30 Agency Science Tech & Res Memory device and method for operating thereof
RU2590922C1 (ru) * 2015-06-16 2016-07-10 Федеральное государственное бюджетное учреждение "Петербургский институт ядерной физики им. Б.П. Константинова" (ФГБУ "ПИЯФ") Нейтронный поляризационный рефлектометр
US9780299B2 (en) * 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
CN105470384A (zh) * 2015-12-31 2016-04-06 江苏森尼克电子科技有限公司 用于InSb磁敏器件的薄膜材料结构及制造工艺
US20190115353A1 (en) * 2016-04-01 2019-04-18 Intel Corporation Layer transferred ferroelectric memory devices
CN107369467B (zh) * 2016-05-11 2020-11-03 上海磁宇信息科技有限公司 一种面内型磁性随机存储器及其读写方法
US10468083B1 (en) * 2018-06-18 2019-11-05 Globalfoundries Inc. Integrated circuits with look up tables, and methods of producing and operating the same
US11009630B2 (en) 2018-09-27 2021-05-18 Toyota Motor Engineering & Manufacturing North America, Inc. Nanoencapsulation methods for forming multilayer thin film structures and multilayer thin films formed therefrom
CN109545797B (zh) * 2018-10-17 2021-11-23 天津大学 基于柔性衬底的柔性二输入或非逻辑门电路
CN109599486B (zh) * 2018-11-30 2020-08-28 中国科学技术大学 一种基于多铁异质结构的阻变存储器
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same
EP3923288A4 (en) * 2019-02-28 2022-08-10 Huawei Technologies Co., Ltd. STORAGE AND ACCESS METHODS
CN109900763B (zh) * 2019-03-07 2021-06-25 江苏友润微电子有限公司 基于有机晶体管的二氧化氮传感器芯片及其制备方法
CN109950321B (zh) * 2019-03-25 2022-02-11 暨南大学 一种基于氧化钨的p型场效应晶体管及其制备方法
CN110176534A (zh) * 2019-06-03 2019-08-27 西安交通大学 测量范围可调的隧道结磁电阻传感器及其制备方法
CN110061056B (zh) * 2019-06-06 2022-01-28 湘潭大学 一种新型铁电场效应晶体管单元及其写入和读取方法
CN111312891A (zh) * 2020-02-24 2020-06-19 西安交通大学 一种柔性gmr磁场传感器及其制备方法
US11500042B2 (en) * 2020-02-28 2022-11-15 Brown University Magnetic sensing devices based on interlayer exchange-coupled magnetic thin films
US20210280772A1 (en) * 2020-03-05 2021-09-09 Wisconsin Alumni Research Foundation Spin transistors based on voltage-controlled magnon transport in multiferroic antiferromagnets
CN111755447B (zh) * 2020-07-13 2023-05-12 湘潭大学 一种基于多逻辑态的高密度铁电存储单元及其调控方法
CN113328034A (zh) * 2021-04-28 2021-08-31 中国科学院微电子研究所 存储单元及其数据写入和读取方法、存储器、电子设备
CN113410379A (zh) * 2021-06-04 2021-09-17 北京航空航天大学 基于拓扑自旋的电控磁各向异性磁性随机存储器
CN114136613B (zh) * 2021-10-20 2023-06-09 中国航发四川燃气涡轮研究院 一种用于发动机轴承工作状态的监测系统及在线监测方法
CN114152278B (zh) * 2021-10-20 2023-05-05 中国航发四川燃气涡轮研究院 一种无源lc温度-转速复合传感器及发动机轴承在线监测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1254188A (zh) * 1998-11-12 2000-05-24 国际商业机器公司 铁电存储读写存储器
CN101414657A (zh) * 2007-10-16 2009-04-22 富士通株式会社 铁磁隧道结元件、磁记录装置以及磁存储器装置
CN101834271A (zh) * 2010-03-02 2010-09-15 清华大学 磁电随机存储单元及具有该磁电随机存储单元的存储器
EP2328194A1 (en) * 2008-09-22 2011-06-01 Hitachi, Ltd. Magnetic recording element, magnetic memory cell, and magnetic random access memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
JP3807254B2 (ja) * 2001-05-30 2006-08-09 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
DE10303316A1 (de) * 2003-01-28 2004-08-12 Forschungszentrum Jülich GmbH Schneller remanenter Speicher
EP1628352A4 (en) * 2003-05-08 2009-07-22 Panasonic Corp ELECTRIC SWITCH AND MEMORY BLOCK WITH THIS
US7492015B2 (en) * 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
JP4699932B2 (ja) * 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
JP2008021814A (ja) * 2006-07-13 2008-01-31 Hitachi Ltd 電界効果トランジスタ、有機薄膜トランジスタおよび有機トランジスタの製造方法
WO2008111274A1 (ja) 2007-03-15 2008-09-18 National University Corporation Toyohashi University Of Technology 半導体基板上の積層構造
US7656700B2 (en) * 2007-09-17 2010-02-02 Seagate Technology Llc Magnetoresistive sensor memory with multiferroic material
US20090174971A1 (en) * 2008-01-03 2009-07-09 Yoshihiro Tsuchiya Cpp-type magneto resistive effect element having a pair of magnetic layers
CN101335326A (zh) * 2008-07-24 2008-12-31 中国科学院上海硅酸盐研究所 用于电阻式存储器的电诱发电阻材料及其制备方法
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
CN102157682B (zh) * 2010-11-25 2014-08-20 南京理工大学 一种单相铁电薄膜、制备方法及有效电阻调控方式
CN102129863B (zh) * 2010-12-17 2013-04-03 北京科技大学 一种可电场调节磁电阻的自旋阀结构及其制备工艺
FR2973163B1 (fr) * 2011-03-23 2013-10-25 Thales Sa Dispositif constitue de différentes couches minces et utilisation d'un tel dispositif
CN102487124B (zh) * 2011-09-19 2014-07-23 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1254188A (zh) * 1998-11-12 2000-05-24 国际商业机器公司 铁电存储读写存储器
CN101414657A (zh) * 2007-10-16 2009-04-22 富士通株式会社 铁磁隧道结元件、磁记录装置以及磁存储器装置
EP2328194A1 (en) * 2008-09-22 2011-06-01 Hitachi, Ltd. Magnetic recording element, magnetic memory cell, and magnetic random access memory
CN101834271A (zh) * 2010-03-02 2010-09-15 清华大学 磁电随机存储单元及具有该磁电随机存储单元的存储器

Also Published As

Publication number Publication date
CN102487124A (zh) 2012-06-06
CN102593129B (zh) 2015-04-08
CN102856488B (zh) 2015-01-07
CN102593129A (zh) 2012-07-18
CN102593141A (zh) 2012-07-18
CN102487124B (zh) 2014-07-23
US9559295B2 (en) 2017-01-31
CN102709470A (zh) 2012-10-03
CN102709470B (zh) 2014-11-12
US20140321199A1 (en) 2014-10-30
WO2013040859A1 (zh) 2013-03-28
CN102856488A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
CN102593141B (zh) 一种电场调制型随机存储单元阵列及存储器
KR100558480B1 (ko) 자기터널 접합 구조체들 및 그 제조방법들
US7679155B2 (en) Multiple magneto-resistance devices based on doped magnesium oxide
US8039913B2 (en) Magnetic stack with laminated layer
CN100350495C (zh) 具有软基准层的磁阻器件
CN102282673A (zh) 用于透明电子装置的透明存储器
CN101730913A (zh) 具有渐变层的非易失性磁存储元件
US20100109085A1 (en) Memory device design
US8446752B2 (en) Programmable metallization cell switch and memory units containing the same
KR102180988B1 (ko) 자기 랜덤 액세스 메모리
US7615771B2 (en) Memory array having memory cells formed from metallic material
CN109755269A (zh) 可变电阻存储器件
WO2006030814A1 (ja) 抵抗変化素子及びそれを用いた不揮発性メモリ
US20220188618A1 (en) Neuromorphic device
US11887640B2 (en) Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US7366010B2 (en) Magnetic memory
JP2004273918A (ja) 磁気ランダムアクセスメモリおよびその製造方法
US20080272448A1 (en) Integrated circuit having a magnetic tunnel junction device
KR20070066118A (ko) 자기터널접합 셀 및 이를 구비하는 자기램
US11889702B2 (en) Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
KR20080061765A (ko) Ｍｒａｍ-ｐｒａｍ복합 메모리 소자 및 그 제조 방법
US11968907B2 (en) Magnetoresistive memory device including a magnetoresistance amplification layer
US6849466B2 (en) Method for manufacturing MTJ cell of magnetic random access memory
US10854255B1 (en) Vertical selector stt-MRAM architecture
US10840298B1 (en) Vertical selector STT-MRAM architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant