CN102593129A - 一种新型电场调控的互补场效应管及其逻辑电路 - Google Patents

一种新型电场调控的互补场效应管及其逻辑电路 Download PDF

Info

Publication number
CN102593129A
CN102593129A CN2011103048051A CN201110304805A CN102593129A CN 102593129 A CN102593129 A CN 102593129A CN 2011103048051 A CN2011103048051 A CN 2011103048051A CN 201110304805 A CN201110304805 A CN 201110304805A CN 102593129 A CN102593129 A CN 102593129A
Authority
CN
China
Prior art keywords
electric field
layer
fet
grid
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103048051A
Other languages
English (en)
Other versions
CN102593129B (zh
Inventor
韩秀峰
郭鹏
陈怡然
刘东屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201110304805.1A priority Critical patent/CN102593129B/zh
Publication of CN102593129A publication Critical patent/CN102593129A/zh
Priority to PCT/CN2012/001283 priority patent/WO2013040859A1/zh
Priority to US14/345,655 priority patent/US9559295B2/en
Application granted granted Critical
Publication of CN102593129B publication Critical patent/CN102593129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3218—Exchange coupling of magnetic films via an antiferromagnetic interface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种新型电场调制型场效应管及其衍生的互补型场效应管。所述新型场效应管的栅极和背栅施加一定电压时，源极和漏极之间的电阻状态在高低阻态之间变化；所述的互补型场效应管具有栅极、背栅、源极1和漏极1、源极2、漏极2，当栅极和背栅施加一定电压时，源极1和漏极1之间的电阻状态与源极2和漏极2之间的电阻状态变化相反，呈互补形式。利用上述的场效应管和互补型场效应管可以设计基本的逻辑电路，并包括由基本电路所组合形成的其它电路，以及现场可编程门阵列(FPGA)。利用线性电致电阻效应可以设计数控可调电阻。本发明提出的新型场效应管和互补型场效应管具有设计简单，集成度高、输入阻抗大、非易失性等优点。

Description

一种新型电场调控的互补场效应管及其逻辑电路
技术领域
本发明涉及一种新型的利用电场调控的互补场效应管，及其逻辑电路，具体地说是涉及一种利用电场控制的具有可逆电致电阻效应的互补场效应晶体管，逻辑电路包括基本的非门、与非门、或非门电路以及由其组合形成的各种其它电路。 
背景技术
普通的场效应晶体管由多数载流子参与导电，也称为单极型晶体管，属于电压控制型半导体器件。它具有输入电阻高、噪声小、功耗低、动态范围大、易于集成等优点。但是它仍具有非常大的漏电流，而且是易失性的，在工作过程中需要始终维持栅极电压稳定，这在栅极处于高电平的情况下会造成非常大的电损耗。 
电致电阻效应是材料的电阻在外加电场下产生明显的变化，表现为特有的电阻-电场曲线，即电滞曲线。利用这一效应可以通过调节外加电场来对材料的电阻进行调控。电滞曲线一般有两种形式，即阶跃型和线性缓变型。当电致电阻为阶跃型时，在外加电场为正或负向时，材料的电阻表现为高或低阻态，这两种状态的电阻的变化率可达400％。(参考文献：S.Rizwan and X.F.Han*et al.，CPL Vol.28，No.10(2011)107504)。因此可作为存储单元或者逻辑器件。为此可以发展许多电子器件，如电场调制型场效应管、开关型电场传感器、电场驱动型随机存储器等电子器件。而当电致电阻为线性缓变时，电阻随外加电场按一定比例变化，这样可以用于制作数控电阻、模拟电路中的放大器等。 
发明内容
本发明的一个目的在于利用阶跃型电致电阻提供一种电场控制的具有互补特性场效应管，及其逻辑电路，包括基本的反相器、与非门、或非门电路，以及由这些基本逻辑电路所组合形成的各类电路。 
本发明的另一个目的在于提供一种电场控制场效应管的控制电路，及其逻辑电路，包括基本的反相器、与非门、或非门电路，以及由这些基本逻辑电路所组合形成的各类电路。 
本发明的另一个目的在于利用上述两种场效应管制作现场可编程门阵列(FPGA)中的寻址表。 
本发明的目的是通过以下技术方案实现的： 
根据本发明的一个方面，提供一种新型的电场控制的开关型场效应晶体管。它的核心结构为电极层/功能层/缓冲层/绝缘势垒层/导电层(含保护层)。其中所述电极层为导电材料，作为下电极用于在铁电或多铁性材料上施加电场；功能层为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层作为上电极用于在铁电或多铁性材料上施加垂直或平行电场；中间的绝缘势垒层为氧化物，用于阻断漏电流；导电层(含保护层)的电阻会受到功能层电极化场的影响而发生阶跃型变化。 
在底层和缓冲层之间加上一个垂直或平行电压，它会在功能层形成电场，电压从零逐渐增加时，施加在功能层上的电场也逐渐增加。当电场小于一定阈值时，导电层的电阻不变化，而当电场超过该阈值之后，导电层的电阻会发生突变，由高阻态变为低阻态或由低阻态变为高阻态。而当电场反向并且超过一定阈值时，同样会使导电层的电阻再次发生突变，从而实现电场控制的开关型场效应晶体管的功能。 
在上述技术方案中多层膜的制备可以使用PLD、ALD、CVD、PVD、MBE等方法组合进行制备并利用微加工技术对其进行结构处理。 
在上述技术方案中电场的施加与反向可以通过将一个电极接地，然后在另外一个电极上施加正电压或负电压实现。 
在上述技术方案中电场的施加与反向同样也可以通过以下方法实现，即使两个电极的电压都可以变化：当一个电极为零电压时，另外一个电极电压为正；反之亦然。这样同样可以产生正向和反向的电场。 
在上述技术方案中电场的施加与反向同样也可以通过在一个电极上施加一个中间电压Vm，在另外一个电极上施加高电压VH或低电压VL，其中Vm＝(VH+VL)/2，定义VΔ＝VH-Vm，VΔ所产生的电场大于电致电阻的翻转电场，从而当电极上的电压在高低电压之间变化时便可以实现高低阻态的变化。 
根据本专利的一个方面，将两个上述场效应管的核心结构背对背组合， 形成导电层/绝缘势垒层/缓冲层/功能层/缓冲层/绝缘势垒层/导电层结构，导电层中包括保护层，这样便可以形成具有互补特性的两个场效应管。每层的材料与上述场效应管中的材料类型相同，而与上述结构不同的是两个缓冲层作为控制栅极，通过在这两层上施加垂直或平行的电压，然后通过改变适当的电压便可以实现正向或反向的翻转电场。这个翻转电场便会诱导两个导电层中的电阻发生变化，但由于这两层导电层恰好反对称排列，因此导电层中的电阻变化方向相反。即当一个导电层处于低阻态时另外一个导电层则处于高阻态。 
在上述技术方案中多层膜的制备可以使用PLD、ALD、CVD、PVD、MBE等方法组合进行制备并利用微加工技术对其进行结构处理。 
在上述技术方案中电场的施加与反向可以通过将一个缓冲层接地，然后在另外一个缓冲层上施加正电压或负电压实现。 
在上述技术方案中电场的施加与反向同样也可以通过以下方法实现，即使两个缓冲层的电压都可以变化：当一个缓冲层为零电压时，另外一个缓冲层电压为正；反之亦然。这样同样可以产生正向和反向的电场。 
在上述技术方案中电场的施加与反向同样也可以通过在一个缓冲层上施加一个中间电压Vm，在另外一个缓冲层上施加高电压VH或低电压VL，其中Vm＝(VH+VL)/2，定义VΔ＝(VH-Vm)/2，VΔ所产生的电场大于电致电阻的翻转电场，从而当缓冲层上的电压在高低电压之间变化时便可以实现两个导电层的高低阻态的变化。 
根据本专利的一个方面，利用上述第一种场效应管，通过和电阻搭配可以制作基本的逻辑电路，包括反相器、与非门、或非门，以及由这些基本电路所构成的复杂逻辑电路。 
根据本专利的一个方面，利用上述第二种场效应管，由于它是互补型的双场效应管，因此可以制作基本的互补型逻辑电路，包括反相器、与非门、或非门，以及由这些基本电路所构成的复杂逻辑电路。互补型逻辑电路是无比逻辑电路，逻辑电平与器件的尺寸无关，它远优于上一种逻辑电路，因为第一种场效应管制作的逻辑电路为有比逻辑电路。 
在上述方案中电路中器件的互联可以利用现有大规模集成电路的制作工艺流程实现，易于集成化和大规模生产。由于上述场效应管的四个电极层可以位于电路板的不同的层内，因此可以实现多层布线，增加单层内器件数目。 
根据本专利的一个方面，利用上述逻辑电路可以实现现场可编程逻辑门 阵列(FPGA)，与SRAM-FPGA相比，利用电致电阻制作的ERAM-FPGA则具有非易失性，掉电之后信息不会丢失，同时可以消除静态的电损耗。 
新型的电场控制的场效应晶体管与普通的场效应管相比有很大的不同：一方面该发明的场效应管为电场控制型，具有更高的输入阻抗，可达MΩ量级，这样输入的漏电流更小，不会影响输入电路的信号；另一方面该发明的场效应管是非易失性的，当栅极的电场消失后，场效应管仍维持原有的电阻状态，因此在工作时只需预先输入一个控制脉冲即可，而无需维持，这样可以极大地减小电路的电损耗，降低器件功耗。 
附图说明
以下，结合附图来详细说明本发明的实施例，其中： 
图1A为电场垂直施加的电致电阻场效应管的核心结构及其自定义的电气符号； 
图1B为电场水平施加的电致电阻场效应管的核心结构及其自定义的电气符号； 
图2A为电场垂直施加的互补型电致电阻场效应管的基本结构及其自定义的电气符号； 
图2B为电场垂直施加的互补型电致电阻场效应管的工艺结构图； 
图2C为电场水平施加的互补型电致电阻场效应管的基本结构及其自定义的电气符号； 
图2D为电场水平施加的互补型电致电阻场效应管的工艺结构图； 
图3A为利用电致电阻场效应管实现反相器的电路； 
图3B为利用电致电阻场效应管实现与非门电路； 
图3C为利用电致电阻场效应管实现或非门电路； 
图4A为利用互补型电致电阻场效应管实现反相器的电路； 
图4B为利用互补型电致电阻场效应管实现与非门电路； 
图4C为利用互补型电致电阻场效应管实现或非门电路； 
图5为利用电致电阻场效应管和互补型电致电阻场效应管实现FPGA中 双通道输入的LUT(look-up table)功能的电路； 
图6为数控电阻的控制与输出电路。 
图7a为本发明的纳米多层膜结构示意图； 
图7b为结构A：BOL 1/SUB/B FL/ISO/NM(or FM，or AFM)/CAP； 
图7c为结构B：SUB/BOL 2/FCL/ISO/NM(or FM，or AFM)/CAP； 
图7d为结构C：SUB/BOL 2/FCL/BFL/ISO/NM(or FM，or AFM)/CAP； 
图7e为结构D：SUB/BOL 2/FCL/FM1/NM/FM2/AFM/CAP； 
图7f为结构E：SUB/BOL 2/FCL/FM/AFM/CAP； 
图7g为结构F：SUB/BOL 2/FCL/FM1/NM/FM2/CAP； 
图7h为结构G：SUB/BOL 2/FCL/FM/CAP； 
图7i结构H：BOL 1/SUB/FM1/NM/FM2/AFM/CAP； 
图7j为结构I：BOL 1/SUB/FM/AFM/CAP； 
图7k为结构J：BOL 1/SUB/FM1/NM/FM2/CAP； 
图71为结构K：BOL1/SUB/FM/CAP； 
图8a为本发明实施例1的纳米多层膜的结构示意图； 
图8b为器件电阻R随外加电场E变化关系示意图。 
图9a本发明实施例2的纳米多层膜的结构示意图； 
图9b为中间导电层为磁性金属Co75Fe25的器件电阻R随外加电场E变化关系示意图； 
图9c为中间导电层为Co75Fe25，外加变化的电场E与纳米多层膜电阻R的测量结果示意图，并在测量的同时施加1kOe的磁场； 
图9d为中间导电层为5nm的Al膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图； 
图9e为中间导电层为5nm的IrMn反铁磁合金薄膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图； 
图10a为根据本发明实施例3中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图； 
图10b为根据本发明实施例4中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图。 
图10c为根据本发明实施例5中以图1a中的纳米多层膜结构为基础的电场 调制型场效应管原理图。 
图10d为根据本发明实施例6中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图。 
图10e为根据本发明实施例7中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图。 
图10f为根据本发明实施例8中以图1a中的纳米多层膜结构为基础的电场调制型场效应管原理图。 
图11a为根据本发明实施示例3为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory，ERAM)原理示意图； 
图11b为根据本发明实施示例4为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory，ERAM)原理示意图； 
图11c为根据本发明实施示例5为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory，ERAM)原理示意图； 
图11d为根据本发明实施示例6为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory，ERAM)原理示意图； 
图11e为根据本发明实施示例7为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electri c-field-switching Random Access Memory，ERAM)原理示意图； 
图11f为根据本发明实施示例8为设计原理以图1a中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory，ERAM)原理示意图。 
具体实施方式
[实施例1]： 
图1A和图1B为利用电致电阻效应实现的场效应管(FET-ER1)的核心结 构及自定义的电气符号。它的结构为电极层/功能层/缓冲层/绝缘势垒层/导电层，给合薄膜沉积技术与光刻技术得到如图1中所示的场效应管。该场效应管共有四个电极，其中底层和缓冲层分别引出两个电极做为控制极①和②，而在导电层的两端同样引出两个电极③和④与外电路相连。在底层和缓冲层之间加上一个正向电压时，它会在功能层形成电场，电压从零逐渐增加时，施加在功能层上的电场也逐渐增加。当电场小于一定阈值时，导电层的电阻不变化，而当电场超过该阈值之后，导电层的电阻会发生突变，由高阻态变为低阻态或由低阻态变为高阻态。而当电场反向并且超过一定阈值时，同样会使导电层的电阻再次发生突变。 
由图1A和图1B可知，这四个电极位于不同的层上，电极之间通过SiO2彼此绝缘，因此在进行实际电路设计时可以实现分层布线，大大减小布线的难度，并且可以提高集成的器件的个数。整个电路的布线层可以有三层：底部的电极层一般做为布线的参考层，该层的电位保持不变，因此置于多层电路板的最低层，在一套电路中对于多个该发明的场效应管可以将这个参考层全部相连，统一接到参考电位上；中部的缓冲层做为布线的控制层，所有场效应管的控制极均位于此层；顶部的导电层做为布线的电路层，大部分的电路均布于此层，而它与控制层可以通过过孔实现连接。 
上述参考层和控制层的电位可以交叉互换，这样可以实现场效应管高低阻态的变化，如表1中的类型1所示，但这种方法会使每个场效应管有附加的外围电路，使集成度下降；同样上述的参考层中的电位可以保持为零电位，即接地，这样控制层的电压必须同时具有正和负电压输入功能，才能实现该发明的场效应管高低阻态的变化，如表1中的类型2所示。这种类型的控制方式需要有附加的负电压产生电路，但每个晶体管无需附加外电路；参考层中的电位也可以保持为恒定值Vm，则控制层上施加高电压VH或低电压VL，其中Vm＝(VH+VL)/2，定义VΔ＝VH-Vm，VΔ所产生的电场大于电致电阻的翻转电场，从而当电极上的电压在高低电压之间变化时便可以实现高低阻态的变化，如表1中的类型3所示。该电路的设计最为简单，但是参考电压的选取需要非常精确，否则会引起误操作。 
表1控制状态列表(FET-ER1) 
Figure DEST_PATH_GSB00000784490100071
Figure DEST_PATH_GSB00000784490100081
[实施例2]： 
图2A和图2C为互补型电致电阻场效应管(FET-ER2)的基本结构示意图及自定义的电气符号，该发明的互补型场效应管的基本结构为导电层/绝缘势垒层/缓冲层/功能层/缓冲层/绝缘势垒层/导电层。它共有六个电极，两个缓冲层上各有一个电极①和②，作为控制电极，左侧和右侧的导电层上各有两个电极③④和⑤⑥，可与外部电路相连。当在两个缓冲层上施加电压时，功能层会产生极化的电场，它会作用于两侧的导电层诱导它们的电阻发生翻转，但是由于两边的导电层结构反向对称，导致它们的电阻状态恰好相反，呈互补状态。 
表2控制状态列表(FET-ER2) 
Figure DEST_PATH_GSB00000784490100082
该互补型场效应管可以有三种控制方式，具体如表2所示，第一种类型为交叉控制型，即电场的正反是通过两个控制电极电压的互换实现的；第二种类型为正负控制型，即其中一个控制电极的电压保持为零电压，另外一个控制电极的电压有两种极性，当该电极的电压极性发生改变时，互补型场效应管的电阻状态也会发生变化，如表2中的类型2所示；第三种类型为参考 控制型，控制电极2的电位保持为参考电压，即恒定值Vm，控制电极1上施加高电压VH或零电压，其中Vm＝VH/2，定义VΔ＝VH-Vm，VΔ所产生的电场大于电致电阻的翻转电场，从而当电极上的电压在高低电压之间变化时便可以实现高低阻态的变化，如表2中的类型3所示。 
由图2可知，这六个电极位于不同的层上，电极之间通过SiO2彼此绝缘，因此在进行实际电路设计时可以实现分层布线。整个电路的布线层可以有三层：底部为布线的控制层，所有的场效应管的控制极均位于此层；中部的导电层做为布线的电路层1，顶部的导电层做为布线的电路层2，大部分的电路均布于这两层中，这两层之间的互连以及它们与控制层之间的互连可以通过过孔实现。 
[实施例3]： 
利用该发明的场效应管FET-ER1和外加的普通电阻便可以实现基本的反相器、与非门、或非门逻辑电路，分别如图3A、3B、3C所示。下面对每一种电路分别进行说明。 
反相器的逻辑电路如图3A所示，R1为外加的电阻，Q1是该发明的场效应管FET-ER1。场效应管共有四个电极，两个是控制电极，另两个用于与外部电路相连。两个控制电极中一个与参考电压REFERENCE相连，另外一个作为输入端INPUT，输出端OUTPUT如图中所示。 
参考电压REFERENCE可以为恒定值Vm，输入端INPUT上施加高电压VH或零电压，其中Vm＝VH/2，定义VΔ＝VH-Vm，VΔ所产生的电场大于电致电阻的翻转电场，从而当电极上的电压在高低电压之间变化时便可以实现场效应管高低阻态的变化。 
整个电路的逻辑状态如表3A所示。当输入为高电平，即逻辑1时，按照表1类型3中FET-ER1的控制状态，此时该场效应管处于低阻状态RL。当RL＜＜R1时，按照串联分压关系，此时VRL＜＜VR1，输出为低电压，即逻辑0。与之类似的，当输入为低电平，即逻辑0时，按照表1类型3中FET-ER1的控制状态，此时该场效应管处于高阻状态RH。当RH＞＞R1时，按照串联分压关系，此时VRL＞＞VR1，输出为高电压，即逻辑1。从而实现了反相器的逻辑功能。 
表3A FET-ER1反相器逻辑状态表 
Figure DEST_PATH_GSB00000784490100091
Figure DEST_PATH_GSB00000784490100101
与非门的逻辑电路如图3B所示，R2为外加的电阻，Q2和Q7是该发明的场效应管FET-ER1，它们与电阻串联在电路中。每个场效应管有四个电极，两个是控制电极，另两个用于与外部电路相连。两个控制电极中一个与参考电压REFERENCE相连，另外一个作为输入端INPUT，分别标记为INPUT1和INPUT2，输出端OUTPUT如图中所示。 
对于每个场效应管FET-ER1而言，参考电压REFERENCE可以为恒定值Vm，输入端INPUT上施加高电压VH或零电压，其中Vm＝VH/2，定义VΔ＝VH-Vm，VΔ所产生的电场大于电致电阻的翻转电场，从而当电极上的电压在高低电压之间变化时便可以实现场效应管高低阻态的变化。 
表3B FET-ER1与非门逻辑状态表 
Figure DEST_PATH_GSB00000784490100102
整个电路的逻辑状态如表3B所示。场效应管的低阻状态和高阻状态满足RH＞＞R2＞＞RL。具体分析如下： 
当INPUT1和INPUT2为低电平，即逻辑0时，按照表1类型3中FET-ER1的控制状态，此时两个场效应管均处于高阻状态RH。按照串联分压关系，此时VRH1+VRH2＞＞VR2，输出为高电压，即逻辑1。 
当INPUT1为低电平，即逻辑0而INPUT2为高电平，即逻辑1时，按照表1类型3中FET-ER1的控制状态，此时INPUT1所对应的场效应管处于高阻状态RH1而INPUT2所对应的场效应管处于低阻状态RL2。按照串联分压关系，此时VRH1+VRL2＞＞VR2，输出为高电压，即逻辑1。 
当INPUT1为高电平，即逻辑1而INPUT2为低电平，即逻辑0时，按照表1类型3中FET-ER1的控制状态，此时INPUT1所对应的场效应管处于 低阻状态RL1而INPUT2所对应的场效应管处于高阻状态RH2。按照串联分压关系，此时VRL1+VRH2＞＞VR2，输出为高电压，即逻辑1。 
当INPUT1和INPUT2为高电平，即逻辑1时，按照表1类型3中FET-ER1的控制状态，此时两个场效应管均处于低阻状态RL。按照串联分压关系，此时VRL1+VRL2＜＜VR2，输出为低电压，即逻辑0。 
或非门的逻辑电路如图3C所示，R3为外加的电阻，Q3和Q4是该发明的场效应管FET-ER1，它们先并联，然后与电阻串联在电路中。每个场效应管有四个电极，两个是控制电极，另两个用于与外部电路相连。两个控制电极中一个与参考电压REFERENCE相连，另外一个作为输入端INPUT，分别标记为INPUT1和INPUT2，输出端OUTPUT如图中所示。 
对于每个场效应管FET-ER1而言，参考电压REFERENCE可以为恒定值Vm，输入端INPUT上施加高电压VH或零电压，其中Vm＝VH/2，定义VΔ＝VH-Vm，VΔ所产生的电场大于电致电阻的翻转电场，从而当电极上的电压在高低电压之间变化时便可以实现场效应管高低阻态的变化。 
表3C FET-ER1或非门逻辑状态表 
Figure DEST_PATH_GSB00000784490100111
Figure DEST_PATH_GSB00000784490100112
整个电路的逻辑状态如表3B所示。场效应管的低阻状态和高阻状态满足RH＞＞R3＞＞RL。具体分析如下： 
当INPUT1和INPUT2为低电平，即逻辑0时，按照表1类型3中FET-ER1的控制状态，此时两个场效应管均处于高阻状态RH。按照电阻并联关系，此时V并＞＞VR3，输出为高电压，即逻辑1。 
当INPUT1为低电平，即逻辑0而INPUT2为高电平，即逻辑1时，按照表1类型3中FET-ER1的控制状态，此时INPUT1所对应的场效应管处于高阻状态RH1而INPUT2所对应的场效应管处于低阻状态RL2。按照电阻并联关系，此时V并＜＜VR3，输出为低电压，即逻辑0。 
当INPUT1为高电平，即逻辑1而INPUT2为低电平，即逻辑0时，按 照表1类型3中FET-ER1的控制状态，此时INPUT1所对应的场效应管处于低阻状态RL1而INPUT2所对应的场效应管处于高阻状态RH2。按照电阻并联关系，此时V并＜＜VR3，输出为低电压，即逻辑0。 
当INPUT1和INPUT2为高电平，即逻辑1时，按照表1类型3中FET-ER1的控制状态，此时两个场效应管均处于低阻状态RL。按照电阻并联关系，此时V并＜＜VR3，输出为低电压，即逻辑0。 
[实施例4]： 
利用该发明的互补型场效应管FET-ER2便可以实现基本的反相器、与非门、或非门逻辑电路，分别如图4A、4B、4C所示。其它逻辑电路可以通过这些基本电路组合实现。下面对每一种基本电路分别进行说明。 
反相器的逻辑电路如图4A所示，Q12是该发明的互补型场效应管FET-ER2。场效应管共有六个电极，两个是控制电极，分别定义为INPUT1和INPUT2，另外四个电极用于与外部电路相连。而在本反相器电路中，内部两个导电层串联，即四个电极中一个接电源，一个接地，另外两个短接，输出端OUTPUT便接在该处，如图中所示。 
INPUT1和INPUT2可以有以下两种输入方式： 
第一种方式是INPUT1和INPUT2输入相反逻辑的电压，即INPUT1为高电平时，INPUT2为低电平，反之亦然，该结构可通过反相器来实现。 
第二种为INPUT2输入参考电压，即恒定值Vm，输入端INPUT1上施加高电压VH或零电压，其中Vm＝VH/2，定义VΔ＝VH-Vm，VΔ所产生的电场大于电致电阻的翻转电场，从而当电极上的电压在高低电压之间变化时便可以实现场效应管高低阻态的变化。 
整个电路的逻辑状态如表4A所示。控制方式也分为两种类型： 
在第一类型中，INPUT1为高电平，即逻辑1而INPUT2为低电平，即逻辑0时，按照表2类型1中FET-ER2的控制状态，此时该互补型场效应管内两个导电层分别处于低阻状态RL和高阻状态RH。按照串联分压关系，此时输出为低电压，即逻辑0。反之亦然，从而实现了反相器的逻辑功能。 
在第二种类型中，INPUT1为高电平，即逻辑1而INPUT2为参考电压，即恒定值Vm时，按照表2类型3中FET-ER2的控制状态，此时该互补型场 效应管内两个导电层分别处于低阻状态RL和高阻状态RH。按照串联分压关系，此时输出为低电压，即逻辑0。反之亦然，从而实现了反相器的逻辑功能。 
表4A FET-ER2反相器逻辑状态表 
Figure DEST_PATH_GSB00000784490100131
与非门的逻辑电路如图4B所示，Q8和Q13是该发明的互补型场效应管FET-ER2。场效应管共有六个电极，两个是控制电极，另外四个电极用于与外部电路相连。而在本与非门逻辑电路中，Q8和Q13的其中一个控制电极相连，作为输入INPUT3，而另外两个控制电极则作为输入INPUT1和INPUT2。其它电极连接如图所示。 
INPUT3输入参考电压，即恒定值Vm，输入端INPUT1和INPUT2上施加高电压VH或零电压，其中Vm＝VH/2，定义VΔ＝VH-Vm，VΔ所产生的电场大于电致电阻的翻转电场，从而当电极上的电压在高低电压之间变化时便可以实现场效应管高低阻态的变化。 
整个电路的逻辑状态如表4B所示。具体分析如下： 
当INPUT1和INPUT2均为低电平，即逻辑0而INPUT3为参考电压，即恒定值Vm时，按照表2类型3中FET-ER2的控制状态，此时该互补型场效应管内两个导电层分别处于低阻状态RL和高阻状态RH。此时输出为高电压，即逻辑1。 
当INPUT1为低电平，即逻辑0，而INPUT2为高电压，即逻辑1，INPUT3为参考电压，即恒定值Vm时，按照表2类型3中FET-ER2的控制状态，此时该互补型场效应管内两个导电层分别处于低阻状态RL和高阻状态RH。此时输出为高电压，即逻辑1。 
当INPUT1为高电平，即逻辑1，而INPUT2为低电压，即逻辑0，INPUT3为参考电压，即恒定值Vm时，按照表2类型3中FET-ER2的控制状态，此时该互补型场效应管内两个导电层分别处于低阻状态RL和高阻状态RH。由 电路图中的分压关系可知，此时输出为高电压，即逻辑1。 
当INPUT1为高电平，即逻辑1，而INPUT2为高电平，即逻辑1，INPUT3为参考电压，即恒定值Vm时，按照表2类型3中FET-ER2的控制状态，此时该互补型场效应管内两个导电层分别处于低阻状态RL和高阻状态RH。由电路图中的分压关系可知，此时输出为低电压，即逻辑0。 
表4B FET-ER2与非门逻辑状态表 
Figure DEST_PATH_GSB00000784490100141
Figure DEST_PATH_GSB00000784490100142
或非门的逻辑电路如图4C所示，Q9和Q14是该发明的互补型场效应管FET-ER2。场效应管共有六个电极，两个是控制电极，另外四个电极用于与外部电路相连。而在本与非门逻辑电路中，Q9和Q14的其中一个控制电极相连，作为输入INPUT3，而另外两个控制电极则作为输入INPUT1和INPUT2。其它电极连接如图所示。 
INPUT3输入参考电压，即恒定值Vm，输入端INPUT1和INPUT2上施加高电压VH或零电压，其中Vm＝VH/2，定义VΔ＝VH-Vm，VΔ所产生的电场大于电致电阻的翻转电场，从而当电极上的电压在高低电压之间变化时便可以实现场效应管高低阻态的变化。 
整个电路的逻辑状态如表4C所示。具体分析如下： 
当INPUT1和INPUT2均为低电平，即逻辑0而INPUT3为参考电压，即恒定值Vm时，按照表2类型3中FET-ER2的控制状态，此时该互补型场效应管内两个导电层分别处于低阻状态RL和高阻状态RH。由电路图中的分压关系可知，此时输出为高电压，即逻辑1。 
当INPUT1为低电平，即逻辑0，而INPUT2为高电压，即逻辑1，INPUT3为参考电压，即恒定值Vm时，按照表2类型3中FET-ER2的控制状态，此时该互补型场效应管内两个导电层分别处于低阻状态RL和高阻状态RH。由电路图中的分压关系可知，此时输出为低电压，即逻辑0。 
当INPUT1为高电平，即逻辑1，而INPUT2为低电压，即逻辑0，INPUT3 为参考电压，即恒定值Vm时，按照表2类型3中FET-ER2的控制状态，此时该互补型场效应管内两个导电层分别处于低阻状态RL和高阻状态RH。由电路图中的分压关系可知，此时输出为低电压，即逻辑0。 
当INPUT1为高电平，即逻辑1，而INPUT2为高电平，即逻辑1，INPUT3为参考电压，即恒定值Vm时，按照表2类型3中FET-ER2的控制状态，此时该互补型场效应管内两个导电层分别处于低阻状态RL和高阻状态RH。由电路图中的分压关系可知，此时输出为低电压，即逻辑0。 
表4C FET-ER2或非门逻辑状态表 
Figure DEST_PATH_GSB00000784490100152
[实施例5]： 
利用该发明的场效应管FET-ER1以及互补型场效应管FET-ER2便可以实现非易失性的现场可编程门阵列(FPGA)的查找表(Look-up table)，通过基于电致电阻效应的随机存储器便可以实现完全基于此电致电阻效应的FPGA，从而完全取代现有的半导体器件制作的FPGA。 
在本实施例中介绍一种双输入通道的查找表的基本电路，如图5A所示，而2n输入通道的查找表则同样可以依据此原理进行设计。下面对该双输入通道的查找表电路进行详细介绍。 
Q5、Q6、Q11为互补型电致电阻场效应管FET-ER2，Q10、Q15、Q16、Q17为电致电阻场效应管FET-ER1，R4为上拉网络。每个场效应管的电极连接如图中所示。INPUT1和INPUT2做为选通输入端，WRITE1、WRITE2、WRITE3、WRITE4为状态写入端。通过INPUT1和INPUT2可以选通Q10、Q15、Q16、Q17中的任何一个，这样通过上拉网络R4便可以读出Q10、Q15、Q16、Q17电阻的状态，而Q10、Q15、Q16、Q17中电阻的状态可以通过WRITE1、WRITE2、WRITE3、WRITE4进行人为地预设置，这样便可以用 于任何二输入逻辑运算。按照理论计算，每个器件都有两个状态，因此组合态应该有24＝16种情况，即十六种逻辑运算。下面介绍几种基本的逻辑运算真值表，包括与非门真值表5B、或非门真值表5C、与门真值表5D、或门真值表5E、异或门真值表5F、同或门真值表5G。 
表5A FPGA中查找表的选通列表 
Figure DEST_PATH_GSB00000784490100161
表5B 与非门真值表 
Figure DEST_PATH_GSB00000784490100162
Figure DEST_PATH_GSB00000784490100163
表5C 或非门真值表 
Figure DEST_PATH_GSB00000784490100164
Figure DEST_PATH_GSB00000784490100165
表5D 与门真值表(OUTPUT＝INPUT1INPUT2) 
Figure DEST_PATH_GSB00000784490100166
表5E  或门真值表(OUTPUT＝INPUT1+INPUT2) 
Figure DEST_PATH_GSB00000784490100172
表5F  异或门真值表 
Figure DEST_PATH_GSB00000784490100173
Figure DEST_PATH_GSB00000784490100174
表5G  同或门真值表 
Figure DEST_PATH_GSB00000784490100175
其中，本发明上述核心结构可应用下述的纳米多层膜结构。 
本发明的目的在于提出一种电场调控型纳米多层膜、电场调制型场效应 管、开关型电场传感器及电场驱动型随机存储器，以用来在室温下电场调控纳米多层薄膜中获得新型的可逆电致电阻效应，并实现可逆电致电阻效应在电子器件中的应用。 
该纳米多层膜由下至上依次包括：底层、基片、底层、功能层、缓冲层、绝缘势垒层、中间导电层、覆盖层，其中所述中间导电层为磁性金属、磁性合金或者磁性金属复合层时，缓冲层和绝缘层可以根据实际需要选择性的添加。所述的中间导电层包括金属层、导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。所述金属层包括非磁金属层、磁性金属层、反铁磁性层等。当所述的中间导电层非磁金属层或反铁磁性层时，缓冲层和绝缘势垒层必须添加，以便获得较高的信噪比。 
本发明一种电场调控型纳米多层膜，由下至上依次包括： 
底层； 
基片衬底； 
缓冲层 
绝缘势垒层 
导电层； 
顶部覆盖层； 
其中所述底层为导电材料，作为下电极用于在基片衬底上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层为作为上电极用于在铁电或多铁性材料上施加电场；中间绝缘层为氧化物；顶部覆盖层为保护层，防止中间导电层被氧化。通过在所述的底层和缓冲层(上下电极)之间施加电场，由于基片衬底(铁电或多铁性材料)的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
在上述纳米多层膜中，所述的底层包括导电金属材料； 
在上述纳米多层膜中，所述的基片包括铁电或多铁性材料衬底； 
在上述纳米多层膜中，所述的缓冲层能够改善基片衬底与多层膜的界面，可作为上电极用于在铁电或多铁性薄膜材料上施加电场； 
在上述纳米多层膜中，所述导电层能够完美地生长在绝缘势垒层上面，其电导能够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄 膜的电极化强度大小及方向的调控。 
在上述纳米多层膜中，所述的导电层包括非磁金属层、磁性金属层、反铁磁性层、导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等； 
在上述纳米多层膜中，所述的非磁金属层由非磁金属或其合金组成，厚度为2-100nm； 
在上述纳米多层膜中，所述的中间导电层是为导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料组成。 
在上述纳米多层膜中，所述的磁性金属层由磁性金属或其合金制成，厚度为2-100nm；或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。 
在上述纳米多层膜中，所述的磁性金属层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM)；间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FM1)/非磁性金属层(NM)/第二铁磁性层(FM2)。 
在上述纳米多层膜中，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。 
在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FM1)和第二铁磁性层(FM2)由铁磁性金属或其合金制成，厚度为2～100nm；或由稀磁半导体材料或半金属材料制成，厚度为2～100nm。 
在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2～200nm。 
本发明一种电场调制型纳米多层膜，由下至上依次包括： 
基片衬底； 
底层； 
功能层 
缓冲层 
绝缘势垒层 
导电层； 
顶部覆盖层； 
其中所述底层为导电材料，作为下电极用于在功能层上施加电场；功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层作为上电极用于在铁电或多铁性薄膜材料上施加电场；中间绝缘 层为氧化物；顶部覆盖层为保护层，防止中间导电层被氧化。通过在所述的底层和缓冲层(上下电极)之间施加电场。由于功能层(铁电或多铁性材料)的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
在上述纳米多层膜中，所述的基片包括Si衬底、SiC、玻璃衬底或Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等。 
在上述纳米多层膜中，所述的底层包括导电金属材料。 
在上述纳米多层膜中，所述的功能层包括铁电或多铁性纳米薄膜，可根据实际需要预先沉积种子层，用于优化与基片衬底的界面，改善铁电或多铁性纳米薄膜的晶体结构。 
在上述纳米多层膜中，所述的缓冲层能够改善绝缘势垒层和功能层的界面，可作为上电极用于在铁电或多铁性薄膜材料上施加电场。 
在上述纳米多层膜中，所述导电层能够完美地生长在绝缘势垒层上面，其电导(电阻)够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。 
在上述纳米多层膜中，所述的导电层包括非磁金属层、磁性金属层、反铁磁性层、导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。 
在上述纳米多层膜中，所述的非磁金属层由非磁金属或其合金组成，厚度为2-100nm。 
在上述纳米多层膜中，所述的中间导电层是为导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料组成。 
在上述纳米多层膜中，所述的磁性金属层由磁性金属或其合金制成，厚度为2-100nm；或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。 
在上述纳米多层膜中，所述的磁性金属层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM)；间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FM1)/非磁性金属层(NM)/第二铁磁性层(FM2)。 
在上述纳米多层膜中，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。 
在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FM1)和第二铁磁性层(FM2)由铁磁性金属或其合金制成，厚度为2～100nm；或由稀 磁半导体材料或半金属材料制成，厚度为2～100nm。 
在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2～200nm。 
本发明提供一种电场调控型纳米多层膜，由下至上依次包括： 
底层 
基片衬底； 
磁性层； 
顶部覆盖层； 
其中所述底层为导电材料，作为下电极用于在铁电或多铁性材料上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化。通过在所述的底层和顶部覆盖层(上下电极)之间施加电场，由于基片衬底(铁电或多铁性材料)的电极化强度大小及其方向的改变，影响和改变相邻磁性层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻的产生。 
在上述纳米多层膜中，所述的基片包括铁电或多铁性材料衬底。 
在上述纳米多层膜中，所述磁性层能够完美地生长在基片衬底材料上面，其电导能够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。 
在上述纳米多层膜中，所述的磁性层由铁磁金属或其合金制成，厚度为2-100nm；或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。 
在上述纳米多层膜中，所述的磁性层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM)；间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FM1)/非磁性金属层(NM)/第二铁磁性层(FM2)。 
在上述纳米多层膜中，所述反铁磁性层由反铁磁性材料制成，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。 
在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FM1)和第二铁磁性层(FM2)由铁磁性金属或其合金制成，厚度为2～100nm；或由稀磁半导体材料或半金属材料制成，厚度为2～100nm。 
在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2～200nm。 
本发明提供一种电场调控型纳米多层膜，由下至上依次包括： 
基片衬底； 
底层； 
功能层 
磁性层； 
顶部覆盖层； 
其中所述的基片衬底为非铁电或多铁性材料；所述底层为导电材料；作为下电极用于在功能层上施加电场；功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化。通过在所述的底层和顶部覆盖层(上下电极)之间施加电场，由于功能层(铁电或多铁性薄膜材料)的电极化强度大小及其方向的改变，影响和改变相邻金属和磁性层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
在上述纳米多层膜中，所述的底层包括导电金属材料。 
在上述纳米多层膜中，所述的基片包括Si衬底、SiC、玻璃衬底或Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等。 
在上述纳米多层膜中，所述的功能层包括铁电或多铁性纳米薄膜。 
在上述纳米多层膜中，所述磁性层能够完美地生长在功能层的材料上面，其电导能够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。 
在上述纳米多层膜中，所述的磁性层由铁磁金属或其合金制成，厚度为2-100nm；或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。 
在上述纳米多层膜中，所述的磁性层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM)；间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FM1)/非磁性金属层(NM)/第二铁磁性层(FM2)。 
在上述纳米多层膜中，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。 
在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FM1)和第二铁磁性层(FM2)由铁磁性金属或其合金制成，厚度为2～100nm；或由稀磁半导体材料或半金属材料制成，厚度为2～100nm。 
在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2～200nm。 
本发明提供一种基于电致电阻效应的电场调制型场效应管。根据本发明第一、二、三、四方面所述的电场调控型纳米多层膜，通过在栅极施加不同的电压，在顶部覆盖层和底层之间形成一定的电场。另在源极和漏极之间施加一定的电压，由于电致电阻效应的产生，在不同的电场下，多层膜的电阻不同，造成从源极到漏极的电导不同。因此，可以通过栅极电压来调控从源极到漏极的电导或电阻值的大小。 
本发明提供一种基于电致电阻效应的开关型电场传感器。根据本发明的第一、二、三、四方面所述的电场调控型纳米多层膜，使得当在外电场作用下，纳米多层膜的电致电阻会发生变化，从而对应的获得高低电阻输出特性。 
本发明提供一种基于电致电阻效应的、即以电场调控的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory，ERAM)(简称电随机存储器)。 
本发明提出一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法依次沉积底层、缓冲层、绝缘势垒层、导电层及顶部覆盖层；其中所述底层为导电材料，作为下电极用于在铁电或多铁性材料上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层作为上电极用于在铁电或多铁性材料上施加电场；中间的绝缘势垒层为氧化物；顶部覆盖层为保护层，防止中间导电层被氧化；通过在所述的底层和缓冲层之间施加电场，由于基片衬底的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
本发明提出另一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法在基片衬底上依次沉积底层、功能层、缓冲层、绝缘势垒层、导电层及顶部覆盖层；其中所述底层为导电材料，作为下电极用于在功能层上施加电场；所述功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；所述缓冲层作为上电极用于在铁电或多铁性薄膜材料上施加电场； 所述中间的绝缘势垒层为氧化物；所述顶部覆盖层为保护层，防止中间导电层被氧化，通过在所述的底层和缓冲层之间施加电场，由于功能层的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
本发明提出又一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法在基片衬底上依次沉积底层、磁性层及顶部覆盖层；其中所述底层为导电材料，作为下电极用于在铁电或多铁性材料上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化，通过在所述的底层和顶部覆盖层之间施加电场，由于基片衬底的电极化强度大小及其方向的改变，影响和改变相邻金属层(磁性层)的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
本发明的提出再一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法在基片衬底上依次沉积底层、功能层、磁性层及顶部覆盖层；其中所述的基片衬底为非铁电或多铁性材料；所述底层为导电材料，作为下电极用于在功能层上施加电场；功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化；通过在所述的底层和顶部覆盖层之间施加电场，由于功能层的电极化强度大小及其方向的改变，影响和改变相邻金属层(磁性层)的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。 
图7a示出根据本发明实施例的纳米多层膜，其由下至上依次包括：底层102(简称为BOL 1)、基片101(简称为SUB)、底层103(简称为BOL 2)、功能层104(简称为FCL)、缓冲层105(简称为BFL)、绝缘层106(简称为ISO)、中间导电层107(简称为IML)、覆盖层108(简称为CAP)。以下对各个层进行详细说明。 
基片101为铁电或多铁性衬底，或一般性衬底包括Si衬底、SiC、玻璃衬底或Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等。 
在上述的基片衬底中，基片101为铁电或多铁性衬底，包括 Pb(Mg1/3Nb2/3)O3-PbTiO3(PMN-PT)、BiFeO3(BFO)、BaTiO3、Pb(Zn1/3Nb2/3)O3-PbTiO3(PZN-PT)、PbTiO3(PTO)、SrTiO3(STO)、BiMnO3等铁电或多铁性衬底，厚度为0.1～1mm。 
在上述纳米多层膜中，所述的基片为一般性衬底，包括Si衬底、SiC、玻璃衬底或Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等，厚度为0.1～1mm。 
在上述纳米多层膜中，底层102为导电金属层。该导电金属层一般采用Cu、Cr、V、Nb、Mo、Ru、Pd、Ta、W、Pt、Ag、Au或其合金制作，厚度为2.0～100nm。 
在纳米多层膜中，底层103为导电金属层。该导电金属层一般采用Cu、Cr、V、Nb、Mo、Ru、Pd、Ta、W、Pt、Ag、Au或其合金制作，厚度为2.0～100nm 
功能层为104为铁电或多铁性薄膜。该铁电或多铁性薄膜一般包括Pb(Mg1/3Nb2/3)O3-PbTiO3(PMN-PT)、BiFeO3(BFO)、BaTiO3(BTO)、PbTiO3(PTO)、SrTiO3(STO)、BiMnO3等，厚度为5-500nm；为了保证功能层比较好且和基片衬底结合较紧密，可以预先沉积SrRuO3、TiO2等种子层。 
缓冲层105一般采用导电性比较好且和衬底结合较紧密的非磁性金属层(包括单层或者多层)，其材料优选Ta、Ru、Cr、Au、Ag、Pt、Pd、Cu、CuN等，也可以是金属合金或金属复合层，厚度可为2.0～100nm。 
绝缘层106一般为AlOx、MgO、Mg1-xZnxO、AIN、Ta2O5、MgAlOx、ZnO、MgSiOx、SiO2、HfO2、TiO2、Alq3、LB有机复合薄膜、GaAs、AlGaAs、InAs等材料制作，优选MgO、AlOx、MgZnO、AlN和Alq3、LB有机复合薄膜，厚度一般在为0.5～10nm。 
中间导电层107是为铁磁性金属，或直接钉扎结构或间接钉扎结构。“直接钉扎”是指反铁磁材料层AFM直接和铁磁性层FM接触(简写为AFM/FM)，“间接钉扎”是指在二者之间插入复合层NM/FM(简写为FM1/NM/FM2/AFM)。 
在上述磁性层107中，铁磁金属包括自旋极化率比较高的铁磁性金属，优选Co、Fe、Ni；或者这些铁磁性金属的合金薄膜，优选Co-Fe、Co-Fe-B、NiFeCr或Ni-Fe(如：Ni81Fe19、Co75Fe25)等铁磁性合金，厚度为2.0～100nm；或者是诸如GaMnAs、Ga-Mn-N等稀磁半导体材料，或诸如Co-Mn-Si、Co-Fe-Al、Co-Fe-Si、Co-Mn-Al、Co-Fe-Al-Si、Co-Mn-Ge、Co-Mn-Ga、Co-Mn-Ge-Ga、La1-xSrxMnO3、La1-xCaxMnO3(其中0＜X＜1)等半金属材料，厚度为2.0～100nm。 
在上述磁性层107中，反铁磁性层AFM包括具有反铁磁性的合金材料，优选Pt-Mn、Ir-Mn、Fe-Mn和Ni-Mn，厚度为5～50nm；或具有反铁磁性的氧化物，优选CoO、NiO，厚度为5～50nm。铁磁性层FM采用自旋极化率比较高的铁磁性金属，优选Co、Fe、Ni；或者这些铁磁性金属的合金薄膜，优选Co-Fe、Co-Fe-B、NiFeCr或Ni-Fe(如：Ni81Fe19、Co75Fe25)等铁磁性合金，厚度为2.0～100nm；或者是诸如GaMnAs、Ga-Mn-N等稀磁半导体材料，或诸如Co-Mn-Si、Co-Fe-Al、Co-Fe-Si、Co-Mn-Al、Co-Fe-Al-Si、Co-Mn-Ge、Co-Mn-Ga、Co-Mn-Ge-Ga、La1-xSrxMnO3、La1-xCaxMnO3(其中0＜X＜1)等半金属材料，厚度为2.0～100nm。插在铁磁性层FM和反铁磁性层AFM之间的超薄非磁性金属层NM一般采用Cu、Cr、V、Nb、Mo、Ru、Pd、Ta、W、Pt、Ag、Au或其合金制作，厚度为0.1～5nm。 
在上述中间导电层是为导电性比较好的非磁性金属层(包括单层或者多层复合金属薄膜)。其材料优选Ta、Cu、Ti、Ru、Au、Ag、Pt、Al、Cr、V、W、Nb等，厚度为2.0～100nm。 
在上述中间导电层是为反铁磁性金属层。其材料优选IrMn、FeMn、PtMn、NiMn，厚度为5～50nm。或具有反铁磁性的氧化物，优选CoO、NiO等，厚度为5～50nm。 
在上述中间导电层是为导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。其材料优选Graphene、掺杂聚乙炔、Sb、Bi-Te、Bi-Se、Sb-Te等导电材料。 
覆盖层108为不易被氧化且导电性比较好的的金属层(包括单层或者多层复合金属薄膜)，其材料优选Ta、Cu、Ti、Ru、Au、Ag、Pt等，厚度为2.0～200nm，用于保护核心结构不被氧化和腐蚀。 
因此，本发明的磁性纳米多层膜结构包括但不限于： 
结构A：BOL 1/SUB/B FL/ISO/NM(or FM，or AFM)/CAP(图7b)； 
结构B：SUB/BOL 2/FCL/ISO/NM(or FM，or AFM)/CAP(图7c)； 
结构C：SUB/BOL 2/FCL/BFL/ISO/NM(or FM，or AFM)/CAP(图7d)； 
结构D：SUB/BOL 2/FCL/FM1/NM/FM2/AFM/CAP(图7e)； 
结构E：SUB/BOL 2/FCL/FM/AFM/CAP(图7f)； 
结构F：SUB/BOL 2/FCL/FM1/NM/FM2/CAP(图7g)； 
结构G：SUB/BOL 2/FCL/FM/CAP(图7h)； 
结构H：BOL 1/SUB/FM1/NM/FM2/AFM/CAP(图7i)； 
结构I：BOL 1/SUB/FM/AFM/CAP(图7j)； 
结构J：BOL 1/SUB/FM1/NM/FM2/CAP(图7k)； 
结构K：BOL 1/SUB/FM/CAP(图71)； 
示例1： 
在磁控溅射设备上以真空优于2×10-6Pa，沉积速率为0.06nm/s，氩气压为0.07Pa的条件，直接在(001)-PMN-PT铁电氧化物衬底上生长5nm Co75Fe25作为磁性层。接着在5nm Co75Fe25磁性层上直接沉积6nm Ta作为顶部覆盖层，防止Co75Fe25磁性层的氧化。然后将得到的纳米多层膜放入磁控溅射设备，真空优于2×10-5Pa，沉积速率为10nm/min，氩气压为0.1Pa，在6nm Ta覆盖层的顶部沉积100nm的Au膜，以备制备顶部电极。最后在(001)-PMN-PT铁电氧化物衬底基片的背部直接沉积10nm Cr、100nmAu膜作为背部底层电极，以便施加电场。 
在接触电极和(001)-PMN-PT铁电氧化物衬底基片下表面的Au膜之间施加(-8kV/cm)至8kV/cm的电场，如图8a所示；图8b为在接触电极和(001)-PMN-PT铁电氧化物衬底基片下表面的Au膜之间施加外加变化的电场E与纳米多层膜的电阻的测量结果示意图。 
示例2： 
在磁控溅射设备上以真空优于1×10-6Pa，沉积速率为0.1nm/s，沉积时氩气压为0.07Pa的条件，在(001)-PMN-PT铁电氧化物衬底基片上沉积Ta(5nm)缓冲层(BFL)。然后在磁控溅射设备上以真空优于2×10-6Pa，沉积速率为0.07nm/s，氩气压为0.07Pa的条件，直接在缓冲层Ta上沉积厚度为1.0nm的AlOx作为绝缘势垒层。接着在真空优于1×10-6Pa，沉积速率为0.1nm/s，沉积氩气压为0.07Pa的条件下，在1.0nm AlOx的绝缘势垒层上直接沉积5nm的磁性金属Co75Fe25(或直接沉积5nm的非磁性金属Al，或沉积5nm的反铁磁性层IrMn)作为中间导电层。在(001)-PMN-PT铁电氧化物衬底下表面溅射10nm Cr、100nm左右的Au，便于施加电场。 
在接触电极和(001)-PMN-PT铁电氧化物衬底基片下表面的Au膜之间施加(-8kV/cm)至8kV/cm的电场。如图9a所示；图9b为中间导电层为Co75Fe25，外加变化的电场E与纳米多层膜电阻R的测量结果示意图；图9c为中间导电层 为Co75Fe25，外加变化的电场E与纳米多层膜电阻R的测量结果示意图，并在测量的同时施加1kOe的磁场，以便测量分析纳米多层膜的电阻与外加变化的电场，以及外加固定磁场之间的关系。从图中可以看出仍然存在～260％的电阻变化关系。另外从测量结果可以分析出，所加的外磁场并没有对纳米多层膜的R-E曲线造成影响。说明该效应并非起源于磁相互作用。图9d为中间导电层为5nm的Al膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图。从图中可以看出仍然存在～100％的电阻变化。也从侧立面说明了该效应的并非来源于磁电相互作用。图9e为中间导电层为5nm的IrMn薄膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图。从图中可以看出仍然存在～44％的电阻变化。 
示例3：按照示例1和2的方法，利用磁控溅射设备，在(001)-PMN-PT铁电基片衬底上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层Au 100nm。制作电极：首先在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在导电层Co75Fe25；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积Cr 5nm、Au 10nm，二者的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Cr 10nm、Au100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813 紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10a所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例4：按照示例1和2的方法，利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备，在Si/SiO2衬底上沉积底层金属Cu 50nm，然后利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备沉积功能层(001)-PMN-PT铁电氧化物(可根据技术要求预先生长种子层)，接着在PMN-PT铁电氧化物薄膜上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。制作电极：首先在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在导电层Co75Fe25；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积Cr 5nm、Au 10nm，二者的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Cr 10nm、Au 100nm；再一次重复以上光刻步骤，在整个器件 表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10b所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例5：按照示例1和2的方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层Au 100nm。制作电极：首先在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10c所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例6：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层Au 100nm。制作电极：首先在制备的纳米多层膜的上面旋涂～1μm厚的ma-N440紫外光刻负胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀 没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在整个器件表面均匀旋涂～1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，即在绝缘层SiO2进行打孔，刻蚀深度至缓冲层Ta。然后将器件放入丙酮中去除光刻胶；再一次利用磁控溅射设备，在器件上面沉积Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10d所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例7：按照示例1和2的方法，利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备，在Si/SiO2衬底上沉积底层金属Cu 50nm，然后利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备沉积功能层(001)-PMN-PT铁电氧化物(可根据技术要求预先生长种子层)，接着在PMN-PT铁电氧化物薄膜上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。制作电极：首先在制备的纳米多层膜的上面旋涂1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮 去除光刻胶，得到源极s、栅极g和漏极d。如图10e所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例8：按照示例1和2的方法，利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备，在Si/SiO2衬底上沉积底层金属Cu 50nm，然后利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备沉积功能层(001)-PMN-PT铁电氧化物(可根据技术要求预先生长种子层)，接着在PMN-PT铁电氧化物薄膜上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。制作电极：首先在制备的纳米多层膜的上面旋涂～1μm厚的ma-N440紫外光刻负胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta；然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在整个器件表面均匀旋涂～1μm厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，即在绝缘层SiO2进行打孔，刻蚀深度至缓冲层Ta。然后将器件放入丙酮中去除光刻胶；再一次利用磁控溅射设备，在器件上面沉积Au 100nm；再一次重复以上光刻步骤，在整个器件表面均匀旋涂1μm厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极s、栅极g和漏极d。如图10f所示，场效应管的结构原理结构示意图。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例9：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Al 5nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积 底层10nm Cr、Au 100nm。利用示例3中的微加工方法，制备场效应管的源极s、栅极g和漏极d。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例10：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层Al 5nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层10nm Cr、Au 100nm。利用示例4中的微加工方法，制备场效应管的源极s、栅极g和漏极d。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例11：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层IrMn 5nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层10nm Cr、Au 100nm。利用示例3中的微加工方法，制备场效应管的源极s、栅极g和漏极d。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例12：按照示例3方法，利用磁控溅射设备，在(001)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOx1nm、中间导电层IrMn 5nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层10nm Cr、Au 100nm。利用示例4中的微加工方法，制备场效应管的源极s、栅极g和漏极d。按照示例1和2中的测试方法，在栅极g上施加变化的电压VG，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。 
示例13： 
图11a是本发明实施例13基于可逆电致电阻效应的电阻随机存储器单元的原理示意图。从图中可以看出，该存储单元包括电致电阻纳米器件、字线(word line)、读位线(bit line)、写位线(digit line)、地线(ground line)和1个晶体管。 
在ERAM的寻址读出操作中，首先由被选择的字线word line给出一个适当的电平使晶体管工作于导通状态，然后由被选择的读位线bit line相应地导出一个读出电流，该读出电流～1mA，经由纳米存储单元的漏极、源极、晶体管到达地线ground line，从而获得当前纳米存储单元电阻大小，同预先标准值进行比较，得到ERAM单元中存储的数据信息。 
在ERAM的寻址写入操作中，首先由被选择的字线word line给出一个适当的电平使晶体管工作于导通状态，然后由被选择的写位线digit line施加一个较大的电压(该电压大于电阻的临界翻转电压V0)，这样就在栅极和底层之间形成电场，由于电致电阻效应，就可以实现纳米存储单元的高低阻态的变化，这样就完成了对ERAM存储单元数据的写入。 
以上ERAM存储单元是根据示例3设计原理为基础进行设计，那么同样可以根据示例4、5、6、7、8的设计原理进行设计ERAM存储单元，如图11b、11c、11d、11e、11f。根据示例4、5、6、7、8的设计原理为基础设计的ERAM存储单元，工作原理同图11a中存储单元类似。其中图11b、11e、11f中的最底层空白区域对应为基片衬底，是非铁电或多铁性材料。字线、写位线、读位线、地线等外围电路都应基于基片衬底为基础进行设计制备。以上ERAM存储单元的结构示意图仅标示出核心结构层，其它附属结构层可根据实际情况添加，但仍处于本专利的保护范围之内。 
本发明提供的提出一种电场调控型纳米多层膜、电场调制型场效应管、开关型电场传感器及电场驱动型随机存储器及制备方法，以用来获得室温下电场调制纳米多层薄膜中的电致电阻效应。本发明通过变化的电场对铁电或多铁性材料的电极化特性的调制，影响和改变导电层的电导，调控器件电阻的变化，从而获得不同的电场对应不同的电阻态。 
本发明新型的电场控制的场效应晶体管与普通的场效应管相比有很大的不同：一方面该发明的场效应管为电场控制型，具有更高的输入阻抗，可达MΩ量级，这样输入的漏电流更小，不会影响输入电路的信号；另一方面该发明的场效应管是非易失性的，当栅极的电场消失后，场效应管仍维持原有的电阻状态，因此在工作时只需预先输入一个控制脉冲即可，而无需维持，这样可以极大地减小电路的电损耗，降低器件功耗。 
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。 

Claims (16)

1.一种新型的电场调制型互补场效应管，其特征在于，所述互补型场效应管的基本结构为导电层1、绝缘势垒层1、缓冲层1、功能层、缓冲层2、绝缘势垒层2、导电层2、缓冲层1和缓冲层2上的电极作为该互补型场效应管的栅极和背栅，用于进行电场的垂直或水平施加；导电层1上的两个电极作为源极1和漏极1，导电层2上的两个电极作为源极2和漏极2。
2.根据权利要求1所述的新型的电场调制型互补场效应管，其特征在于，所述的互补型场效应管的结构可为：导电层1、绝缘势垒层1、缓冲层1、功能衬底层、缓冲层2、绝缘势垒层2、和导电层2。
3.根据权利要求1所述的新型的电场调制型互补场效应管，其特征在于，所述的互补型场效应管的结构可为：导电层1、功能层和导电层2。
4.根据权利要求1所述的新型的电场调制型互补场效应管，其特征在于，所述的互补型场效应管的结构可为：导电层1、功能衬底层和导电层2。
5.根据权利要求1所述的新型的电场调制型互补场效应管，其特征在于，所述的底层包括导电金属材料。
6.根据权利要求1所述的新型的电场调制型互补场效应管，其特征在于，所述的功能层包括铁电或多铁性纳米薄膜，可根据实际需要预先沉积种子层。
7.根据权利要求1所述的新型的电场调制型互补场效应管，其特征在于，所述的导电层包括非磁金属层、磁性金属层、反铁磁性层、导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。
8.根据权利要求1-7中任意一项所述的一种新型的电场调制型互补场效应管，其特征在于，所述互补型场效应管共有6个电极，分别为栅极、背栅、源极1漏极1、源极2和漏极2。在栅极和背栅间施加合适的电压对功能层中的电耦极矩进行翻转，而导电层1和导电层2由于是反对称分布，因此导电层1中的源极1和漏极1之间电阻状态的改变与导电层2中的源极2和漏极2之间电阻状态的改变是互补的，即改变方向相反。
9.根据权利要求8所述的新型的电场调制型互补场效应管，其特征在于，所述的在栅极和背栅之间施加合适的电压V，该电压V所产生的电场要超过导电层中的阻态翻转电场。该电压的施加方向可以有三种：第一种是栅极和背栅上一个电极加高电压V，另一个电极接地，或者反向施加，实现功能层电场的翻转；第二种是背栅接地，栅极上接正电压V或负电压-V，实现功能层电场的翻转；第三种为背栅接参考电压Vm，栅极接高压V或接地，其中Vm＝V/2，且Vm所产生的电场超过导电层中的阻态翻转电场，从而实现功能层电场的翻转。
10.根据权利要求1-9中任意一项所述的新型的电场调制型互补场效应管，其特征在于，所述的互补型场效应管控制方法设计基本逻辑电路并包括由基本电路组合形成的其它逻辑电路。基本逻辑电路包括由互补型场效应管组合形成的反相器、与非门、或非门电路。
11.一种新型可编程场效应管控制电路，其特征在于，场效应管基本结构为底电极层、功能层、缓冲层、绝缘层和导电层。底层和缓冲层上的电极作为该场效应管的栅极和背栅，用于进行电场的施加；和导电层相连通的两个金属电极作为源极和漏极。在栅极和背栅间施加合适的电压对功能层中的电耦极矩进行翻转，进而实现导电层中源极和漏极之间电阻状态的改变，在高低阻态之间转换。
12.根据权利要求11所述的场效应管控制电路，其特征在于，控制电路用于在栅极和背栅上施加电压，该电压V所产生的电场要超过导电层中的阻态翻转电场。该电压的施加方向可以有三种：第一种是栅极和背栅上一个电极加高电压V，另一个电极接地，或者反向施加，实现功能层电场的翻转；第二种是背栅接地，栅极上接正电压V或负电压-V，实现功能层电场的翻转；第三种为背栅接参考电压Vm，栅极接高压V或接地，其中Vm＝V/2，且Vm所产生的电场超过导电层中的阻态翻转电场，从而实现功能层电场的翻转。
13.一种新型可编程场效应管控制电路所实现的逻辑电路，其特征在于，场效应管基本结构为底电极层、功能层、缓冲层、绝缘层和导电层。底层和缓冲层上的电极作为该场效应管的栅极和背栅，用于进行电场的施加；和导电层相连通的两个金属电极作为源极和漏极。在栅极和背栅间施加合适的电压对功能层中的电耦极矩进行翻转，进而实现导电层中源极和漏极之间电阻状态的改变，在高低阻态之间转换。
14.一种由场效应管和电阻组合形成的反相器、与非门、或非门基本逻辑电路。
15.一种由场效应管和接地场效应管组合形成的反相器、与非门、或非门基本逻辑电路。
16.根据权利要求1-15所述的场效应管和互补型场效应管控制方法设计现场可编程门阵列FPGA中的寻址表(Look-up table)。
CN201110304805.1A 2011-09-19 2011-09-26 一种新型电场调控的互补场效应管及其逻辑电路 Active CN102593129B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110304805.1A CN102593129B (zh) 2011-09-19 2011-09-26 一种新型电场调控的互补场效应管及其逻辑电路
PCT/CN2012/001283 WO2013040859A1 (zh) 2011-09-19 2012-09-19 纳米多层膜、场效应管、传感器、随机存储器及制备方法
US14/345,655 US9559295B2 (en) 2011-09-19 2012-09-19 Nano multilayer film, field effect tube, sensor, random accessory memory and preparation method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201110278414.7 2011-09-19
CN201110278414 2011-09-19
CN2011102784147 2011-09-19
CN201110304805.1A CN102593129B (zh) 2011-09-19 2011-09-26 一种新型电场调控的互补场效应管及其逻辑电路

Publications (2)

Publication Number Publication Date
CN102593129A true CN102593129A (zh) 2012-07-18
CN102593129B CN102593129B (zh) 2015-04-08

Family

ID=46152594

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201110290063.1A Active CN102487124B (zh) 2011-09-19 2011-09-21 纳米多层膜、场效应管、传感器、随机存储器及制备方法
CN201110304805.1A Active CN102593129B (zh) 2011-09-19 2011-09-26 一种新型电场调控的互补场效应管及其逻辑电路
CN201110304812.1A Active CN102593141B (zh) 2011-09-19 2011-09-26 一种电场调制型随机存储单元阵列及存储器
CN201110304804.7A Active CN102709470B (zh) 2011-09-19 2011-09-27 纳米多层膜、场效应管、传感器、随机存储器及制备方法
CN201110305257.4A Active CN102856488B (zh) 2011-09-19 2011-09-30 基于可逆电致电阻效应的逻辑器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110290063.1A Active CN102487124B (zh) 2011-09-19 2011-09-21 纳米多层膜、场效应管、传感器、随机存储器及制备方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201110304812.1A Active CN102593141B (zh) 2011-09-19 2011-09-26 一种电场调制型随机存储单元阵列及存储器
CN201110304804.7A Active CN102709470B (zh) 2011-09-19 2011-09-27 纳米多层膜、场效应管、传感器、随机存储器及制备方法
CN201110305257.4A Active CN102856488B (zh) 2011-09-19 2011-09-30 基于可逆电致电阻效应的逻辑器件

Country Status (3)

Country Link
US (1) US9559295B2 (zh)
CN (5) CN102487124B (zh)
WO (1) WO2013040859A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013040859A1 (zh) * 2011-09-19 2013-03-28 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法
CN109545797A (zh) * 2018-10-17 2019-03-29 天津大学 基于柔性衬底的柔性二输入或非逻辑门电路

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102982944A (zh) * 2012-11-19 2013-03-20 宁波科星材料科技有限公司 一种具有不同频率层的磁性材料制备方法
CN103065679B (zh) * 2012-12-03 2016-06-22 中国科学技术大学 电场写入电阻读出固态存储元器件、存储器及其读写方法
CN103022344B (zh) * 2012-12-21 2015-01-21 清华大学 拓扑绝缘体结构
CN103413594B (zh) * 2013-08-12 2016-04-20 北京大学 拓扑绝缘体柔性透明导电材料及其制备方法与应用
WO2015062174A1 (zh) 2013-11-01 2015-05-07 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
US9871193B2 (en) * 2014-08-08 2018-01-16 California State University, Northridge Methods of producing and controlling tunneling electroresistance and tunneling magnetoresistance in a multiferroic tunnel junction
SG11201705789RA (en) * 2015-01-15 2017-08-30 Agency Science Tech & Res Memory device and method for operating thereof
RU2590922C1 (ru) * 2015-06-16 2016-07-10 Федеральное государственное бюджетное учреждение "Петербургский институт ядерной физики им. Б.П. Константинова" (ФГБУ "ПИЯФ") Нейтронный поляризационный рефлектометр
US9780299B2 (en) * 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
CN105470384A (zh) * 2015-12-31 2016-04-06 江苏森尼克电子科技有限公司 用于InSb磁敏器件的薄膜材料结构及制造工艺
US20190115353A1 (en) * 2016-04-01 2019-04-18 Intel Corporation Layer transferred ferroelectric memory devices
CN107369467B (zh) * 2016-05-11 2020-11-03 上海磁宇信息科技有限公司 一种面内型磁性随机存储器及其读写方法
US10468083B1 (en) * 2018-06-18 2019-11-05 Globalfoundries Inc. Integrated circuits with look up tables, and methods of producing and operating the same
US11009630B2 (en) 2018-09-27 2021-05-18 Toyota Motor Engineering & Manufacturing North America, Inc. Nanoencapsulation methods for forming multilayer thin film structures and multilayer thin films formed therefrom
CN109599486B (zh) * 2018-11-30 2020-08-28 中国科学技术大学 一种基于多铁异质结构的阻变存储器
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same
CN113039605A (zh) * 2019-02-28 2021-06-25 华为技术有限公司 存储器和存取方法
CN109900763B (zh) * 2019-03-07 2021-06-25 江苏友润微电子有限公司 基于有机晶体管的二氧化氮传感器芯片及其制备方法
CN109950321B (zh) * 2019-03-25 2022-02-11 暨南大学 一种基于氧化钨的p型场效应晶体管及其制备方法
CN110265479B (zh) * 2019-05-27 2024-05-31 叶建国 逻辑器件、逻辑组件及其制造方法
CN110176534A (zh) * 2019-06-03 2019-08-27 西安交通大学 测量范围可调的隧道结磁电阻传感器及其制备方法
CN110061056B (zh) * 2019-06-06 2022-01-28 湘潭大学 一种新型铁电场效应晶体管单元及其写入和读取方法
CN111312891A (zh) * 2020-02-24 2020-06-19 西安交通大学 一种柔性gmr磁场传感器及其制备方法
US11500042B2 (en) * 2020-02-28 2022-11-15 Brown University Magnetic sensing devices based on interlayer exchange-coupled magnetic thin films
US20210280772A1 (en) * 2020-03-05 2021-09-09 Wisconsin Alumni Research Foundation Spin transistors based on voltage-controlled magnon transport in multiferroic antiferromagnets
CN111755447B (zh) * 2020-07-13 2023-05-12 湘潭大学 一种基于多逻辑态的高密度铁电存储单元及其调控方法
CN113328034A (zh) * 2021-04-28 2021-08-31 中国科学院微电子研究所 存储单元及其数据写入和读取方法、存储器、电子设备
CN113410379A (zh) * 2021-06-04 2021-09-17 北京航空航天大学 基于拓扑自旋的电控磁各向异性磁性随机存储器
CN114136613B (zh) * 2021-10-20 2023-06-09 中国航发四川燃气涡轮研究院 一种用于发动机轴承工作状态的监测系统及在线监测方法
CN114152278B (zh) * 2021-10-20 2023-05-05 中国航发四川燃气涡轮研究院 一种无源lc温度-转速复合传感器及发动机轴承在线监测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106153A (zh) * 2006-07-13 2008-01-16 株式会社日立制作所 场效应晶体管、有机薄膜晶体管及有机晶体管的制造方法
CN102129863A (zh) * 2010-12-17 2011-07-20 北京科技大学 一种可电场调节磁电阻的自旋阀结构及其制备工艺

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US6548843B2 (en) * 1998-11-12 2003-04-15 International Business Machines Corporation Ferroelectric storage read-write memory
JP3807254B2 (ja) * 2001-05-30 2006-08-09 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
DE10303316A1 (de) * 2003-01-28 2004-08-12 Forschungszentrum Jülich GmbH Schneller remanenter Speicher
WO2004107466A1 (ja) * 2003-05-08 2004-12-09 Matsushita Electric Industrial Co. Ltd. 電気スイッチおよびそれを用いた記憶素子
US7492015B2 (en) * 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
JP4699932B2 (ja) * 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
US8183594B2 (en) 2007-03-15 2012-05-22 National University Corporation Toyohashi University Of Technology Laminar structure on a semiconductor substrate
US7656700B2 (en) * 2007-09-17 2010-02-02 Seagate Technology Llc Magnetoresistive sensor memory with multiferroic material
JP2009099741A (ja) * 2007-10-16 2009-05-07 Fujitsu Ltd 強磁性トンネル接合素子、強磁性トンネル接合素子の製造方法、磁気ヘッド、磁気記憶装置、及び磁気メモリ装置
US20090174971A1 (en) * 2008-01-03 2009-07-09 Yoshihiro Tsuchiya Cpp-type magneto resistive effect element having a pair of magnetic layers
CN101335326A (zh) * 2008-07-24 2008-12-31 中国科学院上海硅酸盐研究所 用于电阻式存储器的电诱发电阻材料及其制备方法
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
JP5366961B2 (ja) * 2008-09-22 2013-12-11 株式会社日立製作所 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
CN101834271B (zh) * 2010-03-02 2011-09-14 清华大学 磁电随机存储单元及具有该磁电随机存储单元的存储器
CN102157682B (zh) * 2010-11-25 2014-08-20 南京理工大学 一种单相铁电薄膜、制备方法及有效电阻调控方式
FR2973163B1 (fr) * 2011-03-23 2013-10-25 Thales Sa Dispositif constitue de différentes couches minces et utilisation d'un tel dispositif
CN102487124B (zh) * 2011-09-19 2014-07-23 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106153A (zh) * 2006-07-13 2008-01-16 株式会社日立制作所 场效应晶体管、有机薄膜晶体管及有机晶体管的制造方法
CN102129863A (zh) * 2010-12-17 2011-07-20 北京科技大学 一种可电场调节磁电阻的自旋阀结构及其制备工艺

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013040859A1 (zh) * 2011-09-19 2013-03-28 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法
US9559295B2 (en) 2011-09-19 2017-01-31 Institute Of Physics, Chinese Academy Of Sciences Nano multilayer film, field effect tube, sensor, random accessory memory and preparation method
CN109545797A (zh) * 2018-10-17 2019-03-29 天津大学 基于柔性衬底的柔性二输入或非逻辑门电路
CN109545797B (zh) * 2018-10-17 2021-11-23 天津大学 基于柔性衬底的柔性二输入或非逻辑门电路

Also Published As

Publication number Publication date
CN102487124A (zh) 2012-06-06
CN102856488B (zh) 2015-01-07
US9559295B2 (en) 2017-01-31
CN102709470B (zh) 2014-11-12
CN102593141B (zh) 2014-12-17
CN102487124B (zh) 2014-07-23
CN102856488A (zh) 2013-01-02
CN102593129B (zh) 2015-04-08
CN102593141A (zh) 2012-07-18
US20140321199A1 (en) 2014-10-30
WO2013040859A1 (zh) 2013-03-28
CN102709470A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102593129B (zh) 一种新型电场调控的互补场效应管及其逻辑电路
JP7084121B2 (ja) 半導体素子及び半導体論理素子
Fert Nobel Lecture: Origin, development, and future of spintronics
US10749106B2 (en) Magnetic random access memory device having magnetic tunnel junction
US7430135B2 (en) Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7679155B2 (en) Multiple magneto-resistance devices based on doped magnesium oxide
Xue et al. Integrated memory devices based on 2D materials
JP4533837B2 (ja) 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び読み出し方法
CN108665921A (zh) 半导体器件
US8773896B2 (en) Nonvolatile latch circuit
CN102282673A (zh) 用于透明电子装置的透明存储器
CN103168372A (zh) 具有电阻开关层的存储单元的组合
US20190288031A1 (en) Magnetic Memory Incorporating Dual Selectors
US20210383853A1 (en) Magnetic recording array, product-sum calculator, and neuromorphic device
Liu et al. Building functional memories and logic circuits with 2D boron nitride
US20220188618A1 (en) Neuromorphic device
CN109891613B (zh) 半导体器件和半导体逻辑器件
US7880502B2 (en) Logic circuit
JP6780871B2 (ja) 磁気トンネルダイオード及び磁気トンネルトランジスタ
JP5075863B2 (ja) スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ
US10762940B2 (en) Narrow etched gaps or features in multi-period thin-film structures
US20140022011A1 (en) Semiconductor devices including gate structures comprising colossal magnetocapacitive materials
Xia Memristive nanodevices: CMOS compatibility and novel applications
KR20190017092A (ko) 반도체 소자 및 반도체 로직 소자
CN117729780A (zh) 存储结构、存储器、差分放大电路、芯片及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant