JP4533837B2 - 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び読み出し方法 - Google Patents
電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び読み出し方法 Download PDFInfo
- Publication number
- JP4533837B2 JP4533837B2 JP2005348655A JP2005348655A JP4533837B2 JP 4533837 B2 JP4533837 B2 JP 4533837B2 JP 2005348655 A JP2005348655 A JP 2005348655A JP 2005348655 A JP2005348655 A JP 2005348655A JP 4533837 B2 JP4533837 B2 JP 4533837B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- recording
- ferromagnetic layer
- magnetization reversal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005415 magnetization Effects 0.000 title claims description 96
- 238000000034 method Methods 0.000 title claims description 42
- 230000005294 ferromagnetic effect Effects 0.000 claims description 98
- 229910045601 alloy Inorganic materials 0.000 claims description 24
- 239000000956 alloy Substances 0.000 claims description 24
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 15
- 230000005684 electric field Effects 0.000 claims description 14
- 229910052742 iron Inorganic materials 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 229910052771 Terbium Inorganic materials 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052748 manganese Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 6
- 229910052772 Samarium Inorganic materials 0.000 claims description 6
- 229910004121 SrRuO Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- 239000002885 antiferromagnetic material Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 229910052745 lead Inorganic materials 0.000 claims description 2
- 230000005291 magnetic effect Effects 0.000 description 20
- 230000000694 effects Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 239000010949 copper Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 230000005307 ferromagnetism Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000938 samarium–cobalt magnet Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、電圧制御磁化反転及び巨大磁気抵抗現象をメモリの記録及び読み出し方法に利用し、記録と読み出しが各々独立的に作動する新しい方式の次世代メモリＭＲＡＭ素子設計に関するものである。より詳細には、陽極と陰極からなる二個の基底電極を利用してＰＺＴ薄膜により円滑に電圧が印加されるだけではなく、二本の記録線及び読み出し線により記録と読み出しが各々相互独立的になされ、圧電層に電圧を印加することにより自由強磁性体の磁化方向による逆磁歪現象（ｉｎｖｅｒｓｅ ｍａｇｎｅｔｏｓｔｒｉｃｔｉｏｎ）を利用して、平面方向または平面方向に垂直な方向に制御して記録と読み出しがなされる非揮発性、超永続性、超節電形電圧制御磁化反転記録方式のＭＲＡＭ素子及びそれを利用した情報の記録及び読み出し方法に関するものである。
最近、次世代情報保存技術研究は、超永続性、非揮発性、低電力、超高速メモリの開発に集中している。このような様々な次世代メモリ技術の中でＭＲＡＭ技術は、ＤＲＡＭの超永続性度及びＳＲＡＭの超高速性をすべて充足する新しい技術として認識され、脚光を浴びている。
現在まで、ＭＴＪ(Magnetic Tunneling Junction)を基盤とする様々なＭＲＡＭ技術が開発されたが、その一つが米国特許（特許文献１〜３）に記述されている。
上述したような従来技術は、情報の記録のために外部印加磁場を使用して磁性層の磁化方向を変化させることにより記録を遂行する。しかし、前記のような外部印加磁場による記録方式は、磁場の局所化が容易ではなく、そのため超永続性メモリを開発するためには根本的な限界を有していた。
また、既存のＭＲＡＭ技術では、二つの強磁性薄膜を分離し、絶縁薄膜層を通過するトンネル電子の磁気抵抗効果を利用して固定層(pinned layer)と自由層(free layer)との磁性薄膜の相対的スピン方向を読み出しするため絶縁薄膜層の厚みが約１ｎｍ以下でなければならない。
これは、生産工程で１ｎｍの一定厚の絶縁薄膜を所定インチの半径を有するウエハに均一に蒸着させることが難しいため、生産において精密な作業を要する等、ＭＲＡＭ素子生産に大きな弱点として作用する。
このような問題点を解決するための磁気記録技術として、外部磁場以外の方法で磁化反転を制御する技術に対する重要性が最近になって増大している。そのために電流や電場を印加して磁化方向を制御するための試みがなされている。
イービーマイヤーズ(E.B.Myers)は、Ｃｕ／Ｃｏ／Ｃｕ多層薄膜構造で電流印加磁化反転を実験的に証明した。この現象は、流れる伝導電子及びスピン間の局所交換相互作用に起因するものと解釈されている（非特許文献１）。
しかし、このような構造は、スピンのスイッチングを誘導するための電流が一般的に巨大磁気抵抗（ＧＭＲ）を測定するのに使用されるため、前記の読み出し電流は、スピンスイッチングを誘導しない小さい値の電流を使用しなければならず、それにより巨大磁気抵抗値が低くなる要因として作用し得るという問題点がある。
また、前記の問題点を解決するための他の試みの中の一つは、強磁性半導体で電場を利用して磁化反転を制御することである（非特許文献２）。
前記した方法の場合、現在まで常温で実用的に使用できる強磁性半導体が開発されていないという問題点を有している。
一方、強磁性薄膜で電圧を印加して磁化反転を制御する方法が米国特許（特許文献４）に記述されているが、この構造の場合にも既存のＣＭＯＳ回路との統合が容易ではない物質及び構造を使用していて、超高速ＭＲＡＭに適合した設計がなされていないという問題点を有している。
米国特許第６，５１８，５８８号
米国特許第６，０９７，６２５号
米国特許第５，６４０，３４３号
米国公開特許番号第２００３／０１０３３７１ Ａ１(Method of controlling magnetization easy axis in ferromagnetic films using voltage,ultrahigh density,low power, nonvolatile magnetic memory using the control method,and method of writing information on the magnetic memory)
Myers,E.b.,Ralph,D.C.,Katine,J.A.,Louie,R.N and Buhrman,R.A.,Current Induced Switching of Domains in Magnietc Multilayer Devices, Science,1999年,第285巻,867-870頁
Chilba,D.,Yamanouchi,M.,Matsukura,F. and Ohno,H.,Electrical Manipulation of Magnetization Reversal in a Ferromagnetic Semiconductor, Science,2003年,第301巻,943-945頁
本発明は、前記の問題点を解決するために案出されたもので、陽極（＋）と陰極（−）からなる二個の基底電極を利用してＰＺＴ薄膜により円滑に電圧が印加されるだけではなく、二本の記録線及び読み出し線により記録と読み出しが各々相互独立的になされ、それによりＭＲＡＭ素子の速度を向上させ、既存のＭＲＡＭ素子で使用されるナノ厚のトンネルバリアーtunneling barrierが必要ではなく、ＣＭＯＳ回路との統合が容易な物質及び構造を利用することにより、既存のＣＭＯＳ回路との集積化(integration)、メモリ速度、生産性側面で優秀な長所を有し、既存の外部磁場印加記録方式のＭＲＡＭ素子とは異なり外部磁場生成が必要でなく低電力設計が可能であり、電圧印加方式を改善することにより、より効率的にＭＲＡＭ素子を製作できるだけではなく、メモリ素子の外にも電圧制御スピン素子等に利用可能な超高密度次世代メモリ開発に応用が可能な電圧制御磁化反転記録方式のＭＲＡＭ素子及びそれを利用した情報の記録及び読み出し方法を提供することを目的とする。
前記の目的を達成するために本発明は、ＭＲＡＭ素子において、陽電極と陰電極を有する二本の記録線を具備した電気伝導性基底電極；電気伝導性基底電極の各記録線に左右各面を接して配置される圧電層；圧電層の下部に配置され、陽電極と陰電極を分離するよう形成される絶縁層；絶縁層の上部に配置され、水平方向と垂直方向の磁化状態を有する自由
強磁性層；自由強磁性層の上部に配置される非磁性層；非磁性層の上部に配置される固定強磁性層；固定強磁性層の上部に配置される反強磁性層；固定強磁性層の上部適所に配置される一方の読み出し線と陽電極の電気伝導性基底電極絶縁層上部に配置されるもう一方の読み出し線からなるお互いに垂直な二本の電気伝導性読み出し線；を含むことを特徴とする。
強磁性層；自由強磁性層の上部に配置される非磁性層；非磁性層の上部に配置される固定強磁性層；固定強磁性層の上部に配置される反強磁性層；固定強磁性層の上部適所に配置される一方の読み出し線と陽電極の電気伝導性基底電極絶縁層上部に配置されるもう一方の読み出し線からなるお互いに垂直な二本の電気伝導性読み出し線；を含むことを特徴とする。
ここで、前記電気伝導性基底電極は、Ｓｉ基板上にＳｒＲｕＯ３の金属酸化電極層を蒸着する。そして、前記電気伝導性基底電極と絶縁層と圧電層及びＳｉ基板が相互の格子不一致を最小にしてエピタキシャル成長を可能にする物質からなる。
また、前記電気伝導性基底電極の各記録線が絶縁層により絶縁され、各記録線の側面を間に置いて絶縁層が配列される。
一方、前記絶縁層がＳｒＴｉＯ３からなる。
また、前記圧電層が、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）系からなるか、または、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３（ＰＬＺＴ）系、（Ｂａ，Ｌａ）ＴｉＯ３（ＢＬＴ）、（Ｓｒ，Ｌａ）ＴｉＯ３（ＳＢＴ）系中のいずれか一つ以上からなる。
前記自由強磁性層は、ＣｏとＰｄの合金からなることが好ましく、または、前記自由強磁性層が、Ｃｏ、Ｆｅ、Ｎｉ、ＴｂからなるＡ群から選択されたいずれか一つ以上と、Ｃｏ、Ｆｅ、Ｎｉ、ＣからなるＢ群から選択されたいずれか一つ以上と、Ｓｍ、Ｄｙ、ＴｂからなるＣ群から選択されたいずれか一つ以上の合金と、からなる。
そして、前記非磁性層は、ＣｕとＲｕの合金からなる。
ここで、前記固定強磁性層は、ＮｉとＦｅの合金、ＣｏとＰｄの合金、または、Ｃｏ、Ｆｅ、Ｎｉ、ＴｂからなるＡ群から選択されたいずれか一つ以上と、Ｃｏ、Ｆｅ、Ｎｉ、ＣからなるＢ群から選択されたいずれか一つ以上と、Ｓｍ、Ｄｙ、ＴｂからなるＣ群から選択されたいずれか一つ以上の合金と、からなる。
また、前記固定強磁性層は、ＰｔとＭｎ及び反強磁性体と代替可能に形成されることが好ましい。
また、前記反強磁性層は、ＰｔとＭｎの合金薄膜、または、ＣｏとＦｅの合金薄膜からなる。
一方、前記二本の電気伝導性読み出し線はＣｕからなる。
ここで、ＭＲＡＭ素子の陽電極と陰電極からなる各記録線に電圧を印加する工程；各記録線が交差する地点の圧電層に電場が形成される工程；圧電層に発生する電場により圧電層に変形が誘導される工程；圧電層に誘導された変形により圧電層の上部に配置された自由強磁性層が水平磁化状態から垂直磁化状態に変化する工程；及び自由強磁性層で発生する磁化変化が記録される工程；を含む。
そして、前記二本の記録線により記録が独立的に遂行される。
代案的には、相互直角からなる垂直方向の二本の電気伝導性読み出し線中一方の読み出し線に電流を印加する工程；印加された電流が反強磁性層、固定強磁性層、非磁性層、自由強磁性に順次伝送される工程；伝送された電流の抵抗が自由強磁性層と固定強磁性層の相
対的な磁化方向によって変化する工程；及び自由強磁性層に発生する磁化状態が読み出しされる工程；を含む。
対的な磁化方向によって変化する工程；及び自由強磁性層に発生する磁化状態が読み出しされる工程；を含む。
そして、自由強磁性層と固定強磁性層の各磁化方向が相互垂直または水平からなる磁化方向の配列により抵抗の変化が読み出しされる。
ここで、前記二本の読み出し線により読み出しが独立的に遂行される。
一方、ＭＲＡＭ素子に陽電極と陰電極からなる各記録線に電圧を印加する工程と、各記録線が交差する地点の圧電層に電場が形成される工程と、圧電層に発生する電場により圧電層に変形が誘導される工程と、圧電層に誘導された変形により圧電層の上部に配置された自由強磁性層が水平磁化状態から垂直磁化状態に変化する工程と、自由強磁性層で発生する磁化変化が記録される工程を含む記録過程；相互直角からなる垂直方向の二本の電気伝導性読み出し線中一方の読み出し線に電流を印加する工程と、印加された電流が反強磁性層、固定強磁性層、非磁性層、自由強磁性に順次伝送される工程と、伝送される電流を経験する抵抗が自由強磁性層と固定強磁性層の相対的な磁化方向により変化する工程と、自由強磁性層に発生する磁化状態が読み出しされる工程を含む読み出し過程；からなり前記二本の記録線と二本の読み出し線により記録及び読み出しが各々独立的に遂行される。
以上、本発明は、既存のＭＲＡＭ素子で使用されるナノ厚みのトンネルバリアー(tunneling barrier)が必要なく、ＣＭＯＳ回路との統合が容易な物質及び構造を利用することにより、既存のＣＭＯＳ回路との集積化(integration、メモリ速度、生産性の面で優秀な長所を有し、既存の外部磁場印加記録方式のＭＲＡＭ素子とは異なり、外部磁場生成が必要ないため低電力設計が可能で、電圧印加方式を改善することにより、さらに効率的にＭＲＡＭ素子を製作できるだけではなく、メモリ素子の他にも電圧制御スピン素子等に利用可能で、超高密度次世代メモリ開発に応用可能である等の効果を得られる。
以下、本発明による実施例を添付した例示図面を参考にして詳細に説明する。
図１は、本発明によるＭＲＡＭ素子の強磁性層と圧電層を概略的に示した断面図である。
図面に図示したように、本発明による電圧制御磁化反転記録方式のＭＲＡＭ素子１は、圧電層２０と絶縁層３０と自由強磁性層４０と非磁性層５０と固定強磁性層６０と反強磁性層７０と二本の電気伝導性読み出し線８０と陽電極と陰電極を有する電気伝導性基底電極１０からなる。
前記ＭＲＡＭ素子１は、まずＳｉ基板上にＳｒＲｕＯ３金属酸化電極層を蒸着し、前記電気伝導性基底電極１０をＳｒＲｕＯ３で形成する。
前記のようにＳｉ基板上にＳｒＲｕＯ３金属酸化電極層を蒸着し、ＳｒＲｕＯ３からなる電気伝導性基底電極１０は、陽電極と陰電極を有し、陽電極と陰電極は記録過程で電圧が印加される場合、記録線１０ａ、１０ｂに各々代替され、該陽電極と陰電極は、絶縁層３０により相互分離され、絶縁層３０はＳｒＴｉＯ３からなる。
そして、ＭＲＡＭ素子１の配列において前記電気伝導性基底電極１０の陽電極と陰電極は、各々の素子を接続及び連結するために各々垂直な方向に延長される。
一方、陽電極と陰電極の間に圧電現象で圧力を加える時、電荷の分極が発生して電流が流れるように圧電層２０を具備し、該圧電層２０は記録線１０の各面と接触するように介在及び配置する。
前記圧電層２０は、ＰＺＴのように圧電常数が大きい物質からなり、圧電層２０の厚みは低電圧で最大変形が印加されるための範囲内で決定される。即ち、圧電層２０の組成、厚み及び大きさは、低電圧により逆圧電効果を最大化させるための範囲内で決定される。
本発明の一実施例では、圧電層２０がＰＺＴ系で成り立っているが、圧電層２０が、ＰＬＺＴ、ＢＬＴ、ＳＢＴ系中のいずれか一つからなることも好ましい。
一方、電気伝導性基底電極１０と絶縁層３０と圧電層２０の物質選択は、相互格子不一致(lattice mismatch)を最小化してエピタキシャル成長(epitaxial growth)を可能にする物質からなり、Ｓｉ基板上も前記のようにエピタキシャル成長が可能な物質からなることが好ましい。
前記自由強磁性層４０は、磁気記録層とも呼ばれ適切な保磁力、大きい電流磁気と大きい逆磁歪効果を示す強磁性薄膜が使用され、圧電層２０の上部に蒸着される。
前記のような条件を充足及び満足させるための物質としては、ＣｏとＰｄの合金からなるＣＯｘＰｄ１−ｘ超薄膜が適用される。
本発明の一実施例では、自由強磁性層４０がＣｏとＰｄの合金からなっているが、Ｃｏ、Ｆｅ、Ｎｉ、ＴｂからなるＡ群から選択されたいずれか一つ以上と、Ｃｏ、Ｆｅ、Ｎｉ、ＣからなるＢ群から選択されたいずれか一つ以上と、Ｓｍ、Ｄｙ、ＴｂからなるＣ群から選択されたいずれか一つ以上の合金と、からなる希土類と転移金属で構成されたＳｍＣｏ、ＴｂＦｅＣｏ、ＴｂＦｅＤｙ等の二元または三元合金等からなるものも可能である。
また、自由強磁性層４０の形態もまた、隣り合う記録素子間のストレイフィールドstray field)による相互干渉を最大限に減らせるように形成する。
非磁性層５０は、自由強磁性層４０の上部に配置され、Ｃｕからなる。非磁性層５０をはじめ自由強磁性層４０及び後述する固定強磁性層６０の組成及び厚みは巨大磁気抵抗効果を最大化させる条件により可変及び固定される。
本発明の一実施例では、非磁性層５０がＣｕで成り立っているが、ＣｕとＲｕの合金からなるものも可能である。
固定強磁性層６０は、Ｃｕからなる前記非磁性層５０の上部に蒸着して配置され、一般的にＮｉＦｅのような強磁性体が固定強磁性体６０に利用される。
固定強磁性層６０の磁化は、固定強磁性層６０の上部に蒸着される後述の反強磁性層７０により水平方向に磁化される。
本発明の一実施例では、固定強磁性層６０がＮｉＦｅのような強磁性体からなっているが、ＣｏとＰｄの合金からなるものも可能で、固定強磁性層６０が、Ｃｏ、Ｆｅ、Ｎｉ、ＴｂからなるＡ群から選択されたいずれか一つ以上と、Ｃｏ、Ｆｅ、Ｎｉ、ＣからなるＢ群から選択されたいずれか一つ以上と、Ｓｍ、Ｄｙ、ＴｂからなるＣ群から選択されたいずれか一つ以上の合金と、からなるものも可能である。
また、前記固定強磁性層６０が、ＰｔとＭｎ及び反強磁性体で代替可能に形成することも可能である。
反強磁性層７０は、固定強磁性層６０の上部に配置され、一般的にＰｔとＭｎの合金薄膜を使用する。
本発明の一実施例では、反強磁性層７０がＰｔとＭｎ及び反強磁性体で代替可能であるが、Ｒｕ非磁性層５０により離れているＣｏとＦｅの合金薄膜のような反強磁性層を使用することも可能である。
電気伝導性読み出し線８０は、反強磁性層７０の上部に蒸着して配置され、一般的に銅線が利用される。
電気伝導性読み出し線８０は二本の読み出し線８０ａ、８０ｂに分かれ、二本の電気伝導性読み出し線８０ａ、８０ｂ中、上側に配置される一方の読み出し線８０ａは、反強磁性層７０の上部に蒸着され、下側に配置される他方の読み出し線８０ｂは記録線１０ａ、１０ｂに利用される基底電極１０の陽電極上部に蒸着される。
前記のように、反強磁性層７０の上部に蒸着される一方の読み出し線８０ａと基底電極１０の陽（＋）電極上部に蒸着される他方の読み出し線８０ｂは、相互垂直に形成され、お互いに異なる平面に位置するようになる。
このように位置する二本の電気伝導性読み出し線８０ａ、８０ｂにより電流は、上部に位置する読み出し線８０ａを通して各々のメモリ素子を経た後、下部に位置する他方の読み出し線８０ｂに流れ、各素子の配列において各々の読み出し線８０ａ、８０ｂはトランジスターのような固体スイッチを使用して選択されることにより各々の素子を読み出しできる。
図２は、電圧制御磁化反転ＭＲＡＭ素子の記録基材部分を概略的に示した図面である。
図面に図示しているように、本発明による電圧制御磁化反転記録方式のＭＲＡＭ素子の記録基材部分は、従来技術で記載した米国特許（特許文献４）に詳細に記載されているので、本発明では前記の従来技術との差異点だけを簡略に説明する。
図面に図示しているように、本発明による電圧制御磁化反転記録方式のＭＲＡＭ素子の記録基材部分は、従来技術で記載した米国特許（特許文献４）に詳細に記載されているので、本発明では前記の従来技術との差異点だけを簡略に説明する。
陽電極と陰電極からなる基底電極１０の各電極が各々の記録線１０ａ、１０ｂになり、前記各記録線１０ａ、１０ｂは相互に垂直をなしている。即ち、陽電極と陰電極からなる各記録線１０ａ、１０ｂは上部から見ると相互交差する形態である。
前記のような構造の陽電極と陰電極からなる各々の記録線１０ａ、１０ｂは動作時に＋Ｖと−Ｖが印加されると、二記録線１０ａ、１０ｂが交差する地点の圧電層２０に電場が形成される。
このように発生する電場により圧電層２０に逆圧電効果による変形が誘導され、変形の結果、圧電層２０上部に配置された自由強磁性層４０の磁化状態が逆磁歪効果により水平磁化から垂直磁化状態に変り、その状態が記録される。
即ち、各記録線１０ａ、１０ｂが交差する圧電層２０に発生する電場により前記圧電層２０が変形し、変形した圧電層２０の上部に配置される自由強磁性層４０の磁化状態が逆磁歪効果により水平磁化状態の‘０’状態から垂直磁化状態の‘１’状態に変化し、その変化した状態が記録される。
図３は、電圧制御磁化反転ＭＲＡＭ素子の読み出し基材部分を概略的に示した図面である。
図面に図示されているように、本発明による電圧制御磁化反転記録方式のＭＲＡＭ素子の記録基材部分は、相互直角からなる垂直方向の二本の電気伝導性読み出し線８０が、前記陽電極と陰電極からなる各々の記録線１０ａ、１０ｂと独立的に作動する。
図面に図示されているように、本発明による電圧制御磁化反転記録方式のＭＲＡＭ素子の記録基材部分は、相互直角からなる垂直方向の二本の電気伝導性読み出し線８０が、前記陽電極と陰電極からなる各々の記録線１０ａ、１０ｂと独立的に作動する。
そのために各読み出し線８０ａ、８０ｂは、各記録線１０ａ、１０ｂと絶縁層３０により相互に分離される。
前記のような各読み出し線８０ａ、８０ｂは、素子の動作時各状態の読み出しのため電流が二本の読み出し線８０ａ、８０ｂ中、一方の読み出し線８０ａを通して反強磁性層７０、固定強磁性層６０、非磁性層５０、自由強磁性層４０を経て他方の読み出し線８０ｂに流れる。
ここで、電流が経験する抵抗は、自由強磁性層４０と固定強磁性層６０の相対的な磁化方向により異なる。即ち、自由強磁性層４０の磁化状態が垂直方向なら電流は高い抵抗を経験し、自由強磁性層４０の磁化状態が水平方向なら電流は低い抵抗を経験する。
言い換えると、前記自由強磁性層４０の磁化方向が垂直方向なら電流は‘１’状態の高い抵抗を経験し、自由強磁性層４０の磁化方向が水平方向なら電流は‘０’状態の低い抵抗を経験する。
ここで、電気伝導性読み出し線１０中の一方の読み出し線８０ａを通して入力される電流がＭＲＡＭ素子１の各構成要素を経て他方の読み出し線８０ｂに流れると、発生する巨大磁気抵抗効果によりＭＲＡＭ素子１の情報を読み出しする。
図４は、本発明による電圧制御磁化反転ＭＲＡＭ素子の配列を概略的に示した図面で、図５は本発明による電圧制御磁化反転記録方式のＭＲＡＭ素子を利用した情報の記録方法を概略的に示したブロック図で、図６は本発明による電圧制御磁化反転記録方式のＭＲＡＭ素子を利用した情報の読み出し方法を概略的に示したブロック図である。
図面に図示されているように、本発明による電圧制御磁化反転ＭＲＡＭの各読み出し線８０ａ、８０ｂと各記録線１０ａ、１０ｂは、相互独立的に駆動及び作動する。
そして、陽電極と陰電極からなる前記各記録線１０ａ、１０ｂに電圧を印加することによりセル(Cell)１に記録され、前記各読み出し線８０ａ、８０ｂに電流を印加することによりセル(Cell)２の記録状態を読み出しできる。
上述した構造及び構成によりＭＲＡＭ素子１は、記録と読み出し過程が同時に可能であるため、素子速度の向上が可能なだけではなく、記録及び読み出しに大きな柔軟性を有する。
以下、本発明による電圧制御磁化反転ＭＲＡＭ素子の記録方法及び読み出し方法を説明する。
まず、電圧制御磁化反転ＭＲＡＭ素子１の記録方法について説明する。
反強磁性層７０、固定強磁性層６０、非磁性層５０、自由強磁性層４０が上から下向きに順次的に配列及び配置され、自由強磁性層４０の下部に圧電層２０と前記圧電層２０に電圧を印加する二本の基底電極１０が配置されるＭＲＡＭ素子１の陽電極と陰電極で形成された基底電極１０の各記録線１０ａ、１０ｂに電圧を印加する（Ｓ１−１）。
反強磁性層７０、固定強磁性層６０、非磁性層５０、自由強磁性層４０が上から下向きに順次的に配列及び配置され、自由強磁性層４０の下部に圧電層２０と前記圧電層２０に電圧を印加する二本の基底電極１０が配置されるＭＲＡＭ素子１の陽電極と陰電極で形成された基底電極１０の各記録線１０ａ、１０ｂに電圧を印加する（Ｓ１−１）。
それにより各記録線１０ａ、１０ｂが交差する地点の圧電層２０に電場が形成される（Ｓ１−２）。
圧電層２０で発生する電場により圧電層２０に変形が誘導される（Ｓ１−３）。
圧電層２０に誘導された変形により圧電層２０上部に配置された自由強磁性層４０が水平磁化から垂直磁化に変化する（Ｓ１−４）。
即ち、各記録線１０ａ、１０ｂが交差する圧電層２０に発生する電場により前記圧電層２０が逆圧電効果により変形され、変形した圧電層２０の上部に配置された自由強磁性層４０の磁化状態が逆磁歪効果により水平磁化状態の‘０’状態から垂直磁化状態の“１”状態に変化する。
このように磁化変化により自由強磁性層４０で発生する磁化変化が記録される（Ｓ１−５）。
次に、電圧制御磁化反転ＭＲＡＭ素子１の読み出し方法について説明する。
まず、相互直角からなる垂直方向の二本の電気伝導性読み出し線８０ａ、８０ｂ中の一方の読み出し線８０ａに電流が印加される（Ｓ２−１）。
まず、相互直角からなる垂直方向の二本の電気伝導性読み出し線８０ａ、８０ｂ中の一方の読み出し線８０ａに電流が印加される（Ｓ２−１）。
各読み出し線８０ａ、８０ｂ中の一方の読み出し線８０ａに印加された電流が反強磁性層７０、固定強磁性層６０、非磁性層５０、自由強磁性層４０へ伝送される（Ｓ２−２）。
ここで、伝送された電流を経験する抵抗は、自由強磁性層４０と固定強磁性層６０の相対的な磁化方向により変化する（Ｓ２−３）。
即ち、自由強磁性層４０の磁化状態が垂直方向なら電流は高い抵抗を経験し、自由強磁性層４０の磁化状態が水平方向なら電流は低い抵抗を経験する。
言い換えると、電流が二本の電気伝導性読み出し線８０ａ、８０ｂ中で上部に配置された読み出し線８０ａを通して反強磁性層７０、固定強磁性層６０、非磁性層５０、自由強磁性層４０を通して流れる場合、自由強磁性層４０の磁化方向により抵抗が異なって現れる現象を利用して情報を読み出し、前記自由強磁性層４０の磁化方向が垂直方向なら電流は“１”状態の高い抵抗を経験し、自由強磁性層４０の磁化方向が水平方向なら電流は“０”状態の低い抵抗を経験する。
このように磁化状態の変化により自由強磁性層４０に発生する磁化状態が読み出される（Ｓ２−４）。
一方、前記自由強磁性層４０と固定強磁性層６０の各磁化方向が相互垂直または水平の磁化方向の配列により抵抗の変化を読み出しすることが好ましい。
このように前記のような構造及び構成による本発明の電圧制御磁化反転記録方式のＭＲＡＭ素子を利用した情報読み出し方法は、前記二本の記録線１０ａ、１０ｂと二本の読み出し線８０ａ、８０ｂにより記録及び読み出しが各々独立的に遂行され、記録と読み出しを同時に実行可能であるためＭＲＡＭ素子１の速度を増加させられる。
以上、本発明の好ましい実施例を例示的に説明したが、本発明の範囲はこのような特定実施例にだけ限定されるものではなく、当分野で通常の知識を有する者なら本発明の特許請
求の範囲内に記載された範疇内で適切に変更が可能である。
求の範囲内に記載された範疇内で適切に変更が可能である。
以上で説明したように、前記のような構成を有する本発明は、陽極（＋）と陰極（−）からなる二本の基底電極を利用してＰＺＴ薄膜により円滑に電圧が印加されるだけではなく、二本の記録線及び読み出し線により記録と読み出しが各々相互独立的になされ、それによりＭＲＡＭ素子の速度を向上させ、既存のＭＲＡＭ素子で使用されるナノ厚みのトンネルバリアー(tunnelling barrier)が必要なく、ＣＭＯＳ回路との統合が容易な物質及び構造を利用することにより、既存のＣＭＯＳ回路との集積化integration)、メモリ速度、生産性側面で優秀な長所を有し、既存の外部磁場印加記録方式のＭＲＡＭ素子とは異なり、外部磁場生成が必要ないため低電力設計が可能で、電圧印加方式を改善することにより、さらに効率的にＭＲＡＭ素子を製作できるだけではなく、メモリ素子の他にも電圧制御スピン素子等に利用可能で、超高密度次世代メモリ開発に応用可能である等の効果を得られる。
１：ＭＲＡＭ素子 １０：基底電極
１０ａ、１０ｂ：記録線 ２０：圧電層
３０：絶縁層 ４０：自由強磁性層
５０：非磁性層 ６０：固定強磁性層
７０：反強磁性層 ８０：電気伝導性読み出し線
８０ａ、８０ｂ：読み出し線
１０ａ、１０ｂ：記録線 ２０：圧電層
３０：絶縁層 ４０：自由強磁性層
５０：非磁性層 ６０：固定強磁性層
７０：反強磁性層 ８０：電気伝導性読み出し線
８０ａ、８０ｂ：読み出し線
Claims (17)
- Ｓｉ基板の上部に配置され、ＳｒＲｕＯ ３ の金属酸化電極層を蒸着してなる電気伝導性の基底電極；
前記基底電極の上部に配置されるＳｒＴｉＯ ３ からなる絶縁層；
前記絶縁層の上部に配置されるＰｂ（Ｚｒ，Ｔｉ）Ｏ ３ 系からなる圧電層；
が、相互格子不一致を最小化してエピタキシャル成長されており、
前記圧電層の上部に配置され、磁化方向が水平及び垂直方向である自由強磁性層；
前記自由強磁性層の上部に配置される導電性非磁性層；
前記導電性非磁性層の上部に配置される固定強磁性層；
前記固定強磁性層の上部に配置される反強磁性層；
を具備する磁気抵抗メモリ（ＭＲＡＭ）素子において、
前記圧電層は、前記基底電極と接続された陽電極、及び、前記絶縁層によって前記基底電極と分離された陰電極に左右各面が接しており、
前記陽電極が接続された基底電極からなる一方の記録線、及び、前記陰電極からなる他方の記録線は、相互に直角に交差しており、
前記反強磁性層の上部に配置される一方の電気伝導性読み出し線と、及び、前記自由強磁性層と接し、かつ前記陽電極の上部に電極絶縁層を介して配置される他方の電気伝導性読み出し線は、相互に直角に交差している
ことを特徴とする電圧制御磁化反転記録方式のＭＲＡＭ素子。 - 前記圧電層が（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３系、（Ｂａ，Ｌａ）ＴｉＯ３系、（Ｓｒ，Ｌａ）ＴｉＯ３系のいずれかであることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。
- 前記自由強磁性層がＣｏとＰｄの合金からなることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。
- 前記自由強磁性層が、
Ｃｏ、Ｆｅ、Ｎｉ、ＴｂからなるＡ群から選択されたいずれか一つ以上と、
Ｃｏ、Ｆｅ、Ｎｉ、ＣからなるＢ群から選択されたいずれか一つ以上と、
Ｓｍ、Ｄｙ、ＴｂからなるＣ群から選択されたいずれか一つ以上の合金と、
からなることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。 - 前記導電性非磁性層がＣｕとＲｕの合金からなることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。
- 前記固定強磁性層がＮｉとＦｅの合金からなることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。
- 前記固定強磁性層がＣｏとＰｄの合金からなることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。
- 前記固定強磁性層が、
Ｃｏ、Ｆｅ、Ｎｉ、ＴｂからなるＡ群から選択されたいずれか一つ以上と、
Ｃｏ、Ｆｅ、Ｎｉ、ＣからなるＢ群から選択されたいずれか一つ以上と、
Ｓｍ、Ｄｙ、ＴｂからなるＣ群から選択されたいずれか一つ以上の合金と、
からなることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。 - 前記固定強磁性層が、ＰｔとＭｎの合金からなること、若しくは、人工的な反強磁性体であることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。
- 前記反強磁性層がＰｔとＭｎの合金薄膜からなることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。
- 前記二本の電気伝導性読み出し線がＣｕからなることを特徴とする請求項１記載の電圧制御磁化反転記録方式のＭＲＡＭ素子。
- ＭＲＡＭ素子の陽電極と陰電極からなる各記録線に電圧を印加する工程（Ｓ１−１）；
前記各記録線が交差する地点の圧電層に電場が形成される工程（Ｓ１−２）；
前記圧電層に発生する電場により圧電層に変形が誘引される工程（Ｓ１−３）；
前記圧電層に誘導された変形により圧電層の上部に配置される自由強磁性層が水平磁化状態から垂直磁化状態に変化する工程（Ｓ１−４）；及び
前記自由強磁性層で発生する磁化変化が記録される工程（Ｓ１−５）；
を含むことを特徴とする、
請求項１に記載された電圧制御磁化反転記録方式のＭＲＡＭ素子を利用した情報の記録方法。 - 二本の記録線により記録が独立的に遂行されることを特徴とする請求項１２に記載の電圧制御磁化反転記録方式のＭＲＡＭ素子を利用した情報の記録方法。
- 相互直角からなる垂直方向の二本の電気伝導性読み出し線中いずれか一方の読み出し線に電流を印加する工程（Ｓ２−１）；
印加された電流が反強磁性層、固定強磁性層、導電性非磁性層、自由強磁性層に順次伝送される工程（Ｓ２−２）；
伝送された電流の抵抗が自由強磁性層と固定強磁性層の相対的な磁化方向により変化する工程（Ｓ２−３）；及び
前記自由強磁性層に発生する磁化状態が読み出される工程（Ｓ２−４）；
を含むことを特徴とする、
請求項１に記載された電圧制御磁化反転記録方式のＭＲＡＭ素子を利用した情報の読み
出し方法。 - 前記自由強磁性層と固定強磁性層のそれぞれの磁化方向が、垂直または水平になることにより抵抗の変化が読み出しされることを特徴とする請求項１４記載の電圧制御磁化反転記録方式のＭＲＡＭ素子を利用した情報の読み出し方法。
- 二本の読み出し線により抵抗の変化が独立的に読み出されることを特徴とする請求項１５に記載の電圧制御磁化反転記録方式のＭＲＡＭ素子を利用した情報の読み出し方法。
- 前記二本の記録線と二本の読み出し線により、請求項１３に記載の情報の記録、及び請求項１６に記載の情報の読み出しが各々独立的に遂行されること、を特徴とする電圧制御磁化反転記録方式のＭＲＡＭ素子を利用した情報の記録及び読み出し方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110458A KR100754930B1 (ko) | 2004-12-22 | 2004-12-22 | 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006179891A JP2006179891A (ja) | 2006-07-06 |
| JP4533837B2 true JP4533837B2 (ja) | 2010-09-01 |
Family
ID=36595520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005348655A Expired - Fee Related JP4533837B2 (ja) | 2004-12-22 | 2005-12-02 | 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び読み出し方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7283386B2 (ja) |
| JP (1) | JP4533837B2 (ja) |
| KR (1) | KR100754930B1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2015307B8 (en) * | 2007-07-13 | 2013-05-15 | Hitachi Ltd. | Magnetoresistive device |
| KR100915058B1 (ko) * | 2007-08-03 | 2009-09-02 | 권명주 | 압전단결정 박막을 이용한 자기-압전 반도체 통합센서 |
| JP5611594B2 (ja) | 2007-10-11 | 2014-10-22 | 国立大学法人東北大学 | 不揮発性固体磁気メモリの記録方法及び不揮発性固体磁気メモリ |
| KR100958469B1 (ko) * | 2008-08-04 | 2010-05-17 | 주식회사 하이닉스반도체 | 이중 자기저항 메모리 셀 |
| WO2010018883A1 (en) * | 2008-08-14 | 2010-02-18 | Myungjoo Kwon | Magnetic-piezoelectric combine sensor using piezoelectric single crystal |
| WO2010032574A1 (ja) * | 2008-09-22 | 2010-03-25 | 株式会社日立製作所 | 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ |
| JP5010565B2 (ja) * | 2008-09-26 | 2012-08-29 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
| US8310861B2 (en) * | 2008-09-30 | 2012-11-13 | Micron Technology, Inc. | STT-MRAM cell structure incorporating piezoelectric stress material |
| US8102700B2 (en) | 2008-09-30 | 2012-01-24 | Micron Technology, Inc. | Unidirectional spin torque transfer magnetic memory cell structure |
| US9093163B2 (en) * | 2010-01-14 | 2015-07-28 | Hitachi, Ltd. | Magnetoresistive device |
| FR2961632B1 (fr) * | 2010-06-18 | 2013-04-19 | Centre Nat Rech Scient | Memoire magnetoelectrique |
| US8921962B2 (en) * | 2011-04-19 | 2014-12-30 | Virginia Commonwealth University | Planar multiferroic/magnetostrictive nanostructures as memory elements, two-stage logic gates and four-state logic elements for information processing |
| US9076953B2 (en) | 2012-05-09 | 2015-07-07 | Qualcomm Incorporated | Spin transistors employing a piezoelectric layer and related memory, memory systems, and methods |
| US8836058B2 (en) | 2012-11-29 | 2014-09-16 | International Business Machines Corporation | Electrostatic control of magnetic devices |
| KR20140079087A (ko) * | 2012-12-18 | 2014-06-26 | 에스케이하이닉스 주식회사 | 저항변화 메모리 소자, 이를 포함하는 메모리 장치 및 데이터 처리 시스템 |
| US9577179B2 (en) | 2013-02-07 | 2017-02-21 | International Business Machines Corporation | Electrostatically controlled magnetic logic device |
| CN103545339B (zh) * | 2013-11-08 | 2015-12-02 | 北京航空航天大学 | 一种可高速计算、大容量存储的存储单元 |
| EP3198598A4 (en) * | 2014-09-25 | 2018-07-18 | Intel Corporation | Strain assisted spin torque switching spin transfer torque memory |
| EP3035347B1 (en) * | 2014-12-16 | 2017-11-15 | IMEC vzw | Spin torque majority gate device |
| US10103317B2 (en) * | 2015-01-05 | 2018-10-16 | Inston, Inc. | Systems and methods for implementing efficient magnetoelectric junctions |
| US10217798B2 (en) | 2015-01-13 | 2019-02-26 | Inston, Inc. | Systems and methods for implementing select devices constructed from 2D materials |
| US9978931B2 (en) | 2015-02-13 | 2018-05-22 | Inston Inc. | Systems and methods for implementing robust magnetoelectric junctions |
| JP6424272B2 (ja) * | 2015-06-03 | 2018-11-14 | 国立研究開発法人科学技術振興機構 | 磁気抵抗素子および記憶回路 |
| WO2017034564A1 (en) * | 2015-08-26 | 2017-03-02 | Intel Corporation | Single pulse magneto-strictive switching via hybrid magnetization stack |
| US10102893B2 (en) | 2016-06-28 | 2018-10-16 | Inston Inc. | Systems for implementing word line pulse techniques in magnetoelectric junctions |
| WO2018004548A1 (en) * | 2016-06-28 | 2018-01-04 | Intel Corporation | Cross-point magnetic random access memory with piezoelectric selector |
| GB2557923B (en) | 2016-12-16 | 2020-10-14 | Ip2Ipo Innovations Ltd | Non-volatile memory |
| WO2019006037A1 (en) | 2017-06-27 | 2019-01-03 | Inston, Inc. | REDUCTION OF WRITE ERROR RATE IN MAGNETOELECTRIC RAM |
| US10861527B2 (en) | 2017-06-27 | 2020-12-08 | Inston, Inc. | Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory |
| CN109994599A (zh) * | 2017-12-29 | 2019-07-09 | 中国科学院半导体研究所 | 压电式磁性随机存储器及其制备方法 |
| CN111370571B (zh) * | 2018-12-26 | 2022-09-20 | 中电海康集团有限公司 | 磁存储单元及sot-mram存储器 |
| KR102306829B1 (ko) * | 2019-12-30 | 2021-09-30 | 한국과학기술원 | 수직 형태 자기 이방성을 이용한 자기 소자 및 이를 포함하는 메모리 장치 |
| CN112993149B (zh) * | 2021-02-06 | 2023-06-16 | 浙江驰拓科技有限公司 | 一种存储单元 |
| US20240147873A1 (en) * | 2022-11-01 | 2024-05-02 | International Business Machines Corporation | Piezoelectric memory |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001084756A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 磁化駆動方法、磁気機能素子および磁気装置 |
| JP2001250923A (ja) * | 2000-03-08 | 2001-09-14 | Fuji Electric Co Ltd | 誘電体薄膜コンデンサ |
| JP2003233983A (ja) * | 2001-12-05 | 2003-08-22 | Korea Advanced Inst Of Science & Technol | 電圧を利用した強磁性薄膜の磁化容易軸制御方法及びこれを利用した磁気メモリーとその情報記録方法 |
| JP2004179219A (ja) * | 2002-11-25 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 磁気デバイスおよびこれを用いた磁気メモリ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3312174B2 (ja) | 1999-09-24 | 2002-08-05 | 東北大学長 | 高密度磁気固定メモリの書き込み方法及び高密度磁気固定メモリ |
| JP2002170377A (ja) * | 2000-09-22 | 2002-06-14 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| US6531371B2 (en) * | 2001-06-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Electrically programmable resistance cross point memory |
| JP2003092440A (ja) | 2001-09-18 | 2003-03-28 | Matsushita Electric Ind Co Ltd | 磁化スイッチ素子 |
| KR100451660B1 (ko) * | 2001-12-05 | 2004-10-08 | 대한민국(서울대학교 총장) | 전압을 이용한 강자성박막의 자화용이축 제어방법 및 이를이용한 비휘발성, 초고집적, 초절전형 자기메모리와정보기록방법 |
| US6927074B2 (en) * | 2003-05-21 | 2005-08-09 | Sharp Laboratories Of America, Inc. | Asymmetric memory cell |
| US6933155B2 (en) * | 2003-05-21 | 2005-08-23 | Grandis, Inc. | Methods for providing a sub .15 micron magnetic memory structure |
| US7006375B2 (en) * | 2003-06-06 | 2006-02-28 | Seagate Technology Llc | Hybrid write mechanism for high speed and high density magnetic random access memory |
-
2004
- 2004-12-22 KR KR1020040110458A patent/KR100754930B1/ko not_active IP Right Cessation
-
2005
- 2005-12-02 JP JP2005348655A patent/JP4533837B2/ja not_active Expired - Fee Related
- 2005-12-15 US US11/303,584 patent/US7283386B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001084756A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 磁化駆動方法、磁気機能素子および磁気装置 |
| JP2001250923A (ja) * | 2000-03-08 | 2001-09-14 | Fuji Electric Co Ltd | 誘電体薄膜コンデンサ |
| JP2003233983A (ja) * | 2001-12-05 | 2003-08-22 | Korea Advanced Inst Of Science & Technol | 電圧を利用した強磁性薄膜の磁化容易軸制御方法及びこれを利用した磁気メモリーとその情報記録方法 |
| JP2004179219A (ja) * | 2002-11-25 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 磁気デバイスおよびこれを用いた磁気メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060133137A1 (en) | 2006-06-22 |
| US7283386B2 (en) | 2007-10-16 |
| KR100754930B1 (ko) | 2007-09-03 |
| JP2006179891A (ja) | 2006-07-06 |
| KR20060071955A (ko) | 2006-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4533837B2 (ja) | 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び読み出し方法 | |
| US10734054B2 (en) | Magnetic structure based on synthetic antiferromagnetic free layer and derivative SOT-MRAM | |
| US10953319B2 (en) | Spin transfer MRAM element having a voltage bias control | |
| JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
| JP5756760B2 (ja) | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 | |
| US9099188B2 (en) | Magnetoresistive element | |
| TWI361432B (en) | Magnetic random access memory, manufacturing method and programming method thereof | |
| WO2009133650A1 (ja) | 磁化制御方法、情報記憶方法、情報記憶素子及び磁気機能素子 | |
| US11257862B2 (en) | MRAM having spin hall effect writing and method of making the same | |
| JP6434103B1 (ja) | 磁気メモリ | |
| US10923531B2 (en) | Nonvolatile memory device having an oxidized magnetic material film around a magnetic material layer and method of manufacturing the same | |
| JP2007201059A (ja) | 磁気素子、磁気記録装置及び書き込み方法 | |
| KR20220029381A (ko) | 쌍극자 결합 스핀 궤도 토크 구조 | |
| JP2006203064A (ja) | 記憶素子及びメモリ | |
| JPWO2009110119A1 (ja) | 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法 | |
| CN112701214B (zh) | 铁电调控人工反铁磁自由层的自旋轨道矩磁随机存储器 | |
| US20190189912A1 (en) | Structures Enabling Voltage Control of Oxidation Within Magnetic Heterostructures | |
| US20090052237A1 (en) | Magnetic memory device and magnetic memory apparatus | |
| CN112652701A (zh) | 一种反铁磁结构及基于反铁磁结构的磁随机存储器 | |
| JP2019067900A (ja) | 積層構造体、スピン変調素子及び磁気記録システム | |
| JP5545532B2 (ja) | 磁気メモリ及びその製造方法 | |
| CN110379917A (zh) | 一种磁多层结构、磁性结器件和磁性随机存储装置及其辅助写入和直接读取方法 | |
| US10762940B2 (en) | Narrow etched gaps or features in multi-period thin-film structures | |
| JP2018206856A (ja) | 積層構造体及びスピン変調素子 | |
| CN112736195B (zh) | 铁电调控人工反铁磁自由层的自旋转移矩磁随机存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |