CN106688041B - 应变辅助自旋力矩翻转自旋转移力矩存储器 - Google Patents

应变辅助自旋力矩翻转自旋转移力矩存储器 Download PDF

Info

Publication number
CN106688041B
CN106688041B CN201480081445.5A CN201480081445A CN106688041B CN 106688041 B CN106688041 B CN 106688041B CN 201480081445 A CN201480081445 A CN 201480081445A CN 106688041 B CN106688041 B CN 106688041B
Authority
CN
China
Prior art keywords
layer
electrode
coupled
mtj
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480081445.5A
Other languages
English (en)
Other versions
CN106688041A (zh
Inventor
S·马尼帕特鲁尼
D·E·尼科诺夫
A·汗
R·金
T·加尼
I·A·扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106688041A publication Critical patent/CN106688041A/zh
Application granted granted Critical
Publication of CN106688041B publication Critical patent/CN106688041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/80—Constructional details
    • H10N35/85—Magnetostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

描述了一种设备，其包括：磁性隧道结(MTJ)，所述MTJ具有自由磁性层；压电层；以及导电应变传递层，所述导电应变传递层耦合至所述自由磁性层和所述压电层。描述了一种方法，其包括：利用电压驱动的电容性刺激来激励压电层；以及经由应变辅助层写入至耦合至所述压电层的MTJ。还描述了一种设备，其包括：晶体管；导电应变传递层，所述导电应变传递层耦合至所述晶体管；以及MTJ器件，所述MTJ器件具有耦合至所述导电应变传递层的自由磁性层。

Description

应变辅助自旋力矩翻转自旋转移力矩存储器
背景技术
具有非易失性的片上嵌入式存储器可以实现能量和计算效率。然而，领先的嵌入式存储器选项(例如，自旋转移力矩磁性随机存取存储器(STT-MRAM))在位单元的编程(即，写入)期间遭遇高压和高电流密度问题。
例如，基于隧道结的磁性隧道结(MTJ)可能需要大的写入电流(例如，大于100μΑ)和电压(例如，大于0.7V)而在基于MTJ的STT-MRAM位单元中执行写入操作，因为写入操作可能需要通过隧道氧化物来进行写入。基于STT的位单元的另一问题是它们由于MTJ中的高隧穿电流而遭遇可靠性问题。同样，切换期间要克服的能量势垒(即，kT，其中‘k’为波尔兹曼常数，并且‘T’为温度)是导致一些不利的设计折衷的定量。
例如，对于基于快速STT的位单元，需要较低的kT。然而，降低kT可能需要对STT位单元进行更多的刷新操作。同样，较高的kT改善STT位单元中的磁存储保持能力。然而，较高的kT使基于STT的位单元的操作减慢。
附图说明
通过下面给出的详细描述以及本公开的各个实施例的附图将更充分地理解本公开的实施例，然而不应该认为本公开的各个实施例使本公开限于具体实施例，而是仅仅是为了阐释和理解。
图1示出了自旋转移力矩磁性随机存取存储器(STT-MRAM)的传统单晶体管(1T)位单元。
图2A示出了根据本公开的一些实施例的三端应变辅助STT器件。
图2B-C示出了根据本公开的一些实施例的3D(三维)图，其示出了经由压电(PZE)激励在图2A中的STT器件的自由磁性层中生成应力，以及经由利用应变辅助STT效应的磁化翻转而进行的应变传递。
图2D-E示出了根据本公开的一些实施例的图，其出了利用使用均匀双轴激励和非均匀双轴激励的应变辅助STT效应的磁化翻转。
图2F-I示出了根据本公开的一些实施例的图，其出了均匀双轴应力的效应。
图2J-M示出了根据本公开的一些实施例的图，其出了非均匀双轴应力的效应。
图3示出了根据本公开的一些实施例的三端2T-PZ-MTJ位单元。
图4示出了根据本公开的一些实施例的三端1T-PZ-MTJ位单元。
图5A示出了根据本公开的一些实施例的三端1T-PZ-MTJ位单元的示意图。
图5B示出了根据本公开的一些实施例的图5A的三端1T-PZ-MTJ位单元的布局。
图5C-D示出了根据本公开的一些实施例的图5B的器件的布局的横截面。
图6A示出了根据本公开的一些实施例的三端1T-PZ-MTJ位单元的示意图。
图6B示出了根据本公开的一些实施例的图6A的三端1T-PZ-MTJ位单元的布局。
图6C-D示出了根据本公开的一些实施例的图6B的器件的布局的横截面。
图7A示出了根据本公开的一些实施例的具有三端1T-PZ-MTJ位单元的MRAM的行或列。
图7B示出了根据本公开的一些实施例的具有三端2T-PZ-MTJ位单元的MRAM的行或列。
图8示出了根据本公开的一些实施例的操作三端1T或2T-PZ-MTJ位单元的方法的流程图。
图9示出了根据本公开的一些实施例的形成三端1T或2T-PZ-MTJ位单元的方法的流程图。
图10示出了根据一些实施例的具有三端1T或2T-PZ-MTJ位单元的智能装置或者计算机系统或者SoC(片上系统)。
具体实施方式
可以使用在多铁性磁-铁/压电异质结构中的在电场与磁序之间进行耦合的若干机制。例如，电荷调制(例如，在Fe-BaTiO3中)、交换相互作用(例如，在CoFeB-BiFeO3中)、和磁致伸缩(例如，在La0.7Sr0.3MnO3/PMN-PT、CoFe-BaTiO3、或者FeRh-BaTiO3中)。逻辑和存储应用需要磁化的180°反转来进行操作。为了读出磁性状态，在多铁性异质结构的纳米磁体的顶部形成MTJ。从制造观点来看，需要通过对含铁/压电层施加平面外电场来实现180°翻转。
为了磁化反转，由非线性Landau-Lifshitz-Gilbert(LLG)方程支配的磁化旋转动态需要某种自旋极化的最小电流流过纳米磁体。该最小电流将磁化逐出其初始易磁化轴方向并且使其沿硬轴翻过能量势垒(即，kT)，克服Gilbert阻尼效应，从而使磁化方向相对于其初始方向翻转180°。
临界电流(该临界电流导致磁化方向的翻转)的值取决于相对于易磁化轴的磁化的初始角度θ0，该初始角度通常取决于热扰动。如果θ0(＜90°)较大，则用于磁化反转的临界电流可能很小。因此，根据某些实施例，如果STT-RAM中的自由磁性层的磁化已经由外部机制旋转了接近90°的角度，那么远小于临界电流的自旋极化电流可以使磁化翻转另一90°，导致完全的磁化反转，从而减少能量消耗。基于此，一些实施例描述了组合磁致伸缩的和基于STT的翻转的自旋电子器件，其中所述两种机制中的每一种提供磁化的90°翻转，从而导致完全的180°翻转。
一些实施例描述了通过使用应变辅助机制降低有效的翻转势垒(即，kT)来减小翻转驱动电流的自旋电子器件。一些实施例利用应变辅助翻转来操作。在一些实施例中，施加电压驱动的电容性刺激来激励压电层，以在磁性记录层(即，MTJ的自由磁性层)中产生应变。在一些实施例中，耦合至磁体的应变引起磁体的磁致伸缩翻转，以使磁体对准为与其稳态位置成约90度。在一些实施例中，具有适当极性的自旋力矩电流基于编程电压将器件翻转至0°或者180°。本文还将自旋电子器件称为应变辅助STT RAM。
在一些实施例中，将磁致伸缩效应和STT效应组合以相对于传统STT-RAM改善能量消耗。在一些实施例中，自旋电子器件中的磁化翻转由压电-铁磁异质结构经由组合的磁致伸缩引起。可以通过求解包含热噪声影响的LLG方程来模拟STT效应。模拟表明，在自旋电子器件的各种实施例中，这两种机制(即，磁致伸缩和STT)中的每一种提供磁化的90°旋转，导致确定的180°翻转，从而使临界电流远小于自旋力矩单独所需的临界电流。
存在实施例的多种技术效果。一些非限制性技术效果在于，通过MTJ使用小得多的写入电流(例如，与正常写入操作的100μΑ相比，小于20μΑ)来写入至基于MTJ的位单元。一些实施例的器件提高了MTJ中的隧穿氧化物的可靠性。一些实施例的器件提高了翻转能量，因为在电流辅助的情况下转导是电容性的。通过本文所描述的各个实施例其它技术效果将是显而易见的。
在以下描述中，讨论了许多细节以提供对本公开的实施例的更彻底的阐释。然而，对于本领域技术人员而言显而易见的是，即使没有这些具体细节也可以实施本公开的实施例。在其它实例中，以框图的形式而非详细地示出公知的结构和装置以避免使本公开的实施例难以理解。
注意，在实施例的对应附图中，用线表示信号。一些线可能较粗以指示多条构成信号路径，和/或在一端或多端具有箭头以指示主要信息流方向。这样的指示并不是限制性的。确切地说，线与一个或多个示例性实施例结合使用，以有助于更容易地理解电路或逻辑单元。由设计需要或者偏好决定的任何表示信号实际上可以包括一个或者多个信号，该一个或者多个信号可以在任何一个方向上传送并且可以以任何适当类型的信号方案来实施。
贯穿本说明书，并且在权利要求书中，术语“连接”是指在没有任何中间装置的情况下在所连接的物体之间的直接电连接。术语“耦合”是指所连接的物体之间的直接电连接或者通过一个或多个无源或有源中间装置的间接连接。术语“电路”是指设置为彼此协作以提供所需功能的一个或多个无源和/或有源部件。术语“信号”是指至少一个电流信号、电压信号或数据/时钟信号。“一个”、“一种”和“所述”的含义包括复数的引用。“在……中”的含义包括“在……中”和“在……上”。
术语“缩放”通常是指将设计(原理图和布局)从一种工艺技术转换为另一工艺技术并且随后使布局面积减小。术语“缩放”一般还指在同一个工艺节点内缩小布局和装置的尺寸。术语“缩放”还可以指相对于另一参数(例如，电源电平)调整(例如，减慢或者加快，即分别按比例减小或者按比例增加)信号频率。术语“基本上”、“接近”、“近似”、“附近”和“大约”通常是指在目标值的+/-20％之内。
除非另有规定，否则使用序数形容词“第一”、“第二”以及“第三”等来描述共同的对象，仅仅表示指代相同对象的不同实例，并非旨在暗示这样描述的对象必须采用给定的顺序，无论是在时间上，在空间上，在排列上还是以任何其他方式。
出于实施例的目的，在各个电路和逻辑块中的晶体管为金属氧化物半导体(MOS)晶体管，其包括漏极端子、源极端子、栅极端子、和体端子。晶体管还包括Tri-Gate和FinFET晶体管、栅极全包围圆柱形晶体管、隧穿FET(TFET)、方形线(Square Wire)、或矩形带状晶体管、或实施晶体管功能的其他器件(如碳纳米管或自旋电子器件)。MOSFET对称的源极端子和漏极端子是相同的端子并且在本文中可以互换使用。另一方面，TFET器件具有非对称的源极端子和漏极端子。本领域技术人员将认识到，在不脱离本公开的范围的情况下，可以使用其他晶体管，例如双极结晶体管—BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”表示n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”表示p型晶体管(例如，PMOS、PNP BJT等)。
图1示出了用于STT-MRAM的传统1T位单元。在此，MTJ器件串联耦合至n型选择晶体管MN。n型选择晶体管MN的栅极端子耦合至字线(WL)。n型晶体管MN的源极/漏极端子耦合至源线(SL)，并且n型晶体管MN的漏极/源极端子耦合至MTJ的一端。MTJ的另一端耦合至位线(BL)。
位单元100的读取和写入电流路径是相同的，从而导致许多设计折衷。例如，与在写入操作期间相比，在读取操作期间，需要更高电阻的MTJ器件。然而，用于传递读取和写入电流的相同电流路径阻止具有用于读取和写入操作的不同电阻。为了将逻辑高写入至位单元100，BL相对于SL上升，并且为了将逻辑低写入至位单元100，BL相对于SL下降。为了从位单元100读取，将SL设为逻辑低，并且使用弱电流(例如，写入电流的l/8)来感测MTJ电阻。
1T-1MTJ位单元100可能对隧道结有大写入电流(例如，大于100μΑ)和大电压(例如，大于0.7V)的要求。1T-1MTJ位单元100在基于MTJ的MRAM中可能具有高写入错误率或低速切换(例如，超过20ns)。由于磁性隧道结中的隧穿电流，1T-1MTJ位单元100还可能具有可靠性问题。例如，MTJ器件中的绝缘层是阻止大电流流动的阻碍(例如，1KΩ至10KΩ)，并且较低的电流流动会导致较高的写入错误。1T-1MTJ位单元100的编程电流由磁体的固定热稳定性势垒(即，kT)(例如，40kT至60kT)设定。与驱动电流限制组合的高编程电流(例如，大于100μΑ)约束传统1T-1MTJ位单元100的设计。
图2A示出了根据本公开的一些实施例的三端(3T)应变辅助STT器件200。应当指出的是，图2A中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
在一些实施例中，器件200包括第一电极201(在此也被称为顶电极)、MTJ(具有层202至207)、导电应变传递层208、压电层(PZE)209、第二电极210(在此也被称为底电极)、以及第三电极。在一些实施例中，MTJ包括多个层，所述层包括：反铁磁性层202、固定磁性层203、交换耦合层204、固定磁性层205、隧道氧化物206、和具有磁致伸缩性的自由磁性层207。在一些实施例中，第一电极201耦合至第一端，底电极210耦合至第二端，并且应变传递层208耦合至第三端。
在一些实施例中，施加电压驱动的电容性刺激212(即，VPZE)来激励PZE层209，以在MTJ的自由磁性层207(在此也被称为磁性记录层)中产生应变。在一些实施例中，耦合至自由磁性层207的应变传递层208引起自由磁性层207的磁致伸缩翻转，以使其对准为与其稳态磁性方向成约90°。在一些实施例中，提供来自源211的具有适当极性的自旋力矩电流(IST)，以基于编程电压将自由磁性层207的磁性方向翻转至0°或者180°。
在一些实施例中，反铁磁性层202由IrMn形成并且具有在2nm至20nm范围内的厚度。在一些实施例中，固定磁性层203由CoFe形成并且具有在1nm至20nm范围内的厚度。在一些实施例中，交换耦合层204由Ru形成并且具有在0.5nm至2nm的厚度。在一些实施例中，固定磁性层205由CoFeB形成并且具有在1nm至20nm范围内的厚度。在一些实施例中，隧道氧化物206由MgO形成并且具有在1nm至3nm范围内的厚度。在一些实施例中，具有磁致伸缩性的自由磁性层207由CoFeB、FeGa、MnGa或Terfenol形成并且具有在2nm至5nm范围内的厚度。在其他实施例中，可以使用元素周期表中的相同族或族组合的其他材料来形成MTJ的层。在一些实施例中，导电应变传递层208由W、Ta、Cu、Nb或STO中的一种形成并且具有在3nm至60nm范围内的厚度。在一些实施例中，应变传递层209被配置为允许应变传递，但是导电性的，小于100μOhm.cm。在一些实施例中，PZE层210具有在4nm至50nm范围内的厚度。
如在本文中所提及的，由于自旋力矩而导致的磁化反转由LLG方程决定。STT翻转需要用于翻转的临界自旋力矩电流，所述临界自旋力矩电流从磁化的初始易磁化轴方向对其进行处理并且使其沿硬轴翻过能量势垒(即，kT)，克服Gilbert阻尼效应，从而使磁化方向相对于其初始方向翻转180°。临界电流的值取决于待由自旋力矩克服的有效磁性势垒。
在本公开的各个实施例中所描述的STT结构通过磁致伸缩预翻转来降低用于自旋力矩翻转的有效磁性势垒，所述磁致伸缩预翻转在用于磁性翻转的低得多的势垒处翻转磁体(即，其将硬轴改变为易磁化轴，并且将易磁化轴改变为硬轴)。在一些实施例中，应变辅助STT 200使用电压调整的磁致伸缩效应来降低用于自旋力矩翻转的翻转电流。凭借减小通过MTJ的翻转电流，来减小每次翻转的能量。减小的翻转电流提高了隧道结器件的稳定性。
在一些实施例中，描述了混合压电-铁磁异质结构200，在所述混合压电-铁磁异质结构200中，在耦合至PZE层209的导电底电极210上生长方形单畴铁电Pb(Zr0.2Ti0.8)O3(PZT)膜，在所述PZE层209的顶部对纳米磁体(即，自由磁性层207)进行光刻图案化。根据一些实施例，在表1中列出了PZE层210的材料参数和厚度。
表1：PZE层209的材料参数和厚度的示例
参数 值
压电系数d<sub>31</sub> 180pm/V
压电系数d<sub>33</sub> 60pm/V
介电常数ε<sub>r</sub> 500
厚度d<sub>PE</sub> 30nm
在一些实施例中，通过源212经由应变传递层208和底电极210在纳米磁体之间施加电压VPZE会在PZE层209中生成平面内双轴应变，所述平面内双轴应变经由应变传递层208传递至自由磁性层207。对于具有(xyz＝001)表面取向(即，沿±z轴的铁电极化)的PZT层209，双轴应变沿平面内结晶方向(xyz＝010)和(xyz＝100)在大小和符号上是相等的。在一些实施例中，沿(xyz＝010)和(xyz＝100)方向的应变分量由εxx＝εyy＝d31Ez给定，其中d31是PZE层209的压电系数。
在一些实施例中，对于具有(xyz＝110)表面取向的PZE层209，施加平面外电场会沿两个平面内结晶方向(xyz＝001)和(xyz＝101)生成两种不同的应变。在这种实施例中，沿(xyz＝001)和(xyz＝101)方向的应变分量分别由
Figure BDA0001231175590000081
and
Figure BDA0001231175590000082
给定。
在一些实施例中，在双轴应力存在的情况下，纳米磁体的磁各向异性由于反向磁致伸缩效应而改变。由于应力(成角度的{σi}(i≡xx,yy)、具有沿磁化
Figure BDA0001231175590000083
的方向的单位矢量的{δi})而产生的能量贡献由下式给定：
Figure BDA0001231175590000084
其中，λ是磁性材料的磁致伸缩系数。
在一些实施例中，Co0.6Fe0.4用作纳米磁体(例如，自由磁性层207)的材料，Co0.6Fe0.4表现出大磁致伸缩系数。因为λ对于Co0.6Fe0.4是正的，所以拉伸应变有利于沿硬轴的磁化的对齐。假设从PZE层209到自由磁性层207的纳米磁体的完整应变传递、在自由磁性层207的纳米磁体中的应力和应变通过σi＝Yεi(i≡xx,yy)而相关，Y是磁性材料的杨氏模量。在施加双轴应力的情况下的具有垂直的磁各向异性Hk的磁体的总能量由下式给定：
Figure BDA0001231175590000085
其中，Ms、μ0和θ分别是自由磁性层207的饱和磁化、真空磁导率、和磁化相对于-z轴的角度。
在一些实施例中，使用以下关系式来计算由于应力而产生的各向异性场：
Figure BDA0001231175590000086
通过修改的LLG方程来描述自由磁性层207的纳米磁体的动态，该修改的LLG方程如下：
Figure BDA0001231175590000091
其中，γ是电子旋磁比，α是Gilbert阻尼系数，
Figure BDA0001231175590000092
是垂直于磁化
Figure BDA0001231175590000093
的矢量自旋电流进入纳米磁体的分量，并且Ns是每磁体的玻尔磁子的总数。
Figure BDA0001231175590000094
是有效磁场，并且
Figure BDA0001231175590000095
和
Figure BDA0001231175590000096
分别是由于垂直的磁各向异性和随机噪声而产生的场。噪声场
Figure BDA0001231175590000097
各向同性地作用于磁体并且因此可以被描述为：
<Hl(t)>＝0 (5)
Figure BDA0001231175590000098
其中，kB是波尔兹曼常数，T是温度，并且V是纳米磁体的体积。
图2B-C示出了根据本公开的一些实施例的3D图220和230，其示出了经由PZ激励在图2A中的STT器件200的自由磁性层207中生成应力，以及经由利用应变辅助STT效应的磁化翻转而进行的应变传递。应当指出的是，图2B-C中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
图220示出了在自由磁性层207中间的xx方向上的应变。图230示出了在自由磁性层207中间的yy方向上的应变(即，在该示例中应力远离W界面跨越磁体层的中心约1nm)。在此，当由源212施加1.2V时，在自由磁性层207中形成100Mpa(兆帕)应力的应变模式。
图2D-E示出了根据本公开的一些实施例的图240和250，其分别示出了利用使用均匀双轴激励和非均匀双轴激励的应变辅助STT效应的磁化翻转。应当指出的是，图2D-E中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。在此，x轴是以ns为单位的时间，并且y轴(从顶部)示出了施加的以mV为单位的电压、对应的以μΑ为单位的电流、以及在x、y和z方向上的自旋投影(即，mx、my和mz)。
图240示出了均匀双轴应变的情况。图240示出了三个子图。顶部的图是电压脉冲241。中间的图是电流脉冲242，并且底部的具有多个波形(243、244和245)的图示出了自旋投影。在此，底部的图中的磁化投影示出了在施加15μΑ的电流脉冲1ns的情况下施加均匀双轴应力(σxx＝-350MPa和σyy＝-350MPa)。
为了模拟用于磁化反转的组合的应变-STT方案，在一些实施例中，在短时间段(例如，10ns)内跨PZE层209施加电压(例如，如波形241所示的291mV)，这产生了σxx＝σyy＝σ＝-350Mpa的双轴应变。此后，在一些实施例中，施加短电流脉冲(例如，如波形242所示的15μΑ的1ns电流脉冲)。波形241示出了压电电压，波形242示出了电流脉冲序列，在其以下的波形示出了在x方向上的对应的自旋动态(即，mx波形243)、在y方向上的对应的自旋动态(即，my244)和在z方向上的对应的自旋动态(即，mz波形245)。在该示例中，在施加如波形245所示的应变脉冲的情况下，自由磁性层207的磁化在约5ns内翻转了90°。在施加电流脉冲242的情况下，用去另外的约6ns来使自由磁性层207中的磁化相对于初始方向完全翻转180°。
图250示出了非均匀双轴应变。顶部的图是电压脉冲251。中间的图是电流脉冲252，并且底部的具有多个波形(243、254和255)的图示出了自旋投影。在此，底部的图中的磁化投影示出了在施加非均匀双轴应力(σxx＝-350MPa和σyy＝-116MPa)之后施加15μΑ电流脉冲1ns。在图240和250的情况下，示出了在由于应变而产生90°的确定翻转之后由于在自由磁性层207中施加+/-电流而产生+/-90°的翻转。
为了模拟用于磁化反转的组合的应变-STT方案，在一些实施例中，在短时间段(例如，10ns)内跨PZE层209施加电压(例如，如波形251所示的291mV)，这产生了非均匀双轴应变σxx＝σyy＝σ＝-350Mpa。此后，在一些实施例中，施加短电流脉冲252(例如，波形252所示的15μΑ的1ns电流脉冲)。波形251示出了压电电压，波形252示出了电流脉冲序列，在其以下的波形示出了在x方向上的对应的自旋动态(即，mx波形253)、在y方向上的对应的自旋动态(即，my 254)和在z方向上的对应的自旋动态(即，mz波形255)。在该示例中，在施加如波形255所示的应变脉冲的情况下，自由磁性层207中的磁化在约3ns内翻转了90°。在施加电流脉冲252的情况下，用去另外的约4ns来使自由磁性层207中的磁化相对于初始方向完全翻转180°。
图2F-I示出了根据本公开的一些实施例的图260、265、270和275，其示出了均匀双轴应力的效应。应当指出的是，图2F-I中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
对于图260，x轴是以ns为单位的时间，并且y轴是在x、y和z方向上的自旋投影(即，mx、my和mz)。对于图265，x、y和z轴是自旋投影。对于图270，x轴是以MPa为单位的均匀双轴应力，并且y轴是以ns为单位的用于实现90°旋转的时间。对于图275，x轴是跨PZE层209的电压，并且y轴是以ns单位的用于实现90°旋转的时间。
为了待随机化的磁体的初始条件，磁体的初始角度遵循以下关系：
Figure BDA0001231175590000111
在此，模拟在均匀双轴拉伸应力σ(＝σxx＝σyy)存在的情况下的纳米磁体的磁化动态。为了理解磁体在均匀双轴应力的作用下的稳态条件，公式2示出了在没有施加应力(即，σ＝0)的情况下，总能量沿±z轴(θ＝0°和180°)为最小值。对于均匀双轴应力σ，应力能量可以被写为
Figure BDA0001231175590000112
因此，随着双轴拉伸应力的增加，沿±z轴的各向异性能量增加并且高于临界应力
Figure BDA0001231175590000113
θ＝90°(xy平面)变成最小能量平面。
假设在自由磁性层207的纳米磁体与下方的PZE层209之间的界面处应变是连续的，则跨PZE层209以生成应力所需的电压由
Figure BDA0001231175590000114
给定，其中dPE是PZE层209的厚度。该系统的临界双轴应力σc被计算为-132MPa，其与跨PZE层209的110mV电压相对应。
图2F和图2G示出了在施加与VPE＝167mV相对应的均匀双轴应力σ＝-200MPa的情况下的磁化的动态。沿-z轴取磁化的初始方向。图260示出了自由磁性层207中的磁化的90°旋转所需的时间为约10ns，并且在10ns之后，磁化在xy平面内随机移动。图270和275分别示出了作为σ和VPE的函数的自由磁性层207中的磁化的90°旋转所需的时间。
图2J-M示出了根据本公开的一些实施例的图280、285、290和295，其示出了非均匀双轴应力的效应。应当指出的是，图2J-M中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
对于图280，x轴是以ns为单位的时间，并且y轴是在x、y和z方向上的自旋投影(即，mx、my和mz)。对于图285，x、y和z轴是自旋投影。对于图290，x轴是以MPa为单位的非均匀双轴应力，并且y轴是以ns为单位的用于实现90°旋转的时间。对于图295，x轴是跨PZE层209的电压，并且y轴是以ns为单位的用于实现90°旋转的时间。
在这种非均匀双轴应变的情况下，对于σxx≠σyy利用由公式(1)给定的应力能量模拟磁化动态。对于具有│σxx│＞│σyy│的非均匀双轴应力，可以表面，对于
Figure BDA0001231175590000121
±x-轴是最小能量方向，沿该最小能量方向磁化将处于稳态。
图280和285示出了在跨PZE层209施加167mV的情况下的磁化的动态，这产生了σxx＝-200MPa和σyy＝-66MPa的非均匀应力。图285示出了，在稳态下磁化沿x方向摆动。这与均匀双轴应变(即，图2G的图265)的情况相反，其中稳态磁化在xy平面内不具有任何优选方向。
图290和295分别示出了作为σxx和VPE的函数的自由磁性层207中的磁化的90°旋转所需的时间。图296示出了在非均匀双轴应力下，90°旋转所需的时间远小于对于给定VPE的在均匀双轴应力下90°旋转所需的时间。
值得注意的是，一旦在去除应力的情况下双轴应变(均匀或者非均匀)已经使自由磁性层207的磁化旋转了90°，则磁化回复到初始状态的可能性与由于随机噪声的效应而相对于初始状态翻转180°的可能性是相同的。因此，磁致伸缩效应不可以单独地使磁化确切地翻转180°。然而，在一些实施例中，当在磁化已经旋转了90°之后通过磁体注入小自旋电流时，其可以将自由磁性层207的磁化确切地翻转180°。
对于在该示例中考虑到的纳米磁体(参见表2)，临界电流被计算为27μΑ，对于该电流而言翻转时间为约15ns。
表2：纳米磁体(例如，自由磁性层207)的材料参数的示例
参数 值
磁化M<sub>s</sub> 8×10<sup>5</sup>A/m(1Tesla/μ<sub>0</sub>)
垂直各向异性H<sub>PMA</sub> 8×10<sup>4</sup>A/m(0.1Tesla/μ<sub>0</sub>)
势垒高度E<sub>b</sub> 40k<sub>B</sub>T
厚度d 1.2nm
宽度a 58nm
Gilbert系数 0.027
磁致伸缩系数λ +2×10<sup>4</sup>[27]
杨氏模量Y 2×10<sup>11</sup>Pa
在传统STT-RAM和应变辅助STT-RAM中在所消耗的能量方面存在差异。对于传统STT-RAM，所消耗的能量由ESTT＝I2Rtcurrent(I＝充电电流的大小，R＝隧道结的电阻，并且tcurrent＝自旋电流脉冲的持续时间)给定，对于模拟值I＝27μΑ、R＝6kΩ和tcurrent＝15ns而言其等于1.6×107kBΤ。另一方面，对于一些实施例的应变辅助STT-RAM方案，利用应变辅助翻转的总消耗能量为EStrain-STT＝Episzo+EReduced-BarrierSTT。
在一些实施例中，由于通过应变获得的角偏转，应变辅助STT-RAM导致较短的所需电流脉冲tcurrent以及较小的翻转电流。生成应力所消耗的能量为
Figure BDA0001231175590000131
其中C为由
Figure BDA0001231175590000132
给定的压电电容器的电容。对于σ＝-350MPa，Episzo被计算为5.1×103kBT。对于应变辅助翻转，模拟的结果是I＝15uA和tcurrent＝1ns,EStrain-STT＝3.3×105kB T。在此，在一些实施例的应变辅助STT-RAM中的能量消耗比其传统对照物的能量消耗小约50倍。
图3示出了根据本公开的一些实施例的三端2T-PZ-MTJ位单元300。应当指出的是，图3中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
在一些实施例中，2T-PZ-MTJ位单元300包括参照图2A描述的层叠置体、以及n型晶体管MN1(在此也被称为第一晶体管)和MN2(在此也被称为第二晶体管)。在一些实施例中，第一端耦合至第一写入位线(ΒLwrite)。在一些实施例中，第三端耦合至MN1的源极/漏极端子。MN1执行图2A中的211的功能。
再参照图3，在一些实施例中，MN1的漏极/源极端子耦合至写入源线(SLwrite)。在一些实施例中，第二端耦合至MN2的源极/漏极端子。再参照图3，在一些实施例中，MN2的漏极/源极端子耦合至第二ΒLwrite。在一些实施例中，MN1和MN2的栅极端子由设置在选择线上的选择信号控制。
在一些实施例中，当选择线为逻辑高时，MN1和MN2导通并且施加电压刺激(从BLwrite与SLwrite之间的电压)来激励PZE 209，其经由应变传递层208在自由磁性层207中产生或者引起应变。在一些实施例中，应变引起自由磁性层207中的磁体的磁致伸缩翻转，以使这些磁体对准为与它们的稳态位置成约90°。在一些实施例中，然后使用SLwrite与BLread之间的电压电位来将自旋力矩电流施加至具有适当极性的MTJ，以基于极性将自由磁性层207中的磁体的磁化翻转至0°或者180°。自由磁性层207中的磁体的0°或者180°的极性可以将MTJ的电阻改变为高(AP状态)或者低(P状态)，反之亦然(取决于固定磁性层205的磁化极性)。
虽然参照n型晶体管描述了图3的各个实施例，但是也可以使用p型晶体管，并且可以使耦合至这些晶体管的信号的极性反转。例如，当用p型晶体管代替n型晶体管时，使施加至STT翻转MOSFET的信号的极性反转。
图4示出了根据本公开的一些实施例的三端1T-PZ-MTJ位单元400。应当指出的是，图4中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。为了不使图4的实施例难以理解，描述了图4与图3之间的差异。
在一些实施例中，去除图4中的MN2并替之以写入耦合BLwrite(第二位线)至底电极210。1T-PZ-MTJ位单元400的操作与2T-PZ-MTJ位单元300的操作相似。虽然参照n型晶体管描述了图4的各个实施例，但是也可以使用p型晶体管，并且可以使耦合至该晶体管的信号的极性反转。
图5A示出了根据本公开的一些实施例的三端1T-PZ-MTJ位单元的示意图500。应当指出的是，图5A中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
除了限定金属线和MTJ器件相对于这些线的位置之外，1T-PZ-MTJ位单元的示意图500与1T-PZ-MTJ位单元400的示意图相似。在一些实施例中，在第四金属线(M4)层上形成第一位线BLread，所述M4层通过过孔耦合至顶电极201。在一些实施例中，在零金属线(M0C)层上形成第二位线BLwrite，所述M0C层通过M0B着陆部耦合至底电极210。在一些实施例中，源线SLwrite形成在第二金属线(M2)层上并且耦合至MN1的源极/漏极端子。
图5B示出了根据本公开的一些实施例的图5A的三端IT-PZ-MTJ位单元500的布局520。应当指出的是，图5B中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
布局520示出了1T-PZ-MTJ位单元500以及相关金属线、接触部和过孔的顶视图。偶数金属线层在平行于其它偶数金属线的方向上延伸，而奇数金属线层在平行于其它奇数金属线层的方向上延伸。虚线框示出了位单元400或500的边界。虚线AA和BB分别是针对在图5C和图5D中所示出的横截面的标记。
再参照图5B，在一些实施例中，M2SLwrite通过过孔0(V0)、第一金属线(M1)和过孔V1耦合至MN1的源极/漏极端子，其靠近MN1的栅极。在此，过孔V1直接耦合至M2SLwrite。阴影区示出了位于M2层以及过孔V2和V1的专用区域中的MTJ。在一些实施例中，第一位线BLread通过过孔V2和第三金属线(M3)层的一部分耦合至MTJ。在一些实施例中，第二位线经由位于MTJ下面的M0B着陆部(未示出)耦合至MTJ。
图5C-D分别示出了根据本公开的一些实施例的示意图500的布局520的横截面AA530和BB 540。应当指出的是，图5C-B中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。在此，TCN形成用于MN1的源极/漏极端子的接触部。
图6A示出了根据本公开的一些实施例的三端1T-PZ-MTJ位单元的示意图600。应当指出的是，图6A中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
除了限定金属线和MTJ器件相对于这些线的位置之外，1T-PZ-MTJ位单元的示意图600与1T-PZ-MTJ位单元400的示意图相似。在一些实施例中，在M4层上形成第一位线BLread，所述M4层通过过孔V3耦合至顶电极201。在一些实施例中，在M2层上形成第二位线BLwrite，所述M2层通过M2着陆部耦合至底电极210。在一些实施例中，源线SLwrite形成在M0层上并且耦合至MN1的源极/漏极端子。
图6B示出了根据本公开的一些实施例的图6A的三端1T-PZ-MTJ位单元的布局620。应当指出的是，图6B中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
布局620示出了1T-PZ-MTJ位单元的示意图600以及相关金属线、接触部和过孔的顶视图。虚线框示出了位单元400或者示意图600的边界。虚线AA和BB分别是针对在图6C和图6D中所示出的横截面的标记。再参照图6B，在一些实施例中，M0C层中的SLwrite通过M0B着陆部耦合至MN1的源极/漏极端子，其靠近MN1的栅极。阴影区示出了位于过孔V2、M3层和过孔V3(即，V2-M3-V3)的专用区域中的MTJ。在一些实施例中，M4层中的第一位线BLread通过过孔V3和M3层的一部分耦合至MTJ。在一些实施例中，M2层上的第二位线BLwrite直接耦合至MTJ。在该示例中，布局620的节距为2M0×1.5多晶硅密度。
图6C-D分别示出了根据本公开的一些实施例的示意图600的布局620的横截面AA630和BB 640。应当指出的是，图6C-B中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
图7A示出了根据本公开的一些实施例的具有三端1T-PZ-MTJ位单元的MRAM的行或列700。应当指出的是，图7A中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
在一些实施例中，行或列700包括多个位单元701-1至701-N，其中‘N’为整数。在该示例中，位单元为1T-PZ-MTJ位单元(例如，具有布局520或620中的一个的布局的位单元400)。位单元的每个晶体管由对应的选择信号控制。例如，位单元701-1的MN1晶体管可由具有Select1信号的Select1线控制，位单元701-2的MN1晶体管可由具有Select2信号的Select2线控制，并且位单元701-N的MN1晶体管可由具有SelectN信号的SelectN线控制。在一些实施例中，不会写入行或列700中的未被选择的位单元，因为未被选择的晶体管将打开端子保持在横向接触部处，并且没有翻转电流可以流过未被选择的单元。在一个示例中，写入电压Vdrive在30mV至80mV的量级上。
图7B示出了根据本公开的一些实施例的具有三端2T-PZ-MTJ位单元的MRAM的行或列720。应当指出的是，图7B中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
在一些实施例中，行或列720包括多个位单元721-1至721-N，其中‘N’为整数。在该示例中，位单元为2T-PZ-MTJ位单元(例如，位单元300)。位单元的每个晶体管由对应的选择信号控制。例如，位单元721-1的MN1和MN2晶体管可由具有Select1信号的Select1线控制，位单元721-2的MN1和MN2晶体管可由具有Select2信号的Select2线控制，并且位单元721-N的MN1和MN2晶体管可由具有SelectN信号的SelectN线控制。在一些实施例中，不会写入行或列720中的未被选择的位单元，因为未被选择的晶体管将打开端子保持在横向接触部处，并且没有翻转电流可以流过未被选择的单元。在一些实施例中，MN1提供低电压高电流路径，而MN2提供高电压低电流路径。
图8示出了根据本公开的一些实施例的操作三端1T或2T-PZ-MTJ位单元的方法的流程图800。应当指出的是，图8中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
虽然按照特定顺序示出了参照8的流程图中的框，但是可以修改动作的顺序。由此，可以按照不同的顺序来执行所示的实施例，并且可以并行执行一些动作/框。根据某些实施例，图8中所列出的框和/或操作中的一些是可选的。呈现的框的编号是为了清晰起见，并且并不旨在规定各个框必须发生的操作顺序。另外，可以按照各种组合来利用各个流程的操作。
在框803，通过导通位单元400的晶体管MN1(和位单元300的MN2)来读取位单元(例如，300、400)中的存储值。在框802，经由晶体管MN2或者经由第二位线ΒLwrite，通过电压驱动的电容性刺激来激励位单元的PZE层209。在一些实施例中，电压驱动的压电电容性刺激在MTJ的自由磁性层207上产生应变。在一些实施例中，应变使自由磁性层207中的磁体产生磁体的磁致伸缩翻转，以使自由磁性层207中的磁体对准为与其稳态位置成约90°。
在框803，使用第一位线BLread以便经由导电应变辅助层将逻辑0或者逻辑1写入至MTJ。在一些实施例中，当将电压施加至第一位线BLread时，其使具有适当极性的自旋力矩电流基于所施加的电压(Vdrive)将MJT的自由磁性层207的磁化翻转至0°或者180°。
图9示出了根据本公开的一些实施例的形成三端1T或2T-PZ-MTJ位单元的方法的流程图900。应当指出的是，图9中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
虽然按照特定顺序示出了参照9的流程图中的框，但是可以修改动作的顺序。由此，可以按照不同的顺序来执行所示的实施例，并且可以并行执行一些动作/框。根据某些实施例，图9中所列出的框和/或操作中的一些是可选的。呈现的框的编号是为了清晰起见，并且并不旨在规定各个框必须发生的操作顺序。另外，可以按照各种组合来利用各个流程的操作。
在框901，在有源区域中形成晶体管MN1(和位单元300的MN2)。在框902，将晶体管MN1(和晶体管MN2)的栅极端子耦合至选择线。在框903，在V2-M3-V3(如图6C-D所示)的区域中形成MJT器件和其他叠置体(如图2A所示)，其中V2耦合至第二电极210，并且过孔V3耦合至第一电极201。在一些实施例中，在V1-M2-V2-M3-V3(如图5C-D所示)的区域中形成MTJ和其他叠置体(如图2A所示)，其中V1耦合至第二电极210，并且过孔V3耦合至第一电极201。在框904，形成导电应变传递层208以耦合至(位单元400的)晶体管MN1。在框905，形成PZE层209以耦合至导电应变传递层905。
图10示出了根据一些实施例的具有三端1T或2T-PZ-MTJ位单元(例如，300和400)的智能装置或者计算机系统或者SoC(片上系统)。应当指出的是，图12中的那些与任何其他附图中的元件具有相同的附图标记(或名称)的元件可以按照与所描述的方式相似的任何方式来操作或者运行，但是并不限于此。
图12示出了可以使用平面接口连接器的移动装置的实施例的框图。在一些实施例中，计算装置1600代表移动计算装置，例如，计算平板电脑、移动电话或智能电话、有无线功能的电子阅读器、或者其它无线移动装置。应当理解，一般性地示出了某些部件，并非这种装置的所有部件都在计算装置1600中示出。
在一些实施例中，根据所讨论的一些实施例，计算装置1600包括具有三端1T或2T-PZ-MTJ位单元(例如，300和400)的第一处理器1610。计算装置600的其他块还可以包括一些实施例的三端1T或2T-PZ-MTJ位单元(例如，300和400)。本公开的各个实施例还可以包括在1670内的网络接口(例如，无线接口)，从而可以将系统实施例并入无线装置(例如，手机或者个人数字助理)中。
在一个实施例中，处理器1610(和/或处理器1690)可以包括一个或多个物理装置，例如，微处理器、应用处理器、微控制器、可编程逻辑装置、或者其他处理模块。由处理器1610执行的处理操作包括执行操作平台或者操作系统，在所述操作平台或者操作系统上执行应用和/或装置功能。处理操作包括与和人类用户或其他装置进行的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算装置1600连接至另一装置相关的操作。处理操作还可以包括与音频I/O和/或显示I/O相关的操作。
在一个实施例中，计算装置1600包括音频子系统1620，其代表与向计算装置提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或耳机输出、以及麦克风输入。用于这种功能的装置可以被集成到计算装置1600中，或者被连接至计算装置1600。在一个实施例中，用户通过提供由处理器1610接收并且处理的音频命令来与计算装置1600交互。
显示子系统1630代表为用户提供视觉和/或触觉显示以与计算装置1600交互的硬件(例如，显示装置)和软件(例如，驱动器)部件。显示子系统1630包括显示接口1632，其包括用于向用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑以执行与显示相关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)装置。
I/O控制器1640代表和与用户的交互相关的硬件装置和软件部件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出了连接至计算装置1600的附加装置的连接点，用户可以通过计算装置1600与系统交互。例如，可以附接至计算装置1600的装置可以包括麦克风装置、扬声器或立体声系统、视频系统或其他显示装置、键盘或小键盘装置、或与具体应用一起使用的其他I/O装置，例如，读卡器或其他装置。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其他音频装置的输入可以为计算装置1600的一个或多个应用或者功能提供输入或命令。另外，可以代替显示输出或者除了显示输出之外来提供音频输出。在另一示例中，如果显示子系统1630包括触摸屏，则显示装置还可以用作输入装置，其可以至少部分由I/O控制器1640管理。在计算装置600上还可以存在附加按钮或者开关以提供由I/O控制器1640管理的I/O功能。
在一个实施例中，I/O控制器1640管理诸如加速计、照相机、光传感器或者其它环境传感器的装置、或者可以包含在计算装置1600中的其他硬件。输入可以是直接用户交互的一部分，并且向系统提供环境输入以影响其操作(例如，对噪声进行滤波、针对亮度检测调整显示器、针对照相机应用闪光灯、或者其他特征)也是直接用户交互的一部分。
在一个实施例中，计算装置1600包括功率管理1650，其管理电池功率使用、电池的充电和与节电操作相关的特征。存储器子系统1660包括用于在计算装置1600中存储信息的存储器装置。存储器可以包括非易失性(如果中断对存储器装置的供电，则状态不改变)存储器装置和/或易失性(如果中断对存储器装置的供电，则状态是不确定的)存储器装置。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算装置1600的应用和功能的执行相关的系统数据(无论长期的还是暂时的)。
实施例的元件也可以被提供作为用于存储计算机可执行指令(例如，用于实现本文中讨论的任何其他过程的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)而被下载，其可以经由通信链路(例如，调制解调器或网络连接)、通过数据信号的方式而从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。
连接1670包括使得计算装置1600能够与外部装置进行通信的硬件装置(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器、协议栈)。计算装置1600可以是单独的装置，例如其他计算装置、无线接入点或基站，也可以是外围装置，如耳机、打印机，或是其他装置。
连接1670可以包括多种不同类型的连接。概括来说，计算装置1600被例示为采用蜂窝式连接1672和无线连接1674。蜂窝式连接1672通常是指由无线运营商提供的蜂窝网络连接，例如通过GSM(全球移动通信系统)或其变型或其衍生物、CDMA(码分多址)或其变型或其衍生物、TDM(时分复用)或其变型或其衍生物、或其他蜂窝服务标准所提供的蜂窝网络连接。无线连接(或无线接口)1674是指非蜂窝式的无线连接，并且可以包括个人局域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)、和/或广域网(例如，WiMax)、或其他无线通信。
外围连接1680包括用于进行外围连接的硬件接口和连接器、以及软件部件(例如驱动器、协议栈)。应当理解，计算装置1600既可以是连接到其他计算装置的外围装置(“到”1682)，也可以具有连接于其上的外围装置(“从”1684)。出于诸如管理(例如，下载和/或上载、改变、同步)计算装置1600上的内容等目的，计算装置1600通常具有用于连接到其他计算装置的“对接(docking)”连接器。另外，对接连接器可以允许计算装置1600连接到特定外围装置，所述特定外围装置允许计算装置1600控制例如到视听或其他系统的内容输出。
除了专用对接连接器或其他专用连接硬件以外，计算装置1600可以经由公共或基于标准的连接器进行外设连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任意数量的不同硬件接口)、包括MiniDisplayPort(MDP)的DisplayPort、高清晰度多媒体接口(HDMI)、火线(Firewire)或其他类型。
说明书中提及“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”表示结合实施例说明的特定特征、结构或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”、或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书描述了部件、特征、结构或特性“可以”、“或许”或“能够”被包括，则该特定部件、特征、结构或特性不是必需被包括的。如果说明书或权利要求提及“一”元件，并非表示仅有一个元件。如果说明书或权利要求提及“一另外的”元件，并不排除存在多于一个的另外的元件。
此外，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或多个实施例中。例如，第一实施例可以结合第二实施例，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。
尽管已经结合了本公开的具体实施例对本公开进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其他存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。本公开的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。
另外，为简化说明和讨论，并且为了不会使本公开难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其他部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本公开难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本公开的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本公开的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本公开。因此，这样的描述应被认为是说明性的而不是限制性的。
下面的示例是关于进一步的实施例的。示例中的细节可以用于一个或多个实施例中的任何地方。也可以针对方法或过程来实施本文所描述的设备的所有可选特征。
例如，提供了一种设备，其包括：MTJ，所述MTJ具有自由磁性层；压电层；以及导电应变传递层，所述导电应变传递层耦合至自由磁性层和压电层。在一些实施例中，所述设备包括：第一电极，所述第一电极耦合至MTJ；第二电极，所述第二电极耦合至导电应变传递层；以及第三电极，所述第三电极耦合至压电层。在一些实施例中，所述设备包括：第一位线，所述第一位线用于耦合至第一电极；源线，所述源线用于耦合至第二电极；以及第二位线，所述第二位线用于耦合至第三电极。
在一些实施例中，第一位线设置在第四金属线层上，第二位线设置在第二金属线层上，并且源线设置在零金属线层上。在一些实施例中，MTJ形成在第二金属线层的专用区域中。在一些实施例中，第一位线设置在第四金属线层上，第二位线设置在第六金属线层上，并且源线设置在第二金属线层上。在一些实施例中，所述设备包括：第一晶体管，所述第一晶体管耦合至源线和第二电极，所述第一晶体管用于根据选择线的电压电位将源线耦合至第二电极。在一些实施例中，所述设备包括：第二晶体管，所述第二晶体管耦合至第三电极和第二位线，所述第二晶体管用于根据选择线的电压电位将第二位线耦合至第三电极。
在一些实施例中，所述设备包括以下层：第一电极、反铁磁性层、固定磁体层、交换耦合层、固定磁体层、隧道氧化物、具有磁致伸缩性的自由磁性层、导电应变传递层、压电层和第二电极。在一些实施例中，利用以下层形成MTJ：IrMn、CoFe、Ru、CoFeB、MgO、和CoFeB。在一些实施例中，利用以下中的一种形成导电应变传递层：W、Ta、Cu、Nb或STO，并且其中具有磁致伸缩性的自由磁性层由以下中的一种形成：CoFeB、FeGa、MnGa或者Terfenol。在一些实施例中，压电层为复合层。
在另一示例中，提供了一种系统，其包括：处理器；MRAM，所述MRAM耦合至处理器，所述MRAM具有根据以上描述的设备的位单元；以及无线接口，所述无线接口用于允许处理器耦合至另一装置。
在另一示例中，提供了一种设备，其包括：晶体管；导电应变传递层，所述导电应变传递层耦合至晶体管；以及MTJ器件，所述MTJ器件具有耦合至导电应变传递层的自由磁性层。在一些实施例中，晶体管具有耦合至选择线的栅极端子。在一些实施例中，所述设备包括耦合至导电应变传递层的压电层。在一些实施例中，所述设备包括：第一电极，所述第一电极耦合至MTJ；第二电极，所述第二电极耦合至导电应变传递层；以及第三电极，所述第三电极耦合至压电层。
在一些实施例中，晶体管耦合至第二电极，并且其中晶体管可操作用于根据选择线的电压电位将源线电耦合至第二电极。在一些实施例中，所述设备包括耦合至第三电极和选择线的另一晶体管。在一些实施例中，所述MTJ包括以下层：第一电极、反铁磁性层、固定磁体层、交换耦合层、固定磁体层、隧道氧化物、具有磁致伸缩性的自由磁性层、导电应变传递层、压电层和第二电极。在一些实施例中，利用以下层形成MTJ：IrMn、CoFe、Ru、CoFeB、MgO、和CoFeB。在一些实施例中，利用以下中的一种形成导电应变传递层：W、Ta、Cu、Nb或STO，并且其中具有磁致伸缩性的自由磁性层由以下中的一种形成：CoFeB、FeGa、MnGa或Terfenol。
在另一示例中，提供了一种系统，其包括：处理器；MRAM，所述MRAM耦合至处理器，所述MRAM具有根据以上描述的设备的位单元；以及无线接口，所述无线接口用于允许处理器耦合至另一装置。
在另一示例中，提供了一种方法，其包括：利用电压驱动的电容性刺激来激励压电层；以及经由应变辅助层写入至耦合至压电层的磁性隧道结(MTJ)。在一些实施例中，所述方法包括：导通耦合至导电应变传递层和源线的晶体管。在一些实施例中，将第一电极耦合至MTJ；将第二电极耦合至导电应变传递层；并且将第三电极耦合至压电层。在一些实施例中，所述方法包括：将第一位线耦合至第一电极；将源线耦合至第二电极；并且将第二位线耦合至第三电极。在一些实施例中，利用以下层形成MTJ：IrMn、CoFe、Ru、CoFeB、MgO、和CoFeB。在一些实施例中，利用以下中的一种形成应变辅助层：W、Ta、Cu、Nb或STO，并且其中具有磁致伸缩性的自由磁性层由以下中的一种形成：CoFeB、FeGa、MnGa或者Terfenol。
在另一示例中，提供了一种方法，其包括：形成晶体管；形成导电应变传递层以耦合至晶体管；以及形成MTJ器件，所述MTJ器件具有用于耦合至导电应变传递层的自由磁性层。在一些实施例中，所述方法包括将晶体管的栅极端子耦合至选择线。在一些实施例中，所述方法包括形成用于耦合至导电应变传递层的压电层。
在一些实施例中，所述方法包括：形成用于耦合至MTJ的第一电极；形成用于耦合至导电应变传递层的第二电极；以及形成用于耦合至压电层的第三电极。在一些实施例中，所述方法包括：将晶体管耦合至第二电极，并且其中晶体管可操作用于根据选择线的电压电位将源线电耦合至第二电极。在一些实施例中，所述方法包括将另一晶体管耦合至第三电极和选择线。在一些实施例中，所述方法包括：形成用于耦合至第一电极的第一位线；形成用于耦合至第二电极的源线；以及形成用于耦合至第三电极的第二位线。
在一些实施例中，所述方法包括：将第一位线设置在第四金属线层上；将第二位线设置在第二金属线层上；以及将源线设置在零金属线层上。在一些实施例中，所述方法包括：在第二金属线层的专用区域中形成MTJ。在一些实施例中，所述方法包括：将第一位线设置在第四金属线层上；将第二位线设置在第六金属线层上；并且将源线设置在第二金属线层上。
在另一示例中，设备包括：用于利用电压驱动的电容性刺激来激励压电层的模块；以及用于经由应变辅助层写入至耦合至压电层的MTJ的模块。在一些实施例中，所述设备包括：用于导通耦合至导电应变传递层和源线的晶体管的模块。在一些实施例中，所述设备包括：用于将第一电极耦合至MTJ的模块；用于将第二电极耦合至应变辅助层的模块；以及用于将第三电极耦合至压电层的模块。在一些实施例中，所述设备包括：用于将第一位线耦合至第一电极的模块；用于将源线耦合至第二电极的模块；以及用于将第二位线耦合至第三电极的模块。在一些实施例中，利用以下层形成MTJ：IrMn、CoFe、Ru、CoFeB、MgO、和CoFeB。在一些实施例中，利用以下中的一种形成应变辅助层：W、Ta、Cu、Nb或STO，并且其中具有磁致伸缩性的自由磁性层由以下中的一种形成：CoFeB、FeGa、MnGa或者Terfenol。
在另一示例中，提供了一种设备，其包括：用于形成晶体管的模块；用于形成用于耦合至晶体管的导电应变传递层的模块；以及用于形成MTJ器件的模块，所述MTJ器件具有用于耦合至导电应变传递层的自由磁性层。在一些实施例中，所述设备包括用于将晶体管的栅极端子耦合至选择线的模块。在一些实施例中，所述设备包括用于形成用于耦合至导电应变传递层的压电层的模块。在一些实施例中，所述设备包括：用于形成用于耦合至MTJ的第一电极的模块；用于形成用于耦合至导电应变传递层的第二电极的模块；以及用于形成用于耦合至压电层的第三电极的模块。在一些实施例中，所述设备包括：用于将晶体管耦合至第二电极的模块，并且其中晶体管可操作用于根据选择线的电压电位将源线电耦合至第二电极。在一些实施例中，所述设备包括用于将另一晶体管耦合至第三电极和选择线的模块。
在一些实施例中，所述设备包括：用于形成用于耦合至第一电极的第一位线的模块；用于形成用于耦合至第二电极的源线的模块；以及用于形成用于耦合至第三电极的第二位线的模块。在一些实施例中，所述设备包括：用于将第一位线设置在第四金属线层上的模块；用于将第二位线设置在第二金属线层上的模块；以及用于将源线设置在零金属线层上的模块。在一些实施例中，所述设备包括：用于在第二金属线层的专用区域中形成MTJ的模块。在一些实施例中，所述设备包括：用于将第一位线设置在第四金属线层上的模块；用于将第二位线设置在第六金属线层上的模块；以及将源线设置在第二金属线层上。
提供了摘要，该摘要将允许读者确定本技术公开的本质和要点。应当理解，所提交的摘要不是用于限制权利要求书的范围或含义。在每项权利要求本身作为一个单独的实施例的情况下，所附权利要求书由此被并入到具体实施方式部分中。

Claims (23)

1.一种用于存储数据的设备，所述设备包括：
磁性隧道结(MTJ)，所述MTJ具有自由磁性层；
压电层；以及
导电应变传递层，所述导电应变传递层耦合至所述自由磁性层和所述压电层，
其中，所述设备包括以下层：
第一电极、反铁磁性层、固定磁体层、交换耦合层、固定磁体层、隧道氧化物、具有磁致伸缩性的自由磁性层、导电应变传递层、压电层和第二电极。
2.根据权利要求1所述的设备，包括：
第一电极，所述第一电极耦合至所述MTJ；
第二电极，所述第二电极耦合至所述导电应变传递层；以及
第三电极，所述第三电极耦合至所述压电层。
3.根据权利要求2所述的设备，包括：
第一位线，所述第一位线用于耦合至所述第一电极；
源线，所述源线用于耦合至所述第二电极；以及
第二位线，所述第二位线用于耦合至所述第三电极。
4.根据权利要求3所述的设备，其中：
所述第一位线设置在第四金属线层上，
所述第二位线设置在第二金属线层上，并且
所述源线设置在零金属线层上。
5.根据权利要求4所述的设备，其中所述MTJ形成在所述第二金属线层的专用区域中。
6.根据权利要求3所述的设备，其中：
所述第一位线设置在第四金属线层上，
所述第二位线设置在第六金属线层上，并且
所述源线设置在第二金属线层上。
7.根据权利要求3所述的设备，包括：
第一晶体管，所述第一晶体管耦合至所述源线和所述第二电极，所述第一晶体管用于根据选择线的电压电位将所述源线耦合至所述第二电极。
8.根据权利要求7所述的设备，包括：
第二晶体管，所述第二晶体管耦合至所述第三电极和所述第二位线，所述第二晶体管用于根据所述选择线的电压电位将所述第二位线耦合至所述第三电极。
9.根据权利要求1所述的设备，其中利用以下层形成所述MTJ：IrMn、CoFe、Ru、CoFeB、MgO、和CoFeB。
10.根据权利要求1所述的设备，其中利用以下中的一种形成所述导电应变传递层：W、Ta、Cu、Nb或STO，并且其中具有磁致伸缩性的所述自由磁性层由以下中的一种形成：CoFeB、FeGa、MnGa或Terfenol。
11.根据权利要求1所述的设备，其中所述压电层是复合层。
12.一种计算系统，包括：
处理器；
磁性随机存取存储器(MRAM)，所述MRAM耦合至所述处理器，所述MRAM具有根据权利要求1至11的设备中的任意一个的位单元；以及
无线接口，所述无线接口用于允许所述处理器耦合至另一装置。
13.一种用于存储数据的设备，所述设备包括：
晶体管；
导电应变传递层，所述导电应变传递层耦合至所述晶体管；以及
磁性隧道结(MTJ)器件，所述MTJ器件具有耦合至所述导电应变传递层的自由磁性层，
其中，所述MTJ包括以下层：
第一电极、反铁磁性层、固定磁体层、交换耦合层、固定磁体层、隧道氧化物、具有磁致伸缩性的自由磁性层、导电应变传递层、压电层和第二电极。
14.根据权利要求13所述的设备，其中所述晶体管具有耦合至选择线的栅极端子。
15.根据权利要求13所述的设备，包括：
压电层，所述压电层耦合至所述导电应变传递层。
16.根据权利要求15所述的设备，包括：
第一电极，所述第一电极耦合至所述MTJ；
第二电极，所述第二电极耦合至所述导电应变传递层；以及
第三电极，所述第三电极耦合至所述压电层。
17.根据权利要求16所述的设备，其中所述晶体管耦合至所述第二电极，并且其中所述晶体管能够操作用于根据选择线的电压电位将源线电耦合至所述第二电极。
18.根据权利要求17所述的设备，包括另一晶体管，所述另一晶体管耦合至所述第三电极和所述选择线。
19.根据权利要求13所述的设备，其中利用以下层形成所述MTJ：IrMn、CoFe、Ru、CoFeB、MgO、和CoFeB。
20.根据权利要求13所述的设备，其中利用以下中的一种形成所述导电应变传递层：W、Ta、Cu、Nb或STO，并且其中具有磁致伸缩性的所述自由磁性层由以下中的一种形成：CoFeB、FeGa、MnGa或Terfenol。
21.一种计算系统，包括：
处理器；
磁性随机存取存储器(MRAM)，所述MRAM耦合至所述处理器，所述MRAM具有根据权利要求13至20的设备中的任意一个的位单元；以及
无线接口，所述无线接口用于允许所述处理器耦合至另一装置。
22.一种用于存储数据的方法，所述方法包括：
利用电压驱动的电容性刺激来激励压电层；以及
经由应变辅助层写入至耦合至所述压电层的磁性隧道结(MTJ)，
其中，所述MTJ包括以下层：
第一电极、反铁磁性层、固定磁体层、交换耦合层、固定磁体层、隧道氧化物、具有磁致伸缩性的自由磁性层、导电应变传递层、压电层和第二电极。
23.根据权利要求22所述的方法，包括：导通耦合至所述应变辅助层和源线的晶体管。
CN201480081445.5A 2014-09-25 2014-09-25 应变辅助自旋力矩翻转自旋转移力矩存储器 Active CN106688041B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/057356 WO2016048317A1 (en) 2014-09-25 2014-09-25 Strain assisted spin torque switching spin transfer torque memory

Publications (2)

Publication Number Publication Date
CN106688041A CN106688041A (zh) 2017-05-17
CN106688041B true CN106688041B (zh) 2020-12-08

Family

ID=55581639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480081445.5A Active CN106688041B (zh) 2014-09-25 2014-09-25 应变辅助自旋力矩翻转自旋转移力矩存储器

Country Status (6)

Country Link
US (1) US10263036B2 (zh)
EP (1) EP3198598A4 (zh)
KR (1) KR20170058916A (zh)
CN (1) CN106688041B (zh)
TW (1) TWI665667B (zh)
WO (1) WO2016048317A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328807A (zh) * 2016-11-08 2017-01-11 郑州轻工业学院 一种电写磁读磁电存储单元及制备方法
GB2557923B (en) 2016-12-16 2020-10-14 Ip2Ipo Innovations Ltd Non-volatile memory
CN107946454B (zh) * 2017-11-17 2020-09-18 南方科技大学 一种磁随机存储器及其写入方法、读取方法和制备方法
CN109994599A (zh) * 2017-12-29 2019-07-09 中国科学院半导体研究所 压电式磁性随机存储器及其制备方法
CN108447982A (zh) * 2018-05-07 2018-08-24 清华大学 一种电场非易失性调控隧道磁电阻的信息存储器件
CN111349890A (zh) * 2018-12-24 2020-06-30 有研工程技术研究院有限公司 一种磁电复合薄膜及其制备方法
US11605624B2 (en) * 2019-01-02 2023-03-14 Intel Corporation Ferroelectric resonator
US11646356B2 (en) 2019-01-02 2023-05-09 Intel Corporation Piezo-resistive transistor based resonator with anti-ferroelectric gate dielectric
US11637191B2 (en) 2019-01-02 2023-04-25 Intel Corporation Piezo-resistive transistor based resonator with ferroelectric gate dielectric
CN110635023A (zh) * 2019-09-30 2019-12-31 有研工程技术研究院有限公司 一种磁电传感器及其制备方法
US11361805B2 (en) 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US10991407B1 (en) 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11005034B1 (en) 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
CN113330592A (zh) * 2019-11-22 2021-08-31 西部数据技术公司 包括高介电常数帽盖层的磁阻存储器设备及其制造方法
CN112993149B (zh) * 2021-02-06 2023-06-16 浙江驰拓科技有限公司 一种存储单元
CN112968125B (zh) * 2021-02-26 2022-06-07 中国科学院微电子研究所 无外场自旋轨道矩驱动磁翻转磁矩的器件及制备方法
CN113206190B (zh) * 2021-04-26 2022-10-11 北京航空航天大学 磁化翻转的磁电耦合器件、存储单元、存储阵列及存储器
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017004A (zh) * 2008-04-04 2011-04-13 高通股份有限公司 磁阻随机存取存储器(mram)位单元的阵列结构设计
CN102314927A (zh) * 2010-07-06 2012-01-11 中国科学院物理研究所 一种磁性随机存储单元阵列、存储器及其读写方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
JP5015600B2 (ja) * 2003-10-14 2012-08-29 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ 磁気メモリデバイス
JP2006165327A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
KR100754930B1 (ko) 2004-12-22 2007-09-03 한국과학기술원 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법
US7486550B2 (en) * 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
US8054677B2 (en) * 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8374020B2 (en) * 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8921962B2 (en) * 2011-04-19 2014-12-30 Virginia Commonwealth University Planar multiferroic/magnetostrictive nanostructures as memory elements, two-stage logic gates and four-state logic elements for information processing
WO2012173279A1 (ja) 2011-06-16 2012-12-20 日本電気株式会社 不揮発磁性素子及び不揮発磁気装置
WO2013090937A1 (en) 2011-12-16 2013-06-20 Northeastern University E-field writable non-volatile magnetic random access memory based on multiferroics
US9728238B2 (en) * 2011-12-19 2017-08-08 Intel Corporation Spin transfer torque memory (STTM) device with half-metal and method to write and read the device
US9076953B2 (en) * 2012-05-09 2015-07-07 Qualcomm Incorporated Spin transistors employing a piezoelectric layer and related memory, memory systems, and methods
CN104995682B (zh) * 2013-03-14 2018-01-19 英特尔公司 具有自旋霍尔mtj器件的交叉点阵列mram

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017004A (zh) * 2008-04-04 2011-04-13 高通股份有限公司 磁阻随机存取存储器(mram)位单元的阵列结构设计
CN102314927A (zh) * 2010-07-06 2012-01-11 中国科学院物理研究所 一种磁性随机存储单元阵列、存储器及其读写方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Voltage induced magnetostrictive switching of nanomagnets:Strain assisted srain transfer torque randomaccess memory;KHAN ASIF;《APPLIED PHYSICS LETTERS》;20140702;page1-5 *

Also Published As

Publication number Publication date
WO2016048317A1 (en) 2016-03-31
EP3198598A4 (en) 2018-07-18
TW201633302A (zh) 2016-09-16
EP3198598A1 (en) 2017-08-02
CN106688041A (zh) 2017-05-17
TWI665667B (zh) 2019-07-11
US20170287979A1 (en) 2017-10-05
KR20170058916A (ko) 2017-05-29
US10263036B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
CN106688041B (zh) 应变辅助自旋力矩翻转自旋转移力矩存储器
TWI565111B (zh) 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列
US10333523B2 (en) Exclusive-OR logic device with spin orbit torque effect
US10170185B2 (en) Hybrid memory and MTJ based MRAM bit-cell and array
US10897364B2 (en) Physically unclonable function implemented with spin orbit coupling based magnetic memory
CN107004759B (zh) 磁电器件和互连件
US11600659B2 (en) Cross-point magnetic random access memory with piezoelectric selector
KR102416979B1 (ko) 난수 발생기
TW201719648A (zh) 具自旋霍爾電極及充電互連的自旋邏輯
US10998495B2 (en) Magnetostrictive stack and corresponding bit-cell
TW201721644A (zh) 具有磁電自旋軌道裝置的大信號雙電晶體記憶體
US10910556B2 (en) Magnetic and spin logic devices based on Jahn-Teller materials
TW201729440A (zh) 透過混合磁化堆疊之單脈衝磁致伸縮切換

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant