TW201721644A - 具有磁電自旋軌道裝置的大信號雙電晶體記憶體 - Google Patents

具有磁電自旋軌道裝置的大信號雙電晶體記憶體 Download PDF

Info

Publication number
TW201721644A
TW201721644A TW105124331A TW105124331A TW201721644A TW 201721644 A TW201721644 A TW 201721644A TW 105124331 A TW105124331 A TW 105124331A TW 105124331 A TW105124331 A TW 105124331A TW 201721644 A TW201721644 A TW 201721644A
Authority
TW
Taiwan
Prior art keywords
layer
transistor
coupled
spin
current
Prior art date
Application number
TW105124331A
Other languages
English (en)
Inventor
沙西坎斯 曼尼佩楚尼
狄米崔 尼可諾夫
安納拉 查德瑞
艾恩 楊
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201721644A publication Critical patent/TW201721644A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

說明了一種設備，其包含：第一電晶體；第二電晶體，具有第一端；耦接至該第一電晶體之第一端；第一導體，耦接至該第二電晶體的第二端；磁電(ME)層，耦接至該第一導體；以及鐵磁(FM)層，耦接至該ME層且耦接至該第一電晶體的第二端。

Description

具有磁電自旋軌道裝置的大信號雙電晶體記憶體
本發明係關於具有磁電自旋軌道裝置的大信號雙電晶體記憶體。
偵測磁之狀態是用於磁性記憶體及磁性邏輯裝置的基本計算步驟。磁之狀態判定其是否正儲存邏輯0或邏輯1。磁性記憶體之一範例為自旋轉移力矩(STT；Spin Transfer Torque)磁性隨機存取記憶體(MRAM；Magnetic Random Access Memory)。在STT MRAM中，磁性記憶體之狀態係藉由感測記憶體之磁性裝置的電阻來判定，且接著將該電阻對參考電阻比較。磁狀態對電荷變數之轉換對於磁自旋邏輯及互連亦為重要的。例如，像是電流的電荷變數能流動通過長互連到其它磁自旋邏輯。然而，現存磁偵測係基於磁性穿隧接面(MTJ；magnetic tunnel junction)及/或遭受一些限制的自旋電流互連。
舉例而言，從自旋電流轉換到由穿隧式磁阻(TMR； Tunneling Magneto Resistance)所媒介的電荷變數具有有限的轉換效率，從記憶體之基於TMR的讀出將裝置電阻限制到4k到8k歐姆的範圍，且由於沿著互連之長度的自旋衰退而基於自旋電流的互連係被限制於互連中。這些限制及約束造成無效率的切換、受限的STT MRAM之讀取速度以及對於自旋邏輯之受限的互連選擇。
100‧‧‧ME SOC(磁電自旋軌道耦合)裝置
101a/b‧‧‧互連
102‧‧‧層
103‧‧‧層
104‧‧‧金屬層
105‧‧‧ME(磁電)層
106‧‧‧FM(鐵磁)層
120‧‧‧ME SOC(磁電自旋軌道耦合)裝置
154‧‧‧ISOC(逆自旋軌道耦合)層
155‧‧‧ME(磁電)氧化物電容器
200‧‧‧2T記憶體位元胞
MN1‧‧‧n型電晶體
MN2‧‧‧n型電晶體
s1‧‧‧源極端
s2‧‧‧源極端
WLr‧‧‧讀取字線
WLw‧‧‧寫入字線
SL‧‧‧源極線
BL‧‧‧位元線
d1‧‧‧汲極端
d2‧‧‧汲極端
300‧‧‧2T記憶體位元胞
301‧‧‧接面區域
302‧‧‧區域
400‧‧‧2T記憶體位元胞
420‧‧‧2T記憶體位元胞
421‧‧‧接面區域
820‧‧‧2T記憶體位元胞
830‧‧‧2T記憶體位元胞
920‧‧‧2T記憶體位元胞
930‧‧‧2T記憶體位元胞
本揭露之實施例將從下面給定的詳細說明以及從本揭露之各種實施例之附隨的圖式更全面地了解，然而其不應被採取來將本揭露限制成特定的實施例，但僅用於解釋及理解。
圖1A闡述依據本揭露之一些實施例的磁電自旋軌道耦合(ME SOC)裝置的三維(3D)視圖。
圖1B闡述依據本揭露之一些實施例的ME SOC裝置之3D視圖。
圖2闡述依據本揭露之一些實施例具有ME SOC裝置的二電晶體(2T)記憶體位元胞的示意圖。
圖3闡述依據本揭露之一些實施例具有ME SOC裝置的2T記憶體位元胞之佈局。
圖4A~B分別闡述依據本揭露之一些實施例具有ME SOC裝置的2T記憶體位元胞之橫列或直行之示意圖及佈局。
圖5A闡述依據本揭露之一些實施例繪示在具有ME SOC裝置的2T記憶體位元胞之操作期間的磁滯之繪圖。
圖5B闡述依據本揭露之一些實施例繪示用於具有ME SOC裝置的2T記憶體位元胞之輸出讀出電流相對於輸入電流的繪圖。
圖6闡述依據本揭露之一些實施例繪示具有ME SOC裝置的2T記憶體位元胞之操作的3D磁化繪圖。
圖7繪示依據本揭露之一些實施例繪示使用磁電切換形成的記憶體之暫態操作速度相對於使用基於自旋力矩轉移的切換形成的記憶體之比較的繪圖。
圖8A~C闡述依據本揭露之一些實施例用於在讀取操作期間之2T記憶體位元胞之從2T記憶體位元胞讀取的邏輯狀態、示意圖以及佈局的方法的流程圖。
圖9A~C闡述依據本揭露之一些實施例用於在寫入操作期間之2T記憶體位元胞之寫入邏輯狀態到2T記憶體位元胞、示意圖以及佈局的方法的流程圖。
圖10闡述依據一些實施例有著具有ME SOC裝置的2T記憶體位元胞的智慧裝置或電腦系統或SoC(晶片上系統)。
【發明說明及實施方式】
一些實施例說明具有磁電自旋軌道耦合(ME SOC；Magneto-electric Spin Orbit Coupling)裝置的二電晶體(2T)記憶體位元胞。在一些實施例中，從2T位元胞讀出係經由逆自旋軌道耦合(ISOC；Inverse Spin Orbit Coupling)。在一些實施例中，寫入到2T位元胞係經由磁電(ME；magneto-electric)效應。在一些實施例中，2T位元胞之兩個電晶體係分別由讀取字線(WL；word-line)及寫入WL所控制。在一些實施例中，位元線(BL；bit-line)係耦接至該兩個電晶體。在一些實施例中，源極線(SL；source-line)係耦接至ME SOC裝置。
具有許多各種實施例之技術效果。例如，隨著用於使用為高速非揮發性邏輯元件之大的可調整的信號讀出實現了高速切換。如此，依據本發明之一些實施例，2T記憶體位元胞之輸出係足夠大以驅動另一級及/或可操作以使用簡單讀取電路而被讀取。在一些實施例中，可調整強度輸出信號係藉由基於ISOC的轉導(transduction)來產生。
各種實施例之2T位元胞使用磁電寫入機制相對於基於自旋力矩轉移(STT)的切換機制達成了高速操作。例如，2T位元胞達成200ps或更快的反應時間。各種實施例之2T位元胞在較低的功率上進行，因為磁電效應賦能了低編程電壓。舉例而言，編程電壓能在100mV的級數上。各種實施例的2T位元胞達成較低的寫入錯誤率(WER；write error rate)用以賦能較快的記憶體。舉例來說，記憶體在低於0.5ns上操作。各種實施例之2T位元胞之架構達成解耦合寫入及讀取路徑。其它技術效果將藉由各種實施例而為清楚的。
在下列說明中，討論眾多的細節以提供本揭露之實施 例的更徹底的解釋。然而，將為明顯的是，對於本領域具有通常知識者而言，本揭露之實施例可不以該些特定細節來實行。在其它實例中，周知的結構及裝置係以方塊圖形式而非詳細地來繪示，以為了避免模糊本揭露之實施例。
注意，在本實施例之相應的圖式中，信號係以線來代表。一些線可為較粗的，用以指示更多組成的信號路徑，及/或在一或多個端部具有箭頭，用以指示主要資訊流方向。這類指示並不打算用來限制。相反的，線係使用以與一或多個示範性實施例有關，用以促進電路或邏輯單元之更輕易的理解。如由設計之需要或喜好所支配的，任何代表的線可實際地包含以任一方向行進或以任何合適型別的信號方案建置的一或多個信號。
遍及說明書及在申請專利範圍中，術語「連接」意味直接連接，像是被連接之事物之間的電性、機械或磁性連接而沒有任何中間的裝置。術語「耦接」意味直接或間接連接，像是被連接的事物之間的直接電性、機械或磁性連接，或透過一或多個被動或主動中間裝置間接連接。術語「電路」或「模組」可指的是安排來與另一者協作來提供所欲的功能的一或多個被動及/或主動組件。術語「信號」可指的是至少一電流信號、電壓信號、磁信號或資料/時脈信號。「一」、「一種」(a、an)及「該」(the)包括了複數個參考。「在...中(in)」之意義包括「在...中(in)」及「在...上(on)」。
術語「實質地(substantially)」、「接近 (close)」、「近似(approximately)」、「附近(near)」及「大約(about)」一般指的是在目標值之+/- 10%內(除非具體地規定)。除非另外規定，用以描述共通物件(common object)序數的形容詞「第一」、「第二」及「第三」等的使用僅指示相似物件之不同實例係作為參考而非打算暗示所描述的物件必需時間地、空間地或以任何其它方式按給定的順序。
為了本揭露之目的，詞彙「A及/或B」及「A或B」意味(A)、(B)或(A及B)。為了本揭露之目的，詞彙「A、B及/或C」意味(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
為了實施例的目的，於此說明在各種電路中的電晶體及邏輯方塊為金屬氧化物半導體(MOS；metal oxide semiconductor)電晶體或他們的衍生，其中MOS電晶體包括汲極、源極、閘極及基體端。電晶體及/或MOS電晶體的衍生亦包括三閘(Tri-Gate)及FinFET電晶體、環繞式柱狀電晶體(Gate All Around Cylindrical Transistor)、穿隧式FET(TFET；Tunneling FET)、方型線(Square Wire)或矩形帶狀電晶體(Rectangular Ribbon Transistor)、鐵電FET(FeFET)或類似碳奈米管(carbon nanotube)或鐵電性(spintronic)裝置實行電晶體功能性的其它裝置。MOSFET對稱源極和汲極端亦即為同等端且於此可互換地使用。另一方面，TFET裝置具有非對稱源極和汲極端。本領域具有通常知識者將理解， 可在不悖離本揭露之範圍下使用其它電晶體，例如雙極接面電晶體-BJT PNP/NPN、BiCMOS、CMOS、eFET等。術語「MN」指示n型電晶體(例如，NMOS、NPN BJT等)而術語「MP」指示p型電晶體(例如，PMOS、PNP BJT等)。
圖1A闡述依據本揭露之一些實施例ME SOC裝置100之三維(3D)視圖。在一些實施例中，ME SOC裝置100包括非導磁(non-magnetic conducting)互連101a/b(統稱為101)、逆自旋軌道耦合(ISOC)材料之堆疊(統稱為ISOC層154)、磁電(ME；magneto-electric)層105及鐵磁(FM；ferromagnet)層106。於此，非導磁互連101a為輸入互連，同時非導磁互連101b為輸出互連。在一些實施例中，互連101a及互連101b彼此平行延伸。
在一些實施例中，非磁性互連係由任何合適的導電材料(像是銅(Cu))所作成。在一些實施例中，ISOC層154係由層102、103及/或104所形成，將自旋電流轉換成荷電流(charge current)。在一些實施例中，自旋至電荷轉換係使用ISOC層154經由在金屬介面中的自旋軌道互連來達成(亦即，使用逆拉許巴-艾德斯坦效應(IREE；Inverse Rashba-Edelstein Effect)及/或逆自旋霍爾效應(ISHE；Inverse spin Hall effect))，其中自FM層106注入的自旋電流產生在輸出導體101b中的荷電流。
表1總結了用於將自旋電流轉換成荷電流且將荷電流轉換成用於基體材料及介面的自旋電流。
在一些實施例中，ISOC層154包含由具有展現IREE及ISHE的材料的層102、103及/或104所形成之層的堆疊。在一些實施例中，ISOC層154包含金屬層104，像是銅(Cu)、銀(Ag)或金(Au)或其它像是鋁(Al)的高自旋擴散長度材料之層，其耦接至FM層106。在一些實施例中，使用於金屬層104的材料係為具有高的能態密度(density of state)及具有大的自旋擴散長度的材料。在一些實施例中，金屬層104可充當作FM層106與自旋注入堆疊(其為部分的ISOC層154)之間的間隔層。在一些實施例中，金屬層104為非合金金屬層。在一些實施例中，直接地耦接至FM層106的金屬層104之金屬係為摻雜有來自周期表(Periodic Table)之4d及/或5d族的其它元素之貴金屬(例如，Ag、Cu或Au)。
在一些實施例中，ISOC層154作用為用於創建FM層106之適當的模板或提供用於高自旋注入及低晶格不匹 配之合適的原子結構。在一些實施例中，ISOC層包含表面合金103之層，例如，耦接至金屬層104及基體層102之Ag上的鉍(Bi)。在各種實施例中，金屬層104被認為是ISOC層154的一部分。然而，ISOC層154亦能界定為由表面合金層103及基體層102所形成的層。
在一些實施例中，基體層102為材料之堆疊，像是下列之堆疊：Ag-Bi-Ag；Cu-Bi-Ag；Cu-Bi-Ag-[Cu-Bi-Ag]n(其中n為整數)；Cu-Bi-Ag-[Cu-Bi-Ag][PbAg-SbAg]；Cu及Cu-Bi-Ag-β-Ta；Cu及Cu-Bi-Ag、β-W；Cu及Cu-Bi-Ag-β-Hf；Cu及Cu-Bi-Ag-BixSey等。在一些實施例中，ISOC層154包含5d過渡系列之元素或對軌道耦合具有高自旋的材料(拓撲材料)，像是BiSe和BiTe。在一些實施例中，ISOC層154包含基體層102，其係直接耦接至FM層106及互連101b。
在一些實施例中，表面合金103為鑄模金屬層(亦稱為介面層)，用以提供用於形成FM層106的模板。在一些實施例中，表面合金103為下列其中一者：Bi-Ag、銻-鉍(Sb-Bi)、Sb-Ag、鉛-鎳(Pb-Ni)、Bi-Au、Pb-Ag、Pb-Au、β-Ta；β-W；Pt；或者Bi2Te3。在一些實施例中，表面合金103之金屬的其中一者係為重金屬之合金或是由具有高SOC強度的材料組成，其中SOC強度係直接地與金屬之原子數目的四次方成比例。
在一些實施例中，表面合金係形成於Bi與Ag之間，使得維持了面波紋(surface corrugation)(亦即Bi原子 之位置係藉由改變與對下層金屬之晶面平行的平面的距離而被偏置(offset))。在一些實施例中，表面合金103為相對於由晶面界定之反像鏡(mirror inversion)非為對稱的結構。此反向不對稱及/或材料性質導致在該表面附近的電子中之自旋軌道耦合(亦稱為拉許巴效應(Rashba effect))。
在一些實施例中，ME層105連同互連101a及FM層106形成磁儲存元件(亦即，ME氧化物電容器155)。在一些實施例中，ME氧化物電容器155界定裝置之輸入節點，其包括互連101a和FM層106作為電導體或由磁電介電材料105所分開的板，磁電介電材料105像是鐵酸鉍(BFO)、(III)氧化鉻(Cr2O3)(亦即，鉻氧化物(Chromia))或氧化鎂(MgO)。在一些實施例中，ME氧化物電容器155可由多相多鐵性體(multi-phase multi-ferroic)組成，其經由相關氧化物(像是BFO/CoFeO)之分層的或有序的沉積來形成。在一些實施例中，ME層105可使用應力作為用於轉導的中間變數來運用混合磁電效應的使用。
在一些實施例中，用於ME層105的材料為直接生成磁電效應的單一材料。在一些實施例中，用於ME層105的材料為材料的結合，像是界定介電堆疊的氧化物和介金屬(intermetallic)的多個層。這類材料之結合可透過例如在材料上的兩個轉導或物理現象的疊接達成磁電效應(例如，電壓對應力轉導和應力對磁化轉導之疊接)。在 一些實施例中，由互連101a運載的荷電流在ME電容器155上生成電壓，其包括與FM層106接觸的磁電介電材料105(亦稱為ME層105)。
在一些實施例中，用於ME層105的材料為本質多鐵性體或者複合多鐵性體結構。這些多相材料可由介電質的兩個相位所組成，其中0D材料嵌入於3D中，1D材料嵌入於3D(在矩陣中的奈米管)、2D-2D(分層的堆疊)中等等。在一些實施例中，當電荷在ME電容器155上累積時，強烈的磁電互動引起在FM層106中之磁化的切換。在一些實施例中，在FM層106中切換磁化的方向係為從介電材料105交換偏壓的結果，像是創建用以切換FM層106的表面磁化的BFO；係為在鐵磁材料(Fe3Ga)中磁致伸縮的應力各向導性(magnetostrictive stress anisotropy)的結果，像是鋯鈦酸鉛(PZT；lead-zirconium-titinate)；或是作為施加電壓到介電材料(像是MgO)的結果的面磁各向異性(surface anisotropy)。
在一些實施例中，磁電電容器155代表性地具有下列參數：厚度tME=5nm、介電常數ε=500、面積A=60nm×20nm。接著，磁電電容器155的電容能表述為：
磁電係數之展示值為αME~10/c，其中「c」為光速。此轉化為約0.06特斯拉(T)之在FM層106上施運的有效磁場：
此為足以在FM層106中切換磁化之方向的強烈場。繼續使用該範例，在ME電容器155上的電荷係給定為：Q=1 fF * 10 mV=10 aC。用以將ME電容器155完全充電至感應電壓(induced voltage)的時間為td=10 Q/Id ps(當ME電容器155充電時，利用減少的電壓差之量)。若驅動電壓為Vd=100 mV，接著用以切換FM層106的能量近似：Esw=100 mV*100 μA*1 ps 10 aJ，其可比於CMOS電晶體的切換能量。
在一些實施例中，FM層106為自由磁鐵(free magnet)，其係從CFGG(亦即，鈷(Co)、鐵(Fe)、鍺(Ge)或鎵(Ga)或是他們的結合)作成。在一些實施例中，FM層106為從何士勒合金(Heusler alloy)形成的自由磁鐵。何士勒合金為基於何士勒相(Heusler phase)的鐵磁金屬合金。何士勒相係為具有一定成分及面心立方晶體結構(face-centered cubic crystal structure)的介金屬。何士勒合金之鐵電性質為鄰近磁性離子之間的雙重交換機制(double-exchange mechanism)的結果。
在一些實施例中，FM層106為對Ag匹配的何士勒合金晶格(亦即，何士勒合金被設計而具有接近(例如，在3%內)Ag或接近旋轉晶格的晶格常數)。在一些實施例中，自旋極化的方向係由FM層106之磁化方向決定。 在一些實施例中，FM層106之磁化方向取決於由ME層105提供的應變(strain)之方向，其輪流地取決於輸入荷電流Icharge(IN)的方向。
在一些實施例中，FM層106係由何士勒合金、Co、Fe、Ni、Gd、B、Ge、Ga或者他們的結合所形成。在一些實施例中，形成FM層106的何士勒合金係為下列其中一者：Cu2MnAl、Cu2MnIn、Cu2MnSn、Ni2MnAl、Ni2MnIn、Ni2MnSn、Ni2MnSb、Ni2MnGa Co2MnAl、Co2MnSi、Co2MnGa、Co2MnGe、Pd2MnAl、Pd2MnIn、Pd2MnSn、Pd2MnSb、Co2FeSi、Co2FeAl、Fe2VAl、Mn2VGa、Co2FeGe、MnGa或MnGaRu。
在一些實施例中，當在FM層106的自旋電流Is流過具有高SOC的ISOC層154的Bi與Ag之間的2D(2維)電子氣體時，產生了荷電流Ic(亦即，輸出荷電流Icharge(OUT))。在一些實施例中，ISOC層154之BiAg2/PbAg2的介面表面合金103係由具有高拉許巴SOC的高密度2D電子氣體組成。負責自旋對電荷轉換(spin-to-charge conversion)的自旋軌道機制係由在2D電子氣體中的拉許巴效應來描述。在一些實施例中，2D電子氣體係形成於Bi與Ag之間，且當電流流過2D電子氣體時，因為電荷流動，電子受到自旋極化，故其變為2D自旋氣體。
在對應拉許巴效應的2D電子氣體中的SOC電子之漢彌爾頓能量HR係表述為：
其中α R 為拉許巴系數，「k」為電子之動量的運算子，為垂直於2D電子氣體的單位向量以及為電子之自旋的運算子。
具有極化共面(在xy-平面)之方向的自旋極化電子經歷取決於自旋方向的有效磁場，其係給定為：
其中μ B 為波耳磁子(Bohr magneton)。
依據一些實施例，這造成在互連101b中從FM層106產生與自旋電流I s 成比例的荷電流。在Ag/Bi介面的自旋軌道交互作用(spin orbit interaction)(亦即，逆拉許巴-艾德斯坦效應(IREE))在水平方向上生成荷電流I c (亦即，Icharge(OUT))，其表述為：
其中w m 為磁鐵之寬度且λ IREE 為與α R 成比例的IREE常數(具有長度之單位)。
IREE效應以在10nm磁鐵寬度的現存材料生成0.1附近的自旋至荷電流轉換(spin-to-charge current conversion)。依據一些實施例，對於縮比的奈米磁鐵(例如，5nm寬度)和試探性的SHE材料(像是Bi2Se3)，自旋至電荷轉換效率能在1和2.5之間。輸入荷電流I d (亦即，Icharge(IN))至磁化相依荷電流(亦即，Icharge(OUT))之淨轉換為：
其中P為自旋極化。荷電流Ic(亦即，Icharge(OUT))接著傳播通過非磁性的互連101b。在一些實施例中，荷電流Ic(亦即，Icharge(OUT))傳導通過非磁性互連101b而未對另一個傳感器(未繪示)蒙受耗損。
在一些實施例中，為了將邏輯狀態寫入ME SOC裝置100中，經由對ME電容器155充電的互連101a提供Icharge(IN)。在ME電容器155中儲存的電容係為儲存的邏輯狀態。在一些實施例中，電荷對自旋轉換(亦即，將Icharge(IN)轉換至Is)係經由磁電效應達成，在該磁電效應中荷電流在導致切換FM層106之磁化的ME電容器155上生成電壓。在一些實施例中，FM層106之磁化的方向取決於Icharge(IN)的方向。
在一些實施例中，為了將邏輯狀態讀入ME SOC裝置100中，Isupply係提供至FM層106，其引起在FM層106中的注入自旋電流Is轉換至荷電流Icharge(OUT)。在一些實施例中，自旋至電荷轉換係經由IREE(或基體SHE)而達成，其中自FM層106注入的自旋電流在互連101b上生成荷電流。在一些實施例中，Icharge(OUT)之方向決定在ME SOC裝置100中儲存的邏輯狀態。舉例來說，若Icharge(OUT)流動遠離ME SOC裝置100，接著則狀態讀取為邏輯狀態「1」，且若Icharge(OUT)流動進入ME SOC裝置100，接著則邏輯狀態為「0」。
圖1B闡述依據本揭露之一些實施例ME SOC裝置120之3D視圖。要指出的是，具有與任何其它圖之元件 相同的參考號碼(或名稱)的圖1B之該些元件能以類似於所描述的任何方式來操作或作用，但並不限於如此。描述圖1B與圖1A之間的差異以使得不會模糊圖1B的實施例。
在一些實施例中，將如圖1A所繪示在FM層106下形成ME電容器155使得互連101a和互連101b在相同金屬層上(例如，金屬1(M1)層)取代的是，如圖1B所繪示ME電容器155係形成於FM層106上面。在此情形中，互連101a係在與互連101b不同的金屬層。舉例而言，互連101a係在金屬3(M3)上，同時互連101b係在金屬1(M1)上。操作方式上，ME SOC裝置120表現類似於ME SOC裝置100。在一些實施例中，互連101a與互連101b彼此平行延伸。
圖2闡述依據本揭露之一些實施例具有ME SOC裝置100/120的2T記憶體位元胞200之示意圖。要指出的是，具有與任何其它圖之元件相同的參考號碼(或名稱)之圖2的該些元件能以類似於所描述的任何方式來操作或作用，但不限於如此。
在一些實施例中，2T記憶體位元胞200包含讀取電晶體、寫入電晶體、位元線(BL；bit-line)、源極線(SL；source-line)、讀取字線(WLr；read word-line)、寫入字線(WLw；write word-line)及ME SOC裝置100/120(亦即，ME SOC裝置100或ME SOC裝置120之其中一者)。在下列實施例中，讀取和寫入電晶體係分 別描述為n型電晶體MN1和MN2。然而，實施例亦能以用於讀取及寫入的p型電晶體來操作。在一些實施例中，可使用p型和n型電晶體的結合。舉例而言，讀取電晶體可為p型電晶體，同時寫入電晶體可為n型電晶體。
在一些實施例中，電晶體MN1之閘極端係耦接至WLr、電晶體MN1之汲極端(d1)係耦接至BL以及電晶體MN1之源極端(s1)係耦接至具有ISOC層154的FM層106之一邊緣。在一些實施例中，電晶體MN1提供藉由將Isupply供應給FM層106進行讀取的功能，以用於判定FM層106之磁化方向(因而值儲存在ME電容器155中)。
在一些實施例中，電晶體MN2之閘極端係耦接至WLw、電晶體MN2之汲極端(d2)係耦接至BL以及電晶體MN2之源極端(s2)係耦接至具有ME電容器155的FM層106之另一邊緣。在一些實施例中，電晶體MN2之源極端係耦接至輸入導體101a。在一些實施例中，電晶體MN2提供經由ME電容器155寫入至FM層106的功能。
在一些實施例中，輸出導體101b係耦接至SL。在一些實施例中，BL係形成在金屬4(M4)上，同時SL係形成於金屬0(M0)中，使得ME SOC裝置100/120係形成於M4與M0之間。在其它實施例中，BL和SL可形成在其它金屬層上。在一些實施中，SL提供虛接地(virtual ground)。在一些實施例中，虛接地係由耦接至SL之一 端部的感測放大器(未繪示)來產生。舉例而言，操作放大器(OPAMP；operational amplifier)能以回授電荷積分電容器(feedback charge integrating capacitor)在SL上創建虛接地。2T記憶體位元胞200之讀取和寫入功能係參照圖8~9來說明。
圖3闡述依據本揭露之一些實施例2T記憶體位元胞200之佈局300。要指出的是，具有與任何其它圖之元件相同的參考號碼(或名稱)的圖3之該些元件可以類似於所描述的方式來操作或作用，但不限於如此。圖3闡述一個可能的佈局實施例。然而，達成如佈局300之小佈局外形(foot print)(亦即，長寬比(aspect ratio))的其他變化係在各種實施例之範圍內。佈局300闡述彼此平行但在不同的金屬層上的BL和SL。舉例而言，BL在M4上，同時SL在M0上。在一些實施例中，SL係形成在金屬層「n」上且BL係形成在金屬層「n+2」上，其中「n」為整數。在一些實施例中，SL係形成在金屬層「n」上且BL係形成在金屬層「n+4」上，其中「n」為整數。
在一些實施例中，設置接面區域301以形成電晶體MN1和MN2。依據一些實施例，電晶體MN1和MN2之閘極端垂直於BL和SL之方向延伸。在一些實施例中，在電晶體MN1與MN2之閘極端之間的區域302係使用於形成ME SOC裝置100/120。如此，對於2T記憶體位元胞達成了緊密佈局拓撲。
圖4A~B分別闡述依據本揭露之一些實施例具有ME SOC裝置100/120的2T記憶體位元胞之橫列或直行之示意圖400和佈局420。要指出的是，具有與任何其它圖之元件相同的參考號碼(或名稱)的圖4A~B之該些元件能以類似於所描述的任何方式來操作或作用，但不限於如此。示意圖400繪示共用相同BL和SL的「N」個2T記憶體位元胞。各個位元胞具有其相應的電晶體。舉例而言，位元胞[0]具有可分別由WLr[0]和WLw[0]控制的電晶體MN1[0]和MN2[0]。照樣地，位元胞[N]具有可分別由WLr[N]和WLw[N]控制的電晶體MN1[N]和MN2[N]。
相應的佈局係繪示於圖4B中。在一些實施例中，接面區域421提供用於電晶體MN[0]、MN[0]及MN[1]的區域。由於電晶體中一次僅一者導通，故2T位元胞允許共用的GCN。字線垂直於BL和SL延伸。舉例而言，WLr[0]和WLw[0]垂直於BL和SL延伸。如此，每位元胞的兩個字線獨立地控制寫入和讀取操作。排列的胞面積係給定了2P x 2M0，其表示密度組態(density configuration)，其中「P」為多晶間距(poly pitch)。
圖5A闡述依據本揭露之一些實施例繪示在具有ME SOC裝置100/120的2T記憶體位元胞200之操作期間的磁滯之繪圖500。要指出的是，具有與任何其它圖之元件相同的參考號碼(或名稱)的圖5A之該些元件能以類似於所描述的任何方式來操作或作用，但不限於如此。於此，x軸為輸入電流(以μA為單位)且y軸為FM層106 之正規化磁化Mx。隨輸入電流(亦即，Icharge(IN))改變，FM層106之磁化Mx改變且對於一些Icharge(IN)之值，FM層106之Mx完全地切換。如此，取決於在互連101a上的Icharge(IN)之方向，FM層106之磁化Mx改變。
圖5B闡述依據本揭露之一些實施例繪示輸出讀出電流相對於用於具有ME SOC裝置100/120的2T記憶體位元胞200的輸入電流的繪圖520。要指出的是，具有與任何其它圖之元件相同的參考號碼(或名稱)的圖5B之該些元件能以類似於所描述的任何方式來操作或作用，但不限於如此。
於此，x軸為在互連101a上的輸入電流(以μA為單位)且y軸為在互連101b上的輸出電流(以μA為單位)。在一些實施例中，輸出電流係在x方向上與磁化成比例(亦即，Mx)而非在「y」或「z」方向上。輸出電流的振幅(amplitude)取決於電晶體MN1(或讀取電晶體)的尺寸及/或在BL上的讀取脈衝的尺寸。繪圖520繪示輸出電流(亦即，Icharge(OUT))為大信號電流，其能被使用來驅動另一級及/或允許簡單讀取電路。在一些實施例中，輸出電流之量值(magnitude)為可編程的(例如，藉由調整讀取電晶體的尺寸及/或調整脈衝寬度及/或在BL上讀取脈衝的高度)。
圖6闡述依據本揭露之一些實施例繪示具有ME SOC裝置100/120的2T記憶體位元胞200之操作的3D磁化繪圖600。要指出的是，具有與任何其它圖之元件相同的參 考號碼(或名稱)的圖6之該些元件能以類似於所描述的任何方式來操作或作用，但不限於如此。繪圖600繪示延著x軸的兩個穩定磁化狀態601及602(亦即，mx)。依據一些實施例，該兩個狀態分別代表邏輯0和邏輯1，其可藉由改變輸入電流(Icharge(IN))之方向而可達成。
圖7闡述依據本揭露之一些實施例繪示使用ME切換形成的記憶體相對於使用基於自旋力矩轉移(STT)的切換所形成的記憶體的暫態操作速度之比較的繪圖700。要指出的是，具有與任何其它圖之元件相同的參考號碼(或名稱)的圖7之該些元件能以類似於所描述的任何方式來操作或作用，但不限於如此。
於此，x軸為電壓(V)且y軸為平均切換時間(nS)。兩組資料係繪示於繪圖700中-造成波形701的資料和造成波形702的資料。波形701闡述使用STT的FM之平均切換時間(具有雜訊)，同時波形702闡述使用ME切換的FM之平均切換時間(具有雜訊)。0.1V附近的平均切換時間上的差異係由703闡述。繪圖700闡述高切換速度係使用MS SOC 100/120以類場切換(field-like switching)而可達成。MS SOC 100/120亦產生大信號輸出。如此，快速切換及大信號輸出係由無法以使用STT之類似的維度而可達成的MS SOC 100/120所達成。
圖8A~C闡述依據本揭露之一些實施例在讀取操作期間用於從2T記憶體位元胞200讀取邏輯狀態的方法之流程圖800、2T記憶體位元胞820之示意圖820以及佈局 830。要指出的是，具有與任何其它圖之元件相同的參考號碼(或名稱)的圖8A~C之該些元件能以類似於所描述的任何方式來操作或作用，但不限於如此。
雖然在參考圖8A的流程圖中之方塊係以特定次序來繪示，但能修改動作的次序。因此，能以不同的次序來進行闡述的實施例，並且可並行地進行一些動作/方塊。依據某些實施例，列示於圖8A中的方塊及/或操作之一些者係為可選擇的。將出現的方塊編號是為了簡潔的緣故且並不打算規定各種方塊必需發生於之中的操作之次序。此外，可以多種的結合來利用來自各種流程的操作。
在方塊801處，第一電晶體MN1導通。如此，電晶體MN1電耦接到BL。電晶體MN1係藉由啟動WLr來導通(亦即，將WLr設定至邏輯「1」)。此係由在示意圖820中的灰色箭頭以及佈局830之灰色閘極電極來闡述。在方塊802處，第二電晶體MN2關閉。如此，電晶體MN2從BL電性地解耦接(de-couple)。電晶體MN2藉由停用(de-activate)WLw而截止(亦即，將WLw設定至邏輯「0」)。
在方塊803處，讀取電流係經由導通的電晶體MN1且通過BL而施加到FM層106。在一些實施例中，讀取電流係被應用為脈衝，其具有足夠大的脈衝寬度及/或高度，用以將在FM層106中的自旋電流轉換到在SL上的荷電流Icharge(OUT)。在一些實施例中，於讀取操作期間SL係耦接至地。通過磁性元件的電流由於跨ISOC層154 傳輸的本質而被自旋極化。如此，在方塊804處，垂直地通過ISOC層154的自旋電流係由於在讀取堆疊(亦即，ISOC層154)中的逆自旋軌道耦合而轉換到荷電流。
在方塊805處，在SL上收集荷電流Icharge(OUT)。在方塊806處，感測放大器(未繪示)依據荷電流整方向判定儲存在2T記憶體位元胞820中的狀態。舉例而言，若荷電流之方向係遠離位元胞，接著儲存的邏輯為邏輯「0」，否則儲存的邏輯為邏輯「1」。輸入荷電流Icharge(IN)之方向係由在圖8C之佈局830中之BL上的箭頭表示。輸入荷電流進入電晶體MN1之汲極端d1。在SL上的箭頭係源自電晶體MN1之源極端s1。輸出荷電流Icharge(OUT)之方向係由在SL上的箭頭所闡述。
在一些實施例中，用於讀取的信號準位(signal level)係藉由增加允許位元胞在產生大信號輸出的高速操作的讀取信號準位來進行調整。由各種實施例進行的較強的讀取不會在位元胞200中生成讀取擾動(read disturb)。
圖9A~C闡述依據本揭露之一些實施例在寫入操作期間用於將邏輯狀態寫入2T記憶體位元胞200的方塊之流程圖900、2T記憶體位元胞之示意圖920以及佈局930。要指出的是，具有與任何其它圖之元件相同的參考號碼(或名稱)的圖9A~C之該些元件能以類似於所描述的任何方式來操作或作用，但不限於如此。
雖然參考圖9A的流程圖中之方塊係以特定次序來繪 示，但能修改動作之次序。因此，闡述的實施例能以不同的次序進行，且可並行地進行一些動作/方塊。依據某些實施例，在圖9A中所列示的方塊及/或操作之一些者為可選擇的。將出現的方塊編號係為了簡潔的緣故且並不打算規定在各種方塊必需發生於之中的操作之次序。此外，可以多種的結合來利用來自各種流程的操作。
在方塊901處，第一電晶體MN1截止。如此，電晶體MN1自BL電性地解耦接。電晶體MN1係藉由停用WLr而導通(亦即，將WLr設定至邏輯「0」)。在方塊902處，第二電晶體MN2導通。如此，電晶體MN2係電耦接到BL。電晶體MN2藉由啟動WLw而導通(亦即，將WLw設定到邏輯「1」)。此係由在示意圖920中的灰色箭頭及佈局930之灰色閘極電極來闡述。
在方塊903處，電壓係跨BL和SL來施加。舉例而言，約100mv之電壓相對於SL施加至BL。施加的電壓差引起電流從BL通過電晶體MN2流到ME電容器155。在方塊904處，電流(亦即，Icharge(IN))充電ME電容器155。如由方塊905所指示，此充電的ME層105引起FM層106依據通過電晶體MN2的電流之方向來切換。通過電晶體MN2的電流之方向取決於跨BL和SL的差動電壓(differential voltage)。輸入荷電流進入電晶體MN2對汲極端d2。輸入荷電流Icharge(IN)之方向係由在圖9C之佈局930中的BL上的箭頭所表示。
圖10闡述依據一些實施例利用具有ME SOC裝置 100/120的2T記憶體位元胞200的智慧裝置或電腦系統或SoC(晶片上系統)。要指出的是，具有與任何其它圖之元件相同的參考號碼(或名稱)的圖10之該些元件能以類似於所描述的任何方式來操作或作用，但不限於如此。
圖10闡述平面介電連接器可以被使用於之中的行動裝置之實施例的方塊圖。在一些實施例中，計算裝置1600代表行動計算裝置，像是計算平板、行動電話或智慧電話、無線致能電子閱讀器或其它無線行動裝置。要了解的是，某些組件係概括地繪示，且並非這類裝置之所有組件繪示於計算裝置1600中。
在一些實施例中，計算裝置1600包括依據所討論的一些實施例利用具有ME SOC裝置100/120的2T記憶體位元胞200的第一處理器1610。依據一些實施例，計算裝置1600之其它方塊亦可包括具有ME SOC裝置100/120的2T記憶體位元胞200。本揭露之各種實施例亦可包含在1670內的網路介面，像是無線介面，使得系統實施例可併入無線裝置，例如手機或個人數位助理。
在一些實施例中，處理器1610(及/或處理器1690)能包括一或多個實體裝置，像是微處理器、應用處理器、微控制器、可編程邏輯裝置或其它處理手段。由處理器1610進行的處理操作包括應用及/或裝置功能係執行於其上的作業平台或作業系統之執行。處理操作包括關於對人類使用者或對其它裝置的I/O(輸入/輸出)的操作、關於電源管理的操作及/或關於將計算裝置1600連接到其它裝 置的操作。處理操作亦包括關於音訊I/O及/或顯示I/O的操作。
在一些實施例中，計算裝置1600包括音訊子系統1620，其代表與將音訊功能提供至計算裝置的硬體(例如，音訊硬體或音訊電路)和軟體(例如，驅動程式、編解碼器)組件。音訊功能可以包括揚聲器及/或耳機輸出以及麥克風輸入。用於這類功能的裝置能被整合到計算裝置1600中或連接到計算裝置1600。在一實施例中，藉由提供由處理器1610接收及處理的音訊命令使用者與計算裝置1600互動。
在一些實施例中，計算裝置1600包含顯示子系統1630。顯示子系統1630代表對於使用者提供視覺的及/或觸覺的顯示來與計算裝置1600互動的硬體(例如，顯示裝置)和軟體(例如，驅動程式)。顯示子系統1630包括顯示介面1632，其包括使用來對使用者提供顯示的特定螢幕或硬體裝置。在一實施例中，顯示介面1632包括從處理器1610分離的邏輯，用以進行關於顯示的至少一些處理。在一些實施例中，顯示子系統1630包括觸控螢幕(或觸控板)裝置，其對使用者提供輸出及輸入兩者。
在一些實施例中，計算裝置1600包含I/O控制器1640。I/O控制器1640代表關於與使用者互動的硬體裝置和軟體組件。I/O控制器1640係可操作來管理為部分的音訊子系統1620及/或顯示子系統1630的硬體。此外，I/O控制器1640闡述用於額外裝置的連接點，其連接至計算 裝置1600，使用者可以透過計算裝置1600與系統互動。舉例而言，能被附接至計算裝置1600的裝置可能包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其它顯示裝置、鍵盤或鍵板裝置、或其它用於與像是讀卡機或其它裝置的特定應用一起使用的I/O裝置。
如上所提，I/O控制器1640能與音訊子系統1620及/或顯示子系統1630互動。舉例而言，透過麥克風或其它音訊裝置的輸入能對於計算裝置1600之一或多個應用或功能提供輸入或命令。此外，能代替或除了顯示輸出以外提供音訊輸出。在另一範例中，若顯示子系統1630包括觸控螢幕，則顯示裝置亦如輸入裝置般動作，其能至少部分地由I/O控制器1640所管理。在計算裝置1600上能有額外的按鈕或開關，用以提供由I/O控制器1640所管理的I/O功能。
在一些實施例中，I/O控制器1640管理像是加速度計、攝像機、光感測器或其它環境感測器或者是能包括在計算裝置1600中的其它硬體的裝置。輸入能為直接使用者互動以及對系統提供環境輸入用以影響其操作(像是針對雜訊過濾、針對亮度偵測調整顯示、針對攝像機施用閃光或其它特徵)。
在一些實施例中，計算裝置1600包括電源管理1650，其管理電池電源使用、電池之充電以及關於電源節約操作的特徵。記憶體子系統1600包括用於在計算裝置1600中儲存資訊的記憶體裝置。記憶體能包括非揮發性 (若對記憶體裝置的電源中斷，則狀態不會改變)及/或揮發性(若對記憶體裝置的電源中斷，則狀態為不定的)記憶體裝置。記憶體子系統1660能儲存應用資料、使用者資料、音樂、相片、文件或其它資料以及關於執行計算裝置1600之應用和功能的系統資料(無論長期或暫時的)。
實施例之元件亦被提供作為機器可讀媒體(例如，記憶體1660)，以用於儲存電腦可讀指令(例如，用以實行任何其它於此討論的處理之指令)。機器可讀媒體(例如，記憶體1660)可包括，但不限於，快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁或光卡、相變記憶體(PCM；phase change memory)或者合適用於儲存電子或電腦可執行指令的其它型別的機器可讀媒體。舉例而言，本揭露之實施例可下載為電腦程式(例如，BIOS)，其可藉由資料信號經由通訊連結(例如，數據機或網路連接)的方式從遠端電腦(例如，伺服器)轉移至請求的電腦(例如，客戶端)。
在一些實施例中，計算裝置1600包含通訊連結1670。通訊連結1670包括硬體裝置(例如無線及/或有線連接器和通訊硬體)及軟體組件(例如，驅動程式、協定堆疊)，用以使計算裝置1600能與外部裝置通訊。計算裝置1600可為分開的裝置，諸如其它的計算裝置、無線存取點或基地台以及像是耳麥(headset)、印表機或其它裝置的周邊。
通訊連結(Connectivity)1670能包括多個不同型別的通訊連結。為了概括，計算裝置1600係以蜂巢式通訊連結1672和無線通訊連結1674來闡述。蜂巢式通訊連結1672一般指的是由無線載波所提供的蜂巢式網路通訊連結，像是經由GSM(用於行動通訊的全球系統)或其變異或衍生、CDMA(分碼多重存取)或其變異或衍生、TDM(分時多工)或其變異或衍生或其它蜂巢式服務標準。無線通訊連結(或無線介面)1674指的是非為蜂巢式的無線通訊連結，且能包括個人區域網路(像是藍牙、近場等)、本地區域網路(像是Wi-Fi)及/或寬區域網路(像是WiMax)或其它無線通訊。
在一些實施例中，計算裝置1600包含周邊連接1680。周邊連接1680包括硬體介面及連接器以及軟體組件(例如，驅動程式、協定堆疊)，用以作成周邊連接。將了解的是，計算裝置1600可為到其它計算裝置的周邊裝置(「至」1682)，以及具有連接到其的周邊裝置(「自」1684)。計算裝置1600通常具有「對接(docking)」連接器，用以連接到其它計算裝置，以為了像是在計算裝置1600上管理(例如，下載及/或上載、改變、同步)內容的目的。此外，對接連接器能允許計算裝置1600連接至某些周邊，該些周邊允許計算裝置1600控制內容輸出至例如視聽或其它系統。
除了專屬對接連接器或其它專屬連接硬體之外，計算裝置1600能經由基於普通或標準的連接器來作成周邊連 接1680。普通型別包括通用串列匯流排(USB；Universal Serial Bus)連接器(其能包括眾多不同的硬體介面之任一者)、包括迷你顯示埠(MDP；MiniDisplayPort)的顯示埠(DisplayPort)、高清晰度多媒體介面(HDMI；High Definition Multimedia Interface)、火線(Firewire)或其它型別。
在說明書中參照至「實施例」、「一實施例」、「一些實施例」或「其它實施例」意味連同該實施例描述的特定特徵、結構或特性係包括在至少一些實施例中，但不必然是所有的實施例。「實施例」、「一實施例」或「一些實施例」之各種出現並不必然全都指的是相同的實施例。若說明書陳述組件、特徵、結構或特性「可」、「可能」或「可以」被包括，則該特定組件、特徵、結構或特性並不需要被包括。若說明書或申請專利範圍參照的是「一種」或「一」元件，則其並不意味只有元件之其中一者。若說明書或申請專利範圍參照的是「額外的」元件，則其並不排除有多於一個的額外元件。
進一步而言，在一或多個實施例中，特定特徵、結構、功能或特性可以任何合適的方式結合。舉例而言，第一實施例可與第二實施例可結合於與兩個實施例關聯的特定特徵、結構、功能或特性非互斥的任何處。
在本揭露已連同其特定實施例說明的同時，按照先前的說明，這類實施例之許多選擇、修改及變化對於本領域具有通常知識之該些者是明顯的。本揭露之實施例係打算 包含關於落入所附申請專利範圍之概括範圍內所有這類選擇、修改及變化。
此外，為了闡述及討論之簡潔的緣故，對積體電路(IC)晶片及其它組件的周知的電源/接地連接可或可能沒有繪示於提出的圖內，而以致不會模糊本揭露。進一步，布置(arrangement)可以方塊圖的形式來繪示，以為了避免模糊本揭露，且亦鑒於對照這類方塊圖布置的特異性(specific)係高度地取決於本揭露要用以實行於其內的平台的事實(亦即，此特異性將充分地在技術領域中的通常知識者的視野內)。在當提出特定細節(例如，電路)以為了說明本揭露之範例實施例下，對本領域具有通常知識者是顯而易見的是，本揭露能不以該些特定細則或者以該些特定細節之變化來實行。因此，本發明說明係用以被視為闡述的而非限制的。
下列範例屬於進一步實施例。在範例中的特異性可在一或多個實施例中任何地方使用。於此說明的設備之所有可選擇的特徵亦可對照方法或製程來實行。
舉例而言，提供了一種設備，其包含：第一電晶體；第二電晶體，其具有第一端，耦接至該第一電晶體的第一端；第一導體，耦接至該第二電晶體的第二端；磁電(ME；magnetoelectric)層，耦接至該第一導電體；以及鐵磁(FM；ferromagnetic)層，耦接至該ME層且耦接至該第一電晶體的第二端。在一些實施例中，該設備包含：逆自旋軌導耦合(ISOC；inverse spin orbit coupling) 層，耦接至該FM層。
在一些實施例中，該ISOC層包含下列之堆疊：介面層，其係直接或間接耦接至該FM層；以及基體層，耦接至該介面層及第二導體。在一些實施例中，該介面層係由下列至少一者形成：Ag、Cu、Al或者他們的合金。在一些實施例中，該基體層係由下列至少一者形成：Bi及Ag；Bi及Au；Bi及Cu；Pb及Ag；Pb及Au；β-Ta；β-W、Pt；Bi2Te3或者來自5d序列、4d序列或他們具有3d序列之合金的元素。
在一些實施例中，該介面層係可操作來經由用於自旋至電荷轉換的逆拉許巴-艾德斯坦效應(IREE)來提供介面自旋軌道效應。在一些實施例中，該基體層可操作以經由用於自旋至電荷轉換的逆自旋霍爾效應(ISHE)來提供基體材料自旋軌道效應。在一些實施例中，該設備包含：位元線(BL)，其耦接至該第一及第二電晶體的第一端。在一些實施例中，該設備包含源極線(SL)，其耦接至該ISOC層。在一些實施例中，該SL係在金屬層「n」上形成，而BL係在金屬層「n+2」上形成，其中「n」為整數。
在一些實施例中，該SL係形成在金屬層「n」上且該BL係形成在金屬層「n+4」上，其中「n」為整數。在一些實施例中，該設備包含第一字線(WL)，其耦接至該第一電晶體的閘極端。在一些實施例中，該第一WL為讀取WL，其可操作以在讀取操作期間導通該第一電晶體。 在一些實施例中，該設備包含第二WL，耦接至該第二電晶體的閘極端。
在一些實施例中，該第二WL為寫入WL，其可操作來在寫入操作期間導通該第二電晶體。在一些實施例中，該第一電晶體可操作以驅動比該第二電晶體更強的電流。在一些實施例中，該第一電晶體具有可調整的尺寸。在一些實施例中，該FM層係由下列其中一者形成：何士勒合金、Co、Fe、Ni、Gd、B、Ge、Ga或是他們的結合。在一些實施例中，該ME層係由下列其中一者形成：氧化鐵鉍(BFO)；鉻氧化物(CrxOy)；或多相多鐵性材料。在一些實施例中，該ISOC層包含耦接至該FM層的基體層和第二導體。在一些實施例中，該基體層係由下列至少一者形成：Bi及Ag；Bi及Au；Bi及Cu；Pb及Ag；Pb及Au；β-Ta；β-W、Pt；或Bi2Te3。
在其它範例中，提供了一種系統，其包含：處理器核心；記憶體，耦接至該處理器核心，該記憶體具有依據上述之設備的一種設備；以及無線介面，用於允許該處理器與另一裝置通訊。
在另一範例中，提供了一種用於讀取儲存在具有第一及第二電晶體的位元胞中的邏輯狀態的方法。在一些實施例中，該方法包含：藉由啟動字線(WL)導通第一電晶體，該第一電晶體具有耦接至位元線(BL)的第一端；截止耦接至該BL的第二電晶體；施加讀取電流通過該BL，其中該讀取電流用以通過該導通的第一電晶體且用 以自旋極化耦接至該第一電晶體之第二端的鐵磁(FM)層，且其中該FM層係耦接至ME層，該ME層可操作以設定該FM層之磁化方向；將自旋電流從該自旋極化的FM層轉換到荷電流；以及經由源極線(SL)收集該荷電流，其中該荷電流具有依據在該FM層中設定的磁化方向的方向。
在一些實施例中，該方法包含調整該讀取電流之信號強度，用以增加讀取速度及該荷電流。在一些實施例中，將該自旋電流從該自旋極化的FM層轉換到該荷電流的步驟包含：提供用於自旋至電荷轉換的逆拉許巴-艾德斯坦效應(IREE)；以及提供用於自旋至電荷轉換的逆自旋霍爾效應(ISHE)。在一些實施例中，其中施加該讀取電流通過該BL包含：施加該讀取電流垂直地通過FM層及逆自旋軌道耦合(ISOC)層之堆疊，其中該ISOC層之堆疊包含：介面層，其耦接至該FM層；以及基體層，耦接至該介面層和該SL。在一些實施例中，該方法包含依據該荷電流之該方向判定儲存在該位元胞中的邏輯狀態。
在另一範例中，提供了一種用於將邏輯狀態寫到具有第一及第二電晶體的位元胞中的方法。在一些實施例中，該方法包含：截止該第一電晶體，該第一電晶體具有耦接至位元線(BL)的第一端；藉由啟動字線(WL)導通該第二電晶體，第二電晶體具有耦接至該BL的第一端；以及相對於源極線(SL)跨越該BL施加電壓，該施加的電壓用以引起寫入電流通過該導通的第二電晶體，其中該第 二電晶體之第二端耦接至磁電(ME)層，其可操作以切換耦接至該ME層的鐵磁(FM)層之磁化。
在一些實施例中，該方法包含藉由控制該寫入電流之方向儲存邏輯狀態於該位元胞中。在一些實施例中，該方法儲存該邏輯狀態的步驟包含依據該寫入電流改變該ME層，且其中該改變的ME層係用以切換該FM層之該磁化。
在另一範例中，提供了用於讀取儲存在具有第一及第二電晶體的位元胞中之邏輯狀態的設備。在一些實施例中，該設備包含：用於藉由啟動字線(WL)導通第一電晶體的機構，該第一電晶體具有耦接至字線(BL)的第一端；用於截止耦接至該BL的第二電晶體的機構；用於施加讀取電流通過該BL的機構，其中該讀取電流用以通過該導通的第一電晶體且用以自旋極化耦接至該第一電晶體之第二端的鐵磁(FM)層，且其中該FM層耦接至ME層，該ME層可操作來設定該FM層之磁化方向；用於將自旋電流從該自旋極化的FM層轉換到荷電流的機構；以及用於經由源極線(SL)收集該荷電流的機構，其中該荷電流具有依據在該FM層中設定的磁化方向的方向。
在一些實施例中，該設備包含用於調整該讀取電流之信號強度用以增加讀取速度及該荷電流的機構。在一些實施例中，用於將該自旋電流從該自旋極化的FM層轉換到該荷電流的該機構包含：用於提供逆拉許巴-艾德斯坦效應(IREE)以用於自旋至電荷轉換的機構；以及用於提供 逆自旋霍爾效應(ISHE)以用於自旋至電荷轉換的機構。在一些實施例中，用於施加該讀取電流通過該BL的機構包含：用於施加該讀取電流垂直地通過該FM層及逆自旋軌道耦合(ISOC)層之堆疊的機構，其中該ISOC層之該堆疊包含：介面層，其耦接至該FM層；以及基體層，耦接至該介面層及該SL。在一些實施例中，該設備包含用於依據該荷電流之該方向判定儲存在該位元胞中的邏輯狀態的機構。
在另一範例中，提供了一種系統，其包含：處理器核心；耦接至該處理器核心的記憶體，該記憶體具有依據上述的設備的一種設備；以及無線介面，用於允許該處理器與另一裝置通訊。
在另一範例中，提供了用於寫入儲存於具有第一及第二電晶體的位元胞中的邏輯狀態的設備。在一些實施例中，該設備包含：用於截止具有耦接至位元線(BL)的第一端的該第一電晶體的機構；用以藉由啟動字線(WL)導通該第二電晶體的機構，該第二電晶體具有耦接至該BL的第一端；以及用於相對於源極線(SL)跨該BL施加電壓的機構，該施加的電壓用以引起寫入電流通過該導通的第二電晶體，其中該第二電晶體之第二端耦接至磁電(ME)層，其可操作來切換耦接至該ME層的鐵磁(FM)層之磁化。在一些實施例中，該設備包含用於藉由控制該寫入電流之方向在該位元胞中儲存邏輯狀態的機構。在一些實施例中，用於儲存該邏輯狀態的該機構包 含依據該寫入電流充電該ME層，且其中該充電的ME層用以切換該FM層之磁化。
在另一範例中，提供了一種系統，其包含：處理器核心；記憶體，耦接至該處理器核心，該記憶體具有依據上述的該設備的一種設備；以及無線介面，用於允許該處理器與另一裝置通訊。
提供了摘要，其將允許讀者確定本技術揭露之本質及要旨。此摘要係以其將不被使用來限制本申請專利範圍之範疇或意義的理解而提出。於此，下列申請專利範圍隨著獨立為分開的實施例之各個請求項而併入詳細的說明中。
101a、101b‧‧‧互連
103‧‧‧層
104‧‧‧金屬層
105‧‧‧ME(磁電)層
106‧‧‧FM(鐵磁)層
154‧‧‧ISOC(逆自旋軌道耦合)層
155‧‧‧ME(磁電)氧化物電容器
200‧‧‧2T記憶體位元胞
SL‧‧‧源極線
BL‧‧‧位元線
WLr‧‧‧讀取字線
WLw‧‧‧寫入字線
MN1、MN2‧‧‧n型電晶體
s1、s2‧‧‧源極端
d1、d2‧‧‧汲極端

Claims (25)

  1. 一種設備，包含：第一電晶體；第二電晶體，其具有第一端，耦接至該第一電晶體的第一端；第一導體，耦接至該第二電晶體的第二端；磁電(ME；magnetoelectric)層，耦接至該第一導電體；以及鐵磁(FM；ferromagnetic)層，耦接至該ME層且耦接至該第一電晶體的第二端。
  2. 如申請專利範圍第1項的設備，包含逆自旋軌導耦合(ISOC；inverse spin orbit coupling)層，耦接至該FM層。
  3. 如申請專利範圍第2項的設備，其中該ISOC層包含下列之堆疊：介面層，其係直接或間接耦接至該FM層；以及基體層，耦接至該介面層及第二導體。
  4. 如申請專利範圍第3項的設備，其中該介面層係由下列至少一者形成：Ag、Cu、Al或者他們的合金。
  5. 如申請專利範圍第3項的設備，其中該基體層係由下列至少一者形成：Bi及Ag；Bi及Au；Bi及Cu；Pb及Ag；Pb及Au；β-Ta；β-W、Pt；Bi2Te3或者來自5d序列、4d序列或他們具有3d序列之合金的元素。
  6. 如申請專利範圍第3項的設備，其中該介面層係可 操作來經由用於自旋至電荷轉換的逆拉許巴-艾德斯坦效應(IREE；Inverse Rashba-Edelstein Effect)來提供介面自旋軌道效應。
  7. 如申請專利範圍第3項的設備，其中該基體層可操作以經由用於自旋至電荷轉換的逆自旋霍爾效應(ISHE；inverse spin Hall effect)來提供基體材料自旋軌道效應。
  8. 如申請專利範圍第2項的設備，包含位元線(BL；bit-line)，其耦接至該第一及第二電晶體的第一端。
  9. 如申請專利範圍第8項的設備，包含源極線(SL；source-line)，其耦接至該ISOC層。
  10. 如申請專利範圍第9項的設備，其中該SL係在金屬層「n」上形成，而BL係在金屬層「n+2」上形成，其中「n」為整數。
  11. 如申請專利範圍第9項的設備，其中該SL係形成在金屬層「n」上且該BL係形成在金屬層「n+4」上，其中「n」為整數。
  12. 如申請專利範圍第8項的設備，包含第一字線(WL；word-line)，其耦接至該第一電晶體的閘極端。
  13. 如申請專利範圍第12項的設備，其中該第一WL為讀取WL，其可操作以在讀取操作期間導通該第一電晶體。
  14. 如申請專利範圍第12項的設備，包含第二WL，耦接至該第二電晶體的閘極端，其中該第二WL為寫入WL，其可操作來在寫入操作期間導通該第二電晶體。
  15. 如申請專利範圍第1項的設備，其中該第一電晶體可操作以驅動比該第二電晶體更強的電流。
  16. 如申請專利範圍第1項的設備，其中該第一電晶體具有可調整的尺寸。
  17. 如申請專利範圍第1項的設備，其中該FM層係由下列其中一者形成：何士勒合金、Co、Fe、Ni、Gd、B、Ge、Ga或是他們的結合。
  18. 如申請專利範圍第1項的設備，其中該ME層係由下列其中一者形成：氧化鐵鉍(BFO)；鉻氧化物(CrxOy)；或多相多鐵性材料。
  19. 如申請專利範圍第2項的設備，其中該ISOC層包含耦接至該FM層的基體層和第二導體，且其中該基體層係由下列至少一者形成：Bi及Ag；Bi及Au；Bi及Cu；Pb及Ag；Pb及Au；β-Ta；β-W、Pt；或Bi2Te3。
  20. 一種系統，包含：處理器核心；記憶體，耦接至該處理器核心，該記憶體具有一種設備，其包含：第一電晶體；第二電晶體，其具有第一端，耦接至該第一電晶體的第一端；第一導體，耦接至該第二電晶體的第二端；磁電(ME)層，耦接至該第一導體；以及鐵磁(FM)層，耦接至該ME層且耦接至該第 一電晶體的第二端；以及無線介面，用於允許該處理器與另一裝置通訊。
  21. 如申請專利範圍第20項的系統，其中該設備包含逆自旋軌道耦合(ISOC)層，耦接至該FM層。
  22. 一種用於讀取儲存在具有第一及第二電晶體的位元胞中的邏輯狀態的方法，該方法包含：藉由啟動字線(WL)導通第一電晶體，該第一電晶體具有耦接至位元線(BL)的第一端；截止耦接至該BL的第二電晶體；施加讀取電流通過該BL，其中該讀取電流用以通過該導通的第一電晶體且用以自旋極化耦接至該第一電晶體之第二端的鐵磁(FM)層，且其中該FM層係耦接至ME層，該ME層可操作以設定該FM層之磁化方向；將自旋電流從該自旋極化的FM層轉換到荷電流；以及經由源極線(SL)收集該荷電流，其中該荷電流具有依據在該FM層中設定的磁化方向的方向。
  23. 如申請專利範圍第22項的方法，包含：調整該讀取電流之信號強度，用以增加讀取速度及該荷電流；以及依據該荷電流之該方向判定儲存在該位元胞中的邏輯狀態。
  24. 如申請專利範圍第22項的方法，其中將該自旋電流從該自旋極化的FM層轉換到該荷電流的步驟包含： 提供用於自旋至電荷轉換的逆拉許巴-艾德斯坦效應(IREE)；以及提供用於自旋至電荷轉換的逆自旋霍爾效應(ISHE)。
  25. 如申請專利範圍第22項的方法，其中施加該讀取電流通過該BL包含：施加該讀取電流垂直地通過該FM層及逆自旋軌道耦合(ISOC)層之堆疊，其中該ISOC層之堆疊包含：介面層，其耦接至該FM層；以及基體層，耦接至該介面層和該SL。
TW105124331A 2015-09-14 2016-08-01 具有磁電自旋軌道裝置的大信號雙電晶體記憶體 TW201721644A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/050056 WO2017048229A1 (en) 2015-09-14 2015-09-14 Large signal two transistor memory with magneto-electric spin orbit device

Publications (1)

Publication Number Publication Date
TW201721644A true TW201721644A (zh) 2017-06-16

Family

ID=58289442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124331A TW201721644A (zh) 2015-09-14 2016-08-01 具有磁電自旋軌道裝置的大信號雙電晶體記憶體

Country Status (2)

Country Link
TW (1) TW201721644A (zh)
WO (1) WO2017048229A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019005177A1 (en) * 2017-06-30 2019-01-03 Intel Corporation MAGNEOELECTRIC SPIN-ORBIT LOGIC WITH A SEMI-INSULATING MAGNET FORMING A SEMI-INSULATING SPIN INJECTION LAYER
WO2019005176A1 (en) * 2017-06-30 2019-01-03 Intel Corporation MAGNETO-ELECTRIC SPIN-ORBIT LOGIC WITH NEGATIVE CAPACITANCE
WO2019125369A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit logic with ferroelectric super lattice for magnetoelectric para-electrics
WO2019125382A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Oscillator with magnetoelectric and spin orbit transductions
WO2019132862A1 (en) * 2017-12-26 2019-07-04 Intel Corporation Magnetoelectric spin orbit logic with a semi-insulating or insulating magnet
WO2019168537A1 (en) * 2018-03-01 2019-09-06 Intel Corporation Magnetoelectric spin orbit logic device with field biasing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590268B2 (en) * 2000-03-14 2003-07-08 Matsushita Electric Industrial Co., Ltd. Magnetic control device, and magnetic component and memory apparatus using the same
US7791152B2 (en) * 2008-05-12 2010-09-07 International Business Machines Corporation Magnetic tunnel junction transistor
US8988923B2 (en) * 2012-09-11 2015-03-24 The Regents Of The University Of California Nonvolatile magneto-electric random access memory circuit with burst writing and back-to-back reads
US9379232B2 (en) * 2013-02-18 2016-06-28 Quantum Devices, Llc Magneto-electric voltage controlled spin transistors
US9718700B2 (en) * 2014-02-24 2017-08-01 Board Of Regents Of The University Of Nebraska Magnetoelectric chromia having increased critical temperature

Also Published As

Publication number Publication date
WO2017048229A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
CN108055872B (zh) 具有自旋霍尔电极和电荷互连的自旋逻辑
CN106688041B (zh) 应变辅助自旋力矩翻转自旋转移力矩存储器
CN107660304B (zh) 用于逻辑器件和存储器件的金属自旋超晶格
TWI565111B (zh) 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列
KR101708844B1 (ko) 안정성이 향상된 수직 스핀 전달 토크 메모리(sttm) 디바이스 및 그의 형성 방법
KR102249874B1 (ko) 조절 가능한 강도를 갖는 결합형 스핀 홀 나노 발진기들
TWI696304B (zh) 具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯
TW201721644A (zh) 具有磁電自旋軌道裝置的大信號雙電晶體記憶體
CN110323330A (zh) 高阻挡温度自旋轨道转矩电极
CN107004759B (zh) 磁电器件和互连件
US11600659B2 (en) Cross-point magnetic random access memory with piezoelectric selector
US10636840B2 (en) Quaternary spin hall memory
US10998495B2 (en) Magnetostrictive stack and corresponding bit-cell
WO2017222521A1 (en) Perpendicular magnet anisotropy based spin hall memory using spin orbit effect
WO2019005147A1 (en) PERPENDICULAR MAGNET ANISOTROPIC SPIN HALL EFFECT MEMORY USING THE SPIN ORBIT EFFECT AND THE EXCHANGE FIELD
WO2017155510A1 (en) Spin and charge interconnects with rashba effects
TW201729440A (zh) 透過混合磁化堆疊之單脈衝磁致伸縮切換