KR102416979B1 - 난수 발생기 - Google Patents

난수 발생기 Download PDF

Info

Publication number
KR102416979B1
KR102416979B1 KR1020177033067A KR20177033067A KR102416979B1 KR 102416979 B1 KR102416979 B1 KR 102416979B1 KR 1020177033067 A KR1020177033067 A KR 1020177033067A KR 20177033067 A KR20177033067 A KR 20177033067A KR 102416979 B1 KR102416979 B1 KR 102416979B1
Authority
KR
South Korea
Prior art keywords
resistive state
mtj
magnetic layer
mtj device
state
Prior art date
Application number
KR1020177033067A
Other languages
English (en)
Other versions
KR20180018501A (ko
Inventor
찰스 씨. 쿠오
저스틴 에스. 브록만
후안 지. 알자테 비나스코
칸 오구즈
케빈 피. 오브라이언
브라이언 에스. 도일
마크 엘. 독지
사티아스 수리
로버트 에스. 차우
프라샨트 마지
라비 필라리세티
엘리야 브이. 카르포브
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20180018501A publication Critical patent/KR20180018501A/ko
Application granted granted Critical
Publication of KR102416979B1 publication Critical patent/KR102416979B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자유 자성 층 및 고정 자성 층에 대해 면외 자화들을 갖고, MTJ 디바이스의 스위칭 임계값에 근접하고 중심으로부터 떨어진 자화 오프셋을 갖도록 구성된 자기 터널링 접합(MTJ) 디바이스; 및 MTJ 디바이스의 저항성 상태에 따라 난수들을 발생시키기 위한 로직을 포함하는 장치가 개시된다.

Description

난수 발생기
난수 발생기들은 순서가 없고 랜덤으로 나타나는 수들 또는 심벌들의 시퀀스를 발생시킨다. 예를 들어, 난수 발생기에 의해 발생된 수들 또는 심벌들의 시퀀스에는 임의의 패턴이 없다. 난수 발생기들은 많은 적용을 갖는다. 예를 들어, 난수 발생기들은 하드웨어 보안, 통계 샘플링, 암호법, 도박, 컴퓨터 시뮬레이션 등의 암호화를 향상시키기 위해 사용될 수 있다.
본 개시내용의 실시예들은 아래에 주어지는 상세한 설명으로부터 그리고 본 개시내용의 다양한 실시예들의 첨부 도면들로부터 보다 충분하게 이해될 것이지만, 이들은 본 개시내용을 특정 실시예들에 제한하려는 것으로 취해져서는 안되며, 단지 설명 및 이해를 위한 것이다.
도 1은 본 개시내용의 일부 실시예들에 따른 수직 자기 터널 접합(p-MTJ)을 갖는 난수 발생기를 도시한다.
도 2a는 제로 자기 오프셋(Hoffset)을 갖는 고정 자석을 나타내는 플롯을 도시한다.
도 2b는 본 개시내용의 일부 실시예들에 따라, 도 1의 p-MTJ에서 사용하기 위한 음의 Hoffset를 갖는 고정 자석을 나타내는 플롯을 도시한다.
도 2c는 본 개시내용의 일부 실시예들에 따라, 도 1의 p-MTJ에서 사용하기 위한 양의 Hoffset를 갖는 고정 자석을 나타내는 플롯을 도시한다.
도 2d는 p-MTJ의 저항성 상태들의 변화를 나타내는 전류-전압(IV) 플롯을 도시한다.
도 3a는 본 개시내용의 일부 실시예들에 따라, 난수들을 발생시키도록 p-MTJ를 구성하기 위해 Hoffset에 관한, 고정 자성 층을 형성하는 층들의 수의 영향들을 나타내는 플롯을 도시한다.
도 3b는 본 개시내용의 일부 실시예들에 따라, 난수들을 발생시키도록 p-MTJ를 구성하기 위해 Hoffset에 관한 p-MTJ 직경 크기의 영향들을 나타내는 플롯을 도시한다.
도 4a는 상이한 p-MTJ 바이어싱에 대한 다양한 자기 히스테리시스를 갖는 플롯을 도시한다.
도 4b는 본 개시내용의 일부 실시예들에 따른, 2개의 상이한 p-MTJ 바이어싱에 대한 랜덤 스위칭 전류를 나타내는 플롯을 도시한다.
도 5는 본 개시내용의 일부 실시예들에 따라, p-MTJ를 사용하여 난수들을 발생시키는 방법의 흐름도를 도시한다.
도 6은 본 개시내용의 일부 실시예들에 따라 랜덤 스위칭을 야기하기 위해 낮은 열 안정성을 달성하기에 충분히 작은 크기를 갖는 p-MTJ를 나타내는 플롯을 도시한다.
도 7a는 본 개시내용의 일부 실시예들에 따라 S-형 음의 미분 저항(Negative Differential Resistance)(NDR) 디바이스를 사용하는 난수 발생기를 도시한다.
도 7b는 본 개시내용의 일부 실시예들에 따른 S-형 NDR 디바이스의 IV 곡선을 나타내는 플롯을 도시한다.
도 7c는 일부 실시예들에 따라, 입력 전류가 램프 업(ramp up) 및 램프 다운(ramp down)함에 따라 S-형 NDR 디바이스의 과도 거동을 나타내는 플롯을 도시한다.
도 7d는 본 개시내용의 일부 실시예들에 따른 정적 입력 전류에 대한 S-형 NDR 디바이스의 과도 거동을 나타내는 플롯을 도시한다.
도 8은 본 개시내용의 일부 실시예들에 따라 S-형 NDR 디바이스를 사용하여 난수들을 발생시키는 방법의 흐름도를 도시한다.
도 9는 본 개시내용의 일부 실시예들에 따른 금속-절연체-금속(Metal-Insulator-Metal)(MIM) 디바이스를 사용하는 난수 발생기를 도시한다.
도 10은 본 개시내용의 일부 실시예들에 따라, MIM 디바이스를 사용하여 난수들을 발생시키는 방법의 흐름도를 도시한다.
도 11은 일부 실시예들에 따라, 난수 발생기를 갖는 스마트 디바이스 또는 컴퓨터 시스템 또는 SoC(System-on-Chip)를 도시한다.
일부 실시예들은 그 자유 및 고정 자성 층들에 대해 면외(out-of-plane) 자화들을 갖고 MTJ 디바이스의 스위칭 임계값에 근접하고 중심으로부터 떨어진 자화 오프셋(Hoffset)을 갖도록 구성된 자기 터널링 접합(MTJ) 디바이스를 포함하는 난수 발생기를 설명한다. 여기서, 면외 자화들을 갖는 MTJ는 p-MTJ로서 또한 지칭된다. 일부 실시예들에서, 난수 발생기는 p-MTJ 디바이스의 저항성 상태에 따라 난수들을 발생시키기 위한 로직을 포함한다.
일부 실시예들에서, p-MTJ는 p-MTJ가 고 저항성 상태(즉, 자유 및 고정 층들의 자화들이 서로에 대해 역평행(anti-parallel)(AP)임)를 갖도록 바이어싱된다. 그 다음, 스핀 전류가 자유 자성 층에서 흐르게 하기 위해 p-MTJ에 전류가 주입되어 자유 자성 층의 자화가 AP에서 평행으로(즉, 고정 자성 층의 자화 방향에 평행하게) 스위칭한다. 일부 실시예들에서, 반-감쇠 스핀 전달 토크(anti-damping Spin Transfer Torque)(STT)는 저항성 상태를 AP로 다시 스위칭하고 이에 따라 랜덤 전류를 발생시키기 위해 p-MTJ의 열 이완 및/또는 Hoffset와 경쟁한다. p-MTJ의 안정성은 활성화 에너지와 유사한 것으로 (설명의 목적들을 위해) 간주될 수 있다. 이것은 p-MTJ에 저장된 비트가 활성화 에너지 장벽을 극복하고 그 상태를 플립할 수 있는 임의의 주변 온도에서 유한 확률이 있음을 의미한다. 이와 같이, 출력 전류는 변한다(즉, 발진한다). 이 출력 전류 발진은 대응하는 난수들을 발생시키는 로직에 의해 감지된다.
일부 실시예들에서, S-형 음의 미분 저항(NDR)을 나타내는 금속-절연체-금속(MIM) 디바이스를 포함하는 난수 발생기가 제공되고, 여기서 MIM 디바이스는 그 임계 전류에서 바이어싱된다. 일부 실시예들에서, 난수 발생기는 MIM 디바이스 양단의 전압을 감지하고 감지된 전압에 따라 난수들을 발생시키기 위해 MIM 디바이스에 연결된 로직을 포함한다.
일부 실시예들에서, 고 저항 상태로 바이어싱된 MIM 디바이스, 및 MIM 디바이스를 통한 전류를 감지하고 감지된 전류에 따라 난수들을 발생시키기 위해 MIM 디바이스에 연결된 로직을 포함하는 난수 발생기가 제공된다.
이하의 설명에서는, 본 개시내용의 실시예들의 보다 완전한 설명을 제공하기 위해 다수의 상세사항들이 논의된다. 그러나, 본 개시내용의 실시예들은 이러한 구체적인 상세사항들 없이 실시될 수 있다는 점이 본 기술분야의 통상의 기술자에게 명백할 것이다. 다른 경우들에서, 본 개시내용의 실시예들을 불명료하게 하는 것을 회피하기 위해서, 잘 알려진 구조들 및 디바이스들은 상세하게 보다는 블록도 형태로 도시된다.
실시예들의 대응하는 도면들에서, 신호들은 라인들로 표현된다는 점을 유의한다. 일부 라인들은 더 많은 구성 신호 경로들을 표시하기 위해서 더 두꺼울 수 있고/있거나, 주요 정보 흐름 방향을 표시하기 위해서 하나 이상의 단부들에서 화살표들을 가질 수 있다. 이러한 표시들은 제한적인 것으로 의도되는 것은 아니다. 오히려, 라인들은 회로 또는 로직 유닛의 보다 용이한 이해를 가능하게 하기 위해서 하나 이상의 예시적인 실시예들과 관련하여 사용된다. 설계 필요성들 또는 선호도들에 의해 좌우되는 바와 같이, 임의의 표현된 신호들은, 어느 방향으로도 이동할 수 있고 임의의 적합한 타입의 신호 스킴으로 구현될 수 있는 하나 이상의 신호들을 실제로 포함할 수 있다.
명세서 전반적으로 그리고 청구항들에서, "접속되는(connected)"이란 용어는, 임의의 중간 디바이스들 없이, 접속되는 것들 사이의 직접적인 물리적, 전기적, 또는 무선 접속을 의미한다. "연결되는(coupled)"이라는 용어는, 접속되는 사물들 사이의 직접적인 전기적 또는 무선 접속, 또는 하나 이상의 수동 또는 능동 중간 디바이스들을 통한 간접적인 전기적 또는 무선 접속을 의미한다. "회로(circuit)"라는 용어는 원하는 기능을 제공하기 위해 서로 협력하도록 배열되는 하나 이상의 수동 및/또는 능동 컴포넌트들을 의미한다. "신호(signal)"라는 용어는 적어도 하나의 전류 신호, 전압 신호, 자기 신호, 전자기 신호, 또는 데이터/클록 신호를 의미한다. 단수 표현("a", "an" 및 "the")의 의미는 복수의 참조들을 포함한다. "~에서(in)"의 의미는 "~에서(in)" 및 "~상에(on)"를 포함한다.
"실질적으로(substantially)", "가까이(close)", "대략(approximately)", "거의(near)", 및 "약(about)"이라는 용어들은 (명시되지 않는 한) 일반적으로 타깃 값의 +/- 10% 내에 있는 것을 지칭한다. 달리 명시되지 않는 한, 공통 대상을 설명하기 위해 서수 형용사들 "제1(first)", "제2(second)" 및 "제3(third)" 등을 사용하는 것은, 단지 유사한 대상들의 상이한 사례들이 지칭되고 있다는 점을 표시할 뿐이며, 이렇게 설명되는 대상들이, 시간적으로, 공간적으로, 순위적으로 또는 임의의 다른 방식 중 어느 하나로, 주어진 순서로 이루어져야 한다는 점을 암시하도록 의도되는 것은 아니다.
본 개시내용의 목적들을 위해, "A 및/또는 B" 및 "A 또는 B"라는 문구들은 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적들을 위해, "A, B, 및/또는 C"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
실시예들의 목적들을 위해, 본 명세서에 설명되는 다양한 회로들 및 로직 블록들에서의 트랜지스터들은 MOS(metal oxide semiconductor) 트랜지스터들이며, 이들은 드레인, 소스, 게이트, 및 벌크 단자들을 포함한다. 트랜지스터들은 Tri-Gate 및 FinFET 트랜지스터들, Gate All Around Cylindrical Transistors, TFET(Tunneling FET), Square Wire, 또는 Rectangular Ribbon Transistors 또는 탄소 나노 튜브들이나 스핀트로닉 디바이스들과 같이 트랜지스터 기능성을 구현하는 다른 디바이스들을 또한 포함한다. MOSFET 대칭적 소스 및 드레인 단자들은, 즉 동일한 단자들이고 본 명세서에서 교환 가능하게 사용된다. TFET 디바이스는, 반면에, 비대칭적 소스 및 드레인 단자들을 갖는다. 본 기술분야의 통상의 기술자는 다른 트랜지스터들, 예를 들어, Bi-polar 접합 트랜지스터들-BJT PNP/NPN, BiCMOS, CMOS, eFET 등이 본 개시내용의 범위를 벗어나지 않고 사용될 수 있다는 점을 이해할 것이다. "MN"이라는 용어는 n형 트랜지스터(예를 들어, NMOS, NPN BJT 등)를 표시하고, "MP"라는 용어는 p형 트랜지스터(예를 들어, PMOS, PNP BJT 등)를 표시한다.
도 1은 본 개시내용의 일부 실시예들에 따른, p-MTJ를 갖는 난수 발생기(100)를 도시한다. 일부 실시예들에서, 난수 발생기(100)는 p-MTJ(101) 및 로직(103)을 포함한다. 일부 실시예들에서, p-MTJ(101)는 상부 및 하부 전극들, 고정 자석 층(102), 자유 자석 층(104), 및 고정 자석 층(102)과 자유 자석 층(104) 사이에 끼워진 절연체(또는 터널링 유전체)를 포함한다. 일부 실시예들에서, 고정 자석 층(102) 및 자유 자석 층(104)의 자화 배향은 z-방향에서 면외이다(즉, 자석들의 평면에 수직임, 따라서 p-MTJ로서 지칭됨). 일부 실시예들에서, 스핀 밸브는 강자성 층(예를 들어, 고정 자석 층(102))을 터널링 유전체 및 다른 강자성 층(예를 들어, 자유 자석 층(104))과 적층하는 것에 의해 형성된다.
광범위한 재료들의 조합이 p-MTJ(101)의 재료 스태킹(stacking)을 위해 사용될 수 있다. 일부 실시예들에서, 재료들의 스택은 Ru, Ta, MgO, CoFeB, Ta, CoFeB(여기서, CoFeB, Ta, 및 CoFeB는 함께 자유 자성 층(104)을 형성함), MgO(즉, 터널링 산화물), CoFeB, Ta, Co/Pt, Co, Ru, Co, 및 Co/Pt(여기서, CoFeB, Ta, Co/Pt, Co, Ru, Co, 및 Co/Pt는 고정 자성 층(102)을 형성함)를 포함한다.
일부 실시예들에서, 고정 자석 층(102)의 두께는 그 자화 방향을 결정한다. 예를 들어, 고정 자석 층(102)의 두께가 특정 임계값(자석의 재료에 의존하며, 예를 들어, CoFe에 대해 약 1.5nm)을 초과할 때, 고정 자석 층(102)은 면내(in-plane)인 자화 방향을 나타낸다. 이와 같이, 고정 자석 층(102)의 두께가 (자석의 재료에 의존하는) 특정 임계값 미만일 때, 고정 자석 층(102)은 자성 층의 평면에 수직인 자화 방향을 나타낸다. 일부 실시예들에서, 자유 자성 층(104)의 두께는 또한 고정 자석 층(102)의 두께에서와 동일한 방식으로 그 자화 방향을 결정한다. 여기서, 고정 자석 층(102) 및 자유 자성 층(104)의 자화 방향들은 면외이다.
다른 인자들이 또한 자화 방향을 결정할 수 있다. 예를 들어, (인접 층들 또는 강자성 층의 다층 구성에 의존하는) 표면 이방성 및/또는 결정 이방성(스트레스 및 결정 격자 구조 변경, 예컨대 FCC, BCC 또는 L10-타입 결정들에 의존하며, 여기서 L10은 수직 자화들을 나타내는 결정 클래스의 타입임)과 같은 인자들이 또한 자화 방향을 결정할 수 있다.
일부 실시예들에서, p-MTJ(101)는 p-MTJ(101)의 스위칭 임계값에 근접하고 중심으로부터 떨어진 자화 오프셋(Hoffset)을 갖도록 구성된다. 일부 실시예들에서, STT가 자유 자석 층(104)을 저 저항성 상태(즉, 고정 자석 층(102) 및 자유 자석 층(104) 양자 모두가 평행 자화 배향들을 가질 때)에서 스위칭하게 하는 경우, 열 에너지와 연계하여 Hoffset는 p-MTJ(101)가 고 저항성 상태(즉, 고정 자석 층(102) 및 자유 자석 층(104)이 역평행 자화 배향들을 가질 때)로 스위칭하게 한다. 이와 같이, p-MTJ(101)를 통한 전류의 랜덤 발진들이 검출된다. 이러한 랜덤 발진들은 일부 실시예들에 따라 난수들을 발생시키기 위해 사용될 수 있다.
도 2a 내지 도 2c는 제로 및 비-제로 Hoffset를 나타내는 자기 히스테리시스 플롯들(200, 220 및 230)을 도시하고, 비-제로 Hoffset는 일부 실시예들에 따라 p-MTJ(101)에서 랜덤 전류 스위칭을 발생시키기 위해 사용된다.
도 2a는 제로 자기 오프셋(Hoffset)을 갖는 고정 자석을 나타내는 히스테리시스 플롯(200)을 도시한다. 여기서, x-축은 p-MTJ를 통과하는 자기장(Hext)이고, y-축은 p-MTJ에 걸친 저항이다. 고 저항은 p-MTJ의 고정 자석 층 및 자유 자석 층 양자 모두가 역평행(AP) 자화 배향들을 가질 때 발생하고, 반면에 저 저항은 p-MTJ의 고정 자석 층 및 자유 자석 층 양자 모두가 평행(P) 자화 배향들을 가질 때 발생한다. AP와 P 배향들 사이의 스위칭 상태들은 2개의 분리된 자기 스위칭 필드들-HSW1 및 HSW2에서 발생하고, 여기서 HSW1는 양의 자기 스위칭 필드이고 HSW2는 음의 자기 스위칭 필드이다. Hoffset은 다음과 같이 표현될 수 있다:
Figure 112017113488401-pct00001
히스테리시스 플롯에서 도시된 Hoffset(200)는 HSW1와 HSW2의 크기가 제로 포인트에 대해 동일하기 때문에 제로이다. 전형적인 MTJ들은 제로 Hoffset을 갖는다. 일부 실시예들에서, 도 2b 내지 도 2c를 참조하여 설명된 바와 같이, Hoffset는 비-제로가 되도록 구성되어 p-MTJ(101)에서 랜덤 전류 스위칭을 발생시킨다.
도 2b는 본 개시내용의 일부 실시예들에 따라, 도 1의 p-MTJ(101)에서 사용하기 위한 음의 Hoffset를 갖는 고정 자석을 나타내는 히스테리시스 플롯(220)을 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 2b의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다. 히스테리시스 플롯(220)에 도시된 Hoffset는 HSW2의 크기가 제로 포인트에 대해 HSW1의 크기보다 크기 때문에 음(negative)이다. 스위칭 자기 필드들의 차이는 Δ이다.
도 2c는 본 개시내용의 일부 실시예들에 따른, 도 1의 p-MTJ(101)에 사용하기 위한 양의 Hoffset를 갖는 고정 자석을 나타내는 플롯(230)을 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 2c의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다. 히스테리시스 플롯(230)에 도시된 Hoffset는 HSW1의 크기가 제로 포인트에 대해 HSW2의 크기보다 크기 때문에 양(positive)이다. 스위칭 자기 필드들의 차이는 Δ이다.
도 2d는 p-MTJ(101)의 저항성 상태들의 변화를 나타내는 전류-전압(IV) 플롯(240)을 도시한다. 여기서, x-축은 p-MTJ(101) 양단의 전압(즉, VMTJ)이고, y-축은 p-MTJ(101)를 통한 전류이다(즉, IMTJ). p-MTJ(101) 양단에 전압이 인가됨에 따라, 전류가 p-MTJ(101)를 통해 흐르기 시작한다. AP 상태(즉, 고 저항 상태) 동안, 무시할 수 있는 전류 또는 매우 작은 전류가 흐르는 반면, P 상태(즉, 저 저항 상태) 동안 VMTJ가 증가함에 따라 전류가 증가하기 시작한다(즉, 더 높은 VMTJ는 더 많은 반-감쇠 STT와 더 빠른 스위칭 전류들을 발생시킨다). 일부 실시예들에서, 반-감쇠 STT는 저항성 상태를 AP로 다시 스위칭하고 이에 따라 랜덤 전류를 발생시키기 위해 p-MTJ(101)의 열 이완 및/또는 Hoffset와 경쟁한다.
p-MTJ(101)의 안정성은 활성화 에너지에 대해 유사한 것으로 (설명의 목적들을 위해) 간주될 수 있다. 이것은 p-MTJ(101)에 저장된 비트가 활성화 에너지 장벽을 극복하고 그 상태를 플립할 수 있는 임의의 주변 온도에서 유한 확률이 있음을 의미한다. 이와 같이, 출력 전류는 변한다(즉, 발진한다). 이 출력 전류 발진은 대응하는 난수들을 발생시키는 로직에 의해 감지된다. 일단 p-MTJ(101)가 AP 상태에서 P 상태로 스위칭되면, p-MTJ(101)는 동일한 극성 하에서 이상적인 디바이스에 대해 다시 스위칭하지 않을 수 있다. 여기서, 열 에너지가 비트를 스위칭할 수 있게 하는 동안, Hoffset는 스위칭 필드(이 경우, Hsw2) 근처에 비트를 위치시킨다.
일부 실시예들에서, 도 3a를 참조하여 도시된 바와 같이 고정 자성 층(102)을 형성하기 위해 사용되는 층들의 수를 변경하는 것에 의해 p-MTJ(101)에 대한 Hoffset가 변하도록(예를 들어, 양 또는 음이 되도록) 구성된다. 도 3a는 본 개시내용의 일부 실시예들에 따라, 난수들을 발생시키도록 p-MTJ(101)를 구성하기 위해 Hoffset에 관한, 고정 자성 층을 형성하는 층들의 수 'N'의 영향들을 나타내는 플롯(300)을 도시한다. 여기서, x-축은 나노미터(nm) 단위의 접합 크기이며 y-축은 밀리 테슬라(mT) 단위의 μ0Hs(Hoffset에 대응함)이다. 접합 크기는 고정 자석 층(102)의 직경을 나타낸다. 고정된 접합 크기에 대해, 고정 자성 층(102)의 MgO 층으로부터 가장 떨어진 Co/Pt 다중-층들을 형성하는 층들의 수 'N'이 증가함에 따라(예를 들어, 4에서 8로), Hoffset는 양수에서 음수로 감소한다.
도 3b는 본 개시내용의 일부 실시예들에 따라, 난수들을 발생시키도록 p-MTJ(101)를 구성하기 위해, Hoffset에 관한 p-MTJ(101) 직경 크기의 영향들을 나타내는 플롯(320)을 도시한다. 여기서, x-축은 nm 단위의 고정 자성 층(102)의 직경이고, y-축은 외르스테드(Oersted)(Oe) 단위의 Hoffset이다. 일부 실시예들에서, 고정 자성 층(102)의 직경이 증가함에 따라(예를 들어, 70nm에서 100nm으로), Hoffset가 증가한다(즉, 더 양이 된다).
실시예들이 고정 자석 층(102)의 층들의 수 또는 고정 자석 층(102)의 직경을 변경하는 것을 참조하여 Hoffset를 변경하는 것을 설명하지만, 다른 기술들이 사용될 수 있다. 예를 들어, 고정 자석 층(102)의 층들의 수 또는 고정 자석 층(102)의 직경을 변경하는 것과 함께 또는 변경하지 않고서 재료 타입이 변경되거나 개별 층들의 두께가 변경될 수 있다. 일부 실시예들에서, 열 에너지가 비트를 스위칭하는 것을 가능하게 할 수 있도록 Hoffset가 p-MTJ(101)의 스위칭 에지에 근접하도록 구성된다.
도 4a는 상이한 p-MTJ 바이어싱에 대한 다양한 자기 히스테리시스를 갖는 플롯(400)을 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 4a의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다. 여기서, x-축은 자기장 Hext이고 y-축은 옴(Ohms) 단위의 저항이다. 플롯(400)은 플롯(200, 220 및 230)과 유사하지만, 다양한 VMTJ 설정들(예를 들어, 각각 20mV, 200mV 및 400mV)에 대해 자기 히스테리시스를 도시한다. 히스테리시스 플롯의 윈도우 크기(예를 들어, 내부 개구)는 상이한 VMTJ 및 자기장에 따라 변한다. STT는 비트를 AP 상태에서 P 상태로 플립하게 한다. 여기서, Hoffset는 비트를 HSW로 가져오고 열 이완은 비트가 P 상태에서 AP 상태로 플립하게 한다.
도 4b는 본 개시내용의 일부 실시예들에 따른, 2개의 상이한 p-MTJ 바이어싱에 대한 랜덤 스위칭 전류를 나타내는 플롯(420)을 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 4b의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다. 여기서, x-축은 샘플링 시간(밀리초(ms) 단위)이고 y-축은 암페어(A) 단위의 전류이다.
일부 실시예들에서, p-MTJ(101)의 스위칭 에지에 근접한 Hoffset을 갖는 p-MTJ(101)가 초기에 고 저항 상태(즉, AP 상태)이고, 그 후 전류 I가 p-MTJ(101)에 제공되어 STT를 통해 p-MTJ(101)가 저 저항 상태(즉, P 상태)로 스위칭되게 하도록 VMTJ가 설정된다. 일부 실시예들에 따라, 열 에너지가 비트를 스위칭할 수 있게 하는 동안, Hoffset는 스위칭 필드(이 경우, Hsw2) 근처에 p-MTJ(101)에 저장된 비트를 위치시킨다. 일부 실시예들에 따르면 이러한 스위칭은 랜덤이다. 스위칭은 VMTJ, Hc, 및 Hoffset의 기능이고, “Hc”는 보자력이다. 보자력은 일반적으로 샘플의 자화가 포화가 된 후에 해당 재료의 자화를 제로로 감소시키기 위해 필요한 인가된 자기장의 세기를 지칭한다. 보자력은 또한 재료의 자화를 스위칭하기 위해 용이 축(easy axis)을 따라 필요한 외부 자기장을 지칭할 수 있다.
플롯(420)은 2개의 상이한 VMTJ에 대한 2개의 스위칭 속도를 도시한다. 전류(421)는 VMTJ 680mV에 의해 발생되는 한편, 전류(422)는 690mV에서의 VMTJ에 의해 발생된다. 일부 실시예들에서, 바이어스 전압 VMTJ, Hc, 및/또는 Hoffset를 조정하는 것에 의해 스위칭 전류의 랜덤성이 수정될 수 있다. 일부 실시예들에서, 그 후 이 스위칭 전류는 로직(103)에 의해 감지되어 난수들을 발생시킨다.
도 5는 본 개시내용의 일부 실시예들에 따라, p-MTJ(101)를 사용하여 난수들을 발생시키는 방법의 흐름도(500)를 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 5의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다.
도 5에 관한 흐름도에서의 블록들은 특정한 순서로 도시되지만, 액션들의 순서는 수정될 수 있다. 따라서, 예시되는 실시예들은 상이한 순서로 수행될 수 있고, 일부 액션들/블록들은 병렬로 수행될 수 있다. 도 5에 열거되는 블록들 및/또는 동작들 중 일부는 특정 실시예들에 따라 선택적이다. 제시되는 블록들의 넘버링은 명료성을 위한 것이며, 다양한 블록들이 발생해야 하는 동작들의 순서를 규정하려고 의도되는 것은 아니다. 추가적으로, 다양한 흐름들로부터의 동작들은 다양한 조합들로 이용될 수 있다.
블록 501에서, p-MTJ(101)의 스위칭 에지에 근접하게 구성된 Hoffset를 갖는 p-MTJ(101)는 고 저항 상태(즉, AP 상태)가 되도록 초기화된다. 여기서, 스위칭 에지는 일반적으로 매우 작은 VMTJ에서의 변화(예를 들어, 1V보다 작지만 10mV보다 큰)에 의해 고 저항 상태에서 저 저항 상태로 스위칭할 수 있는 p-MTJ(101)의 조건을 지칭한다. p-MTJ(101)는 STT의 물리적 현상을 사용하여 전류에 의해 고 저항 상태에서 저 저항 상태로 스위칭한다. 고정 자석 층(102)에 대한 자화 방향들/배향들이 자유 자석 층(104)의 자화 방향/배향과 역평행(AP)인 경우 고 저항 상태(예를 들어, 10 킬로옴)가 달성된다. 이러한 상태 동안, 더 작은 전류가 p-MTJ(101)를 통해 흐른다.
블록 502에서, p-MTJ(101)는 입력 전류 'I'를 통해 여기되어 STT가 자유 자석 층(104)이 그 자기 배향을 스위칭하게 한다. 이와 같이, p-MTJ(101)의 저항 상태는 고 저항 상태에서 저 저항 상태로 변한다. 고정 자석 층(102)에 대한 자화 방향들/배향들이 자유 자석 층(104)의 자화 방향/배향과 평행(P)인 경우 저 저항 상태가 달성된다. 이러한 상태 동안, 더 높은 전류가 p-MTJ(101)를 통해 흐른다.
블록 503에서, 랜덤 스위칭이 발생한다. 일부 실시예들에 따라, 열 에너지가 비트를 스위칭할 수 있게 하는 동안, Hoffset는 저장된 비트를 스위칭 필드(이 경우, Hsw2) 근처에 p-MTJ(101)에 위치시킨다. 일부 실시예들에 따르면, 이러한 스위칭은 랜덤이다(랜덤 스위칭 전류를 발생시킴). 이와 같이, 랜덤 스위칭 전류는 p-MTJ(101)의 단자에서 감지된다. 그 후, 이러한 랜덤 전류는 일부 실시예들에 따라 난수들을 발생시키기 위해 로직(103)에 의해 시드로서 사용된다.
도 6은 본 개시내용의 일부 실시예들에 따라 랜덤 스위칭을 야기하기 위해 낮은 열 안정성을 달성하기에 충분히 작은 크기를 갖는 p-MTJ(101)를 나타내는 플롯(600)을 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 6의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다. 여기서, x-축은 시간이고 y-축은 저항이다.
일부 실시예들에서, 크기(예를 들어, 고정 자석 층(102)의 직경)는 고 저항 상태에서 저 저항 상태로 전이하는 것에 의해 랜덤 스위칭을 야기하기에 충분히 적합하도록 구성된다. 예를 들어, 안정성 ΔAVG는 p-MTJ(101)의 저항 상태들의 랜덤 스위칭을 야기하기에 충분히 작은 안정성 또는 크기로 이루어진다. 일부 실시예들에서, 더 높은 ΔAVG가 더 작은 휘발성을 발생시키는 반면, 더 낮은 ΔAVG가 더 높은 휘발성을 발생시킨다. 예를 들어, 21kT보다 더 낮은 ΔAVG의 경우, p-MTJ(101)는 더 높은 휘발성을 나타내는 반면, 21kT보다 높은 ΔAVG의 경우, p-MTJ(101)는 더 높은 휘발성을 나타내고, 여기서 'k'는 볼츠만 상수이고 'T'는 온도이다.
더 작은 휘발성은 p-MTJ에서의 데이터의 더 높은 보존에 대응한다(즉, 일단 p-MTJ가 해당 저항 상태로 바이어싱되면 보다 안정한 저항 상태). 일부 실시예들에서, 더 작은 휘발성인 p-MTJ들의 경우, 온도 변화에 의해 저항 상태들을 고 상태에서 저 상태로 또는 저 상태에서 고 상태로 변경할 확률이 낮다. 보다 높은 휘발성은 p-MTJ에서의 데이터의 더 낮은 보유에 대응한다(즉, 일단 p-MTJ가 해당 저항 상태로 바이어싱되면 덜 안정한 저항 상태). 일부 실시예들에서, 높은 휘발성을 갖는 p-MTJ들의 경우, 온도 변화에 의해 저항 상태들을 고 상태에서 저 상태 또는 저 상태에서 고 상태로 변경할 확률이 높다. 이와 같이, 일부 실시예들에서, 직경은 낮은 열 안정성(즉, 더 높은 휘발성)을 달성하기에 충분히 작게 만들어진다. 그러한 일 실시예에서, 로직(103)은 p-MTJ(101)의 저항 변화를 감지하고 해당 랜덤성을 사용하여 난수들을 발생시킨다.
도 7a는 본 개시내용의 일부 실시예들에 따라 S-형 음의 미분 저항(NDR) 디바이스를 사용하는 난수 발생기(700)를 도시한다. 일부 실시예들에서, 난수 발생기(700)는 금속-절연체-금속(MIM) 디바이스(701), 로직(702) 및 전류 소스(703)를 포함한다. 일부 실시예들에서, MIM 디바이스(701)는 S-형 NDR(즉, S-형인 IV 곡선들)을 나타낸다. 일부 실시예들에서, MIM 디바이스(701)를 그 전류 임계값(Ithreshold) 근처에서 바이어싱하는 것에 의해, MIM 디바이스(701)는 랜덤 방식으로 온 상태와 오프 상태 사이에서 발진한다. 일부 실시예들에서, MIM 디바이스(701)는 S-형 NDR IV 곡선을 갖는 선택기-유사 디바이스이다. 일부 실시예들에서, MIM 디바이스(701)의 절연체는 칼코게나이드 산화물이다. 일부 실시예들에서, MIM 디바이스(701)는 'S'가 칼코게나이드인 금속-반도체-금속(Metal-semiconductor-Metal)(MSM) 디바이스이다. 다른 실시예에서, 다른 유형들의 절연체들이 사용될 수 있다.
일부 실시예들에서, 전류 소스(703)로부터의 입력 전류 'I'는 MIM(701)이 Ithreshold에서 바이어싱되는 경우에 변화된다. 그 후, MIM(701) 양단의 전압은 로직(702)에 의해 측정되거나 감지된다. 이 전압은 랜덤이다(즉, 특정 패턴 없이 온 상태와 오프 상태 사이에서 스위칭한다). 일부 실시예들에서, 로직(702)은 난수들을 발생시키기 위해 이러한 랜덤하게 변화하는 전압들을 사용한다.
도 7b는 본 개시내용의 일부 실시예들에 따른 S-형 NDR 디바이스의 IV 곡선을 나타내는 플롯(720)을 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 7b의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다. 여기서, x-축은 전압(V)이고 y-축은 전류(I)이다.
MIM 디바이스(701) 양단의 전압이 Vhold에서 Vth로 증가함에 따라, MIM 디바이스(701)는 초기에 오프 상태로 유지되고 MIM 디바이스(701)를 통하는 전류 'I'는 본질적으로 제로이다. MIM 디바이스(701) 양단의 전압이 Vth에서 Vhold로 감소함에 따라, MIM 디바이스(701)는 일부 전류 'I'를 전도하기 시작하고 홀드 상태(즉, 온 상태)에 접근하기 시작한다. 일단 홀드 상태가 달성되면, MIM 디바이스(701)는 MIM(701)에 저장된 데이터를 보유한다(즉, 래치로서 거동한다).
일부 실시예들에서, MIM(701)은 Ithreshold에서(즉, IV 플롯의 y-축 상에서의 홀드 레벨에서) 바이어싱되어 전류 소스(703)로부터 입력 전류 'I'가 변함에 따라, MIM 디바이스(701) 양단의 전압 Vmeas가 "래치" 영역과 "발진" 영역 사이에서 발진한다. 일부 실시예들에 따라, Vmeas의 이러한 랜덤 발진은 이 랜덤성을 사용하여 난수들을 발생시키는 로직(703)에 의해 감지된다.
도 7c는 본 개시내용의 일부 실시예들에 따라, 입력 전류가 램프 업 및 램프 다운할 때 S-형 NDR 디바이스의 과도 거동을 나타내는 플롯(730)을 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 7c의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다.
여기서, x-축은 MIM 디바이스(701) 양단의 전압(V)이고, y-축은 시간이다. 이 예에서, MIM 디바이스(701)가 Ithreshold 주위에서 바이어싱된 후에, 전류 소스(703)로부터의 입력 전류 'I'는 램프 업되고 그 후 램프 다운되고, MIM 디바이스(701)의 대응하는 거동이 도시된다. 도 7c는 발진 대 래칭의 성질을 도시한다. 입력 전류가 램프 업(즉, 증가)함에 따라, Vmeas는 Vhold와 Vth 사이에서 발진하고, 그 후 안정화(즉, 래칭)한다. 마찬가지로, 입력 전류가 램프 다운(즉, 감소)함에 따라, Vmeas는 안정한 래칭 상태에서 이동하여 Vhold와 Vth 사이에서 발진하기 시작한다(즉, 발진 상태). 일부 실시예들에 따르면, 이러한 과도 플롯에서 발진 영역들은 난수들을 발생시키기 위해 사용된다.
도 7d는 본 개시내용의 일부 실시예들에 따른 정적 입력 전류에 대한 S-형 NDR 디바이스의 과도 거동을 나타내는 플롯(740)을 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 7d의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다. 여기서, x-축은 MIM 디바이스(701) 양단의 전압(V)이고, y-축은 시간이다. 이 경우, 전류 소스(703)로부터의 입력 전류 'I'는 고정된다. 여기서, 비트는 원형 영역들(즉, 발진들/래칭 영역들 사이의 파선 원들)인 임계값 근처에서 바이어싱된다. 랜덤성은 일부 실시예들에 따라 임계값-근처(near-threshold) 조건들에서 증가한다.
도 8은 본 개시내용의 일부 실시예들에 따라 S-형 NDR 디바이스를 사용하여 난수들을 발생시키는 방법의 흐름도(800)를 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 8의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다.
도 8에 관한 흐름도에서의 블록들은 특정한 순서로 도시되지만, 액션들의 순서는 수정될 수 있다. 따라서, 예시되는 실시예들은 상이한 순서로 수행될 수 있고, 일부 액션들/블록들은 병렬로 수행될 수 있다. 도 8에 열거되는 블록들 및/또는 동작들 중 일부는 특정 실시예들에 따라 선택적이다. 제시되는 블록들의 넘버링은 명료성을 위한 것이며, 다양한 블록들이 발생해야 하는 동작들의 순서를 규정하려고 의도되는 것은 아니다. 추가적으로, 다양한 흐름들로부터의 동작들은 다양한 조합들로 이용될 수 있다.
블록 801에서, MIM 디바이스(701)는 Ithreshold 주위에서 바이어싱된다. MIM 디바이스(701)를 그 전류 임계값(Ithreshold) 근처에서 바이어싱하는 것에 의해, MIM 디바이스(701)는 랜덤 방식으로 온 상태와 오프 상태 사이를 발진하도록 동작가능하다. 블록 802에서, MIM 디바이스(701)에 대한 입력 전류는 전류 소스(703)에 의해 변화되어 MIM 디바이스(701) 양단의 전압 Vmeas를 변경한다. 블록 803에서, Vmeas는 난수들을 발생시키기 위해 Vhold 상태에서 Vth 상태로 Vmeas의 랜덤 변화를 사용하는 로직(702)에 의해 감지된다. 블록 804에서, 로직(702)은 Vmeas를 Vhold로부터 랜덤으로 변경하는 것에 따라 난수들을 발생시킨다.
도 9는 본 개시내용의 일부 실시예들에 따라 MIM 디바이스를 사용하는 난수 발생기(900)를 도시한다. 일부 실시예들에서, 난수 발생기(900)는 MIM 디바이스(901) 및 로직(902)을 포함한다. 일부 실시예들에서, MIM 디바이스(901)는 저항성 랜덤 액세스 메모리(RRAM) 디바이스이다. 일부 실시예들에서, MIM 디바이스(901)의 절연체는 칼코게나이드 산화물로 만들어진다. 일부 실시예들에서, MIM 디바이스(901)는 산화물 층(예를 들어, RRAM 산화물), 산소 교환 층(OEL) 및 상부 및 하부 전극들(예를 들어, Cu 층들)을 포함하고, 산화물 층들, OEL, 및 전극들은 층간 유전체(ILD)에 의해 부분적으로 둘러싸인다. OEL에 사용되는 전형적인 재료들은 하프늄 산화물 HfOx, 탄탈 산화물 TaOx, 텅스텐 산화물 WOx, 티탄 산화물 TiOx과 같은 전이 금속의 아화학량론(sub-stoichiometric) 산화물들이고, 여기서 'x'는 숫자이다.
일부 실시예들에서, MIM 디바이스(901)는 고 저항 상태에서 바이어싱된다. 이와 같이, 일부 실시예들에서, 전류 'I'에서의 랜덤 전신 노이즈(random telegraphic noise)가 로직(902)에 의해 관찰된다. 일부 실시예들에서, 로직(902)은 임의의 적합한 난수 발생기 회로를 사용하여 난수들을 발생시키기 위해 전류 'I'에서의 이 랜덤 전신 노이즈를 사용한다.
도 10은 본 개시내용의 일부 실시예들에 따라 MIM 디바이스(901)를 사용하여 난수들을 발생시키는 방법의 흐름도(1000)를 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 10의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다.
도 10에 관한 흐름도에서의 블록들은 특정한 순서로 도시되지만, 액션들의 순서는 수정될 수 있다. 따라서, 예시되는 실시예들은 상이한 순서로 수행될 수 있고, 일부 액션들/블록들은 병렬로 수행될 수 있다. 도 10에 열거되는 블록들 및/또는 동작들 중 일부는 특정 실시예들에 따라 선택적이다. 제시되는 블록들의 넘버링은 명료성을 위한 것이며, 다양한 블록들이 발생해야 하는 동작들의 순서를 규정하려고 의도되는 것은 아니다. 추가적으로, 다양한 흐름들로부터의 동작들은 다양한 조합들로 이용될 수 있다.
블록 1001에서, 전압 'V'가 MIM 디바이스(901) 양단에 인가되어 MIM 디바이스(901)를 고 저항에서 바이어싱한다. 블록 1002에서, MIM 디바이스(901)로부터의 전류 'I'는 로직(902)에 의해 감지된다. 블록 1003에서, 로직(902)은 임의의 적합한 랜덤 발생기 회로를 사용하여 난수들을 발생시키기 위해 시드로서 랜덤 전류 'I'를 사용한다.
도 11은 일부 실시예들에 따라, 난수 발생기를 갖는 스마트 디바이스 또는 컴퓨터 시스템 또는 SoC(System-on-Chip)를 도시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 11의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이러한 것에 제한되는 것은 아니라는 점이 주목된다.
도 11은 플랫 표면 인터페이스 커넥터들(flat surface interface connectors)이 사용될 수 있는 모바일 디바이스의 실시예의 블록도를 도시한다. 일부 실시예들에서, 컴퓨팅 디바이스(1600)는, 컴퓨팅 태블릿, 모바일 폰 또는 스마트 폰, 무선 가능 e-리더기, 또는 다른 무선 모바일 디바이스와 같은 모바일 컴퓨팅 디바이스를 나타낸다. 특정 컴포넌트들이 일반적으로 도시되며, 이러한 디바이스의 모든 컴포넌트들이 컴퓨팅 디바이스(1600)에서 도시되지는 않는다는 점이 이해될 것이다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 설명된 일부 실시예들에 따라, 난수 발생기를 갖는 제1 프로세서(1610)를 포함한다. 컴퓨팅 디바이스(1600)의 다른 블록들은 또한 일부 실시예들에 따라 난수 발생기를 포함할 수 있다. 본 개시내용의 다양한 실시예들은 무선 인터페이스와 같은 네트워크 인터페이스를 1670 내에 또한 포함할 수 있어, 시스템 실시예는 무선 디바이스, 예를 들어, 셀 폰 또는 개인 휴대 정보 단말에 통합될 수 있다.
일부 실시예들에서, 프로세서(1610)(및/또는 프로세서(1690))는, 마이크로프로세서들, 애플리케이션 프로세서들, 마이크로컨트롤러들, 프로그래밍 가능 로직 디바이스들, 또는 다른 처리 수단들과 같은 하나 이상의 물리 디바이스들을 포함할 수 있다. 프로세서(1610)에 의해 수행되는 처리 동작들은 애플리케이션들 및/또는 디바이스 기능들이 실행되는 운영 체제 또는 운영 플랫폼의 실행을 포함한다. 처리 동작들은 인간 사용자나 다른 디바이스들과의 I/O(input/output)에 관련된 동작들, 전력 관리에 관련된 동작들, 및/또는 컴퓨팅 디바이스(1600)를 다른 디바이스에 접속하는 것에 관련된 동작들을 포함한다. 처리 동작들은 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작들을 또한 포함할 수 있다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는, 컴퓨팅 디바이스에 오디오 기능들을 제공하는 것과 연관된 하드웨어(예를 들어, 오디오 하드웨어 및 오디오 회로들) 및 소프트웨어(예를 들어, 드라이버들, 코덱들) 컴포넌트들을 나타내는 오디오 서브시스템(1620)을 포함한다. 오디오 기능들은 스피커 및/또는 헤드폰 출력, 뿐만 아니라 마이크로폰 입력을 포함할 수 있다. 이러한 기능들을 위한 디바이스들은 컴퓨팅 디바이스(1600)에 집적되거나 또는 컴퓨팅 디바이스(1600)에 접속될 수 있다. 일 실시예에서, 사용자는, 프로세서(1610)에 의해 수신되고 처리되는 오디오 명령들을 제공하는 것에 의해 컴퓨팅 디바이스(1600)와 상호작용한다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 디스플레이 서브시스템(1630)을 포함한다. 디스플레이 서브시스템(1630)은, 사용자가 컴퓨팅 디바이스(1600)와 상호작용하기 위한 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어(예를 들어, 디스플레이 디바이스들) 및 소프트웨어(예를 들어, 드라이버들) 컴포넌트들을 나타낸다. 디스플레이 서브시스템(1630)은, 사용자에게 디스플레이를 제공하는데 사용되는 특정 스크린 또는 하드웨어 디바이스를 포함하는 디스플레이 인터페이스(1632)를 포함한다. 일 실시예에서, 디스플레이 인터페이스(1632)는, 프로세서(1610)와는 별도로 디스플레이에 관련된 적어도 일부 처리를 수행하는 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(1630)은 사용자에게 출력 및 입력 양자 모두를 제공하는 터치 스크린(또는 터치 패드) 디바이스를 포함한다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 I/O 제어기(1640)를 포함한다. I/O 제어기(1640)는 사용자와의 상호작용에 관련된 하드웨어 디바이스들 및 소프트웨어 컴포넌트들을 나타낸다. I/O 제어기(1640)는 오디오 서브시스템(1620) 및/또는 디스플레이 서브시스템(1630)의 일부인 하드웨어를 관리하도록 동작가능하다. 추가적으로, I/O 제어기(1640)는, 사용자가 시스템과 상호작용할 수 있는 컴퓨팅 디바이스(1600)에 접속하는 추가적인 디바이스들에 대한 접속 포인트를 예시한다. 예를 들어, 컴퓨팅 디바이스(1600)에 부착될 수 있는 디바이스들은 마이크로폰 디바이스들, 스피커 또는 스테레오 시스템들, 비디오 시스템들 또는 다른 디스플레이 디바이스들, 키보드 또는 키패드 디바이스들, 또는 카드 리더기들 또는 다른 디바이스들과 같이 구체적인 애플리케이션들과 함께 사용하기 위한 다른 I/O 디바이스들을 포함할 수 있다.
위에 언급된 바와 같이, I/O 제어기(1640)는 오디오 서브시스템(1620) 및/또는 디스플레이 서브시스템(1630)과 상호작용할 수 있다. 예를 들어, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 컴퓨팅 디바이스(1600)의 하나 이상의 애플리케이션들 또는 기능들에 대한 입력 또는 명령들을 제공할 수 있다. 추가적으로, 오디오 출력이 디스플레이 출력 대신에 또는 이에 추가하여 제공될 수 있다. 다른 예에서, 디스플레이 서브시스템(1630)이 터치 스크린을 포함하면, 디스플레이 디바이스는 I/O 제어기(1640)에 의해 적어도 부분적으로 관리될 수 있는 입력 디바이스로서의 역할도 한다. I/O 제어기(1640)에 의해 관리되는 I/O 기능들을 제공하기 위한 추가적인 버튼들 또는 스위치들이 컴퓨팅 디바이스(1600) 상에 또한 존재할 수 있다.
일부 실시예들에서, I/O 제어기(1640)는, 가속도계들, 카메라들, 광 센서들 또는 다른 환경 센서들, 또는 컴퓨팅 디바이스(1600)에 포함될 수 있는 다른 하드웨어와 같은 디바이스들을 관리한다. 입력은 직접적인 사용자 상호작용의 일부일 수 있을 뿐만 아니라, 시스템에 환경적 입력을 제공하여 그것의 동작들(예를 들어, 노이즈에 대한 필터링, 밝기 검출에 대한 디스플레이들의 조정, 카메라에 대한 플래시의 적용, 또는 다른 특징들)에 영향을 줄 수 있다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는, 배터리 전력 사용, 배터리의 충전, 및 전력 절감 동작에 관련된 특징들을 관리하는 전력 관리(1650)를 포함한다. 메모리 서브시스템(1660)은 컴퓨팅 디바이스(1600)에 정보를 저장하기 위한 메모리 디바이스들을 포함한다. 메모리는 비휘발성(메모리 디바이스에 대한 전력이 중단되면 상태가 변경되지 않음) 및/또는 휘발성(메모리 디바이스에 대한 전력이 중단되면 상태가 불확정적임(indeterminate)) 메모리 디바이스들을 포함할 수 있다. 메모리 서브시스템(1660)은 애플리케이션 데이터, 사용자 데이터, 음악, 사진, 문서들, 또는 다른 데이터뿐만 아니라, 컴퓨팅 디바이스(1600)의 애플리케이션들 및 기능들의 실행에 관련된 시스템 데이터(장기적이든지 또는 일시적이든지)를 저장할 수 있다.
실시예들의 요소들은 컴퓨터 실행가능 명령어들(예를 들어, 본 명세서에 논의된 임의의 다른 프로세스들을 구현하기 위한 명령어들)을 저장하기 위한 머신 판독가능 매체(예를 들어, 메모리(1660))로서 또한 제공된다. 머신 판독가능 매체(예를 들어, 메모리(1660))는, 이에 제한되는 것은 아니지만, 플래시 메모리, 광 디스크들, CD-ROM들, DVD ROM들, RAM들, EPROM들, EEPROM들, 자기 또는 광 카드들, PCM(phase change memory), 또는 전자적 또는 컴퓨터 실행가능 명령어들을 저장하기에 적합한 다른 타입들의 머신 판독가능 매체를 포함할 수 있다. 예를 들어, 본 개시내용의 실시예들은 통신 링크(예를 들어, 모뎀 또는 네트워크 접속)를 통하여 데이터 신호들에 의해 원격 컴퓨터(예를 들어, 서버)로부터 요청 컴퓨터(예를 들어, 클라이언트)로 전송될 수 있는 컴퓨터 프로그램(예를 들어, BIOS)으로서 다운로드될 수 있다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 접속성(1670)을 포함한다. 접속성(1670)은, 컴퓨팅 디바이스(1600)가 외부 디바이스들과 통신하는 것을 가능하게 하기 위한 하드웨어 디바이스들(예를 들어, 무선 및/또는 유선 커넥터들 및 통신 하드웨어) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 컴퓨팅 디바이스(1600)는, 헤드셋들, 프린터들 또는 다른 디바이스들과 같은 주변기기들뿐만 아니라, 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들과 같은 별도의 디바이스들일 수 있다.
접속성(1670)은 다수의 상이한 타입들의 접속성을 포함할 수 있다. 일반화하기 위해서, 컴퓨팅 디바이스(1600)는 셀룰러 접속성(1672) 및 무선 접속성(1674)이 있는 것으로 도시된다. 셀룰러 접속성(1672)은, GSM(global system for mobile communications) 또는 변형물들 또는 파생물들, CDMA(code division multiple access) 또는 변형물들 또는 파생물들, TDM(time division multiplexing) 또는 변형물들 또는 파생물들, 또는 다른 셀룰러 서비스 표준들을 통해 제공되는 것과 같이, 무선 캐리어들에 의해 제공되는 셀룰러 네트워크 접속성을 일반적으로 지칭한다. 무선 접속성(또는 무선 인터페이스)(1674)은 셀룰러가 아닌 무선 접속성을 지칭하며, (Bluetooth, Near Field 등과 같은) 개인 영역 네트워크들, (Wi-Fi와 같은) 로컬 영역 네트워크들, 및/또는 (WiMax와 같은) 광역 네트워크들, 또는 다른 무선 통신을 포함할 수 있다.
일부 실시예들에서, 컴퓨팅 디바이스(1600)는 주변기기 접속들(1680)을 포함한다. 주변기기 접속들(1680)은, 주변기기 접속들을 이루기 위한 하드웨어 인터페이스들과 커넥터들뿐만 아니라 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 컴퓨팅 디바이스(1600)는 다른 컴퓨팅 디바이스들로의 주변기기 디바이스("로(to)"(1682))일 뿐만 아니라, 그것에 접속되는 주변기기 디바이스들("로부터(from)"(1684)) 양자 모두일 수 있다는 점이 이해될 것이다. 컴퓨팅 디바이스(1600)는 통상적으로 컴퓨팅 디바이스(1600) 상의 콘텐츠의 관리(예를 들어, 다운로드 및/또는 업로드, 변경, 동기화)와 같은 목적들로 다른 컴퓨팅 디바이스들에 접속하기 위한 "도킹" 커넥터를 갖는다. 추가적으로, 도킹 커넥터는, 컴퓨팅 디바이스(1600)가, 예를 들어, 시청각 시스템 또는 다른 시스템들로의 콘텐츠 출력을 제어하게 하는 특정 주변기기들에 컴퓨팅 디바이스(1600)가 접속하게 할 수 있다.
사유 도킹 커넥터(proprietary docking connector) 또는 다른 사유 접속 하드웨어에 추가하여, 컴퓨팅 디바이스(1600)는 공통 또는 표준 기반 커넥터들을 통해 주변기기 접속들(1680)을 이룰 수 있다. 공통 타입들은 USB(Universal Serial Bus) 커넥터(다수의 상이한 하드웨어 인터페이스 중 임의의 것을 포함할 수 있음), MDP(MiniDisplayPort)를 포함하는 DisplayPort, HDMI(High Definition Multimedia Interface), Firewire 또는 다른 타입들을 포함할 수 있다.
본 명세서에서 "실시예(an embodiment)", 실시예(one embodiment)", "일부 실시예들(some embodiments)", 또는 "다른 실시예들(other embodiments)"에 대한 지칭은, 실시예들과 관련하여 설명되는 특정 특징, 구조 또는 특성이 적어도 일부 실시예들에 포함되지만, 반드시 모든 실시예들에 포함되는 것은 아니라는 점을 의미한다. "실시예", "일 실시예", 또는 "일부 실시예들"의 다양한 출현들은 반드시 모두가 동일한 실시예들을 지칭하는 것은 아니다. 컴포넌트, 특징, 구조, 또는 특성이 포함될 수 있다("may", "might" 또는 "could")고 본 명세서가 진술하면, 그 특정 컴포넌트, 특징, 구조, 또는 특성이 포함되도록 요구되는 것은 아니다. 본 명세서 또는 청구항이 단수("a" 또는 "an") 요소를 지칭하면, 그것은 요소들 중 하나만 존재한다는 점을 의미하는 것은 아니다. 본 명세서 또는 청구항들이 "추가적인(additional)" 요소를 지칭하면, 그것은 하나보다 많은 추가적인 요소가 존재하는 것을 배제하는 것은 아니다.
또한, 특정 특징들, 구조들, 기능들, 또는 특성들이 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다. 예를 들어, 2개의 실시예와 연관된 특정 특징들, 구조들, 기능들, 또는 특성들이 상호 배타적이지 않은 임의의 곳에서 제1 실시예는 제2 실시예와 조합될 수 있다.
본 개시내용은 그 구체적인 실시예들과 관련하여 설명되었지만, 전술한 설명에 비추어, 본 기술분야의 통상의 기술자에게 이러한 실시예들의 많은 대안들, 수정들 및 변형들이 명백할 것이다. 본 개시내용의 실시예들은, 첨부 청구항들의 광범위한 범위 내에 있는 이러한 모든 대안들, 수정들, 및 변형들을 포괄하도록 의도된다.
추가로, IC(integrated circuit) 칩들 및 다른 컴포넌트들로의 잘 알려진 전력/접지 접속들은, 예시 및 논의의 단순성을 위해, 그리고 본 개시내용을 불명료하게 하지 않도록, 제시된 도면들 내에 도시될 수도 있고 도시되지 않을 수도 있다. 또한, 배열들은 본 개시내용을 불명료하게 하는 것을 회피하기 위해서 블록도 형태로 도시될 수 있고, 이러한 블록도 배열들의 구현과 관련한 구체사항들이 본 개시내용이 구현되어야 하는 플랫폼에 크게 종속된다(즉, 이러한 구체사항들은 본 기술분야의 통상의 기술자의 범위 내에 있어야 한다)는 사실을 또한 고려하여 블록도 형태로 도시될 수 있다. 본 개시내용의 예시적인 실시예들을 설명하기 위해서 구체적인 상세사항들(예를 들어, 회로들)이 제시되는 경우, 본 개시내용은 이러한 구체적인 상세사항들 없이 또는 이러한 구체적인 상세사항들의 변형으로 실시될 수 있다는 점이 본 기술분야의 통상의 기술자에게 명백해야 한다. 따라서, 설명은 제한적인 것 대신에 예시적인 것으로서 고려되어야 한다.
이하의 예들은 추가의 실시예들에 관한 것이다. 이 예들에서의 구체사항들은 하나 이상의 실시예들에서의 어디에서나 사용될 수 있다. 본 명세서에 설명되는 장치의 모든 선택적인 특징들은 방법 또는 프로세스와 관련하여 또한 구현될 수 있다.
예를 들어, 자유 자성 층 및 고정 자성 층에 대해 면외 자화들을 갖고, MTJ 디바이스의 스위칭 임계값에 근접하고 중심으로부터 떨어진 자화 오프셋을 갖도록 구성된 자기 터널링 접합(MTJ) 디바이스; 및 MTJ 디바이스의 저항성 상태에 따라 난수들을 발생시키기 위한 로직을 포함하는 장치가 제공된다. 일부 실시예들에서, 장치는 MTJ 디바이스의 자유 자성 층이 제1 저항성 상태로부터 제2 저항성 상태로 스위칭되게 하도록 동작가능한 여기 소스를 포함한다. 일부 실시예들에서, 장치는 자유 자성 층에 연결된 제1 단자, 및 고정 자성 층에 연결된 제2 단자를 포함한다.
일부 실시예들에서, 여기 소스는 제1 단자에 연결되고, 여기 소스는 자유 자성 층에 스핀 전류를 주입하도록 동작가능하다. 일부 실시예들에서, 제2 단자는 접지에 연결된다. 일부 실시예들에서, 로직은 제1 단자에 연결된다. 일부 실시예들에서, 로직은 MTJ 디바이스의 저항성 상태를 감지하기 위한 센서를 포함한다. 일부 실시예들에서, 제1 저항성 상태는 자유 및 고정 자화들의 면외 자화들의 방향들이 서로 역평행한 역평행 상태이다.
일부 실시예들에서, 제2 저항성 상태는 자유 및 고정 자화들의 면외 자화들의 방향들이 서로 평행한 평행 상태이다. 일부 실시예들에서, 여기 소스는 MTJ 디바이스의 저항성 상태를 제1 저항성 상태로 초기화하도록 동작가능하다. 일부 실시예들에서, MTJ 디바이스는 열 에너지로 인해 제2 저항성 상태에서 제1 저항성 상태로 스위칭한다. 일부 실시예들에서, MTJ 디바이스의 크기는 MTJ 디바이스가 열 에너지로 인해 제1 저항성 상태에서 제2 저항성 상태로 또는 제2 저항성 상태에서 제1 저항성 상태로 랜덤하게 스위칭되게 하기에 충분히 적합하다. 일부 실시예들에서, 자화 오프셋은 고정 자성 층을 형성하는 층들의 수를 증가 또는 감소시키는 것에 의해 조정가능하다.
다른 예에서, 시스템이 제공되고, 이 시스템은, 메모리; 메모리에 연결되는 프로세서- 프로세서는 전술한 장치에 따른 장치를 갖는 난수 발생기를 포함함 -; 프로세서를 다른 디바이스와 통신할 수 있게 하기 위한 무선 인터페이스를 포함한다.
다른 예에서, 방법이 제공되고, 이 방법은, 자기 터널링 접합(MTJ) 디바이스의 저항성 상태를 제1 저항성 상태로 설정하는 단계- MTJ 디바이스는 자유 자성 층 및 고정 자성 층에 대해 면외 자화들을 갖고, MTJ 디바이스의 스위칭 임계값에 근접하고 중심으로부터 떨어진 자화 오프셋을 갖도록 구성됨 -; 저항성 상태를 제1 저항성 상태로부터 제2 저항성 상태로 변경하게 하기 위해 MTJ 디바이스를 여기하는 단계; 여기하는 단계에 응답하여, MTJ 디바이스의 저항성 상태가 제2 저항성 상태에서 제1 저항성 상태로 변경되는 경우에 난수를 발생시키는 단계를 포함한다.
일부 실시예들에서, MTJ 디바이스를 여기하는 단계는, MTJ 디바이스의 자유 자성 층이 제1 저항성 상태로부터 제2 저항성 상태로 스위칭되게 하는 단계를 포함한다. 일부 실시예들에서, 방법은 난수를 발생시키기 위해 MTJ 디바이스의 저항성 상태를 감지하는 단계를 포함한다. 일부 실시예들에서, 제1 저항성 상태는, 자유 및 고정 자화들의 면외 자화들의 방향들이 서로 역평행한 역평행 상태이고, 제2 저항성 상태는, 자유 및 고정 자화들의 면외 자화들의 방향들이 서로 평행한 평행 상태이다. 일부 실시예들에서, 방법은 MTJ 디바이스의 저항성 상태를 제1 저항성 상태로 초기화하는 단계를 포함한다. 일부 실시예들에서, 제2 저항성 상태가 열 에너지를 통해 제1 저항성 상태로 스위칭되게 하는 단계를 포함한다.
다른 예에서, 장치가 제공되고, 이 장치는, S-형 음의 미분 저항을 나타내는 금속-절연체-금속(MIM) 디바이스- MIM 디바이스는 그 임계 전류에서 바이어싱됨 -; 및; MIM 디바이스 양단의 전압을 감지하고 감지된 전압에 따라 난수들을 발생시키기 위해 MIM 디바이스에 연결된 로직을 포함한다. 일부 실시예들에서, 장치는 MIM 디바이스에 연결된 여기 소스를 포함하고, 여기 소스는 MIM 디바이스로의 전류 입력을 변화시키도록 동작가능하다. 일부 실시예들에서, 임계 전류는 그 주위에서 MIM 디바이스가 랜덤으로 턴온 및 턴 오프되는 전류 레벨이다.
다른 예에서, 시스템이 제공되고, 이 시스템은, 메모리; 메모리에 연결되는 프로세서- 프로세서는 전술한 장치에 따른 장치를 갖는 난수 발생기를 포함함 -; 프로세서를 다른 디바이스와 통신할 수 있게 하기 위한 무선 인터페이스를 포함한다.
다른 예에서, 장치가 제공되고, 이 장치는, 고 저항 상태에서 바이어싱된 금속-절연체-금속(MIM) 디바이스; 및; MIM 디바이스를 관통하는 전류를 감지하고 감지된 전류에 따라 난수들을 발생시키기 위해 MIM 디바이스에 연결된 로직을 포함한다. 일부 실시예들에서, MIM 디바이스는 저항성 랜덤 액세스 메모리 디바이스이다.
다른 예에서, 시스템이 제공되고, 이 시스템은, 메모리; 메모리에 연결되는 프로세서- 프로세서는 전술한 장치에 따른 장치를 갖는 난수 발생기를 포함함 -; 프로세서를 다른 디바이스와 통신할 수 있게 하기 위한 무선 인터페이스를 포함한다.
다른 예에서, 장치가 제공되고, 이 장치는, 자기 터널링 접합(MTJ) 디바이스의 저항성 상태를 제1 저항성 상태로 설정하기 위한 수단- MTJ 디바이스는 자유 자성 층 및 고정 자성 층에 대해 면외 자화들을 갖고, MTJ 디바이스의 스위칭 임계값에 근접하고 중심으로부터 떨어진 자화 오프셋을 갖도록 구성됨 -; 저항성 상태를 제1 저항성 상태로부터 제2 저항성 상태로 변경하게 하기 위해 MTJ 디바이스를 여기하기 위한 수단; 및 여기하는 것에 응답하여, MTJ 디바이스의 저항성 상태가 제2 저항성 상태에서 제1 저항성 상태로 변경되는 경우에 난수를 발생시키기 위한 수단을 포함한다.
일부 실시예들에서, MTJ 디바이스를 여기하기 위한 수단은, MTJ 디바이스의 자유 자성 층이 제1 저항성 상태로부터 제2 저항성 상태로 스위칭되게 하기 위한 수단을 포함한다. 일부 실시예들에서, 장치는 난수를 발생시키기 위해 MTJ 디바이스의 저항성 상태를 감지하기 위한 수단을 포함한다. 일부 실시예들에서, 제1 저항성 상태는, 자유 및 고정 자화들의 면외 자화들의 방향들이 서로 역평행한 역평행 상태이고, 제2 저항성 상태는, 자유 및 고정 자화들의 면외 자화들의 방향들이 서로 평행한 평행 상태이다.
일부 실시예들에서, 장치는 MTJ 디바이스의 저항성 상태를 제1 저항성 상태로 초기화하기 위한 수단을 포함한다. 일부 실시예들에서, 장치는 제2 저항성 상태가 열 에너지를 통해 제1 저항성 상태로 스위칭되게 하기 위한 수단을 포함한다.
다른 예에서, 시스템이 제공되고, 이 시스템은, 메모리; 메모리에 연결되는 프로세서- 프로세서는 전술한 장치에 따른 장치를 갖는 난수 발생기를 포함함 -; 프로세서를 다른 디바이스와 통신할 수 있게 하기 위한 무선 인터페이스를 포함한다.
독자가 본 기술적 개시내용의 속성 및 요점을 알아내게 하는 요약서가 제공된다. 이러한 요약서는 그것이 청구항들의 범위나 의미를 제한하는데 사용되지 않을 것이라는 이해와 함께 제출된다. 이하의 청구항들은 이로써 상세한 설명에 통합되며, 각각의 청구항은 별개의 실시예로서 자립한다.

Claims (25)

  1. 장치로서,
    자유 자성 층 및 고정 자성 층에 대해 면외(out-of-plane) 자화들을 갖고, MTJ 디바이스의 스위칭 임계값에 근접하고 중심으로부터 떨어진 자화 오프셋을 갖도록 구성된 자기 터널링 접합(MTJ) 디바이스 - 상기 자화 오프셋은 상기 고정 자성 층의 층들의 수의 변경에 의해 또는 상기 고정 자성 층의 직경의 변경에 의해 조정가능하고, 상기 자화 오프셋은 비-제로임 - ;
    상기 MTJ 디바이스의 저항성 상태에 따라 난수들을 발생시키기 위한 로직; 및
    상기 MTJ 디바이스를 바이어스하는 바이어스 회로 - 상기 바이어스 회로는 바이어스를 조정하여 상기 로직에 의해 감지되는 스위칭 전류의 랜덤성을 변경함 -
    를 포함하는, 장치.
  2. 제1항에 있어서,
    상기 MTJ 디바이스의 상기 자유 자성 층이 제1 저항성 상태로부터 제2 저항성 상태로 스위칭되게 하도록 동작가능한 여기 소스를 포함하는, 장치.
  3. 제2항에 있어서,
    상기 자유 자성 층에 연결된 제1 단자, 및 상기 고정 자성 층에 연결된 제2 단자를 포함하는, 장치.
  4. 제3항에 있어서,
    상기 여기 소스는 상기 제1 단자에 연결되고, 상기 여기 소스는 상기 자유 자성 층에 스핀 전류를 주입하도록 동작가능한, 장치.
  5. 제3항에 있어서,
    상기 제2 단자는 접지에 연결되는, 장치.
  6. 제3항에 있어서,
    상기 로직은 상기 제1 단자에 연결되는, 장치.
  7. 제6항에 있어서,
    상기 로직은 상기 MTJ 디바이스의 상기 저항성 상태를 감지하기 위한 센서를 포함하는, 장치.
  8. 제6항에 있어서,
    상기 제1 저항성 상태는 상기 자유 및 고정 자화들의 상기 면외 자화들의 방향들이 서로 역평행(anti-parallel)한 역평행 상태인, 장치.
  9. 제7항에 있어서,
    상기 제2 저항성 상태는 상기 자유 및 고정 자화들의 상기 면외 자화들의 방향들이 서로 평행한 평행 상태인, 장치.
  10. 제8항에 있어서,
    상기 여기 소스는 상기 MTJ 디바이스의 상기 저항성 상태를 상기 제1 저항성 상태로 초기화하도록 동작가능한, 장치.
  11. 제8항에 있어서,
    상기 MTJ 디바이스는 열 에너지로 인해 상기 제2 저항성 상태에서 상기 제1 저항성 상태로 스위칭하는, 장치.
  12. 제1항에 있어서,
    상기 MTJ 디바이스의 크기는 상기 MTJ 디바이스가 열 에너지로 인해 제1 저항성 상태에서 제2 저항성 상태로 또는 상기 제2 저항성 상태에서 상기 제1 저항성 상태로 랜덤하게 스위칭되게 하기에 충분히 적합한, 장치.
  13. 삭제
  14. 방법으로서,
    자기 터널링 접합(MTJ) 디바이스의 저항성 상태를 제1 저항성 상태로 설정하는 단계- 상기 MTJ 디바이스는 자유 자성 층 및 고정 자성 층에 대해 면외 자화들을 갖고, 상기 MTJ 디바이스의 스위칭 임계값에 근접하고 중심으로부터 떨어진 자화 오프셋을 갖도록 구성되고, 상기 자화 오프셋은 상기 고정 자성 층의 층들의 수의 변경에 의해 또는 상기 고정 자성 층의 직경의 변경에 의해 조정가능하고, 상기 자화 오프셋은 비-제로임 -;
    상기 저항성 상태를 상기 제1 저항성 상태로부터 제2 저항성 상태로 변경하게 하기 위해 상기 MTJ 디바이스를 여기하는 단계;
    여기하는 단계에 응답하여, 상기 MTJ 디바이스의 상기 저항성 상태가 상기 제2 저항성 상태에서 상기 제1 저항성 상태로 변경되는 경우에 난수를 발생시키는 단계; 및
    상기 MTJ 디바이스를 바이어스하여 스위칭 전류의 랜덤성을 변경하는 단계
    를 포함하는, 방법.
  15. 제14항에 있어서,
    상기 MTJ 디바이스를 여기하는 단계는, 상기 MTJ 디바이스의 상기 자유 자성 층이 상기 제1 저항성 상태로부터 상기 제2 저항성 상태로 스위칭되게 하는 단계를 포함하는, 방법.
  16. 제14항에 있어서,
    상기 난수를 발생시키기 위해 상기 MTJ 디바이스의 상기 저항성 상태를 감지하는 단계를 포함하는, 방법.
  17. 제14항에 있어서,
    상기 제1 저항성 상태는, 상기 자유 및 고정 자화들의 상기 면외 자화들의 방향들이 서로 역평행한 역평행 상태이고, 상기 제2 저항성 상태는, 상기 자유 및 고정 자화들의 상기 면외 자화들의 방향들이 서로 평행한 평행 상태인, 방법.
  18. 제14항에 있어서,
    상기 MTJ 디바이스의 상기 저항성 상태를 상기 제1 저항성 상태로 초기화하는 단계를 포함하는, 방법.
  19. 제18항에 있어서,
    상기 제2 저항성 상태가 열 에너지를 통해 상기 제1 저항성 상태로 스위칭되게 하는 단계를 포함하는, 방법.
  20. 시스템으로서,
    메모리;
    상기 메모리에 연결되는 프로세서; 및
    상기 프로세서를 다른 디바이스와 통신할 수 있게 하기 위한 무선 인터페이스
    를 포함하고, 상기 프로세서는 난수 발생기를 포함하고, 상기 난수 발생기는
    자유 자성 층 및 고정 자성 층에 대해 면외 자화들을 갖고, MTJ 디바이스의 스위칭 임계값에 근접하고 중심으로부터 떨어진 자화 오프셋을 갖도록 구성된 자기 터널링 접합(MTJ) 디바이스 - 상기 자화 오프셋은 상기 고정 자성 층의 층들의 수의 변경에 의해 또는 상기 고정 자성 층의 직경의 변경에 의해 조정가능하고, 상기 자화 오프셋은 비-제로임 - ;
    상기 MTJ 디바이스의 저항성 상태에 따라 난수들을 발생시키기 위한 로직; 및
    상기 MTJ 디바이스를 바이어스하는 바이어스 회로 - 상기 바이어스 회로는 바이어스를 조정하여 상기 로직에 의해 감지되는 스위칭 전류의 랜덤성을 변경함 -
    를 포함하는 장치를 가지는, 시스템.
  21. 제20항에 있어서,
    상기 MTJ 디바이스의 크기는 상기 MTJ 디바이스가 열 에너지로 인해 제1 저항성 상태에서 제2 저항성 상태로 또는 상기 제2 저항성 상태에서 상기 제1 저항성 상태로 랜덤하게 스위칭되게 하기에 충분히 적합한, 시스템.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020177033067A 2015-06-17 2015-06-17 난수 발생기 KR102416979B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/036266 WO2016204750A1 (en) 2015-06-17 2015-06-17 Random number generator

Publications (2)

Publication Number Publication Date
KR20180018501A KR20180018501A (ko) 2018-02-21
KR102416979B1 true KR102416979B1 (ko) 2022-07-05

Family

ID=57546244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177033067A KR102416979B1 (ko) 2015-06-17 2015-06-17 난수 발생기

Country Status (6)

Country Link
US (1) US10365894B2 (ko)
EP (1) EP3311264A4 (ko)
KR (1) KR102416979B1 (ko)
CN (1) CN107995976B (ko)
TW (1) TW201706991A (ko)
WO (1) WO2016204750A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3457446A1 (en) * 2017-09-13 2019-03-20 Universität Bielefeld Apparatus, ic and system for generating real random numbers
TWI662826B (zh) 2018-03-23 2019-06-11 華邦電子股份有限公司 金鑰產生裝置及方法
CN110298203B (zh) * 2018-03-23 2023-06-23 华邦电子股份有限公司 金钥产生装置及方法
CN108681442B (zh) * 2018-05-07 2021-10-19 温州大学 一种具有自适应匹配功能的真随机数发生器
US10732933B2 (en) * 2018-05-10 2020-08-04 Sandisk Technologies Llc Generating random bitstreams with magnetic tunnel junctions
US10970046B2 (en) 2019-02-22 2021-04-06 International Business Machines Corporation Random number generator compatible with complementary metal-oxide semiconductor technology
US20220350572A1 (en) * 2019-07-03 2022-11-03 Tohoku University Random number generation unit and computing system
US11521664B2 (en) * 2019-08-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with tunable probabilistic state
CN111540827B (zh) * 2020-05-13 2022-06-28 浙江驰拓科技有限公司 一种mtj器件的制备方法
CN112558925A (zh) * 2020-12-15 2021-03-26 中国科学院上海微系统与信息技术研究所 随机数发生单元以及随机数发生器
CN113451502B (zh) * 2020-12-28 2022-11-04 北京航空航天大学 多功能磁性随机存储单元、方法、存储器及设备
CN114297128A (zh) * 2022-03-08 2022-04-08 北京航空航天大学 一种概率计算器件及随机数据生成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100174766A1 (en) * 2009-01-06 2010-07-08 Seagate Technology Llc Magnetic Precession Based True Random Number Generator

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
EP1727080A1 (en) * 2005-05-27 2006-11-29 Axalto S.A. SIM with double sets of contacts protected against short-circuit
US7783041B2 (en) * 2005-10-03 2010-08-24 Nokia Corporation System, method and computer program product for authenticating a data agreement between network entities
CA2648780C (en) * 2006-04-25 2013-07-16 Stephen Laurence Boren Dynamic distributed key system and method for identity management, authentication servers, data security and preventing man-in-the-middle attacks
US8345871B2 (en) * 2007-03-15 2013-01-01 Palo Alto Research Center Incorporated Fast authentication over slow channels
US8495118B2 (en) * 2008-10-30 2013-07-23 Seagate Technology Llc Tunable random bit generator with magnetic tunnel junction
US7936592B2 (en) * 2009-02-03 2011-05-03 Seagate Technology Llc Non-volatile memory cell with precessional switching
JP2011113136A (ja) 2009-11-24 2011-06-09 Sony Corp 乱数発生装置、乱数発生方法及びセキュリティチップ
US8604572B2 (en) * 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8508326B2 (en) * 2010-11-08 2013-08-13 Shenzhen Dowin Lighting Technologies Co., Ltd. Surge protection device using metal oxide varistors (MOVs) as the active energy control multiple gap discharging chain
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US9189201B2 (en) * 2011-09-20 2015-11-17 Qualcomm Incorporated Entropy source with magneto-resistive element for random number generator
US9565766B2 (en) * 2011-10-07 2017-02-07 Intel Corporation Formation of DRAM capacitor among metal interconnect
US9110746B2 (en) 2012-09-04 2015-08-18 Qualcomm Incorporated Magnetic tunnel junction based random number generator
US8786039B2 (en) 2012-12-20 2014-07-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
US9298946B2 (en) * 2013-09-09 2016-03-29 Qualcomm Incorporated Physically unclonable function based on breakdown voltage of metal-insulator-metal device
EP3050132A4 (en) * 2013-09-27 2017-05-24 Intel Corporation Voltage controlled nano-magnetic random number generator
US10078496B2 (en) * 2017-02-23 2018-09-18 International Business Machines Corporation Magnetic tunnel junction (MTJ) based true random number generators (TRNG)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100174766A1 (en) * 2009-01-06 2010-07-08 Seagate Technology Llc Magnetic Precession Based True Random Number Generator

Also Published As

Publication number Publication date
WO2016204750A1 (en) 2016-12-22
TW201706991A (zh) 2017-02-16
EP3311264A1 (en) 2018-04-25
KR20180018501A (ko) 2018-02-21
US20180165065A1 (en) 2018-06-14
CN107995976B (zh) 2022-03-18
CN107995976A (zh) 2018-05-04
US10365894B2 (en) 2019-07-30
EP3311264A4 (en) 2019-01-23

Similar Documents

Publication Publication Date Title
KR102416979B1 (ko) 난수 발생기
CN106688041B (zh) 应变辅助自旋力矩翻转自旋转移力矩存储器
CN108055872B (zh) 具有自旋霍尔电极和电荷互连的自旋逻辑
CN107534082B (zh) 具有自旋轨道转矩效应的异或逻辑装置
CN107660304B (zh) 用于逻辑器件和存储器件的金属自旋超晶格
US10897364B2 (en) Physically unclonable function implemented with spin orbit coupling based magnetic memory
CN107004759B (zh) 磁电器件和互连件
WO2014204492A1 (en) Mtj spin hall mram bit-cell and array
KR20170020318A (ko) 조절 가능한 강도를 갖는 결합형 스핀 홀 나노 발진기들
US20130299880A1 (en) Spin Transistors Employing a Piezoelectric Layer and Related Memory, Memory Systems, and Methods
US20160202954A1 (en) Voltage controlled nano-magnetic random number generator
US10998495B2 (en) Magnetostrictive stack and corresponding bit-cell
TW201721644A (zh) 具有磁電自旋軌道裝置的大信號雙電晶體記憶體
WO2017034564A1 (en) Single pulse magneto-strictive switching via hybrid magnetization stack
WO2017111895A1 (en) Spin wave switch apparatus and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant