CN110298203B - 金钥产生装置及方法 - Google Patents

金钥产生装置及方法 Download PDF

Info

Publication number
CN110298203B
CN110298203B CN201810243005.5A CN201810243005A CN110298203B CN 110298203 B CN110298203 B CN 110298203B CN 201810243005 A CN201810243005 A CN 201810243005A CN 110298203 B CN110298203 B CN 110298203B
Authority
CN
China
Prior art keywords
memory cell
resistive memory
calculation result
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810243005.5A
Other languages
English (en)
Other versions
CN110298203A (zh
Inventor
林孟弘
何家骅
吴伯伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201810243005.5A priority Critical patent/CN110298203B/zh
Publication of CN110298203A publication Critical patent/CN110298203A/zh
Application granted granted Critical
Publication of CN110298203B publication Critical patent/CN110298203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提出了一种金钥产生装置及方法，该金钥产生装置包括一第一存取电路、一第一运算电路以及一第一验证电路。在一写入期间，第一存取电路写入一第一预设数据至一第一电阻式存储单元。在一随机化程序后，第一存取电路读取流经第一电阻式存储单元的一第一电流。第一运算电路对第一电流进行计算，用以产生一第一计算结果。第一验证电路根据第一计算结果，产生一第一密码。

Description

金钥产生装置及方法
技术领域
本发明有关于一种金钥产生装置，特别是有关于一种随机产生金钥的金钥产生装置。
背景技术
金钥(Key)用以与加密演算法产生密文的数字或符号字串，通常具有相当的长度。通常金钥的长度越长，密文就越安全。相同的明文与不同的金钥进行加密会产生不同的密文。
为了增加装置的安全性，已知的做法是在装置里设置一存储器(如SRAM)，用以储存金钥。然而，已知的做法将增加工艺的复杂度，并且降低装置的可使用面积。因此，已知的做法具有较高的制作成本。
发明内容
本发明提供一种金钥产生装置，包括一第一存取电路、一第一运算电路以及一第一验证电路。在一写入期间，第一存取电路写入一第一预设数据至一第一电阻式存储单元。在一随机化程序后，第一存取电路读取流经第一电阻式存储单元的一第一电流。第一运算电路对第一电流进行计算，用以产生一第一计算结果。第一验证电路根据第一计算结果，产生一第一密码，其中所述随机化程序为加热所述第一电阻式存储单元。
本发明另提供一种金钥产生方法，适用于一电阻式存储器。本发明的金钥产生方法包括，在一写入期间，写入一第一预设数据至一第一电阻式存储单元；在一随机化期间，对电阻式存储器进行一随机化程序；在随机化期间后，读取流经第一电阻式存储单元的一第一电流；计算第一电流，用以产生一第一计算结果；以及根据第一计算结果，产生一第一密码，其中所述随机化程序为加热所述第一电阻式存储单元。
本发明的金钥产生方法可经由本发明的系统来实作，其为可执行特定功能的硬件或固件，亦可以通过程序码方式收录于一纪录媒体中，并结合特定硬件来实作。当程序码被电子装置、处理器、电脑或机器载入且执行时，电子装置、处理器、电脑或机器变成用以实行本发明的装置或系统。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的存取系统的示意图。
图2为本发明的存取系统的另一示意图。
图3为本发明的存取系统的另一示意图。
图4为本发明的存取系统的另一示意图。
图5为本发明的金钥产生方法的一可能流程示意图。
附图标号：
100、200、300、400：存取系统；
110、210、310、410：电阻式存储器；
120、220、320、420：金钥产生装置；
130、140、230、240、260、330、340、430、440、460、470：模块；
131、141、231、241、261、331、341、431、441、461、471：存取电路；
132、142、232、242、262、332、342、432、442、462、472：运算电路；
133、143、233、243、263、333、343、433、443、463、473：验证电路；
150、250、350、450：金钥；
151、152、251～253、351～352、451～454：密码；
C1～C6、CP：电阻式存储单元；
I1～I6：电流；
CR1～CR4：计算结果；
IP：预设电流；
Iref1～Iref4：参考值；Iref4
S511～S515：步骤。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明的存取系统的示意图。如图所示，存取系统100包括一电阻式存储器(Resistive Random access Memory；RRAM)110以及一金钥产生装置120。电阻式存储器110具有多个电阻式存储单元。为方便说明，图1仅显示电阻式存储单元C1及C2，但并非用以限制本发明。
金钥产生装置120存取电阻式存储器110里的至少一电阻式存储单元，用以产生一金钥150。在本实施例中，金钥150是由密码(password)151及152所构成。在此例中，金钥150具有2位，但并非用以限制本发明。在其它实施例中，电阻式存储器110更具有一存储器控制器(memory controller；未显示)。该存储器控制器根据金钥产生装置120所输出的指令存取至少一电阻式存储单元。在一可能实施例中，金钥产生装置120整合于电阻式存储器110之中。
金钥产生装置120可包括二模块130以及140，用以产生密码151及152，当金钥产生装置120里的模块数量愈多时，金钥150的位数量也就愈多。举例而言，当金钥产生装置120具有四个模块时，金钥150便具有四个位。当金钥产生装置120具有八个模块时，金钥150具有八个位。
在本实施例中，模块130包括一存取电路131、一运算电路132以及一验证电路133。存取电路131用以存取电阻式存储单元C1。在一写入期间，存取电路131写入一第一预设数据至电阻式存储单元C1。在本实施例中，在写入期间后，电阻式存储单元C1为一低阻态(LowResistance State；LRS)。在其它实施例中，在写入期间后，电阻式存储单元C1可能为一高阻态(High Resistance State；HRS)。
接着，对电阻式存储器110进行一随机化程序。在一可能实施例中，随机化程序加热电阻式存储器110。在此例中，电阻式存储器110可能被置于一烤箱中，用以进行随机化程序。在一可能实施例中，烤箱的温度200℃以上。在其它实施例中，在随机化程序中，烤箱可能以250℃烘烤电阻式存储器110。在随机化程序后，存取电路131读取流经电阻式存储单元C1的一电流I1。本发明并不限定存取电路131如何读取流经电阻式存储单元C1的一电流I1。在一可能实施例中，存取电路131间接地存取电阻式存储器110。举例而言，存取电路131先发出一读取指令。电阻式存储器110里的一存储器控制器(未显示)再根据该读取指令，读取流经电阻式存储单元C1的电流。在另一实施例中，存取电路131直接地读取流经电阻式存储单元C1的电流。
运算电路132对电流I1进行计算，用以产生一计算结果CR1。在一可能实施例中，运算电路132计算电流I1与一预设电流IP之间的差值，用以产生计算结果CR1。在一可能实施例中，预设电流IP事先储存于运算电路132中。
验证电路133根据计算结果CR1，产生密码151。在一可能实施例中，验证电路133将计算结果CR1与一参考值Iref1作比较。当计算结果CR1大于参考值Iref1时，密码151等于一第一数值(如1)。当计算结果CR1不大于参考值Iref1时，密码151等于一第二数值(如0)。在本实施例中，参考值Iref1事先储存于验证电路133中。
模块140包括一存取电路141、一运算电路142以及一验证电路143。在本实施例中，存取电路141用以存取电阻式存储单元C2。在一写入期间，存取电路141写入一第二预设数据至电阻式存储单元C2。第二预设数据可能相同或不同于第一预设数据。
在随机化程序后，存取电路141读取流经电阻式存储单元C2的一电流I2。在一可能实施例中，随机化程序加热电阻式存储器110。运算电路142对电流I2进行计算，用以产生一计算结果CR2。在一可能实施例中，运算电路142计算电流I2与预设电流IP之间的差值，用以产生计算结果CR2。验证电路143根据计算结果CR2，产生密码152。在一可能实施例中，验证电路143将计算结果CR2与一参考值Iref2作比较。当计算结果CR2大于参考值Iref2时，密码152等于一第一数值(如1)。当计算结果CR2不大于参考值Iref2时，密码152等于一第二数值(如0)。参考值Iref2可能相同或不同于参考值Iref1。
在其它实施例中，为了测试电阻式存储器110的数据保存(retention)能力，对电阻式存储器110进行一数据保存测试(data retention test)。在此例中，可能将电阻式存储器110置于一烤箱中，并设定烤箱的温度。在一可能实施例中，烤箱的温度可能为125℃。在此例中，读取电阻式存储器110所储存的数据，用以判断电阻式存储器110在高温下是否能正确地保存数据。
图2为本发明的存取系统的另一示意图。在本实施例中，存取系统200包括一电阻式存储器210以及一金钥产生装置220。金钥产生装置220存取电阻式存储器210，用以产生金钥250。在本实施例中，金钥250由密码251～253所构成。在其它实施例中，金钥250可能由更多或更少的密码所构成。
金钥产生装置220包括模块230、240及260。由于模块230、240及260的动作均相同，故以下仅说明模块230。在本实施例中，模块230包括一存取电路231、一运算电路232以及一验证电路233。在写入期间，存取电路231写入一预设数据予电阻式存储单元C1。在写入期间后，电阻式存储单元C1可能为一高阻态或是一低阻态。
接着，对电阻式存储器210进行一随机化程序。在一可能实施例中，随机化程序加热电阻式存储器210。在随机化程序后，存取电路231读取流经电阻式存储单元C1的电流I1。由于存取电路231读取电流I1的方式与图1的存取电路131读取电流I1的方式相似，故不再赘述。在本实施例中，存取电路231更读取流经电阻式存储单元CP的电流IP。在此例中，在写入期间，存取电路231可能写入另一预设数据予电阻式存储单元CP。
另外，本发明并不限定存取电路231读取电流I1及IP的顺序。在本实施例中，当存取电路231读取电流I1时，存取电路231不读取电流IP；当存取电路231读取电流IP时，存取电路231不读取电流I1。
存取电路231输出电流I1及IP予运算电路232。运算电路232计算电流I1与IP，用以产生计算结果CR1。在一可能实施例中，运算电路232计算电流I1与IP之间的差值，用以产生计算结果CR1。验证电路233根据计算结果CR1产生密码251。在一可能实施例中，验证电路233比较计算结果CR1与一参考值Iref1。由于图2的验证电路233的动作与图1的验证电路133的动作相似，故不再赘述。
在其它实施例中，电阻式存储器210具有多个开关(未显示)。该等开关耦接于电阻式存储单元CP、C1～C3与金钥产生装置220之间，用以提供相对应的电流予对应的存取电路。举例而言，存取电路231只会接收到电流I1及IP，存取电路241只会接收到电流I2及IP，存取电路261只会接收到电流I3及IP。
图3为本发明的存取系统的另一示意图。在本实施例中，存取系统300包括一电阻式存储器310以及一金钥产生装置320。金钥产生装置320存取电阻式存储器310，用以产生金钥350。在本实施例中，金钥350由密码351及352所构成。
金钥产生装置320包括模块330及340。由于模块330的动作与模块340相同，故以下仅说明模块330。在本实施例中，模块330包括一存取电路331、一运算电路332以及一验证电路333。存取电路331用以存取电阻式存储单元C1及C2。在其它实施例中，存取电路331可能存取更多的电阻式存储单元。
在一写入期间，存取电路331写入一第一预设数据予电阻式存储单元C1，并写入一第二预设数据予电阻式存储单元C2。第一预设数据可能相同或不同于第二预设数据。在写入期间后，电阻式存储单元C1与C2可能均为一高阻态(HRS)或是一低阻态(LRS)。在其它实施例中，在写入期间后，电阻式存储单元C1的阻态不同于电阻式存储单元C2的阻态。接着，对电阻式存储器310进行一随机化程序。在随机化程序后，存取电路331读取流经电阻式存储单元C1的电流I1以及流经电阻式存储单元C2的电流I2。
运算电路332对电流I1及I2进行计算，用以产生计算结果CR1。本发明并不限定运算电路332如何计算电流I1及I2。在一可能实施例中，运算电路332计算电流I1及I2之间的差值，用以产生计算结果CR1。在其它实施例中，当存取电路331存取三个电阻式存储单元(如称第一电阻式存储单元、第二电阻式存储单元以及第三电阻式存储单元)时，运算电路332对流经第一至第三电阻式存储单元的电流进行计算。在此例中，运算电路332可能先计算第一及第二电阻式存储单元的一第一电流差值，再计算第二及第三电阻式存储单元的一第二电流差值，再以第一及第二电流差值的平均值作为计算结果CR1。在其它实施例中，运算电路332可能对流经第一至第三电阻式存储单元的电流进行其它的运算，例如四则运算。
验证电路333根据计算结果CR1产生密码351。在一可能实施例中，验证电路333是比较计算结果CR1与一参考值Iref1。本发明并不限定验证电路333的电路架构。在一可能实施例中，验证电路333具有一比较器。由于图3的验证电路333的动作与图1的验证电路133的动作相似，故不再赘述。
图4为本发明的存取系统的另一示意图。在本实施例中，存取系统400包括一电阻式存储器410以及一金钥产生装置420。金钥产生装置420存取电阻式存储器410，用以产生金钥450。在本实施例中，金钥450是由密码451～454所构成。
金钥产生装置420包括模块430、440、460及470。在本实施例中，模块430与440共用电阻式存储单元C2，并且模块460与470共用电阻式存储单元C4。由于模块430及440的动作与模块460及470的动作相似，故以下仅说明模块430及440的动作。
模块430包括一存取电路431、一运算电路432以及一验证电路433。存取电路431用以存取电阻式存储单元C1及C2。在其它实施例中，存取电路431可能存取更多的电阻式存储单元。在一写入期间，存取电路431写入一第一预设数据予电阻式存储单元C1，并写入一第二预设数据予电阻式存储单元C2。在随机化程序后，存取电路431读取流经电阻式存储单元C1的电流I1以及流经电阻式存储单元C2的电流I2。
运算电路432对电流I1及I2进行计算，用以产生计算结果CR1。在一可能实施例中，运算电路432计算电流I1及I2之间的差值，用以产生计算结果CR1。
验证电路433根据计算结果CR1产生密码451。在一可能实施例中，验证电路433比较计算结果CR1与一参考值Iref1。由于图4的验证电路433的动作与图1的验证电路133的动作相似，故不再赘述。
模块440包括一存取电路441、一运算电路442以及一验证电路443。在一写入期间，存取电路441写入一第三预设数据予电阻式存储单元C3。在随机化程序后，存取电路441读取流经电阻式存储单元C3的电流I3以及流经电阻式存储单元C2的电流I2。
运算电路442对电流I2及I3进行计算，用以产生计算结果CR2。在一可能实施例中，运算电路442计算电流I2及I3之间的差值，用以产生计算结果CR2。验证电路443根据计算结果CR2产生密码452。在一可能实施例中，验证电路443比较计算结果CR2与一参考值Iref2。由于图4的验证电路433的动作与图1的验证电路133的动作相似，故不再赘述。
图5为本发明的金钥产生方法的一可能流程示意图。本发明的金钥产生方法适用于一电阻式存储器。首先，在一写入期间，写入一第一预设数据至一第一电阻式存储单元(步骤S511)。在一可能实施例中，第一电阻式存储单元具有一晶体管以及一电阻式存储元件。在写入第一预设数据后，电阻式存储元件的阻态可能是一高阻态或是一低阻态。
接着，对电阻式存储器进行一随机化程序。在一可能实施例中，随机化程序加热电阻式存储器。在此例中，电阻式存储器可能被置于一烤箱中。在一可能实施例中，烤箱的温度高于200℃。
读取流经第一电阻式存储单元的一第一电流(步骤S513)。本发明并不限定如何读取流经第一电阻式存储单元的第一电流。在一可能实施例中，步骤S513为提供一读取电压予第一电阻式存储单元里的晶体管，再测量流经第一电阻式存储单元的电阻式存储元件的电流。
计算第一电流，用以产生一第一计算结果(步骤S514)。在一可能实施例中，步骤S514为计算第一电流与一预设电流之间的差值，用以产生第一计算结果。
根据第一计算结果，产生一第一密码(步骤S515)。在一可能实施例中，步骤S515将第一计算结果与一参考值作比较。当第一计算结果大于参考值时，第一密码等于一第一数值，如“1”。当第一计算结果不大于参考值时，第一密码等于一第二数值，如”0”。
在其它实施例中，步骤S511写入一第二预设数据至一第二电阻式存储单元。在此例中，步骤S513读取流经第二电阻式存储单元的一第二电流，并且步骤S514对第一及第二电流进行计算，用以产生第一计算结果。在一可能实施例中，步骤S514为计算第一及第二电流之间的差值，用以产生第一计算结果。
在一些实施例中，步骤S511写入一第二预设数据至一第二电阻式存储单元，并写入一第三预设数据至一第三电阻式存储单元。在此例中，步骤S513读取流经第二电阻式存储单元的一第二电流以及流经第三电阻式存储单元的一第三电流。步骤S514对第一电流进行计算，用以产生第一计算结果，并对第三电流进行计算，用以产生第二计算结果。在一可能实施例中，步骤S514计算第一及第二电流之间的差值，用以产生第一计算结果。在此例中，步骤S514计算第二及第三电流之间的差值，用以产生第二计算结果。另外，步骤S515根据第一计算结果，产生一第一密码，并根据第二计算结果，产生一第二密码。
在另一可能实施例中，步骤S511分别写入一第二预设数据、一第三预设数据以及一第四预设数据至一第二电阻式存储单元、一第三电阻式存储单元以及一第四电阻式存储单元。在此例中，步骤S513读取流经第一电阻式存储单元的第一电流、流经第二电阻式存储单元的第二电流、流经第三电阻式存储单元的第三电流以及流经第四电阻式存储单元的第四电流。步骤S514对第一及第二电流进行计算，用以产生第一计算结果，并对第三及第四电流进行计算，用以产生第二计算结果。在一可能实施例中，步骤S514计算第一及第二电流之间的差值，用以产生第一计算结果。在此例中，步骤S514计算第三及第四电流之间的差值，用以产生第二计算结果。另外，步骤S515根据第一计算结果，产生一第一密码，并根据第二计算结果，产生一第二密码。
在加热后，流经电阻式存储单元的电流将无法预测。因此，根据电阻式存储单元的电流所产生的金钥也无法预测，因而大幅提高金钥的可靠度。
本发明的金钥产生方法可以以程序码的型态存在。程序码可储存于实体媒体，或是任何其他机器可读取(如电脑可读取)储存媒体，亦或不限于外在形式的电脑程序产品，其中，当程序码被机器，如电脑载入且执行时，此机器变成用以参与本发明的装置。程序码也可通过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如电脑接收、载入且执行时，此机器变成用以参与本发明的装置。当在一般用途处理单元实作时，程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来，本发明实施例所系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种金钥产生装置，其特征在于，包括：
一第一存取电路，在一写入期间，写入一第一预设数据至一第一电阻式存储单元，并写入一第二预设数据至一第二电阻式存储单元，在一随机化程序后，读取流经该第一电阻式存储单元的一第一电流，并读取流经该第二电阻式存储单元的一第二电流；
一第一运算电路，对该第一及第二电流进行计算，用以产生一第一计算结果；以及
一第一验证电路，根据该第一计算结果，产生一第一密码；
其中所述随机化程序为加热电阻式存储单元。
2.如权利要求1所述的金钥产生装置，其特征在于，该第一验证电路比较该第一计算结果与一参考值，当该第一计算结果大于该参考值时，该第一密码等于一第一数值，当该第一计算结果不大于该参考值时，该第一密码等于一第二数值，该第一数值不等于该第二数值。
3.如权利要求1所述的金钥产生装置，其特征在于，该第一运算电路计算该第一及第二电流之间的差值，用以产生该第一计算结果。
4.如权利要求1所述的金钥产生装置，其特征在于，更包括：
一第二存取电路，在该写入期间，该第二存取电路写入一第三预设数据至一第三电阻式存储单元，在该随机化程序后，该第二存取电路读取流经该第三电阻式存储单元的一第三电流；
一第二运算电路，对该第三电流进行计算，用以产生一第二计算结果；以及
一第二验证电路，根据该第二计算结果，产生一第二密码。
5.如权利要求4所述的金钥产生装置，其特征在于，该第二运算电路计算该第二及第三电流之间的差值，用以产生该第二计算结果。
6.如权利要求4所述的金钥产生装置，其特征在于，在该写入期间，该第二存取电路写入一第四预设数据至一第四电阻式存储单元，在该随机化程序后，该第二存取电路读取流经该第四电阻式存储单元的一第四电流，该第二运算电路对该第三及第四电流进行计算，用以产生该第二计算结果。
7.如权利要求6所述的金钥产生装置，其特征在于，该第二运算电路计算该第三及第四电流之间的差值，用以产生该第二计算结果。
8.如权利要求1所述的金钥产生装置，其特征在于，在写入该第一预设数据至该第一电阻式存储单元后，该第一电阻式存储单元为一低阻态。
9.一种金钥产生方法，其特征在于，适用于一电阻式存储器，该金钥产生方法包括：
在一写入期间，写入一第一预设数据至一第一电阻式存储单元；
在该写入期间，写入一第二预设数据至一第二电阻式存储单元；
在一随机化期间，对该电阻式存储器进行一随机化程序；
在该随机化期间后，读取流经该第一电阻式存储单元的一第一电流；
在该随机化期间后，读取流经该第二电阻式存储单元的一第二电流；
计算该第一及第二电流，用以产生一第一计算结果；以及
根据该第一计算结果，产生一第一密码；
其中所述随机化程序为加热电阻式存储单元。
10.如权利要求9所述的金钥产生方法，其特征在于，根据该第一计算结果，产生该第一密码的步骤比较该第一计算结果与一参考值，当该第一计算结果大于该参考值时，该第一密码等于一第一数值，当该第一计算结果不大于该参考值时，该第一密码等于一第二数值。
11.如权利要求9所述的金钥产生方法，其特征在于，更包括：
在该写入期间，写入一第三预设数据至一第三电阻式存储单元以及写入一第四预设数据至一第四电阻式存储单元；
在该随机化期间后，读取流经该第三电阻式存储单元的一第三电流以及读取流经该第四电阻式存储单元的一第四电流；
计算该第二电流及第三电流之间的差值或是计算该第三电流及第四电流的差值，用以产生一第二计算结果；以及
根据该第二计算结果，产生一第二密码。
CN201810243005.5A 2018-03-23 2018-03-23 金钥产生装置及方法 Active CN110298203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810243005.5A CN110298203B (zh) 2018-03-23 2018-03-23 金钥产生装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810243005.5A CN110298203B (zh) 2018-03-23 2018-03-23 金钥产生装置及方法

Publications (2)

Publication Number Publication Date
CN110298203A CN110298203A (zh) 2019-10-01
CN110298203B true CN110298203B (zh) 2023-06-23

Family

ID=68025794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810243005.5A Active CN110298203B (zh) 2018-03-23 2018-03-23 金钥产生装置及方法

Country Status (1)

Country Link
CN (1) CN110298203B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2217916A1 (en) * 1996-10-09 1998-04-09 Dew Engineering And Development Limited Random number generator and method for same
CA2441887A1 (en) * 2002-09-27 2004-03-27 Niigata University Method for generating random number and random number generator
US9312001B1 (en) * 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
US9443587B1 (en) * 2015-07-21 2016-09-13 Winbond Electronics Corp. Resistive memory apparatus and writing method thereof
TW201706991A (zh) * 2015-06-17 2017-02-16 英特爾股份有限公司 亂數產生器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US7948793B2 (en) * 2008-09-12 2011-05-24 Micron Technology, Inc. Temperature compensation in memory devices and systems
US8027187B2 (en) * 2008-09-12 2011-09-27 Micron Technology, Inc. Memory sensing devices, methods, and systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2217916A1 (en) * 1996-10-09 1998-04-09 Dew Engineering And Development Limited Random number generator and method for same
CA2441887A1 (en) * 2002-09-27 2004-03-27 Niigata University Method for generating random number and random number generator
US9312001B1 (en) * 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
TW201706991A (zh) * 2015-06-17 2017-02-16 英特爾股份有限公司 亂數產生器
US9443587B1 (en) * 2015-07-21 2016-09-13 Winbond Electronics Corp. Resistive memory apparatus and writing method thereof

Also Published As

Publication number Publication date
CN110298203A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
EP3785162B1 (en) Cryptographic asic for derivative key hierarchy
CN111095213B (zh) 嵌入式程序的安全引导方法、装置、设备及存储介质
US10742406B2 (en) Key generation and secure storage in a noisy environment
US10910079B2 (en) Programming device arranged to obtain and store a random bit string in a memory device
CN1794628B (zh) 生成密钥的装置和方法
CN104424428B (zh) 用于监视数据处理的电子电路和方法
WO2017194335A2 (en) Programming device arranged to obtain and store a random bit string in a memory device
US20190305972A1 (en) Physically unclonable function resistant to side-channel attack and method therefor
TW202109335A (zh) 記憶體裝置
Wen et al. Efficient fuzzy extractor implementations for PUF based authentication
CN116232586A (zh) 基于分数阶忆阻神经网络时间反馈控制的图像加密方法
KR102554982B1 (ko) 역계산 퍼지 추출기 및 인증을 위한 방법
CN110298203B (zh) 金钥产生装置及方法
TWI662826B (zh) 金鑰產生裝置及方法
JP6107191B2 (ja) Ｉｃカード
CN108345803B (zh) 一种可信存储设备的数据存取方法及装置
US20140137211A1 (en) Apparatus-specific information generation device, apparatus-specific information generation method, terminal apparatus, and authentication system
JP5906821B2 (ja) デバイス固有情報生成装置及びデバイス固有情報生成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant