KR102299928B1 - 셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이 - Google Patents

셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이 Download PDF

Info

Publication number
KR102299928B1
KR102299928B1 KR1020200103606A KR20200103606A KR102299928B1 KR 102299928 B1 KR102299928 B1 KR 102299928B1 KR 1020200103606 A KR1020200103606 A KR 1020200103606A KR 20200103606 A KR20200103606 A KR 20200103606A KR 102299928 B1 KR102299928 B1 KR 102299928B1
Authority
KR
South Korea
Prior art keywords
transition metal
metal oxide
layer
pattern
spin
Prior art date
Application number
KR1020200103606A
Other languages
English (en)
Inventor
조만호
박한범
정광식
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020200103606A priority Critical patent/KR102299928B1/ko
Application granted granted Critical
Publication of KR102299928B1 publication Critical patent/KR102299928B1/ko

Links

Images

Classifications

    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • H01L43/10—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 실시예에 의한 메모리 소자는 위상 절연체(topological insulator) 패턴과, 위상 절연체 패턴의 제1 면에 위치하는 MTJ(meagnet tunnel juntion)와, 위상 절연체 패턴의 제2 면에 접하여 위치하는 전이금속 산화물 패턴과, MTJ와 상응하도록 전이 금속 산화물 패턴에 위치하는 셀렉터 전극을 포함한다.

Description

셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이{MEMORY DEVICE COMPRISING SELECTOR ELECTRODE AND MEMORY ARRAY}
본 기술은 셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이와 관련된다.
현재 차세대 비휘발성 메모리 기술로써 캐리어(carrier)의 스핀을 이용하는 스핀트로닉스 장치로 자성 메모리 (MRAM)에 대한 많은 연구 및 기술개발이 수행되고 있다. 자성 메모리 기술 중에서도 스핀 전달 토크(spin transfer torque)를 활용한 스핀전달토크 메모리(STT-MRAM, spin transfer torque - magnetoresistance random access memory)가 많은 각광을 받으며 상용화 단계에 이르렀다. 최근에는 스핀 전달 토크 메모리 대비 빠른 스위칭이 가능하고 수명이 긴 등의 장점을 갖는 스핀 궤도 토크(spin orbit torque)를 활용한 스핀 궤도 토크 소자가 주목받고 있다.
위상 절연체(topological insulator)는 표면에 나선형으로 스핀 편극된 디락 밴드 구조를 가진 물질을 말하며, 외부 전기장을 가하면 라쉬바-에델스테인 (Rashba-Edelstein) 효과에 의해 그 표면에 스핀 축적이 발생한다. 따라서 축적된 스핀에 의해 스핀토크가 발생하여 그 크기가 충분할 경우 자기 터널 접합을 구성하는 자유층의 자화 방향을 바꿀 수 있다. 낮은 에너지로 자유층의 자화 방향을 바꾸기 위해서는 쓰기 층을 통해 흘려준 전하전류 대비 스핀 축적 (스핀 전류)의 생성비를 나타내는 스핀 홀 각도가 큰 위상절연체 소재가 필요하다.
워드 라인을 공유하는 스핀 궤도 토크 메모리에서 워드 라인을 통하여 제공되는 전류에 의하여 메모리 소자에 포함된 자유 자화층의 자화 방향이 동시에 전환될 수 있다. 이에 대하여 전류가 메모리 소자에 제공되지 않도록 각 메모리 소자 별로 스위치를 연결하여 이러한 난점을 해소할 수 있다.
그러나, 이러한 방식에 의하면 메모리 소자와 연결된 별도의 스위치를 형성하여야 하므로 공정이 복잡해지고, 메모리의 집적도가 낮아지며, 결과적으로 제조 단가 및 메모리 소자의 비용이 상승한다.
본 실시예로 해결하고자 하는 과제중 하나는 상술한 난점을 해결하는 것이다. 즉, 간단하게 각각의 단위 메모리 소자에 접근(access)하여 읽기 및 쓰기를 수행할 수 있는 메모리 소자를 제공하는 것이 본 실시예로 해결하고자 하는 과제 중 하나이다.
본 실시예에 의한 메모리 소자는 위상 절연체(topological insulator) 패턴과, 위상 절연체 패턴의 제1 면에 위치하는 MTJ(meagnet tunnel juntion)와, 위상 절연체 패턴의 제2 면에 접하여 위치하는 전이금속 산화물 패턴과, MTJ와 상응하도록 전이 금속 산화물 패턴에 위치하는 셀렉터 전극을 포함한다.
본 실시예에 의한 메모리 어레이는 일 방향으로 연장된 위상 절연체 라인과, 위상 절연체 라인의 제1 면에 위치하는 복수의 MTJ들과, 위상 절연체 라인의 제2 면에 위치하는 전이 금속 산화물 라인과 전이 금속 산화물 라인에 MTJ들의 위치와 대응되도록 위치하는 셀렉터 전극들을 포함한다.
본 실시예에 의하면, 워드 라인을 공유하더라도 선택적으로 인접한 자유자성층의 방향을 전환할수 있으며, 동일 저장밀도를 구현하기 위한 소자의 크기를 감소시킬 수 있다는 장점이 제공된다.
도 1은 본 발명의 실시예에 따른 셀렉터 전극(300)을 포함하는 메모리 소자의 개요를 나타내는 도면이다.
도 2(a)는 본 발명의 실시예들에 따른 표면 밴드의 혼성에 의해 나선형 스핀 편극이 줄어든 상태의 밴드 다이어그램 및 표면 밴드의 스핀 구조를 개략적으로 나타낸 도면이고, 도 2(b)는 본 발명의 실시예들에 따른 대칭의 깨짐에 의해 표면 밴드의 혼성이 억제되어 나선형 스핀 편극이 강해진 상태의 밴드 다이어그램 및 표면 밴드의 스핀 구조를 개략적으로 나타낸 도면이다.
도 3(a)는 본 발명의 실시예들에 따른 전이금속 산화물 패턴 내의 산소 공공 결함(VO)의 밀도가 낮은 상태를 나타낸 예시적 단면도이고, 도 3(b)는 전이금속 산화물 패턴 내의 산소 공공 결함의 밀도가 높은 상태를 나타낸 예시적 단면도이다.
도 4(a) 및 도 4(b)는 셀렉터 전극을 포함하는 메모리 소자(10)의 쓰기 동작을 개요적으로 설명하기 위한 도면이다. 도 4(c)는 메모리 소자(10)의 읽기 동작을 개요적으로 설명하기 위한 도면이다.
도 5는 본 실시예에 의한 메모리 어레이의 일부를 개요적으로 도시한 도면이다.
도 6은 본 발명의 실시예들에 따른 스핀트로닉스 장치의 산소 공공 결함 밀도에 따른 성능지수의 차이를 나타내는 그래프이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명한다. 도 1은 본 발명의 실시예에 따른 셀렉터 전극(300)을 포함하는 메모리 소자(10)의 개요를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 소자(memory device, 10)는 위상 절연체 패턴 (topological insulator, 100), 전이금속 산화물 패턴(110), MTJ(200)를 포함할 수 있다.
위상 절연체 패턴(100)은 표면(surface) 및 내부(bulk)를 포함할 수 있다. 위상절연체 패턴(100)의 표면은 제1 면(S1) 및 제2 면(S2)을 포함할 수 있고, 제1 면(S1)과 제2 면 사이에 내부(bulk)가 위치할 수 있다.
위상절연체 패턴(100)은 위상절연체(topological insulator)를 포함할 수 있다. 위상절연체는 표면과 내부에 다른 밴드 및 스핀 구조를 가지며, 표면에 나선형으로 스핀 편극된 밴드를 가지는 물질일 수 있다. 위상 절연체의 제1 면(S1) 및 제2 면(S2)의 나선형 스핀 편극 방향은 서로 반대 방향일 수 있다.
위상절연체 표면 상태의 특성은, 표면 파동 함수 (wave function)를 통해 나타낼 수 있다. 충분한 두께를 갖는 위상절연체 층(100)의 제1 면(S1)의 표면 파동 함수와 제2 면(S2)의 표면 파동함수 사이의 중첩(superposition)은 무시할 수 있을 정도로 작을 수 있다. 위상절연체의 두께가 충분히 얇아지면, 위상절연체 제1 면의 표면 파동 함수와 제2 면의 표면 파동함수가 중첩되어 서로 영향을 미칠 수 있다. 예를 들어, 표면 파동함수의 중첩이 충분해지면 마주하는 표면 상태의 혼성 (hybridization)이 발생하여 디락 밴드에 에너지 밴드 갭이 생기고 스핀 편극의 크기가 줄어들 수 있다.
위상절연체는 화학식 AXBYCZDW(0≤X≤10, 0≤Y≤10, 0≤Z≤10, 0≤W≤10)으로 표현되는 화합물을 포함할 수 있다. A 및 B 원소로는 Bi, Sb, Tl, Pb, Sn, In, Ga, 또는 Ge 중에서 선택될 수 있고, C 및 D 원소로는 Se, Te, 또는 S 중에서 선택될 수 있다. 일 예로, 위상 절연체는 화학식 A1-XBX(0≤X≤1), 화학식 A1-XBXC1-YDY(0≤X≤1, 0≤Y≤1), 화학식 A2-XBXC3-YDY(0≤X≤2, 0≤Y≤3), 화학식 A3-XBXC4-YDY(0≤X≤3, 0≤Y≤4), 또는 화학식 A5-XBXC7-YDY(0≤X≤3, 0≤Y≤4)로 표현되는 화합물일 수 있다. A 및 B는 각각 Bi, Sb, Tl, Pb, Sn, In, Ga, 또는 Ge 중에서 선택된 원소일 수 있고, C 및 D는 각각 Se, Te, 또는 S 중에서 선택된 원소일 수 있다. 다른 예로, 위상 절연체는 Bi0.9Sb0.1, Bi2Se3, Bi2Te3, Ge2Se2Te5, Sb2Te3, Sb2Se3, Bi2Te2Se, Bi2Te1.6S1.4, Bi1.1Sb0.9Te2S, Bi1.5Sb0.5Te1.7Se1.3, TlBiSe2, TlBiTe2, TlBi(S1-xSex)2, PbBi2Te4, PbSb2Te4, GeBi2Te4, 또는 PbBi4Te7일 수 있다.
자기 터널 접합(MTJ, magnetic tunnel junction, 200)은 자유 자화층(210), 절연층(220), 고정 자화층(230)을 포함하며 자유 자화층(210), 절연층(220) 및 고정 자화층(230)은 적층된다. 위상 절연체 패턴(100)과 인접한 자유 자화층(210)은 위상 절연체 패턴(100)을 흐르는 전류에 따른 스핀 궤도 토크에 의하여 자화 방향이 변화하나, 고정 자화층(230)의 자화 방향은 고정된다.
예를 들어, 자유 자화층(210) 및 고정 자화층(230)은 강자성체 및 준강자성체 물질을 포함할 수 있다. 자유 자화층(210) 및 고정 자화층(230)은 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W 또는 Y중에서 선택된 원소를 포함하는 금속, 합금 또는 산화물이 될 수 있다.
고정 자화층(230)을 지나가는 전자가 터널링 장벽(Tunneling barrier)으로 사용되는 절연층(220)을 통과할 때 자유 자화층(210)의 자화 방향에 따라 터널링 확률이 달라진다. 즉, 고정 자화층(230)과 자유 자화층(210) 사이의 자화 방향이 평행할 경우 터널링 전류는 최대가 되고, 반평행일 때는 최소가 된다. 따라서 각 경우의 전류의 차이를 구분하여 저장된 데이터를 읽을 수 있다.
위상절연체 패턴(100)의 제1 면(S1) 상에 MTJ(200)의 자성체층인 자유 자화층(210)이 배치될 수 있다. 도 1에 예시된 실시예와 같이 자유 자화층(210)은 제 1면(S1)에 직접 접촉하여 배치될 수 있다. 하지만, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예들에 따르면, 자성체 층(210)과 제1 면(S1) 사이에 별개의 층이 제공될 수도 있다.
전이금속 산화물 패턴(110)은 일 예로, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Tc, Ru, Cd, Hf, Ta, Ir, W, La, Ce, 또는 Gd 중에서 선택된 원소를 포함하는 산화물을 포함할 수 있다.
위상 절연체 층(100) 제2 면(S2)에 전이금속 산화물 패턴(110)이 배치될 수 있다. 도 1로 예시된 실시예에 의하면, 전이금속 산화물 패턴(110)은 제2 면(S2)에 직접 접촉하여 배치될 수 있다. 그러나, 도시되지 않은 실시예에 의하면, 전이금속 산화물 층(110)과 제2 면 사이에 별개의 층이 제공될 수도 있다.
전이금속 산화물 층(110)은 산소 원자들이 결함된 (혹은 부족한) 자리인 산소 공공 결함(oxygen vacancy defects)들을 포함할 수 있다. 또, 전이금속 산화물 층(110) 내의 산소 공공 결함들의 밀도와 전하 상태는 달라질 수 있다. 전이금속 산화물 층(110)에 포함된 산소 공공 결함들은 인접한 위상절연체 층(100)의 표면 상태에 영향을 줄 수 있다.
도시되지 않은 실시예에 의하면, 위상절연체 층(100)의 표면에 제1 전극(도 5, 410 참조) 및 제2 전극(도 5, 420 참조)이 배치될 수 있다. 실시예들에 따르면, 도 1에 도시된 바와 같이, 제1 전극 및 제2 전극이 제1 면(S1)에 배치될 수 있다. 하지만 본 발명이 이에 한정되는 것은 아니다. 도시되지 않은 실시예들에 따르면, 제1 전극 및 제2 전극은 제2 면(S2)에 배치될 수도 있다.
위상절연체 패턴(100)은 두께가 얇을수록 내부 대비 표면의 비율이 증가하면서 스핀궤도토크 효율이 증가할 수 있다. 반면, 임계 두께 이하에서는 두께가 얇을수록 서로 마주하는 표면 밴드 사이의 혼성의 정도가 급격히 증가해 스핀 궤도 토크 효율이 작아질 수 있다. 이때, 위상절연체 패턴(100)의 제1 면(S1)과 제2 면(S2)의 표면 파동함수 사이의 대칭(symmetry)을 깨면 두 표면 밴드 사이의 혼성을 억제할 수 있다.
도 2(a)는 본 발명의 실시예들에 따른 표면 밴드의 혼성에 의해 나선형 스핀 편극이 줄어든 상태의 밴드 다이어그램 및 표면 밴드의 스핀 구조를 개략적으로 나타낸다. 또한, 혼성에 의해 디락 밴드에 밴드 갭이 생긴 상태를 나타낸다. 표면 밴드의 스핀 편극의 크기가 작으면, 스핀궤도토크 효율이 감소할 수 있다.
도 2(b)는 본 발명의 실시예들에 따른 대칭의 깨짐에 의해 표면 밴드의 혼성이 억제되어 나선형 스핀 편극이 강해진 상태의 밴드 다이어그램 및 표면 밴드의 스핀 구조를 개략적으로 나타낸다. 도 2(b)를 참조하면, 대칭의 깨짐에 의해 위상절연체 층의 마주하는 각 면에 해당하는 디락 밴드의 에너지가 바뀌면서 밴드 갭이 다시 닫힐 수 있다. 표면 밴드의 스핀 편극의 크기가 크면, 스핀궤도토크 효율이 증가할 수 있다.
다시 도 1을 참조하면, 전이금속산화물 층(110)의 산소 공공 결함의 밀도를 증가시킴으로써 위상절연체 층(100)의 제1 면(S1)과 제2 면(S2) 사이의 대칭을 깰 수 있다. 다시 말해, 산소 공공 결함이 많은 전이금속산화물 층(110)을 포함하는 스핀궤도토크 메모리 장치는 높은 스핀궤도토크 효율을 가질 수 있다.
도 3(a)는 본 발명의 실시예들에 따른 전이금속 산화물 패턴(110) 내의 산소 공공 결함(VO)의 밀도가 낮은 상태를 나타낸 예시적 단면도이고, 도 3(b)는 전이금속 산화물 패턴(110) 내의 산소 공공 결함(VO)의 밀도가 높은 상태를 나타낸 예시적 단면도로, 위상절연체 층(100)의 표면 밴드의 혼성에 의해 낮은 스핀 궤도 토크 효율을 갖는 상태를 설명하기 위한 도면이다.
도 3(a)를 참조하면, 전이금속 산화물 층(110) 내의 산소 공공 결함(VO)의 밀도를 높이기 위해, 낮은 산소 분압 상태에서 전이금속 산화물 층을 성장(growth)시킬 수 있다. 또는, 낮은 산소 분압 상태에서 성장된 전이금속 산화물 패턴(110)을 열처리하여 산소 공공 결함을 생성할 수 있다. 또는, 성장된 전이금속 산화물 패턴(110)에 플라즈마 처리를 통해 산소 공공 결함을 생성할 수 있으며, 일 예로, 아르곤(Ar) 프라즈마 처리로 산소 공공 결함을 생성할 수 있다.
도 3(a)로 예시된 상태는 도 2(a)로 예시된 밴드 다이어그램을 갖는 상태에 대응될 수 있고, 도 3(b)로 예시된 상태는 도 2(b)로 예시된 밴드 다이어그램을 갖는 상태에 대응될 수 있다.
전이 금속 산화물 패턴을 이루는 물질은 전이 금속(transition metal)의 산화물일 수 있으며, 일 예로, Zr, Zn, Ti, Hf,, Al, NiO, Ti, Ru, Ta, Ag 및 W 중 어느 하나의 전이 금속의 산화물일 수 있다. 예시된 전이 금속들의 산화물들 중 어느 일부는 선택전압(Vsel)으로 정해진 값 이상의 전압을 제공하면 산소 공공 결함의 밀도가 증가한다. 그러나, 어느 일부는 이와 반대로 선택전압(Vsel)으로 정해진 값 이상의 전압을 제공하면 산소 공공 결함의 밀도가 감소한다. 따라서, 전이 금속 산화물 패턴(110)을 이루는 물질에 따라 셀렉터 전극(300)으로 인가하는 전압을 조절하여야 할 필요가 있다.
도 1을 참조하면, 위상절연체 패턴(100)에 전류(i)가 흐름에 따라 제1 면(S1)을 통해 발생한 스핀 궤도 토크가 MTJ(200)의 자유 자화층(210)에 전달될 수 있다. 발생한 스핀 궤도 토크의 크기는 위상절연체 층(100)에 흘린 전류(i)의 크기에 비례할 수 있다. 실시예들에 따르면, 위상절연체 층(100)에 흘려준 전류의 크기가 임계 전류의 크기 이상인 경우, 자유 자화층(210)의 자화 방향을 바꿀 수 있다. 또는, 발생한 스핀 궤도 토크의 크기가 임계 스핀 궤도 토크 크기 이상인 경우, 자유 자화층(210)의 자화 방향을 바꿀 수 있다. 따라서, 고정 자화층(230)의 자화 방향에 대하여 자유 자화층(210)의 자화 방향을 변경하여 정보를 저장할 수 있다.
선택 전압(Vsel)에 의해 페르미 레벨이 달라질 수 있으며, 이에 따라 전이금속 산화물 패턴(110) 내에 존재하던 산소 공공 결함(VO)들의 전하 상태가 양의 전하 상태 (예를 들어, +2 또는 +1의 전하 상태), 중성의 전하 상태 (neutral), 또는 음의 전하 상태 (예를 들어, -2 또는 -1의 전하 상태)를 가질 수 있다. 산소 공공 결함(VO)들의 전하 상태가 달라지면, 산소 공공 결함(VO)들의 밀도가 달라진 것과 유사하게, 위상절연체 층(100)의 제2 면(S2)에 파동함수 상태에 변화를 줄 수 있다. 따라서 위상 절연체 층(100)의 제1 면(S1)과 제2 면(S2) 사이의 대칭을 유지하거나 깨지도록 가역적으로 조절할 수 있다. 산소 공공 결함(VO)들의 전하 상태를 제어하기 위해 필요한 전압의 크기는 산소 공공 결함을 생성 또는 제거하기 위해 필요한 전압의 크기보다 작을 수 있다.
양의 선택 전압(Vsel) 또는 음의 선택 전압(Vsel)에 따른 산소 공공 결함 밀도 및 전하상태의 증가 또는 감소의 방향은 셀렉터 전극 물질, 전이금속 산화물 층의 물질 및 상태에 따라 달라질 수 있다.
이하에서는, 셀렉터 전극(300)으로 제1 값 이상의 전압을 제공하면 산소 공공 결함의 밀도가 증가하고, 반대로 제2 값 미만의 전압을 제공하면 산소 공공 결함의 밀도가 감소하는 경우를 예시한다. 다만, 이것은 설명의 편의를 위한 것으로, 본 발명의 범위를 제한하기 위한 것이 아님을 유의하여야 한다.
도 4(a) 및 도 4(b)는 셀렉터 전극(300)을 포함하는 메모리 소자(10)의 쓰기 동작을 개요적으로 설명하기 위한 도면이다. 도 4(c)는 메모리 소자(10)의 읽기 동작을 개요적으로 설명하기 위한 도면이다.
도 1 내지 도 4(a)를 참조하면, 셀렉터 전극(300)을 통해 제2 값 미만의 선택 전압(Vsel)이 가해지면 전이금속 산화물 패턴(110) 내에 산소 이온이 제공된다. 따라서 전이금속 산화물 패턴(110) 내의 산소가 이동하여 제2 면(S2) 부근의 산소 공공 결함의 밀도가 감소한다.
제2 면(S2) 인근에 산소 공공 결함의 밀도가 감소한 상태에서는 스핀 편극이 약해지며. 자유 자화층(210)의 자화 방향을 바꾸기 위해 산소 공공 결함의 밀도가 증가한 상태에 비하여 더 큰 전하 전류(iwrite)가 필요하다.
그러나, 셀렉터 전극(300)을 통해 제1 값 이상의 선택 전압(Vsel)이 가해지면 전이금속 산화물 패턴(110) 내에 산소 이온이 제거되며, 이로부터 도 4(b)로 예시된 것과 같이 전이금속 산화물 패턴(110) 내의 산소가 이동하여 제2 면(S2) 부근의 산소 공공 결함들이 증가한다.
제2 면(S2) 인근에 산소 공공 결함의 밀도가 커진 상태에서는 스핀 편극이 강해지므로, 자유 자화층(210)의 자화 방향을 바꾸기 위해 더 적은 전하 전류(iwrite)가 필요하다. 따라서 위상 절연체 층(100)에 적절한 크기의 전류(iwrite)를 제공하면, 자유 자화층(210)의 자화 방향을 변경시킬 수 있다.
따라서, 셀렉터 전극(300)으로 제공되는 선택 전압(Vsel)의 크기를 제어하여 상응하는 MTJ(200)에 포함된 자유 자화층(210)의 자화 방향을 제어할 수 있고, 그로부터 MTJ(200)에 정보를 기입(write)할 수 있다.
도 4(c)를 참조하면, MTJ(200)에 읽기 전압(vread)가 제공되면 고정 자화층(230)과 자유 자화층(210)의 자화 방향에 따라 MTJ(200)의 저항값 결정된다. 도 4 (c)로 예시된 것과 같이 고정 자화층(230)과 자유 자화층(210)의 자화 방향이 서로 반평행(anti-parallel)인 경우에는 MTJ(200)의 저항값이 고정 자화층(230)과 자유 자화층(210)의 자화 방향이 서로 평행(parallel)인 경우에 형성되는 저항값보다 크다. 도 4(c)는 수평 자화 방향을 예시하였으나, 도시되지 않은 예로, 수직 방향의 자화 방향의 실시예 등 여러 방향의 자화 방향이 있을 수 있다.
반대로, 고정 자화층(230)과 자유 자화층(210)의 자화 방향이 서로 평행(parallel)인 경우에는 MTJ(200)의 저항값이 고정 자화층(230)과 자유 자화층(210)의 자화 방향이 서로 반평행(anti-parallel)인 경우에 형성되는 저항값보다 크다.
미리 정해진 읽기 전압(vread)이 제공되었을 때 제공되는 읽기 전류(iread)의 크기는 고정 자화층(230)과 자유 자화층(210)의 자화 방향과의 관계에 따라 결정된다. 따라서, 미리 정해진 읽기 전압(vread)이 제공되었을 때 제공되는 읽기 전류(iread)의 크기를 검출하여 MTJ(200)에 저장된 정보를 판독할 수 있다.
도 5는 본 실시예에 의한 메모리 어레이(1)의 일부를 개요적으로 도시한 도면이다. 도 5를 참조하면, 본 실시예에 의한 메모리 어레이(1)는 일 방향으로 연장된 위상 절연체 라인(100)과 위상 절연체 라인(100)의 제1 면(S1)에 위치하는 복수의 MTJ들(200a, 200b, 200c)과 위상 절연체 라인(100)의 제2 면(S2)에 MTJ들(200a, 200b, 200c)과 대응되도록 위치하는 셀렉터 전극들(300a, 300b, 300c)을 포함한다.
도 5로 예시된 실시예에서, 메모리 어레이(1)는 위상 절연체 라인(100)의 제1 면에는 외부로부터 전류를 제공받고, 위상 절연체 라인(100)으로 전류를 흘리는 제1 전극(410) 및/또는 제2 전극(420)을 포함한다. 메모리 어레이는 워드 라인으로 기능하는 위상 절연체 라인(100)과 워드 라인 드라이버(미도시), 회로부 및/또는 접지와의 연결을 제어하는 스위치(SW)를 더 포함할 수 있다.
도 5는 워드 라인으로 기능하는 위상 절연체 라인(100)을 하나만 도시하였으나, 본 실시예에 의한 메모리 어레이(1)는 어레이로 배치된 복수의 위상 절연체 라인들을 포함할 수 있다.
상술한 바와 같이 워드 라인으로 기능하는 위상 절연체 라인(100)과 각각의 셀렉션 전극에 제공되는 선택 전압(Vsel)들을 조합하여 전이 금속 산화물 라인(110) 내의 산소 결함 밀도를 제어하여 MTJ(200a, 200b, 200c)내의 자유 자화층의 자화 방향을 조절할 수 있고, 이로부터 MTJ(200a, 200b, 200c)에 정보를 기입할 수 있다. 또한, 각 MTJ(200a, 200b, 200c)에 연결되어 읽기 전압(Vread)을 제공하는 비트 라인(미도시)과 워드 라인으로 기능하는 위상 절연체 라인(100)을 통하여 MTJ(200a, 200b, 200c)에 기입된 정보를 읽을 수 있다.
따라서, word line을 공유하더라도 선택적으로 인접한 자유자성층의 방향을 전환할수 있으며, 동일 저장밀도를 구현하기 위한 소자의 크기를 감소시킬 수 있다.
실험 결과
도 6은 본 발명의 실시예들에 따른 스핀트로닉스 장치의 산소 공공 결함 밀도에 따른 성능지수의 차이를 나타내는 그래프이다. 도 6의 결과는 스핀트로닉 테라헤르츠 발생 분광실험 (spintronic terahertz emission spectroscopy)을 통해 얻은 결과이다. 상기 실험에서는 위상절연체 층으로는 Bi2Se3가 사용되었고, 자성체 층으로는 3nm 두께의 Co가 사용되었고, 전이금속 산화물 층으로는 10nm 두께의 HfO2-x가 사용되었다. 전이금속 산화물 층 내에 산소 공공 결함을 형성하기 위해서 전이금속 산화물을 서로 다른 산소 분압에서 열처리하였다. 다시 말해, 높은 산소 공공 결함상태의 스핀트로닉스 장치 (High VO) 및 낮은 산소 공공 결함상태의 스핀트로닉스 장치 (Low VO)를 제작하였다.
도 6을 참조하면, 전이금속 산화물 층 내의 산소 공공 결함 밀도에 따라 스핀트로닉스 장치의 성능지수가 달라짐을 확인할 수 있다. 상기 그래프의 성능지수로는 역 에델스테인 효과 길이 (inverse Edelstein effect length)가 사용되었다. 스핀 궤도토크 기반 스핀트로닉스 장치의 역 에델스테인 효과 길이가 크면 흘려준 전하 전류 대비 많은 스핀 축적 (스핀 전류)가 발생할 수 있으므로, 같은 양의 전하 전류가 흘러도 더 큰 스핀궤도토크를 가질 수 있다. 도 6을 참조하면, 위상절연체 층의 두께에 따라 산소 공공 결함 밀도에 따른 성능지수에 차이가 달라짐을 확인할 수 있다. 위상절연체 층의 두께가 얇아질수록 성능지수의 차이가 커져 약 2.6배의 차이가 나타남을 확인할 수 있다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
1: 메모리 어레이 10: 메모리 소자
100: 위상 절연체 패턴, 위상 절연체 라인
110: 전이 금속 산화물 패턴, 전이 금속 산화물 라인
200: MTJ 210: 자유 자화층
220: 절연층 230: 고정 자화층
300: 셀렉터 410: 제1 전극
420: 제2 전극

Claims (5)

  1. 위상 절연체(topological insulator) 패턴;
    상기 위상 절연체 패턴의 제1 면에 위치하는 MTJ(meagnet tunnel juntion);
    상기 위상 절연체 패턴의 제2 면에 접하여 위치하는 전이금속 산화물 패턴;
    상기 MTJ와 상응하도록 상기 전이 금속 산화물 패턴에 위치하는 셀렉터 전극을 포함하는 메모리 소자.
  2. 제1항에 있어서,
    상기 MTJ는 상기 위상 절연체 패턴과 직접 접촉하고,
    상기 셀렉터 전극은 상기 전이 금속 산화물 패턴 직접 접촉하는 메모리 소자.
  3. 제1항에 있어서,
    상기 메모리 소자는,
    상기 셀렉터 전극을 통해 제공되는 전압에 의하여 상기 전이 금속 산화물 패턴 내의 산소 공공 결함(oxygen vacancy defect)의 밀도가 제어되는 메모리 소자.
  4. 제1항에 있어서,
    상기 메모리 소자는,
    상기 위상 절연체 패턴을 통하여 흐르는 전류에 의하여 상기 MTJ에 정보를 저장하는 메모리 소자.
  5. 일 방향으로 연장된 위상 절연체 라인;
    상기 위상 절연체 라인의 제1 면에 위치하는 복수의 MTJ들;
    상기 위상 절연체 라인의 제2 면에 위치하는 전이 금속 산화물 라인;
    상기 전이 금속 산화물 라인에 상기 MTJ들의 위치와 대응되도록 위치하는 셀렉터 전극들을 포함하는 메모리 어레이.
KR1020200103606A 2020-08-19 2020-08-19 셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이 KR102299928B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200103606A KR102299928B1 (ko) 2020-08-19 2020-08-19 셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200103606A KR102299928B1 (ko) 2020-08-19 2020-08-19 셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이

Publications (1)

Publication Number Publication Date
KR102299928B1 true KR102299928B1 (ko) 2021-09-07

Family

ID=77796898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200103606A KR102299928B1 (ko) 2020-08-19 2020-08-19 셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이

Country Status (1)

Country Link
KR (1) KR102299928B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180034183A (ko) * 2016-09-27 2018-04-04 연세대학교 산학협력단 위상 절연체 및 전이금속 산화물을 포함하는 전자 장치
KR20180083028A (ko) * 2017-01-11 2018-07-20 삼성전자주식회사 자기 메모리 장치
KR20200002602A (ko) * 2018-06-29 2020-01-08 인텔 코포레이션 수직 자기 랜덤 액세스 메모리를 위한 다층 스핀 궤도 토크 전극들

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180034183A (ko) * 2016-09-27 2018-04-04 연세대학교 산학협력단 위상 절연체 및 전이금속 산화물을 포함하는 전자 장치
KR20180083028A (ko) * 2017-01-11 2018-07-20 삼성전자주식회사 자기 메모리 장치
KR20200002602A (ko) * 2018-06-29 2020-01-08 인텔 코포레이션 수직 자기 랜덤 액세스 메모리를 위한 다층 스핀 궤도 토크 전극들

Similar Documents

Publication Publication Date Title
US10734054B2 (en) Magnetic structure based on synthetic antiferromagnetic free layer and derivative SOT-MRAM
US10490601B2 (en) Bottom pinned SOT-MRAM bit structure and method of fabrication
JP4533837B2 (ja) 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び読み出し方法
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US10115669B2 (en) High density nonvolatile memory cell unit array
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
US9608040B2 (en) Memory device and method of fabricating the same
US9230625B2 (en) Magnetic memory, spin element, and spin MOS transistor
US20140252439A1 (en) Mram having spin hall effect writing and method of making the same
US20100074092A1 (en) Reducing Spin Pumping Induced Damping of a Free Layer of a Memory Device
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
US10608170B2 (en) Electric field assisted perpendicular STT-MRAM
EP2466586B1 (en) Multibit magnetic random access memory cell with improved read margin
JP2011054873A (ja) 不揮発性メモリ素子の製造方法
EP1653475A1 (en) Multi-bit magnetic random access memory device and method for writing the same
JP2012084765A (ja) 不揮発性メモリ素子及びその製造方法
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
JP2008252036A (ja) 磁気抵抗素子及び磁気メモリ
US11462680B2 (en) Magnetic storage device
JP2006086476A (ja) 磁気記録素子および磁気記録装置
KR102299928B1 (ko) 셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이
KR20220066725A (ko) 자기 메모리 소자
CN113243052A (zh) 电场可控制的自旋滤波器隧道结磁阻存储器设备及其制造方法
KR102665796B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant