CN105470384A - 用于InSb磁敏器件的薄膜材料结构及制造工艺 - Google Patents
用于InSb磁敏器件的薄膜材料结构及制造工艺 Download PDFInfo
- Publication number
- CN105470384A CN105470384A CN201511029027.4A CN201511029027A CN105470384A CN 105470384 A CN105470384 A CN 105470384A CN 201511029027 A CN201511029027 A CN 201511029027A CN 105470384 A CN105470384 A CN 105470384A
- Authority
- CN
- China
- Prior art keywords
- insb
- thin
- layer
- magnetosensitive device
- manufacturing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Magnetic Heads (AREA)
Abstract
<b>本发明公开了一种用于InSb磁敏器件的薄膜材料结构及制造工艺</b><b>,</b><b>通过过渡层,屏蔽了掺杂效应,保证了薄膜层的电学性质;过渡层选用与薄膜层同类材料,二者热膨胀系数差异很小,降低了因热膨胀系数不同而对薄膜层的影响;当衬底层材料选用陶瓷时,由于过渡层设置,避免了陶瓷上孔洞对薄膜层的影响;而过渡层与薄膜层均为导电层,二者之间增加绝缘层起到了绝缘的作用。</b>
Description
技术领域
本发明涉及一种用于InSb磁敏器件的薄膜材料结构及制造工艺。
背景技术
现有技术中的用于InSb磁敏器件的薄膜材料结构为直接在衬底层上蒸发生长InSb薄膜层,其具有以下缺陷:1、InSb薄膜冷热变化后会产生热变应力,而InSb与衬底层所用材料的热膨胀系数差异极大,从而在冷热变化时会损坏InSb薄膜的质量;2、衬底材料中的杂质对直接生长在上面的InSb有掺杂效应,而使得薄膜的电学性质变差;3、现有技术中陶瓷为衬底层较为常用的材料,而陶瓷结构不完整,其上有许多微小的孔洞,因此直接生长在上面的InSb薄膜也会受其影响而出现孔洞。
发明内容
为克服上述缺点,本发明的目的在于提供一种用于InSb磁敏器件的薄膜材料结构及制造工艺。
为了达到以上目的,本发明采用的技术方案是:用于InSb磁敏器件的薄膜材料结构,它包括由下至上依次设置的衬底层、过渡层、绝缘层、薄膜层,薄膜层材料为InSb,过渡层材料为化合物,该化合物含有包括In在内的与In同族的至少一种金属元素。
进一步地,绝缘层材料为In
2
O
3
或SiO
2
。
进一步地,若在用于InSb磁敏器件的薄膜材料制作过程中,对薄膜层进行退火处理时的退火温度低于薄膜层的熔点,则过渡层材料为InSb,若在用于InSb磁敏器件的薄膜材料制作过程中,对薄膜层进行退火处理时的退火温度高于薄膜层的熔点,则过渡层材料为除InSb外的其他上文所述化合物。
进一步地,至少两种金属元素中至少含有Sb。
进一步地,若在用于InSb磁敏器件的薄膜材料制作过程中,对薄膜层进行退火处理时的退火温度高于薄膜层的熔点,则过渡层材料为AlSb、GaSb、InGaSb、InAlSb或InGaAlSb。
进一步地,衬底层材料为陶瓷、硅、铁氧体或云母。
本申请还提供了另一种技术方案:一种上文所述的用于InSb磁敏器件的薄膜材料的制造工艺,包括以下步骤:
A.在真空条件下,通过分别气相外延法使化合物中所含金属元素的单体至衬底层上表面形成化合物,从而形成过渡层;
B.先在真空条件下,通过气相外延法使In单体或Si单体至过渡层上表面形成覆盖层,再通入氧气或空气使覆盖层至少部分氧化成In
2
O
3
或SiO
2
而形成绝缘层;
C.再在真空条件下,分别通过气相外延法使In单体和Sb单体至绝缘层上表面形成InSb覆盖层,即薄膜层;
D.再对薄膜层进行退火处理。
进一步地,步骤B中,通入氧气或空气使覆盖层全部氧化成In
2
O
3
或SiO
2
而形成绝缘层。
进一步地,步骤C中,In单体和Sb单体的原子比为1:1。
进一步地,气相外延法为热蒸发法、金属有机化学气相沉积法或分子束外延法。
由于采用了上述技术方案,本发明用于InSb磁敏器件的薄膜材料结构及制造工艺,相较现有技术具有以下优点:
1、通过过渡层,屏蔽了掺杂效应,保证了薄膜层的电学性质;
2、过渡层选用与薄膜层同类材料,二者热膨胀系数差异很小,降低了因热膨胀系数不同而对薄膜层的影响;
3、当衬底层材料选用陶瓷时,由于过渡层设置,避免了陶瓷上孔洞对薄膜层的影响;
4、而过渡层与薄膜层均为导电层,二者之间增加绝缘层起到了绝缘的作用。
附图说明
附图1为本发明背景技术中现有的用于InSb磁敏器件的薄膜材料结构的示意图;
附图2为本发明中用于InSb磁敏器件的薄膜材料结构的示意图。
图中标号为:
1、衬底层;2、过渡层;3、绝缘层;4、薄膜层。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解。
参照附图2,本实施例中的用于InSb磁敏器件的薄膜材料结构,它包括由下至上依次设置的衬底层1、过渡层2、绝缘层3、薄膜层4。
衬底层1材料为陶瓷、硅、铁氧体或云母。厚度为100μm~1000μm。
过渡层2材料为化合物,该化合物含有包括In在内的与In同族的至少一种金属元素。优选地,所述的化合物中至少含有Sb。更优地,化合物中除了Sb之外仅含有In所在族内的金属元素。若在用于InSb磁敏器件的薄膜材料制作过程中,对薄膜层4进行退火处理时的退火温度低于薄膜层4的熔点,则过渡层2材料为InSb,若在用于InSb磁敏器件的薄膜材料制作过程中,对薄膜层4进行退火处理时的退火温度高于薄膜层4的熔点,则过渡层2材料为除InSb外的其他化合物,如二元材料AlSb、GaSb,三元材料InGaSb、InAlSb,四元材料InGaAlSb等,这里不再一一列举。过渡层2厚度为0.1μm~20μm。
绝缘层3材料为In
2
O
3
或SiO
2
。优选为In
2
O
3
。绝缘层3厚度为0.01μm~10μm。
薄膜层4材料为InSb。厚度为0.1μm~20μm。
本实施例还提供了一种上述的用于InSb磁敏器件的薄膜材料的制造工艺,包括以下步骤:
A.取300μm厚的衬底陶瓷作为衬底层1,在真空条件下,分别通过气相外延法使化合物中所含金属元素的单体至衬底层1上表面形成化合物,从而形成过渡层2。
B.先在真空条件下通过气相外延法使In单体至过渡层2上表面形成覆盖层,再通入氧气或空气使覆盖层至少部分氧化成In
2
O
3
而形成绝缘层3;在另一种实施方案中,本步骤中先在真空条件下通过气相外延法使Si单体至过渡层2上表面形成覆盖层,再通入氧气或空气使覆盖层至少部分氧化成SiO
2
而形成绝缘层3。
C.再在真空条件下分别通过气相外延法使In单体和Sb单体(原子比优选为1:1)至绝缘层3上表面形成InSb覆盖层,即薄膜层4。
D.再对薄膜层4以10℃/分钟加热至退火所需温度进行退火处理,再以10℃/分钟降温至室温。
在一种更为优选的实施方案中,步骤B中,通入氧气或空气使覆盖层全部氧化成In
2
O
3
或SiO
2
而形成绝缘层3。
上述的气相外延法为热蒸发法、金属有机化学气相沉积法或分子束外延法。
本用于InSb磁敏器件的薄膜材料结构及制造工艺,相较现有技术具有以下优点:1、通过过渡层,屏蔽了掺杂效应,保证了薄膜层的电学性质;2、过渡层选用与薄膜层同类材料,二者热膨胀系数差异很小,降低了因热膨胀系数不同而对薄膜层的影响;3、当衬底层材料选用陶瓷时,由于过渡层设置,避免了陶瓷上孔洞对薄膜层的影响;4、而过渡层与薄膜层均为导电层,二者之间增加绝缘层起到了绝缘的作用。
以上实施方式只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人了解本发明的内容并加以实施,并不能以此限制本发明的保护范围,凡根据本发明精神实质所做的等效变化或修饰,都应涵盖在本发明的保护范围内。
Claims (10)
1.一种用于InSb磁敏器件的薄膜材料结构,其特征在于:它包括由下至上依次设置的衬底层(1)、过渡层(2)、绝缘层(3)、薄膜层(4),所述的薄膜层(4)材料为InSb,所述过渡层(2)材料为化合物,该化合物含有包括In在内的与In同族的至少一种金属元素。
2.根据权利要求1所述的用于InSb磁敏器件的薄膜材料结构,其特征在于:所述的绝缘层(3)材料为In2O3或SiO2。
3.根据权利要求1所述的用于InSb磁敏器件的薄膜材料结构,其特征在于:若在用于InSb磁敏器件的薄膜材料制作过程中,对所述薄膜层(4)进行退火处理时的退火温度低于薄膜层(4)的熔点,则所述过渡层(2)材料为InSb,若在用于InSb磁敏器件的薄膜材料制作过程中,对所述薄膜层(4)进行退火处理时的退火温度高于薄膜层(4)的熔点,则所述过渡层(2)材料为除InSb外的其他所述化合物。
4.根据权利要求1所述的用于InSb磁敏器件的薄膜材料结构,其特征在于:所述的化合物中至少含有Sb。
5.根据权利要求3所述的用于InSb磁敏器件的薄膜材料结构,其特征在于:若在用于InSb磁敏器件的薄膜材料制作过程中,对所述薄膜层(4)进行退火处理时的退火温度高于薄膜层(4)的熔点,则所述过渡层(2)材料为AlSb、GaSb、InGaSb、InAlSb或InGaAlSb。
6.根据权利要求1中所述的用于InSb磁敏器件的薄膜材料结构,其特征在于:所述的衬底层(1)材料为陶瓷、硅、铁氧体或云母。
7.一种权利要求1-6任一项中所述的用于InSb磁敏器件的薄膜材料的制造工艺,其特征在于:包括以下步骤:
A.在真空条件下,分别通过气相外延法使所述化合物中所含金属元素的单体至所述衬底层(1)上表面形成所述化合物,从而形成所述过渡层(2);
B.先在真空条件下通过气相外延法使In单体或Si单体至所述过渡层(2)上表面形成覆盖层,再通入氧气或空气使所述覆盖层至少部分氧化成In2O3或SiO2而形成所述绝缘层(3);
C.再在真空条件下分别通过气相外延法使In单体和Sb单体至所述绝缘层(3)上表面形成InSb覆盖层,即所述薄膜层(4);
D.再对所述薄膜层(4)进行退火处理。
8.根据权利要求7所述的用于InSb磁敏器件的薄膜材料的制造工艺,其特征在于:所述的步骤B中,通入氧气或空气使所述覆盖层全部氧化成In2O3或SiO2而形成所述绝缘层(3)。
9.根据权利要求7所述的用于InSb磁敏器件的薄膜材料的制造工艺,其特征在于:所述的步骤C中,In单体和Sb单体的原子比为1:1。
10.根据权利要求7所述的用于InSb磁敏器件的薄膜材料的制造工艺,其特征在于:所述的气相外延法为热蒸发法、金属有机化学气相沉积法或分子束外延法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511029027.4A CN105470384A (zh) | 2015-12-31 | 2015-12-31 | 用于InSb磁敏器件的薄膜材料结构及制造工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511029027.4A CN105470384A (zh) | 2015-12-31 | 2015-12-31 | 用于InSb磁敏器件的薄膜材料结构及制造工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105470384A true CN105470384A (zh) | 2016-04-06 |
Family
ID=55607895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511029027.4A Pending CN105470384A (zh) | 2015-12-31 | 2015-12-31 | 用于InSb磁敏器件的薄膜材料结构及制造工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105470384A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020175680A1 (en) * | 2001-05-22 | 2002-11-28 | Heremans Joseph Pierre | Temperature compensated voltage divider with a magnetoresistor and a reference resistor |
CN1398433A (zh) * | 2000-11-08 | 2003-02-19 | 索尼株式会社 | 磁致电阻效应元件、磁致电阻效应型磁头及其制造方法 |
US20060038246A1 (en) * | 2004-08-20 | 2006-02-23 | Anelva Corporation | Magnetoresistance effect device and method of production thereof |
US20140321199A1 (en) * | 2011-09-19 | 2014-10-30 | Institute Of Physics, Chinese Academy Of Sciences | Nano Multilayer Film, Field Effect Tube, Sensor, Random Accessory Memory and Preparation Method |
-
2015
- 2015-12-31 CN CN201511029027.4A patent/CN105470384A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1398433A (zh) * | 2000-11-08 | 2003-02-19 | 索尼株式会社 | 磁致电阻效应元件、磁致电阻效应型磁头及其制造方法 |
US20020175680A1 (en) * | 2001-05-22 | 2002-11-28 | Heremans Joseph Pierre | Temperature compensated voltage divider with a magnetoresistor and a reference resistor |
US20060038246A1 (en) * | 2004-08-20 | 2006-02-23 | Anelva Corporation | Magnetoresistance effect device and method of production thereof |
US20140321199A1 (en) * | 2011-09-19 | 2014-10-30 | Institute Of Physics, Chinese Academy Of Sciences | Nano Multilayer Film, Field Effect Tube, Sensor, Random Accessory Memory and Preparation Method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Schweicher et al. | Bulky end‐capped [1] benzothieno [3, 2‐b] benzothiophenes: reaching high‐mobility organic semiconductors by fine tuning of the crystalline solid‐state order | |
Mondal et al. | All inorganic solution processed three terminal charge trapping memory device | |
KR101379409B1 (ko) | 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조 | |
Kim et al. | Optimization of Al 2 O 3/TiO 2 nanolaminate thin films prepared with different oxide ratios, for use in organic light-emitting diode encapsulation, via plasma-enhanced atomic layer deposition | |
Du et al. | Effects of substrate and anode metal annealing on InGaZnO Schottky diodes | |
CN109285760B (zh) | 氮化硅介电层的制作方法、约瑟夫森结及超导量子比特 | |
PH12019500371A1 (en) | A method of manufacturing an insulation layer on silicon carbide and a semiconductor device | |
CN106062922B (zh) | 复合基板 | |
Nag et al. | Impact of the low temperature gate dielectrics on device performance and bias-stress stabilities of a-IGZO thin-film transistors | |
Kashiwabara et al. | Electrical conduction at the interface between insulating van der waals materials | |
CN102084478A (zh) | 制造包括注入离子步骤以稳定粘接键合界面的结构的方法 | |
Kim et al. | InGaZnO thin‐film transistors with YHfZnO gate insulator by solution process | |
Yang et al. | Effects of Mechanical Stress on Flexible Dual‐Gate a‐InGaZnO Thin‐Film Transistors | |
Suh et al. | Effective silicon surface passivation by atomic layer deposited Al2O3/TiO2 stacks | |
Li et al. | 32.2: Invited Paper: Integration of Flexible AMOLED Displays Using Oxide Semiconductor TFT Backplanes | |
CN105470384A (zh) | 用于InSb磁敏器件的薄膜材料结构及制造工艺 | |
CN205385044U (zh) | 用于InSb磁敏器件的薄膜材料结构 | |
CN205335299U (zh) | 一种具有预埋电极的磁敏器件 | |
CN103887345A (zh) | 一种氧化物薄膜晶体管及其制造方法 | |
CN105870201A (zh) | Tft器件结构及其制作方法 | |
Katsouras et al. | Large‐area spatial atomic layer deposition of amorphous oxide semiconductors at atmospheric pressure | |
CN205248317U (zh) | 一种具有延伸电极的磁敏器件 | |
CN205335259U (zh) | 一种高性能磁阻器件 | |
CN105470383A (zh) | 一种具有预埋电极的磁敏器件及制造工艺 | |
CN105470382A (zh) | 一种具有延伸电极的磁敏器件及制造工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160406 |