CN109935590A - 一种1t1c柔性铁电存储器及其制备方法 - Google Patents
一种1t1c柔性铁电存储器及其制备方法 Download PDFInfo
- Publication number
- CN109935590A CN109935590A CN201910249590.4A CN201910249590A CN109935590A CN 109935590 A CN109935590 A CN 109935590A CN 201910249590 A CN201910249590 A CN 201910249590A CN 109935590 A CN109935590 A CN 109935590A
- Authority
- CN
- China
- Prior art keywords
- hole
- substrate
- layer
- electrode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 14
- 238000000992 sputter etching Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 118
- 239000003990 capacitor Substances 0.000 claims description 90
- 239000011241 protective layer Substances 0.000 claims description 60
- 238000001259 photo etching Methods 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005516 engineering process Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 11
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- IZJSTXINDUKPRP-UHFFFAOYSA-N aluminum lead Chemical compound [Al].[Pb] IZJSTXINDUKPRP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052593 corundum Inorganic materials 0.000 claims description 8
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000000637 aluminium metallisation Methods 0.000 claims description 5
- 238000002207 thermal evaporation Methods 0.000 claims description 5
- 230000008901 benefit Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000007792 gaseous phase Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000004615 ingredient Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种1T1C柔性铁电存储器，包括：晶体管结构(1)、电容结构(2)和引线层(3)；晶体管结构(1)包括衬底(11)、源极(12)、漏极(13)和栅极(14)；源极(12)和漏极(13)分别嵌设于衬底(11)一面上，源极(12)和漏极(13)间隔设置，且靠近衬底(11)的一端；栅极(14)设置于衬底(1)表面上且位于源极(12)与漏极(13)之间；电容结构(2)位于衬底(11)的表面上，且靠近衬底(11)的另一端，并通过引线层(3)与晶体管结构(1)连接。本发明还提供一种1T1C柔性铁电存储器的制备方法，通过采用深反应离子刻蚀来减薄衬底材料厚度以实现柔性铁电存储器，具有工艺简单和成本低廉的优点。
Description
技术领域
本发明涉及集成电路技术领域，尤其是涉及一种1T1C柔性铁电存储器及其制备方法。
背景技术
近年来，随着物联网技术的快速发展和人们对于生活品质关注的提高，可穿戴电子设备引起了广泛的关注。传感器、显示器等电子产品，越来越多地倾向于更薄和轻量化发展。为了适应未来电子器件产品可折叠的要求，柔性和延展性是该类器件所具备基础。而越来越多的消费电子产品制造商如三星、索尼、惠普等，在开发柔性显示屏的电子阅读器、手机、电视以及其他消费电子产品的商业需求日益增长。
铁电存储器(FRAM)是当今信息高新技术的重要前沿和研究热点之一。与传统的半导体存储器相比，铁电存储器(FRAM)除了有信息高密度存储和快速擦写的特性，还具备了电压低、成本低、损耗低、体积小等显著优点，具有极大的产业化潜力。
对于一般而言的半导体衬底厚度都较厚，比如硅，厚度高达几百微米，通常认为是不具有柔性的。但由于弯曲模量(Ebend)与材料厚度(t)的3次方的倒数成反比的关系，既Ebend∝1/t3，弯曲模量(Ebend)值越大，表示材料在弹性极限内抵抗弯曲变形能力相对性小，所以当半导体衬底的厚度足够小时，材料便能具有柔性。基于以上考虑，工艺兼容性好，铁电性能优益的柔性铁电存储器及其制备工艺仍有待开发。
发明新型内容
(一)发明目的
本发明的目的是提供一种1T1C柔性铁电存储器及其制备方法，通过采用深反离子刻蚀技术减小衬底的尺寸，使得铁电存储器的衬底厚度达到预设厚度(30-100μm)，以得到柔性的铁电存储器。
(二)技术方案
为解决上述问题，本发明的第一方面提供了一种1T1C柔性铁电存储器，包括：晶体管结构、电容结构和引线层；所述晶体管结构包括衬底、源极、漏极和栅极；源极和漏极分别嵌设于衬底一面上，源极和漏极间隔设置，且靠近衬底的一端；栅极设置于衬底表面上且位于源极与漏极之间；电容结构位于衬底的表面上，且靠近衬底的另一端，并通过引线层与晶体管结构连接。
进一步地，晶体管结构还包括晶体管介质层，位于衬底和栅极之间，用于将栅极分别与所述源极和漏极隔离。
进一步地，晶体管介质层由SiO2材料或Al2O3材料构成，其厚度为 1nm～10nm。
进一步地，晶体管结构还包括晶体管保护层；晶体管保护层设置于晶体管结构与电容结构之间，其一面的一端包覆有栅极；另一面的另一端与电容结构接触，用于将晶体管结构与电容结构隔离；晶体管保护层的厚度为 200nm～300nm。
进一步地，电容结构包括：依次层叠设置的上电极、电容介质层和下电极；上电极，其厚度为30nm～100nm；电容介质层，由氧化铪基材料构成，其厚度为5nm～100nm；下电极，与所述晶体管保护层远离所述晶体管结构的一面接触，其厚度为30nm～100nm。
进一步地，还包括电容保护层；电容结构远离晶体管结构的一面接触，且包覆所述电容结构；电容保护层由氮化硅或氧化硅材料构成，其厚度为 200nm～400nm。
进一步地，晶体管保护层和电容保护层设置有贯穿至源极的第一通孔；晶体管保护层和电容保护层设置有贯穿至漏极的第二通孔；电容保护层设置有贯穿至所述上电极的第三通孔；电容保护层设置有贯穿至下电极的第四通孔；第一通孔、所述第二通孔、第三通孔和第四通孔分别内设置有铝制引线，第二通孔和第三通孔内的所述铝制引线通过铝制薄膜连接；铝制引线和所述铝制薄膜形成引线层。
进一步地，衬底11靠近引线层3的表面与引线层3远离衬底11的表面距离为410nm～800nm。
根据本发明的第二方面，提供了一种铁电存储器的制备方法，步骤包括：选取衬底的某两个区域进行光刻，分别向这两个区域注入P+离子以形成源极区和漏极区；分别对源极区和漏极区依次进行激活处理，以形成源极和所述漏极；其中，衬底的厚度为200～800μm；源极和漏极的厚度分别为 30nm～100nm；在源极和漏极之间的所述衬底的表面上制备栅极；制备电容结构；制备引线层。通过深反应离子刻蚀技术将所述衬底远离所述电容结构的一面刻蚀，使得所述衬底的厚度达到预设厚度。
可选的，预设厚度为30～100μm。
进一步地，在所述源极和漏极之间的所述衬底的表面上制备栅极步骤包括：通过原子层淀积工艺，将SiO2材料或Al2O3在所述源极和漏极之间的衬底的表面上淀积，形成厚度为1nm～10nm的晶体管介质层；采用磁控溅射工艺将TaN、TiN、HfN或Au材料在所述晶体管介质层表面上沉积以形成厚度为 20nm～40nm的栅极。
进一步地，在制备电容结构之前还包括：采用等离子体化学气相工艺将硼磷硅玻璃淀积在所述晶体管结构的表面上，以形成厚度为200nm～300nm的晶体管介质层。
进一步地，制备电容结构步骤包括：采用磁控溅射工艺，将TaN、TiN、 HfN或Au材料在所述晶体管介质层表面上沉积以形成厚度为30nm～100nm 的下电极；采用磁控溅射工艺，将氧化铪基铁电材料在上电极表面上沉积，以形成厚度为5nm～100nm的电容介质层；采用磁控溅射工艺，将TaN、TiN、 HfN或Au材料在所述电容介质层表面上沉积以形成厚度为30nm～100nm的上电极。
进一步地，在制备电容结构之后，在制备所述引线层之间还包括：采用等离子体增强化学气相沉积法，将氮化硅或氧化硅材料沉积在电容结构表面上，以形成厚度为200nm～400nm的电容保护层。
进一步地，通过光刻与刻蚀在所述晶体管保护层和所述电容保护层刻蚀出贯穿至所述源极的第一通孔；通过光刻与刻蚀在所述晶体管保护层和所述电容保护层刻蚀出贯穿至所述漏极的第二通孔；通过光刻与刻蚀在所述电容保护层刻蚀出贯穿至所述上电极的第三通孔；通过光刻与刻蚀在所述电容保护层刻蚀出贯穿至所述下电极的第四通孔；通过热蒸发工艺，分别向所述第一通孔、所述第二通孔、所述第三通孔、所述第四通孔和所述电容保护层蒸镀铝，其表面形成薄膜；通过光刻与刻蚀保留所述第一通孔、第二通孔、第三通孔、第四通孔表面以及所述第二通孔和所述第三通孔连线处的薄膜，以形成所述引线层。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果：
(1)本发明实施例采用氧化铪基铁电材料作为电容介质层，氧化铪基具有在极低厚度的情况下仍能具有良好的铁电性能，使得本发明实施例提供的铁电存储器能够实现超薄。
(2)本发明实施例铁电存储器具有典型的1T1C结构，采用深反离子刻蚀技术来减薄衬底材料的厚度以实现柔性铁电存储器，相比于现有的PET有机衬底存储器，本发明实施例提供的铁电存储器具有柔性，可广泛使用。
(3)本发明实施例提供的铁电存储器中，衬底采用硅材料，使得铁电存储器的成分简单，热膨胀系数低，热稳定性良好。
附图说明
图1是根据本发明第一实施方式的铁电存储器的的剖面图；
图2是根据本发明第一实施方式的铁电存储器的俯视图；
图3是根据本发明第二实施方式的铁电存储器的制备方法流程示意图图；
图4(a)-图4(k)示意性地示出第三实施方式的铁电存储器的制备方法简图。
附图标记：
1：晶体管结构；11：衬底；12:源极；13：漏极；14：栅极；15：晶体管介质层；16：晶体管保护层；2：电容结构；21：上电极；22：电容介质层； 23：下电极；3：引线层；4：电容保护层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
图1是根据本发明第一实施方式的1T1C柔性铁电存储器的结构示意图。图2为图1所示铁电存储器的俯视图。
如图1和图2所示，该铁电存储器，包括：晶体管结构1、电容结构2 和引线层3；晶体管结构1包括衬底11、源极12、漏极13和栅极14；源极12和漏极13分别嵌设于衬底11一面上，源极12和漏极13间隔设置，且靠近衬底11的一端；栅极14设置于衬底11表面上且位于源极12与漏极13 之间；电容结构2位于衬底11的表面上，且靠近衬底11的另一端，并通过引线层3与晶体管结构1连接。
在一个优选的实施例中，衬底11采用硅材料，使得铁电存储器的成分简单，热膨胀系数低，热稳定性良好。
在一个优选的实施例中，晶体管结构1还包括晶体管介质层15，位于衬底11和栅极14之间，用于将栅极14分别与源极12和漏极13隔离。
在一个实施例中，晶体管介质层15由SiO2材料或Al2O3材料构成，其厚度为1nm～10nm。
在一个实施例中，晶体管结构1还包括晶体管保护层16；晶体管保护层 16设置于所述晶体管结构1与电容结构2之间，其一面的一端包覆有栅极14；另一面的另一端与电容结构2接触，用于将晶体管结构1与电容结构2隔离；晶体管保护层16的厚度为200nm～300nm。
在一个具体的实施例中，电容结构2包括：依次层叠设置的上电极21、电容介质层22和下电极23；
上电极21，由TaN、TiN、HfN或Au材料构成，其厚度为30nm～100nm。
电容介质层22，由氧化铪基材料或含有氧化铪基的铁电材料构成，其厚度为5nm～100nm，或者，该电容介质层为Zr掺杂HfO2材料、Y掺杂HfO2材料、Si掺杂HfO2材料、La掺杂HfO2构成。
下电极23，由TaN、TiN、HfN或Au材料构成，与晶体管保护层16远离晶体管结构1的一面接触，其厚度为30nm～100nm。
在一个优选的实施例中，上述铁电存储器还包括电容保护层4；电容结构2远离晶体管结构1的一面接触，且包覆电容结构2；电容保护层4由氮化硅或氧化硅材料构成，其厚度为200nm～400nm。在本实施例中，设置有电容保护层4能够使得电容结构2和晶体管结构1隔离,保护电容结构2和晶体管结构1。
在一个实施例中，晶体管保护层2和电容保护层4设置有贯穿至源极的第一通孔；晶体管保护层2和电容保护层4设置有贯穿至漏极的第二通孔；电容保护层4设置有贯穿至上电极的第三通孔；电容保护层4设置有贯穿至下电极的第四通孔；第一通孔、第二通孔、第三通孔和第四通孔分别内设置有铝制引线，第二通孔和第三通孔内的铝制引线通过铝制薄膜连接；铝制引线和铝制薄膜形成引线层3。
在一个优选的实施例中，衬底11靠近引线层3的表面与引线层3远离衬底11的表面距离为410nm～800nm。将除去衬底11的铁电存储器厚度控制在上述范围内，可以使得铁电存储器在能够使用的情况下，具有柔性，使得其适用范围更广。
图3是根据本发明第二实施方式的铁电存储器的制备方法流程示意图图。
如图3所示，1T1C柔性铁电存储器的制备方法，包括：步骤S101-步骤 S106：
步骤S101，选取衬底11的某两个区域进行光刻，分别向这两个区域注入P+离子以形成源极区和漏极区。
具体地，通过掩模板将光刻胶涂敷在衬底11上，在厚度为200-800微米的衬底11表面进行光刻形成窗口，在光刻后，采用离子注入工艺，分别将 P+离子注入到这两个区域，得到源极区和漏极区；其中，源极区和漏极区分别位于沟道两侧。
可选的，衬底11是P型硅；注入条件：注入能量为30KeV、剂量为2×1015 cm-2的P+离子形成源极区和漏极区。
步骤S102，分别对所述源极区和漏极区进行激活处理，以形成源极12 和所述漏极13。其中，源极12和漏极13的厚度分别为30nm～100nm。
具体地，在800℃条件下对源极区和漏极区热退火3min，进行激活处理，得到源极和漏极。
步骤S103，在源极12和漏极13之间的衬底11的表面上制备栅极14。
具体地，通过原子层淀积工艺，将SiO2材料或Al2O3在源极12和漏极13 之间的衬底11的表面上淀积，形成厚度为1nm～10nm的晶体管介质层15。
采用磁控溅射工艺将TaN、TiN、HfN或Au材料在晶体管介质层15表面上沉积以形成厚度为20nm～40nm的栅极14。
在一个优选的实施例中，在步骤S103和步骤S104之间还包括：制备晶体管介质层16的步骤：
采用等离子体化学气相工艺将硼磷硅玻璃淀积在晶体管结构1的表面上，以形成厚度为200nm～300nm的晶体管介质层16。
步骤S104，制备电容结构2。
具体地，采用磁控溅射工艺，将TaN、TiN、HfN或Au材料在所述晶体管介质层16表面上沉积以形成厚度为30nm～100nm的下电极；
采用磁控溅射工艺，将氧化铪基材料在上电极表面上沉积，以形成厚度为5nm～100nm的电容介质层；
采用磁控溅射工艺，将30nm～100nm在所述电容介质层表面上沉积以形成厚度为TaN、TiN、HfN或Au材料的上电极。
在一个优选的实施例中，在步骤S104和步骤S105之间还包括：制备电容保护层4的步骤：
采用等离子体增强化学气相沉积法，将氮化硅或氧化硅材料沉积在电容结构表面上，以形成厚度为200nm～400nm的电容保护层。
步骤S105，制备引线层3。
具体地，通过光刻与刻蚀在晶体管保护层2和电容保护层4刻蚀出贯穿至源极的第一通孔；通过光刻与刻蚀在所述晶体管保护层2和电容保护层4 刻蚀出贯穿至漏极的第二通孔；通过光刻与刻蚀在所述电容保护层4刻蚀出贯穿至所述上电极的第三通孔；通过光刻与刻蚀在电容保护层4刻蚀出贯穿至所述下电极的第四通孔。
通过热蒸发工艺，分别向第一通孔、第二通孔、第三通孔、第四通孔和电容保护层蒸镀铝，其表面形成薄膜。
通过光刻与刻蚀保留所述第一通孔、第二通孔、第三通孔、第四通孔表面以及所述第二通孔和所述第三通孔连线处的薄膜，以形成引线层3。
步骤S106，通过深反应离子刻蚀技术将衬底11远离电容结构2的一面刻蚀，使得衬底11的厚度为30μm～100μm。
本发明上述实施方式提供的铁电存储器的制备方法具有如下的有益效果：
(1)本发明实施例采用氧化铪基铁电材料作为电容介质层，氧化铪基具有在极低厚度的情况下仍能具有良好的铁电性能，使得本发明实施例提供的铁电存储器能够实现超薄。
(2)发明实施例铁电存储器具有典型的1T1C结构，采用深反离子刻蚀技术，来减薄衬底材料的厚度以实现柔性铁电存储器，相比于现有的PET有机衬底存储器相比，本发明实施例提供的铁电存储器具有柔性，可广泛使用。
(3)本发明实施例提供的铁电存储器中，衬底采用硅材料，使得铁电存储器的成分简单，热膨胀系数低，热稳定性良好。
图4示意性地示出第三实施方式的铁电存储器的制备方法简图。
如图4所示，1T1C柔性铁电存储器的制备方法包括：
步骤S101，选取衬底11的某两个区域进行光刻，分别向这两个区域注入P+离子以形成源极区和漏极区。
具体地，利用光刻工艺分别在衬底11表面上定位，选取两个区域，这两个区域分别与源极区和漏极区对应，通过掩模板将光刻胶涂敷在衬底11上，在衬底11表面光刻形成窗口，在光刻后，采用离子注入工艺，分别将注入 P+离子注入到这两个区域，得到源极区和漏极区；其中，源极区和漏极区分别位于沟道两侧。在本实施例中衬底11的初始厚度为500微米。
进一步具体地，采用离子注入工艺，分别向两个区域注入P+离子以形成源极区和漏极区。
步骤S102，分别对所述源极区和所述漏极区进行激活处理，以形成所述源极12和所述漏极13；其中，源极12和漏极13的厚度分别为30nm。
具体地，在步骤S101之后，将衬底11表面上的光刻胶去除，然后在室温下，将衬底11在800摄氏度的温度下将源极和漏极热退火3min，以使得源极和漏极被激活。激活后，将衬底11自然冷却至室温，以形成源极12和漏极13。参见图4(a)
步骤S103，在源极12和漏极13之间的衬底11的表面上制备栅极14。
具体地，通过原子层淀积工艺，从室温升温至250摄氏度，在压强为10hPa 的环境下，将SiO2材料或Al2O3在源极12和漏极13之间的衬底11的表面上淀积，形成厚度为5nm的晶体管介质层15,参见图4(b)。
采用磁控溅射工艺，在300摄氏度、压强为3mTorr、溅射功率为112W 的条件下，将TiN材料在晶体管介质层15表面上沉积以形成厚度为20nm的栅极，参见图4(c)。
采用等离子体化学气相工艺，在300摄氏度的温度下，将硼磷硅玻璃淀积在晶体管结构1的表面上，以形成厚度为200nm的晶体管介质层16，参见图4(d)。
步骤S104，制备电容结构2。
具体地，采用磁控溅射工艺，在温度为300℃，压强为3mTorr，溅射功率为112W的条件下，将TiN在所述电容介质层22表面上沉积以形成厚度为 30nm的下电极。
采用原子层淀积工艺，在温度为300℃、压强为12hPa的环境下，将氧化铪基材料在上电极表面上沉积，以形成厚度为20nm的电容介质层。
采用磁控溅射工艺，在温度为300℃，压强为3mTorr，溅射功率为112W 的条件下，将TiN在所述电容介质层表面上沉积以形成厚度为30nm的上电极，参见图4(e)。
利用光刻，将下电极、电容介质层和上电极刻蚀成预设面积大小，然后在将去光刻胶，得到预设面积的下电极、电容介质层和上电极，参见图4(f)。
在一个优选的实施例中，在步骤S104和步骤S105之间还包括：制备电容保护层4的步骤：
采用等离子体增强化学气相沉积法，在温度为300摄氏度的条件下，将氮化硅或氧化硅材料沉积在电容结构表面上，以形成厚度为200nm的电容保护层，参见图4(g)。
步骤S105，制备引线层3。
具体地，通过光刻与刻蚀在晶体管保护层2和电容保护层4刻蚀出贯穿至源极的第一通孔；通过光刻与刻蚀在所述晶体管保护层2和电容保护层4 刻蚀出贯穿至漏极的第二通孔；通过光刻与刻蚀在所述电容保护层4刻蚀出贯穿至所述上电极的第三通孔；通过光刻与刻蚀在电容保护层4刻蚀出贯穿至所述下电极的第四通孔，参见图4(h)。需要说明的是，上述刻蚀出第一通孔、第二通孔、第三通孔和第四通孔可以是同时完成，或者分别完成。
通过热蒸发工艺，分别向第一通孔、第二通孔、第三通孔、第四通孔和电容保护层蒸镀铝以使其表面形成薄膜，参见图4(i)。
通过光刻与刻蚀保留所述第一通孔、第二通孔、第三通孔、第四通孔表面以及所述第二通孔和所述第三通孔连线处的薄膜，以形成引线层3，参见图4(j)。
步骤S106，通过深反应离子刻蚀技术将所述衬底11远离所述电容结构2 的一面刻蚀，使得所述衬底11的厚度为30微米。
在水平衬底靠近源极和漏极的一面旋涂NLOF 2070负性光刻胶，采用深反应离子刻蚀技术(DRIE)，在压强2Pa,源功率1000W，射频功率为300W，SF6流量为20mL/min，02流量为120mL/min的条件下对水平衬底11远离源极12 和漏极13的一面进行刻蚀，将水平衬底刻蚀至30微米。然后使用丙酮去除负性光刻胶，得到Y掺杂HfO2柔性铁电存储器。图4(k)为Y掺杂HfO2柔性铁电存储器件制备完毕的结果示意图。该Y掺杂HfO2柔性铁电存储器具有很好的柔性。
本发明的第四实施方式还提供了一种1T1C柔性铁电存储器的制备方法，该方法包括：
步骤S101，选取衬底11的某两个区域进行光刻，分别向这两个区域注入P+离子以形成源极区和漏极区。
具体地，通过掩模板将光刻胶涂敷在衬底11上，在衬底11表面光刻形成窗口，在光刻后，采用离子注入工艺，分别将P+离子注入到这两个区域，得到源极区和漏极区；其中，源极区和漏极区分别位于沟道两侧。在本实施例中衬底的初始厚度为500微米。
可选的，衬底11是P型硅；注入条件：注入能量为30KeV、剂量为2×1015 cm-2的P+离子形成源极区和漏极区。
步骤S102，分别对所述源极区和漏极区进行激活处理，以形成源极12 和所述漏极13。其中，源极12和漏极13的厚度分别为100nm。
具体地，在800℃条件下对源极区和漏极区热退火3min，进行激活处理，得到源极和漏极。
步骤S103，在源极12和漏极13之间的衬底11的表面上制备栅极14。
具体地，通过原子层淀积工艺，从室温升温至250摄氏度，在压强为10hPa 的环境下，将Al2O3在源极12和漏极13之间的衬底11的表面上淀积，形成厚度为10nm的晶体管介质层15。
采用磁控溅射工艺，在400摄氏度、压强为3mTorr、溅射功率为112W 的条件下，将TiN材料在晶体管介质层15表面上沉积以形成厚度为20nm的栅极。
采用等离子体化学气相工艺，在200摄氏度的温度下，将硼磷硅玻璃淀积在晶体管结构1的表面上，以形成厚度为300nm的晶体管介质层16。
步骤S104，制备电容结构2。
具体地，采用磁控溅射工艺，在温度为300℃，压强为3mTorr，溅射功率为112W的条件下，将TiN在所述电容介质层表面上沉积以形成厚度为70nm 的下电极。
采用原子层淀积工艺，在温度为300℃、压强为12hPa的环境下，将Y 掺杂HfO2材料在下电极表面上沉积，以形成厚度为20nm的电容介质层。
采用磁控溅射工艺，在温度为400℃，压强为3mTorr，溅射功率为112W 的条件下，将TiN在所述电容介质层表面上沉积以形成厚度为70nm的上电极。
利用光刻，将下电极、电容介质层和上电极刻蚀成预设面积大小，然后在将去光刻胶，得到预设面积的下电极、电容介质层和上电极。
在一个优选的实施例中，在步骤S104和步骤S105之间还包括：制备电容保护层15的步骤：
采用等离子体增强化学气相沉积法，在温度为300摄氏度的条件下，将氮化硅沉积在电容结构表面上，以形成厚度为300nm的电容保护层。
步骤S105，制备引线层3。
具体地，通过光刻与刻蚀在晶体管保护层2和电容保护层4刻蚀出贯穿至源极的第一通孔；通过光刻与刻蚀在所述晶体管保护层2和电容保护层4 刻蚀出贯穿至漏极的第二通孔；通过光刻与刻蚀在所述电容保护层4刻蚀出贯穿至所述上电极的第三通孔；通过光刻与刻蚀在电容保护层4刻蚀出贯穿至所述下电极的第四通孔。
通过热蒸发工艺，分别向第一通孔、第二通孔、第三通孔、第四通孔和电容保护层上表面注入液态铝以使其表面形成薄膜。该薄膜的厚度为 10nm～100nm。
通过光刻与刻蚀保留所述第一通孔、第二通孔、第三通孔、第四通孔表面以及所述第二通孔和所述第三通孔连线处的薄膜，以形成引线层3。
步骤S106，在水平衬底靠近源极和漏极的一面旋涂NLOF 2070负性光刻胶，采用深反应离子刻蚀技术(DRIE)，在压强2Pa,源功率1000W，射频功率为300W，SF6流量为20mL/min，02流量为120mL/min的条件下对水平衬底11 远离源极12和漏极13的一面进行刻蚀，将水平衬底刻蚀至100微米。然后使用丙酮去除负性光刻胶，得到Y掺杂HfO2柔性铁电存储器。
本发明的第五实施方式还提供了另一种1T1C柔性铁电存储器的制备方法，该方法包括：
步骤S101，选取衬底11的某两个区域进行光刻，分别向这两个区域注入P+离子以形成源极区和漏极区。
具体地，通过掩模板将光刻胶涂敷在衬底11上，在衬底11表面光刻形成窗口，在光刻后，采用离子注入工艺，分别这在这两个区域注入P+，得到源极区和漏极区；其中，源极区和漏极区分别位于沟道两侧。在本实施例中，衬底的初始厚度为500微米。
可选的，衬底11是P型硅；注入条件：注入能量为30KeV、剂量为2×1015 cm-2的P+离子形成源极区和漏极区。
步骤S102，分别对所述源极区和漏极区进行激活处理，以形成源极12 和所述漏极13。其中，源极12和漏极13的厚度分别为50nm。
具体地，在800℃条件下对源极区和漏极区热退火3min，进行激活处理，得到源极和漏极。
步骤S103，在源极12和漏极13之间的衬底11的表面上制备栅极14。
具体地，通过原子层淀积工艺，从室温升温至250摄氏度，在压强为10hPa 的环境下，将Al2O3在源极12和漏极13之间的衬底11的表面上淀积，形成厚度为10nm的晶体管介质层15。
采用磁控溅射工艺，在300摄氏度、压强为3mTorr、溅射功率为112W 的条件下，将TiN材料在晶体管介质层15表面上沉积以形成厚度为20nm的栅极。
采用等离子体化学气相工艺，在200摄氏度的温度下，将硼磷硅玻璃淀积在晶体管结构1的表面上，以形成厚度为300nm的晶体管介质层16。
步骤S104，制备电容结构2。
具体地，采用磁控溅射工艺，在温度为300℃，压强为3mTorr，溅射功率为112W的条件下，将TiN在所述电容介质层22表面上沉积以形成厚度为 50nm的下电极。
采用原子层淀积工艺，在温度为300℃、压强为12hPa的环境下，将Zr 掺杂HfO2材料在下电极表面上沉积，以形成厚度为20nm的电容介质层；
采用磁控溅射工艺，在温度为300℃，压强为3mTorr，溅射功率为112W 的条件下，将TiN在所述电容介质层表面上沉积以形成厚度为50nm的上电极。
利用光刻，将下电极、电容介质层和上电极刻蚀成预设面积大小，然后在将去光刻胶，得到预设面积的下电极、电容介质层和上电极。
在一个优选的实施例中，在步骤S104和步骤S105之间还包括：制备电容保护层15的步骤：
采用等离子体增强化学气相沉积法，在温度为300摄氏度的条件下，将氮化硅沉积在电容结构表面上，以形成厚度为300nm的电容保护层。
步骤S105，制备引线层3。
具体地，通过光刻与刻蚀在晶体管保护层2和电容保护层4刻蚀出贯穿至源极的第一通孔；通过光刻与刻蚀在所述晶体管保护层2和电容保护层4 刻蚀出贯穿至漏极的第二通孔；通过光刻与刻蚀在所述电容保护层4刻蚀出贯穿至所述上电极的第三通孔；通过光刻与刻蚀在电容保护层4刻蚀出贯穿至所述下电极的第四通孔。
通过热蒸发工艺，分别向第一通孔、第二通孔、第三通孔、第四通孔和电容保护层蒸镀铝以使其表面形成薄膜。
通过光刻与刻蚀保留所述第一通孔、第二通孔、第三通孔、第四通孔表面以及所述第二通孔和所述第三通孔连线处的薄膜，以形成引线层3。
步骤S106，在水平衬底靠近源极和漏极的一面旋涂NLOF 2070负性光刻胶，采用深反应离子刻蚀技术(DRIE)。在压强2Pa,源功率1000W，射频功率为300W，SF6流量为100mL/min，C4F8流量为20mL/min的条件下对水平衬底 11远离源极12和漏极13的一面进行刻蚀，将水平衬底刻蚀至50微米。然后使用丙酮去除负性光刻胶，得到Zr掺杂HfO2柔性铁电存储器。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (10)
1.一种1T1C柔性铁电存储器，其特征在于，包括：晶体管结构(1)、电容结构(2)和引线层(3)；
所述晶体管结构(1)包括衬底(11)、源极(12)、漏极(13)和栅极(14)；
所述源极(12)和所述漏极(13)分别嵌设于所述衬底(11)一面上，所述源极(12)和所述漏极(13)间隔设置，且靠近所述衬底(11)的一端；
所述栅极(14)设置于所述衬底(11)表面上且位于所述源极(12)与漏极(13)之间；
所述电容结构(2)位于所述衬底(11)的表面上，且靠近所述衬底(11)的另一端，并通过所述引线层(3)与所述晶体管结构(1)连接；
衬底(11)靠近所述引线层(3)的表面与所述引线层(3)远离所述衬底(11)的表面距离为410nm～800nm。
2.根据权利要求1所述的1T1C柔性铁电存储器，其特征在于，所述晶体管结构(1)还包括所述晶体管介质层(15)，位于所述衬底(11)和所述栅极(14)之间，用于将所述栅极(14)分别与所述源极(12)和所述漏极(13)隔离。
3.根据权利要求1所述的1T1C柔性铁电存储器，其特征在于，所述晶体管介质层(15)由SiO2材料或Al2O3材料构成，其厚度为1nm～10nm。
4.根据权利要求1所述的1T1C柔性铁电存储器，其特征在于，所述晶体管结构(1)还包括晶体管保护层(16)；
所述晶体管保护层(16)设置于所述晶体管结构(1)与所述电容结构(2)之间，其一面的一端包覆有所述栅极(14)；另一面的另一端与所述电容结构(2)接触，用于将所述晶体管结构(1)与所述电容结构(2)隔离；
所述晶体管保护层(16)的厚度为200nm～300nm。
5.根据权利要求4所述的1T1C柔性铁电存储器，其特征在于，所述电容结构(2)包括：依次层叠设置的上电极(21)、电容介质层(22)和下电极(23)；
所述上电极(21)，其厚度为30nm～100nm；
所述电容介质层(22)，由氧化铪基材料构成，其厚度为5nm～100nm；
所述下电极(23)，与所述晶体管保护层(16)远离所述晶体管结构(1)的一面接触，其厚度为30nm～100nm。
6.根据权利要求5所述的1T1C柔性铁电存储器，其特征在于，还包括电容保护层(4)；
所述电容结构(2)远离所述晶体管结构(1)的一面接触，且包覆所述电容结构(2)；
所述电容保护层(4)由氮化硅或氧化硅材料构成，其厚度为200nm～400nm。
7.根据权利要求6所述的1T1C柔性铁电存储器，其特征在于，
所述晶体管保护层(16)和所述电容保护层(4)设置有贯穿至所述源极(12)的第一通孔；
所述晶体管保护层(16)和所述电容保护层(4)设置有贯穿至所述漏极(13)的第二通孔；
所述电容保护层(4)设置有贯穿至所述上电极(21)的第三通孔；
所述电容保护层(4)设置有贯穿至所述下电极(23)的第四通孔；
所述第一通孔、所述第二通孔、所述第三通孔和所述第四通孔分别内设置有铝制引线，所述第二通孔和所述第三通孔内的所述铝制引线通过铝制薄膜连接；
所述铝制引线和所述铝制薄膜形成所述引线层(3)。
8.一种如权利要求1-7任一项所述的1T1C柔性铁电存储器的制备方法，其特征在于，包括以下步骤：
选取衬底(11)的某两个区域进行光刻，分别向这两个区域注入P+离子以形成源极区和漏极区；
对衬底进行激活处理，以形成所述源极(12)和所述漏极(13)；其中，所述衬底(11)的厚度为200μm～800μm；所述源极(12)和所述漏极(13)的厚度分别为30nm～100nm；
在所述源极(12)和所述漏极(13)之间的所述衬底(11)的表面上制备所述栅极(14)；
制备电容结构(2)：
制备引线层(3)；
通过深反应离子刻蚀技术将所述衬底(11)远离所述电容结构(2)的一面刻蚀，使得所述衬底(11)的厚度达到预设厚度。
9.根据权利要求8所述的方法，其特征在于，在制备所述引线层(3)之前还包括：
采用等离子体增强化学气相沉积法，将氮化硅或氧化硅材料沉积在所述电容结构(2)表面上，以形成厚度为200nm～400nm的电容保护层(4)。
10.根据权利要求8所述的方法，其特征在于，制备引线层(3)的步骤包括：
通过光刻与刻蚀在所述晶体管保护层(16)和所述电容保护层(4)刻蚀出贯穿至所述源极(12)的第一通孔；
通过光刻与刻蚀在所述晶体管保护层(16)和所述电容保护层(4)刻蚀出贯穿至所述漏极(13)的第二通孔；
通过光刻与刻蚀在所述电容保护层(4)刻蚀出贯穿至所述上电极(21)的第三通孔；
通过光刻与刻蚀在所述电容保护层(4)刻蚀出贯穿至所述下电极(23)的第四通孔；
通过热蒸发工艺，分别向所述第一通孔、所述第二通孔、所述第三通孔、所述第四通孔和所述电容保护层(4)蒸镀铝，其表面形成薄膜；
通过光刻与刻蚀保留所述第一通孔、第二通孔、第三通孔、第四通孔表面以及所述第二通孔和所述第三通孔连线处的薄膜，以形成所述引线层(3)。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111142295.2A CN113889476A (zh) | 2019-03-29 | 2019-03-29 | 一种1t1c柔性铁电存储器及其制备方法 |
| CN201910249590.4A CN109935590A (zh) | 2019-03-29 | 2019-03-29 | 一种1t1c柔性铁电存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910249590.4A CN109935590A (zh) | 2019-03-29 | 2019-03-29 | 一种1t1c柔性铁电存储器及其制备方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111142295.2A Division CN113889476A (zh) | 2019-03-29 | 2019-03-29 | 一种1t1c柔性铁电存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109935590A true CN109935590A (zh) | 2019-06-25 |
Family
ID=66988744
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910249590.4A Pending CN109935590A (zh) | 2019-03-29 | 2019-03-29 | 一种1t1c柔性铁电存储器及其制备方法 |
| CN202111142295.2A Pending CN113889476A (zh) | 2019-03-29 | 2019-03-29 | 一种1t1c柔性铁电存储器及其制备方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111142295.2A Pending CN113889476A (zh) | 2019-03-29 | 2019-03-29 | 一种1t1c柔性铁电存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN109935590A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081541A (zh) * | 2019-10-18 | 2020-04-28 | 桂林电子科技大学 | 一种基于深硅刻蚀的柔性硅片及其制备方法 |
| CN112271255A (zh) * | 2020-10-23 | 2021-01-26 | 湘潭大学 | 一种铁电电容器和存储单元及其制备方法 |
| CN113506775A (zh) * | 2021-06-28 | 2021-10-15 | 上海集成电路制造创新中心有限公司 | 动态随机存取存储器及其制作方法 |
| WO2021253527A1 (zh) * | 2020-06-18 | 2021-12-23 | 中国科学院微电子研究所 | 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器 |
| CN113889476A (zh) * | 2019-03-29 | 2022-01-04 | 湘潭大学 | 一种1t1c柔性铁电存储器及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876286A (zh) * | 2017-02-04 | 2017-06-20 | 武汉华威科智能技术有限公司 | 一种极薄柔性电子芯片封装方法及产品 |
| CN107302001A (zh) * | 2017-06-08 | 2017-10-27 | 湘潭大学 | 一种单管单电容存储单元装置及其制备方法 |
| CN107845673A (zh) * | 2017-10-30 | 2018-03-27 | 珠海格力电器股份有限公司 | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 |
| CN108538920A (zh) * | 2018-03-21 | 2018-09-14 | 湘潭大学 | 一种柔性铁电薄膜晶体管及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4512533B2 (ja) * | 2005-07-27 | 2010-07-28 | 住友精密工業株式会社 | エッチング方法及びエッチング装置 |
| CN101958244A (zh) * | 2009-07-21 | 2011-01-26 | 中微半导体设备(上海)有限公司 | 深反应离子刻蚀方法及其气体流量控制装置 |
| CN101988196B (zh) * | 2009-08-07 | 2013-09-04 | 中微半导体设备(上海)有限公司 | 深反应离子刻蚀方法及其气体流量控制装置 |
| CN102280545A (zh) * | 2011-08-17 | 2011-12-14 | 中国科学院苏州纳米技术与纳米仿生研究所 | 硅基光发射器件及其制备方法 |
| JP6121819B2 (ja) * | 2013-07-04 | 2017-04-26 | 株式会社東芝 | 半導体装置および誘電体膜 |
| WO2015141626A1 (ja) * | 2014-03-17 | 2015-09-24 | 株式会社 東芝 | 半導体装置、半導体装置の製造方法、および、強誘電体膜 |
| US10242989B2 (en) * | 2014-05-20 | 2019-03-26 | Micron Technology, Inc. | Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods |
| CN107994064A (zh) * | 2016-10-26 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| KR20180097378A (ko) * | 2017-02-23 | 2018-08-31 | 에스케이하이닉스 주식회사 | 강유전성 메모리 장치 및 그 제조 방법 |
| CN109935590A (zh) * | 2019-03-29 | 2019-06-25 | 湘潭大学 | 一种1t1c柔性铁电存储器及其制备方法 |
-
2019
- 2019-03-29 CN CN201910249590.4A patent/CN109935590A/zh active Pending
- 2019-03-29 CN CN202111142295.2A patent/CN113889476A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876286A (zh) * | 2017-02-04 | 2017-06-20 | 武汉华威科智能技术有限公司 | 一种极薄柔性电子芯片封装方法及产品 |
| CN107302001A (zh) * | 2017-06-08 | 2017-10-27 | 湘潭大学 | 一种单管单电容存储单元装置及其制备方法 |
| CN107845673A (zh) * | 2017-10-30 | 2018-03-27 | 珠海格力电器股份有限公司 | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 |
| CN108538920A (zh) * | 2018-03-21 | 2018-09-14 | 湘潭大学 | 一种柔性铁电薄膜晶体管及其制备方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113889476A (zh) * | 2019-03-29 | 2022-01-04 | 湘潭大学 | 一种1t1c柔性铁电存储器及其制备方法 |
| CN111081541A (zh) * | 2019-10-18 | 2020-04-28 | 桂林电子科技大学 | 一种基于深硅刻蚀的柔性硅片及其制备方法 |
| WO2021253527A1 (zh) * | 2020-06-18 | 2021-12-23 | 中国科学院微电子研究所 | 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器 |
| CN112271255A (zh) * | 2020-10-23 | 2021-01-26 | 湘潭大学 | 一种铁电电容器和存储单元及其制备方法 |
| CN112271255B (zh) * | 2020-10-23 | 2023-06-09 | 湘潭大学 | 一种铁电电容器和存储单元及其制备方法 |
| CN113506775A (zh) * | 2021-06-28 | 2021-10-15 | 上海集成电路制造创新中心有限公司 | 动态随机存取存储器及其制作方法 |
| CN113506775B (zh) * | 2021-06-28 | 2023-08-08 | 上海集成电路制造创新中心有限公司 | 动态随机存取存储器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113889476A (zh) | 2022-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109935590A (zh) | 一种1t1c柔性铁电存储器及其制备方法 | |
| Everaerts et al. | Printed indium gallium zinc oxide transistors. Self-assembled nanodielectric effects on low-temperature combustion growth and carrier mobility | |
| TWI355081B (en) | Semiconductor device and manufacturing method ther | |
| CN105612610B (zh) | 结合负热膨胀材料的导电互连结构及相关系统、装置及方法 | |
| US8932929B2 (en) | Thin film transistor memory and its fabricating method | |
| CN103985764B (zh) | 氧化物tft及其制备方法、阵列基板、显示器件 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105789434A (zh) | 一种基于有机/无机杂化钙钛矿材料的阻变存储器及其制备方法 | |
| CN107170828A (zh) | 一种铁电场效应晶体管及其制备方法 | |
| CN106935659A (zh) | 薄膜晶体管及其制造方法、阵列基板以及显示装置 | |
| CN107731838A (zh) | 一种nand存储器及其制备方法 | |
| CN106920813A (zh) | 柔性显示器的制备方法 | |
| CN105633280A (zh) | 莫特晶体管及制备方法 | |
| Rojas et al. | Flexible semi‐transparent silicon (100) fabric with high‐k/metal gate devices | |
| Walker et al. | Low temperature fabrication of high performance ZnO thin film transistors with high-k dielectrics | |
| TWI546850B (zh) | 顯示面板之製備方法 | |
| Yoon et al. | Flexible Nonvolatile memory thin-film transistor using ferroelectric copolymer gate insulator and oxide semiconducting channel | |
| CN104465516B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| CN109637809B (zh) | 一种陶瓷储能电容器及其制备方法 | |
| CN110459611A (zh) | 一种铁电场效应晶体管及其制备方法 | |
| CN106935657A (zh) | 一种薄膜晶体管及其制造方法、显示装置 | |
| US20130181192A1 (en) | Organic floating gate memory device having protein and method of fabricating the same | |
| CN109037355A (zh) | 一种底栅结构肖特基二极管及其制备方法 | |
| CN104766724A (zh) | 一种基于四氧化三钴纳米结构的微型电容器微制作工艺 | |
| CN109742235A (zh) | 一种柔性铁电场效应管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Liao Min Inventor after: Liu Chen Inventor after: Zheng Shuaizhi Inventor after: Zhao Zidong Inventor after: Peng Qiangxiang Inventor after: Zhou Yichun Inventor before: Liao Min Inventor before: Zhao Zidong Inventor before: Zheng Shuaizhi Inventor before: Liu Chen Inventor before: Peng Qiangxiang Inventor before: Zhou Yichun |
|
| CB03 | Change of inventor or designer information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190625 |
|
| RJ01 | Rejection of invention patent application after publication |