CN105633280A - 莫特晶体管及制备方法 - Google Patents

莫特晶体管及制备方法 Download PDF

Info

Publication number
CN105633280A
CN105633280A CN201610078287.9A CN201610078287A CN105633280A CN 105633280 A CN105633280 A CN 105633280A CN 201610078287 A CN201610078287 A CN 201610078287A CN 105633280 A CN105633280 A CN 105633280A
Authority
CN
China
Prior art keywords
dielectric layer
gate dielectric
channel layer
grid
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610078287.9A
Other languages
English (en)
Inventor
张洪亮
曹鸿涛
李龙
张莉莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201610078287.9A priority Critical patent/CN105633280A/zh
Publication of CN105633280A publication Critical patent/CN105633280A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/03Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种莫特晶体管及其制备方法,其中方法包括如下步骤:采用镀膜工艺在衬底表面制备栅极,并在栅极表面依次制备栅介质层和沟道层;并在未被沟道层覆盖的栅介质层表面制备源极和漏极,完成底栅结构的莫特晶体管的制备;或采用镀膜工艺在衬底表面依次制备沟道层和栅介质层,并在未被栅介质层覆盖的沟道层表面制备源极和漏极,在栅介质层表面制备栅极,完成顶栅结构的莫特晶体管的制备;其中,沟道层为莫特绝缘体薄膜;栅介质层为固态氧化物质子导体膜。其实现了莫特晶体管的全固态结构。由此,当制备的莫特晶体管中进行莫特转变时,不会出现漏液和热稳定性差的问题。最终有效解决了传统的莫特晶体管稳定性较差的问题。

Description

莫特晶体管及制备方法
技术领域
本发明涉及半导体器件技术领域,特别是涉及一种莫特晶体管及制备方法。
背景技术
莫特(Mott)绝缘体是具有强电子关联效应的绝缘体,其通过热、光和电场都可引起莫特绝缘体的金属-绝缘体莫特转变,这就使得莫特绝缘体可应用于窗户涂层、新型固态存储器、超材料、莫特场效应晶体管等领域。目前,采用莫特绝缘体制备的莫特晶体管,其通常采用二氧化钒(VO2)作为晶体管的沟道层、离子液作为晶体管的栅介质层,通过静电调控使得二氧化钒在较高温度下发生金属-绝缘体莫特转变。但是,采用离子液作为莫特晶体管的栅介质层时,由于其存在漏液和热稳定性差等潜在问题,使得莫特晶体管的稳定性较差。
发明内容
基于此,有必要针对传统的采用离子液作为莫特晶体管的栅介质层时存在漏液和热稳定性差,导致莫特晶体管的稳定性较差的问题,提供一种莫特晶体管及制备方法。
为实现本发明目的提供的一种莫特晶体管制备方法,包括如下步骤:
采用镀膜工艺在衬底表面制备栅极,并在所述栅极表面依次制备栅介质层和沟道层;并在未被所述沟道层覆盖的所述栅介质层表面制备源极和漏极,完成底栅结构的莫特晶体管的制备;
采用所述镀膜工艺在所述衬底表面依次制备所述沟道层和所述栅介质层,并在未被所述栅介质层覆盖的所述沟道层表面制备所述源极和所述漏极,在所述栅介质层表面制备所述栅极,完成顶栅结构的莫特晶体管的制备;
其中,所述沟道层为莫特绝缘体薄膜;
所述栅介质层为固态氧化物质子导体膜。
在其中一个实施例中,所述镀膜工艺为等离子体增强化学气相沉积工艺、磁控溅射工艺、电子束蒸发工艺或脉冲激光沉积工艺。
在其中一个实施例中,采用磁控溅射沉积工艺制备所述栅介质层时的工艺条件为:
功率密度为0.64W/cm2-2.55W/cm2
靶材至衬底之间的距离为8cm-20cm。
相应的,本发明还提供了一种莫特晶体管,采用上述任一种莫特晶体管制备方法制备,包括:
衬底,形成于所述衬底上的栅极,依次形成于所述栅极上的栅介质层和沟道层,以及形成于未被所述沟道层覆盖的所述栅介质层上的源极和漏极;
所述衬底,依次形成于所述衬底上的所述沟道层和所述栅介质层,以及形成于未被所述栅介质层覆盖的所述沟道层上的所述源极和所述漏极,以及形成于所述栅介质层上的所述栅极;
其中,所述沟道层为莫特绝缘体薄膜;
所述栅介质层为固态氧化物质子导体膜。
在其中一个实施例中,所述固态氧化物质子导体膜的材料为二氧化硅、氧化铝、氧化钨、氧化锆和氧化铪中的至少一种。
在其中一个实施例中,所述栅介质层的厚度为200nm—10μm。
在其中一个实施例中,所述莫特绝缘体的材料为二氧化钒、氧化钴、钙钛矿、镍酸盐、钇掺杂的Ca3Co4O9、氧掺杂的YBa2Cu3O7-δ、NdNiO3-δ、VO2–ZrV2O7复合材料、In/Si纳米线、Fe3O4纳米晶体或铜氧化物。
在其中一个实施例中,所述沟道层的厚度为5nm—120nm。
在其中一个实施例中,所述栅极、所述源极和所述漏极均为金属膜或透明导电膜。
上述莫特晶体管制备方法的有益效果:
其通过在制备莫特晶体管过程中,将莫特晶体管中的栅介质层制备成固态氧化物质子导体膜结构,同时将莫特晶体管中的沟道层制备为莫特绝缘体薄膜结构,这就使得所制备的莫特晶体管为全固态结构。由此,当通过静电调控进行莫特晶体管中沟道层的莫特转变时,不会出现漏液和热稳定性差的问题,从而也就有效保证了莫特晶体管性能的稳定性。最终有效解决了采用离子液作为莫特晶体管的栅介质层时存在漏液和热稳定性差,导致莫特晶体管的稳定性较差的问题。
附图说明
图1为本发明的莫特晶体管的一具体实施例的剖视结构示意图;
图2为本发明的莫特晶体管的另一具体实施例的剖视结构示意图;
图3为采用本发明的莫特晶体管制备方法的实施例一制备的莫特晶体管的栅介质层/沟道层之间的界面电容数据图;
图4为采用本发明的莫特晶体管制备方法的实施例二制备的莫特晶体管的栅介质层/沟道层之间的界面电容数据图;
图5为采用本发明的莫特晶体管制备方法的实施例二制备的莫特晶体管中的栅介质层的扫描电子显微镜截面图;
图6为采用本发明的莫特晶体管制备方法的实施例三制备的莫特晶体管的栅介质层/沟道层之间的界面电容数据图。
具体实施方式
为使本发明技术方案更加清楚,以下结合附图及具体实施例对本发明作进一步详细说明。
首先,应当说明的是,莫特绝缘体指的是像NiO(氧化镍)、CoO(氧化钴)、MnO(氧化锰)等过渡金属简单氧化物。其中,上述过渡金属氧化物的一个晶胞中具有奇数个价电子,按照能带理论应当有良好的导电性,而实验表明却是透明的绝缘体。
相应的,莫特晶体管指的是以莫特绝缘体作为沟道层的晶体管。其能够在热、光和电场等调控下发生金属转变为绝缘体(或绝缘体转变为金属)的相变,即发生莫特转变。
进一步的,作为本发明的莫特晶体管,其既可为顶栅结构,也可为底栅结构。具体的:
参见图1,为本发明顶栅结构的莫特晶体管100。其包括衬底110、沟道层120、栅介质层130、源极140、漏极150和栅极160。其中,沟道层120形成于衬底110上,栅介质层130形成于沟道层120上。并且,源极140和漏极150分别形成于未被栅介质层130覆盖的沟道层120上,且彼此分开。栅极160则形成于栅介质层130上。
参见图2,为本发明底栅结构的莫特晶体管100。其同样包括衬底110、沟道层120、栅介质层130、源极140、漏极150和栅极160。其中,衬底110上形成有栅极160,栅极160上依次形成有栅介质层130和沟道层120。源极140和漏极150形成于未被沟道层120覆盖的栅介质层130上,且彼此分开。
其中,需要说明的是,在本发明的莫特晶体管100中,沟道层120为莫特绝缘体薄膜,栅介质层130为固态氧化物质子导体膜。即,采用莫特绝缘体材料制备沟道层120,且沟道层120的形态为固态薄膜状。采用固态氧化物材料制备栅介质层130,并且栅介质层130的形态同样为固态薄膜状。由此使得本发明的莫特晶体管100不论是顶栅结构,还是底栅结构,其均为全固态晶体管。而采用固态的栅介质层130和沟道层120的莫特晶体管100,在电场的调控下不会发生漏液现象,并且具有良好的热稳定性,由此有效保证了莫特晶体管100的良好的性能以及稳定性。最终有效解决了传统的采用离子液作为莫特晶体管的栅介质层130时存在漏液和热稳定性差,导致莫特晶体管的稳定性较差的问题。
进一步的,采用固态氧化物制备固态氧化物质子导体膜的栅介质层130时,其材料可为二氧化硅(SiO2)、氧化铝(Al2O3)、氧化钨(WOx)、氧化锆和氧化铪中的至少一种。并且,栅介质层130的厚度可为200nm—10μm。
更进一步的,采用莫特绝缘体材料制备莫特晶体管100的沟道层120时,莫特绝缘体材料可为二氧化钒、氧化钴、钙钛矿、镍酸盐、钇掺杂的Ca3Co4O9、氧掺杂的YBa2Cu3O7-δ、NdNiO3-δ、VO2–ZrV2O7复合材料、In/Si纳米线、Fe3O4纳米晶体或铜氧化物。并且,沟道层120的厚度优选为5nm—120nm。
另外,需要说明的是,源极140、栅极160和漏极150可采用同种材料同时制备,从而有效节省莫特晶体管100的制备工艺流程,进而提高生产效率。此处应当指出的是,源极140、栅极160和漏极150也可采用不同种材料制备。并且,源极140、栅极160和漏极150均可为金属薄膜或透明导电膜。如:Ti/Au、Ni/Au等金属膜或者氧化铟锡(ITO)膜、铟锌氧(IZO)膜、铝锌氧(AZO)膜等透明导电膜。
另外,作为本发明的莫特晶体管100的一具体实施例,其衬底110可为多种材料,如:热氧化硅、蓝宝石、玻璃或ITO(IndiumTinOxides,掺锡氧化铟)透明导电玻璃等。
本发明提供的莫特晶体管100采用固态氧化物质子导体膜作为栅介质层130,莫特绝缘体薄膜作为沟道层120,实现了莫特晶体管100的全固态结构,具有大于1μF/cm2的界面电容。并且,本发明的莫特晶体管100还具有薄膜晶体管最典型、最简单的结构,不需要复杂的工艺即可制备,有利于大规模产业化生产,可以直接应用于低成本便携式电子产品中。
相应的,为了实现上述任一种莫特晶体管100,本发明还提供了一种莫特晶体管制备方法。也就是说,上述任一种莫特晶体管100是采用本发明提供的莫特晶体管制备方法制备而成。通过采用本发明的莫特晶体管制备方法能够制备出上述任一种全固态的莫特晶体管100,且制备出的莫特晶体管100不易发生漏液和热稳定性差的现象,具有良好的性能和稳定性。并且,本发明的莫特晶体管制备方法工艺简单,易于规模化生产。
具体的,由于本发明的莫特晶体管的结构既可为顶栅结构,也可为底栅结构。因此,本发明提供的莫特晶体管制备方法则具体包括以下步骤:
首先,通过步骤S100,采用镀膜工艺在衬底110表面制备栅极160,进而再在栅极160表面依次制备栅介质层130和沟道层120,进而再通过步骤S200,在未被沟道层120覆盖的栅介质层130表面制备源极140和漏极150。由此即可完成底栅结构的莫特晶体管100的制备。
或者是,首先通过步骤S100’,采用镀膜工艺在衬底110表面依次制备沟道层120和栅介质层130,进而再通过步骤S200’,在未被栅介质层130覆盖的沟道层120表面制备源极140和漏极150,并在栅介质层130表面制备栅极160,从而完成顶栅结构的莫特晶体管100的制备。
其中,应当说明的是,最终所制备的栅介质层130为固态氧化物质子导体膜,沟道层120为莫特绝缘体薄膜。也就是说,采用本发明的莫特晶体管制备方法所最终制备的莫特晶体管100中的栅介质层130为氧化物材料的薄膜,沟道层120则为莫特绝缘体材料的薄膜。
采用本发明的莫特晶体管制备方法,不仅实现了全固态的莫特晶体管100的制备,同时还能够制备低成本、大规模产业化、器件性能稳定的全固态金属-绝缘体转变莫特(Mott)晶体管100,可以直接用于现有产业化多层膜电子器件的制造生产线。
进一步的,当采用本发明的莫特晶体管制备方法制备莫特晶体管时,其中在采用镀膜工艺进行栅介质层130和沟道层120的制备时,其镀膜工艺可为多种,如:等离子体增强化学气相沉积工艺、磁控溅射工艺、电子束蒸发工艺或脉冲激光沉积工艺。其中,采用磁控溅射沉积工艺制备所述栅介质层时的工艺条件为:功率密度为0.64W/cm2-2.55W/cm2;靶材至衬底之间的距离为8cm-20cm。优选的,采用等离子体增强化学气相沉积工艺进行栅介质层130的制备,其制备成本低廉,制备方法简单易行。
为了更清楚的说明本发明的莫特晶体管制备方法的技术方案,以下以三个具体实施例进行详细说明。
实施例一
本实施例提供图1所示的一种顶栅结构的全固态金属-绝缘体转变莫特(Mott)晶体管100的制备方法。其中,衬底110为热氧化硅,栅介质层130为二氧化硅(SiO2)薄膜,沟道层120为二氧化钒(VO2)薄膜,栅极160、源极140和漏极150为Ti/Au复合薄膜。
本实施例的顶栅结构的全固态金属-绝缘体转变莫特(Mott)晶体管100的制作方法包括如下步骤:
步骤1:经丙酮、无水乙醇和去离子水超声清洗洁净的热氧化硅。
步骤2:利用磁控溅射技术在热氧化硅上沉积一层二氧化钒(VO2)薄膜,作为沟道层120。其中采用磁控溅射技术沉积沟道层120时的工艺条件为:将磁控溅射仪的真空室的真空度抽至10毫托,以V2O5作为靶材,并以流量为100sccm向真空室中通入Ar,同时将衬底110加热至550℃;进而以预设的溅射功率(可为50W—200W之间任意取值)在衬底110表面溅射沉积相应厚度的二氧化钒薄膜。
步骤3:利用等离子体增强化学气相沉积(PECVD)技术在二氧化钒薄膜表面沉积一层二氧化硅(SiO2)固态质子导体膜,作为栅介质层130。其中,所沉积的二氧化硅固态质子导体膜的厚度为1.6μm(微米)。其制备工艺条件为:将沉积室的真空度抽至2Pa-5Pa,并通入O2,流量为18sccm。进而,再将沉积室的气压调至30Pa后,向沉积室中通入硅烷(SiH4),流量为2sccm,在射频功率为100W下,沉积二氧化硅固态质子导体膜30min。
步骤4:利用电子束蒸发技术在二氧化硅(SiO2)固态质子导体膜上沉积Ti/Au复合薄膜作为栅极160、源极140和漏极150。其中,Ti/Au复合薄膜中,Ti薄膜的厚度为20nm,Au薄膜的厚度为50nm。
最终,通过上述步骤获得以二氧化硅(SiO2)固态质子导体膜为栅介质层130,以二氧化钒(VO2)薄膜为沟道层120的顶栅结构的全固态金属-绝缘体转变莫特(Mott)晶体管100。
其中,参见图3,为对本实施例制备的莫特晶体管100进行界面电容测试的数据图。通过该数据图可知,在测试频率为1HZ时,莫特晶体管100的栅介质层130与沟道层120之间的界面电容约为6μF/cm2,远远大于能够使得沟道层120发生金属-绝缘体莫特转变的界面电容(即,1μF/cm2)。因此,其完全能够达到利用强电场电容耦合效应实现莫特晶体管的莫特转变。并且,通过对本实施例制备的莫特晶体管100的其他性能测试可知,通过本实施例制备的以二氧化钒(VO2)为沟道层120的全固态金属-绝缘体莫特(Mott)晶体管100的工作电压小于3.0V,在栅极160静电调控下,二氧化钒(VO2)的电阻率能够实现多个数量级间的变化,具有良好的莫特转变特性。
实施例二
本实施例同样提供图1所示的一种顶栅结构的全固态金属-绝缘体转变莫特(Mott)晶体管100制备方法。其中,在本实施例中,莫特晶体管100中的衬底110为蓝宝石,栅介质层130为氧化铝(Al2O3)薄膜,沟道层120为氧化钴(CoO)薄膜,栅极160、源极140和漏极150为Ti/Au复合薄膜。
本实施例的顶栅结构的全固态金属-绝缘体转变莫特(Mott)晶体管100的制作方法包括如下步骤:
步骤1:经丙酮、无水乙醇和去离子水超声清洗洁净的蓝宝石。
步骤2:利用磁控溅射技术在蓝宝石上沉积一层氧化钴(CoO)薄膜,作为沟道层120。
步骤3:利用电子束蒸发技术在氧化钴(CoO)薄膜上沉积Ti/Au复合薄膜,作为源极140和漏极150。其中,Ti/Au复合薄膜中,Ti薄膜的厚度为20nm,Au薄膜的厚度为50nm。
步骤4:利用等离子体增强化学气相沉积技术在未被Ti/Au复合薄膜覆盖的氧化钴(CoO)薄膜上沉积一层氧化铝(Al2O3)固态质子导体膜,作为栅介质层130。其中,在本实施例中,栅介质层130的厚度为450nm。其采用等离子体增强化学气相沉积技术制备栅介质层130时的工艺条件具体为:将沉积室的真空度抽至2Pa,衬底110加热至100℃,并向沉积室中通入O2,流量为4sccm;同时通入Ar,流量为4sccm;将沉积室的工作气压调整为40Pa后,在射频功率为100W的条件下,沉积12min。
步骤5:利用电子束蒸发技术在氧化铝(Al2O3)质子导体膜上沉积Ti/Au复合薄膜作为栅极160。同样,作为栅极160的Ti/Au复合薄膜,其Ti薄膜的厚度为20nm,Au薄膜的厚度为50nm。
最终,通过上述步骤获得以氧化铝(Al2O3)薄膜为栅介质层130,以氧化钴(CoO)薄膜为沟道层120的顶栅结构的全固态金属-绝缘体转变莫特(Mott)晶体管100。
其中,参见图4,为对本实施例制备的莫特晶体管100进行界面电容测试的数据图。通过该数据图可知,在测试频率为1HZ时,莫特晶体管100的栅介质层130与沟道层120之间的界面电容约为1.5μF/cm2,略大于能够使得沟道层120发生金属-绝缘体莫特转变的界面电容(即,1μF/cm2)。因此,其同样完全能够达到利用强电场电容耦合效应实现莫特晶体管的莫特转变。
参见图5,为本实施例的莫特晶体管100中的栅介质层130的扫描电子显微镜截面照片。通过该照片可以明显看到,采用本发明的莫特晶体管制备方法所制备的莫特晶体管100的栅介质层130为固态薄膜状。并且,通过对本实施例制备得到的莫特晶体管100进行各项性能测试可得,其所获得的以氧化钴(CoO)为沟道层120的全固态金属-绝缘体莫特(Mott)晶体管100的工作电压小于3.0V,在栅极160静电调控下,氧化钴(CoO)的电阻率能够实现多个数量级的变化,具有良好的莫特转变特性。
实施例三
本实施例提供图2所示的一种底栅结构的全固态金属-绝缘体转变莫特(Mott)晶体管100的制备方法。其中,在本实施例中,衬底110为ITO导电玻璃,栅极160为ITO,栅介质层130为氧化钨(WOx)薄膜,沟道层120为二氧化钒(VO2)薄膜,源极140和漏极150为Ti/Au复合薄膜。
本实施例的底栅结构的全固态金属-绝缘体转变莫特(Mott)晶体管100的制作方法包括如下步骤:
步骤1:经丙酮、无水乙醇和去离子水超声清洗洁净的面积为2.5×2.5cm2的ITO导电玻璃,该ITO导电玻璃在可见光范围内的透过率达80%以上,且表面光滑并具有平面结构。此处,需要说明的是,采用ITO导电玻璃作为本发明的莫特晶体管100的衬底110时,其可直接采用ITO作为栅极160,从而省略在衬底110表面制备栅极160的工艺流程。
步骤2:利用磁控溅射技术在ITO导电玻璃上沉积一层氧化钨(WOx)固态质子导体膜,作为栅介质层130。其中,氧化钨(WOx)固态质子导体膜的厚度为550nm。并且,采用磁控溅射技术制备栅介质层130时的具体工艺条件为:向沉积腔室中通入Ar,流量为12sccm,同时通入O2,流量为12sccm;将沉积腔室的工作气压调整为0.5Pa后,在预设的射频功率(如:50W—200W)下沉积相应厚度的氧化钨(WOx)固态质子导体膜。此处需要说明的是,采用磁控溅射技术沉积栅介质层130时,其靶材与衬底110之间的距离(即靶基距)为8cm—20cm。优选为15cm。
步骤3:利用磁控溅射技术在氧化钨(WOx)膜上沉积一层二氧化钒(VO2)薄膜,作为沟道层120。
步骤4:利用电子束蒸发技术在二氧化钒(VO2)薄膜上沉积Ti/Au复合薄膜作为源极140和漏极150。其中,Ti/Au复合薄膜中,Ti薄膜的厚度同样为20nm,Au薄膜的厚度为50nm。
最终,通过上述步骤获得以氧化钨(WOx)为栅介质层130,以二氧化钒(VO2)薄膜为沟道层120的底栅结构的全固态金属-绝缘体转变莫特(Mott)晶体管100。
其中,参见图6,为对本实施例制备的莫特晶体管100进行界面电容测试的数据图。通过该数据图可知,在测试频率为1HZ时,莫特晶体管100的栅介质层130与沟道层120之间的界面电容约为1.1μF/cm2,正好等于能够使得沟道层120发生金属-绝缘体莫特转变的界面电容(即,1μF/cm2)。因此,其同样也能够达到利用强电场电容耦合效应实现莫特晶体管的莫特转变。并且,其所获得的以二氧化钒(VO2)为沟道层120的全固态金属-绝缘体莫特(Mott)晶体管100的工作电压小于3.0V,在栅极160静电调控下,二氧化钒(VO2)的电阻率能够实现多个数量级的变化,具有良好的莫特转变特性。
需要说明的是,本发明的莫特晶体管制备方法为多层膜器件工艺,在制备过程中,需要多次掩膜工艺或者多次光刻工艺获得图形化阵列器件,从而可以制备出大面积、规模化、高密度集成电路。并且,本发明采用物理/化学气相沉积技术制备莫特晶体管中的栅介质层、沟道层、栅极、源-漏极,成本低廉,制作方法简单易行。同时,本发明的莫特晶体管制备方法突破了传统的采用溶胶-凝胶法制备莫特(Mott)晶体管易出现漏液问题和难于实现大面积规模化生产的限制,提出了具有全固态的莫特(Mott)晶体管,其成本低廉、制作简单、容易实现规模化生产,具有广阔的应用前景。
利用本发明的莫特晶体管制备方法能够制备低成本的全固态金属-绝缘体转变莫特(Mott)晶体管,其全固态的制备工艺有效解决了很难在静电场调控下通过莫特(Mott)绝缘体/固态栅介质界面的强电容耦合效应实现莫特(Mott)绝缘体的金属-绝缘体莫特(Mott)转变的问题,可以直接用于现有产业化薄膜晶体管的制造生产线。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种莫特晶体管制备方法,其特征在于,包括如下步骤:
采用镀膜工艺在衬底表面制备栅极,并在所述栅极表面依次制备栅介质层和沟道层;并在未被所述沟道层覆盖的所述栅介质层表面制备源极和漏极,完成底栅结构的莫特晶体管的制备;
采用所述镀膜工艺在所述衬底表面依次制备所述沟道层和所述栅介质层,并在未被所述栅介质层覆盖的所述沟道层表面制备所述源极和所述漏极,在所述栅介质层表面制备所述栅极,完成顶栅结构的莫特晶体管的制备;
其中,所述沟道层为莫特绝缘体薄膜;
所述栅介质层为固态氧化物质子导体膜。
2.根据权利要求1所述的莫特晶体管制备方法,其特征在于,所述镀膜工艺为等离子体增强化学气相沉积工艺、磁控溅射工艺、电子束蒸发工艺或脉冲激光沉积工艺。
3.根据权利要求2所述的莫特晶体管制备方法,其特征在于,采用磁控溅射沉积工艺制备所述栅介质层时的工艺条件为:
功率密度为0.64W/cm2-2.55W/cm2
靶材至衬底之间的距离为8cm-20cm。
4.一种莫特晶体管,其特征在于,采用权利要求1至3任一项所述的莫特晶体管制备方法制备,包括:
衬底,形成于所述衬底上的栅极,依次形成于所述栅极上的栅介质层和沟道层,以及形成于未被所述沟道层覆盖的所述栅介质层上的源极和漏极;
所述衬底,依次形成于所述衬底上的所述沟道层和所述栅介质层,以及形成于未被所述栅介质层覆盖的所述沟道层上的所述源极和所述漏极,以及形成于所述栅介质层上的所述栅极;
其中,所述沟道层为莫特绝缘体薄膜;
所述栅介质层为固态氧化物质子导体膜。
5.根据权利要求4所述的莫特晶体管,其特征在于,所述固态氧化物质子导体膜的材料为二氧化硅、氧化铝、氧化钨、氧化锆和氧化铪中的至少一种。
6.根据权利要求4所述的莫特晶体管,其特征在于,所述栅介质层的厚度为200nm—10μm。
7.根据权利要求4所述的莫特晶体管,其特征在于,所述莫特绝缘体的材料为二氧化钒、氧化钴、钙钛矿、镍酸盐、钇掺杂的Ca3Co4O9、氧掺杂的YBa2Cu3O7-δ、NdNiO3-δ、VO2–ZrV2O7复合材料、In/Si纳米线、Fe3O4纳米晶体或铜氧化物。
8.根据权利要求4所述的莫特晶体管,其特征在于,所述沟道层的厚度为5nm—120nm。
9.根据权利要求4所述的莫特晶体管,其特征在于,所述栅极、所述源极和所述漏极均为金属膜或透明导电膜。
CN201610078287.9A 2016-02-03 2016-02-03 莫特晶体管及制备方法 Pending CN105633280A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610078287.9A CN105633280A (zh) 2016-02-03 2016-02-03 莫特晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610078287.9A CN105633280A (zh) 2016-02-03 2016-02-03 莫特晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN105633280A true CN105633280A (zh) 2016-06-01

Family

ID=56048008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610078287.9A Pending CN105633280A (zh) 2016-02-03 2016-02-03 莫特晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN105633280A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024901A (zh) * 2016-07-22 2016-10-12 中国科学技术大学先进技术研究院 调控材料载流子浓度的方法、场效应晶体管和制造方法
CN108447914A (zh) * 2018-02-05 2018-08-24 华东师范大学 一种基于vo2的柔性薄膜晶体管及其应用
CN109599396A (zh) * 2017-09-27 2019-04-09 半导体组件工业公司 使用静电放电(esd)保护钳位技术的设备
CN109787592A (zh) * 2018-12-21 2019-05-21 西安交通大学 一种随机神经脉冲发生器
CN111211164A (zh) * 2020-01-07 2020-05-29 中国科学院物理研究所 一种基于固态离子导体的场效应器件
WO2022151122A1 (zh) * 2021-01-14 2022-07-21 中国科学技术大学 固态氧离子导体基场效应晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320058A (ja) * 2000-05-12 2001-11-16 Internatl Business Mach Corp <Ibm> デュアルタイプ薄膜電界効果トランジスタおよび応用例
US20050139867A1 (en) * 2003-12-24 2005-06-30 Saito Shin-Ichi Field effect transistor and manufacturing method thereof
TWM476162U (en) * 2013-12-05 2014-04-11 Jong-Perng Chiu Capacitive sensing floor tile
WO2015147849A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Tunneling field effect transistors with a variable bandgap channel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320058A (ja) * 2000-05-12 2001-11-16 Internatl Business Mach Corp <Ibm> デュアルタイプ薄膜電界効果トランジスタおよび応用例
US20050139867A1 (en) * 2003-12-24 2005-06-30 Saito Shin-Ichi Field effect transistor and manufacturing method thereof
TWM476162U (en) * 2013-12-05 2014-04-11 Jong-Perng Chiu Capacitive sensing floor tile
WO2015147849A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Tunneling field effect transistors with a variable bandgap channel

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DMITRY RUZMETOV, ET AL.: "《Three-terminal field effect devices utilizing thin film vanadium oxide as the channel layer》", 《JOURNAL OF APPLIED PHYSICS》 *
TAKAYOSHI KATASE, ET AL.: "《Room-Temperature-Protonation-Driven On-Demand Metal-Insulator Conversion of a Transition Metal Oxide》", 《ADV. ELECTRON. MATER.》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024901A (zh) * 2016-07-22 2016-10-12 中国科学技术大学先进技术研究院 调控材料载流子浓度的方法、场效应晶体管和制造方法
CN106024901B (zh) * 2016-07-22 2019-07-02 中国科学技术大学先进技术研究院 调控材料载流子浓度的方法、场效应晶体管和制造方法
CN109599396A (zh) * 2017-09-27 2019-04-09 半导体组件工业公司 使用静电放电(esd)保护钳位技术的设备
CN108447914A (zh) * 2018-02-05 2018-08-24 华东师范大学 一种基于vo2的柔性薄膜晶体管及其应用
CN109787592A (zh) * 2018-12-21 2019-05-21 西安交通大学 一种随机神经脉冲发生器
CN109787592B (zh) * 2018-12-21 2020-07-28 西安交通大学 一种随机神经脉冲发生器
CN111211164A (zh) * 2020-01-07 2020-05-29 中国科学院物理研究所 一种基于固态离子导体的场效应器件
CN111211164B (zh) * 2020-01-07 2021-07-16 中国科学院物理研究所 一种基于固态离子导体的场效应器件
WO2022151122A1 (zh) * 2021-01-14 2022-07-21 中国科学技术大学 固态氧离子导体基场效应晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN105633280A (zh) 莫特晶体管及制备方法
US9991135B2 (en) Method for fabricating a metal oxide thin film transistor
KR100814901B1 (ko) 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
CN101611474B (zh) 非晶绝缘体膜和薄膜晶体管
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
CN104218096B (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
KR101809296B1 (ko) 투명전극 및 이를 포함하는 전자 소자
CN111554737A (zh) 超低功耗的薄膜晶体管及其制备方法
Bu A simple annealing process to obtain highly transparent and conductive indium doped tin oxide for dye-sensitized solar cells
WO2014131258A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN104465516B (zh) 阵列基板的制造方法、阵列基板和显示装置
Subramanyam et al. Optimization of sputtered AZO thin films for device application
CN109148594A (zh) 一种高性能薄膜晶体管的近室温制备工艺及应用
Yang et al. Improved Dielectric Properties of Bi1. 5Zn1. 0Nb1. 5O7/(111)‐Oriented Ba0. 6Sr0. 4TiO3 Bilayered Films for Tunable Microwave Applications
CN104361995A (zh) 一种基于纳米结构的透明电容器及其制备方法
CN103972297A (zh) 半导体元件结构及其制造方法
CN108461446A (zh) 一种单栅石墨烯倍频器的制备方法
Rayerfrancis et al. Effect of Ag incorporation on the electrical and optical properties of AZO/Ag/AZO multilayer transparent conducting electrode
CN102208533A (zh) 蚕丝溶液、使用其制备的有机薄膜晶体管及电容及其制法
CN109638070B (zh) 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
Nkhaili et al. Structural, optical, and electrical characteristics of zinc oxide and copper oxide films and their heterojunctions
Vandana et al. Impact of TiO2 buffer layer on the ferroelectric photovoltaic response of CSD grown PZT thick films
CN106098790A (zh) 具有含氮的氧化物薄膜的场效应晶体管器件及其制备方法
Yu et al. Fully transparent thin-film varactors: fabrication and performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601