CN113506775B - 动态随机存取存储器及其制作方法 - Google Patents

动态随机存取存储器及其制作方法 Download PDF

Info

Publication number
CN113506775B
CN113506775B CN202110720222.0A CN202110720222A CN113506775B CN 113506775 B CN113506775 B CN 113506775B CN 202110720222 A CN202110720222 A CN 202110720222A CN 113506775 B CN113506775 B CN 113506775B
Authority
CN
China
Prior art keywords
substrate
capacitor
dielectric layer
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110720222.0A
Other languages
English (en)
Other versions
CN113506775A (zh
Inventor
朱宝
陈琳
孙清清
尹睿
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202110720222.0A priority Critical patent/CN113506775B/zh
Publication of CN113506775A publication Critical patent/CN113506775A/zh
Application granted granted Critical
Publication of CN113506775B publication Critical patent/CN113506775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种动态随机存取存储器，包括衬底、晶体管、介质叠层、电容器和导电柱，所述晶体管设置于所述衬底的上表面，所述介质叠层设置于所述衬底的上表面，且部分所述介质叠层包覆所述晶体管，所述导电柱设有若干个，且所述导电柱分别与所述晶体管和所述电容器电接触，所述电容器设置于所述介质叠层，且所述电容器的底部与所述衬底的上表面的最小轴向距离大于0，使得降低了半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流，避免了动态随机存取存储器占据较大空间，保证了动态随机存取存储器具有较大的存储密度。本发明提供了所述动态随机存取存储器的制作方法。

Description

动态随机存取存储器及其制作方法
技术领域
本发明涉及集成电路存储器技术领域，尤其涉及一种动态随机存取存储器及其制作方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种常见的随机存取存储器，DRAM只能将数据保持很短的时间。为了保持数据，DRAM必须隔一段时间刷新一次，如果存储单元没有被刷新，数据就会丢失，由于这种需要定时刷新的特性，因此被称为“动态”存储器。
目前，业界普遍采用一个晶体管搭配一个电容器的结构作为一个DRAM单元。这种1T1C元件组合使DRAM的存储位元成为了密度最高、单位制造成本最低的电子元件，在计算机存取器件中具有不可替代的地位。随着半导体技术的飞速发展，DRAM元件正快速地向高密度、高质量的方向发展。如何能在单元元件面积不断减小的同时，设计出电容值相当的电容器是DRMA技术中最重要的挑战之一。其中一种方案是采用深槽式电容器，这种电容器采用了三维设计，以刻蚀的方式在DRAM晶体管的源端表面正下方挖掘深槽形成电容器，从而在有限的单元平面面积内利用纵深结构增加电容器面积。这种深槽式电容器以重掺杂的衬底为下极板，电容介质制作在深槽侧壁上，深槽内填充多晶硅并重掺杂作为上极板，然后通过连接带与晶体管的源级接通。
然而这种DRAM中的深槽电容器在工艺上却仍然面对着许多困难：(1)为了达到电容量的要求，刻蚀深度要求很深，即存在高深宽比的刻蚀要求，且会出现刻蚀速率递减效应，因此对刻蚀工艺的要求很高；(2)电容器的下极板采用埋藏基板工艺，该工艺复杂且难度较高；(3)为了达到电容量的要求，介质层要求很薄，从而具有漏电增大的风险，影响良率。
公开号为CN101997000B的中国专利公开了一种具有扩展型沟槽的DRAM结构及其制作方法，该结构包括NMOS晶体管和与其源极相连的沟槽电容器，该沟槽电容器包括半导体衬底、交替排列的N型SiGe层和N型Si层、沟槽、电介质层和多晶硅层，沟槽位于交替排列的N型SiGe层和N型Si层内，深入至半导体衬底，其侧壁剖面为梳齿形，交替排列的N型SiGe层和N型Si层作为沟槽电容器的下极板，电介质层位于沟槽内壁表面，多晶硅层填充于沟槽内作为沟槽电容器的上极板；在交替排列的N型SiGe层和N型Si层之上还制备有P型Si层，所述NMOS晶体管制作于该P型Si层上。该发明方法采用掺杂和外延技术交替生长N型SiGe层和N型Si层并用选择性刻蚀制作出梳齿形的侧壁，工艺复杂，而且所述沟槽位于交替排列的N型SiGe层和N型Si层内，且深入至半导体衬底，又N型SiGe层和N型Si层均为半导体材料，以此作为所述沟槽电容器的下极板，使得半导体衬底容易对电容器造成电学干扰，造成寄生电阻和漏电流增大，从而影响电容器的品质因子；同时交替排列的N型SiGe层和N型Si层位于所述半导体衬底之上，如此增大了DRAM结构的整体厚度，消耗了半导体衬底之上的纵向空间，这将影响DRAM结构上方的布局布线密度，从而降低存储密度。
因此，有必要提供一种新型的动态随机存取存储器及其制作方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种新型的动态随机存取存储器及其制作方法，以降低半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流，避免了动态随机存取存储器占据较大空间，保证了动态随机存取存储器具有较大的存储密度。
为实现上述目的，本发明的所述动态随机存取存储器，包括：
衬底；
晶体管，设置于所述衬底的上表面；
介质叠层，设置于所述衬底的上表面，且部分所述介质叠层包覆所述晶体管；
电容器，设置于所述介质叠层，且所述电容器的底部与所述衬底的上表面的最小轴向距离大于0；
导电柱，设有若干个，且所述导电柱分别与所述晶体管和所述电容器电接触。
本发明的所述动态随机存取存储器的有益效果在于：通过电容器设置于所述介质叠层，且所述电容器的底部与所述衬底的上表面的最小轴向距离大于0，使得电容器通过介质叠层与衬底完全隔离，因此可以降低半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流，而且现有技术中的动态随机存取存储器表面一般都会设置介质层，而本发明中所述电容器设置于所述介质叠层，不仅使得所述介质叠层得到了充分利用，而且不会增大动态随机存取存储器的整体厚度，避免了动态随机存取存储器占据较大空间，保证了动态随机存取存储器具有较大的存储密度。
优选的，所述电容器的侧壁呈锯齿形。其有益效果在于：即电容器的基本骨架是由刻蚀介质叠层所形成的锯齿形深槽结构，由于锯齿形结构具有较高的比表面积，所以可以显著增大电容密度，而且在保证达到电容量的要求的前提下，大大减少了电容器的刻蚀深度和刻蚀难度，克服了传统的深槽式电容器刻蚀深度要求很深，存在高深宽比的刻蚀要求和刻蚀速率递减效应的工艺难点，同时可以减少所述电容器在介质叠层中的占用空间，使结构更加的简单紧凑。
优选的，所述介质叠层包括至少2层隔离介质层和至少1层牺牲介质层，且所述隔离介质层和所述牺牲介质层交替设置。其有益效果在于：设置牺牲介质层使得制备锯齿形深槽结构更容易，对刻蚀工艺的要求很低，降低了工艺的复杂性和难度，工艺简单，投入成本低。
优选的，所述电容器设置于交替设置的所述隔离介质层和所述牺牲介质层中，且所述电容器在所述牺牲介质层的第一径向长度大于所述电容器在所述隔离介质层的第二径向长度。其有益效果在于：即所述电容器的侧壁向所述牺牲介质层凹陷，且所述隔离介质层相对于所述牺牲介质层凸出，使得制备锯齿形深槽结构更容易，对刻蚀工艺的要求低，降低了工艺的复杂性和难度，工艺简单，投入成本低。
优选的，所述电容器包括底部电极、绝缘介质和顶部电极，所述顶部电极除位于所述介质叠层的上表面一端的表面外的其他表面均与所述绝缘介质的一表面抵接，所述绝缘介质的另一对称表面与所述底部电极的一表面抵接，所述底部电极的另一对称表面与所述介质叠层抵接。
优选的，所述导电柱包括第一导电柱，所述第一导电柱设置于所述介质叠层的上表面，所述第一导电柱与所述顶部电极电接触。其有益效果在于：以使所述顶部电极通电。
优选的，所述晶体管包括栅介质层、栅极、栅极侧墙、漏极和源极，所述栅介质层设置于所述衬底的上表面，所述栅极堆叠于所述栅介质层的上表面，所述栅极侧墙设置于所述衬底的上表面且位于所述栅介质层和所述栅极的两侧，所述漏极和所述源极设置于所述衬底内且分别与两侧的所述栅极侧墙抵接。其有益效果在于：所述栅极侧墙结构简单，易于微缩，有利于提高集成密度，所述漏极和所述源极设置于所述衬底内且分别与两侧的所述栅极侧墙抵接，减少了所述漏极和所述源极的占用空间，使结构更加的简单紧凑。
优选的，所述导电柱包括第二导电柱、第三导电柱和第四导电柱，所述第二导电柱贯穿所述介质叠层以与所述源极电接触，且所述第二导电柱与所述底部电极电接触，所述第三导电柱贯穿所述介质叠层以与所述栅极电接触，所述第四导电柱贯穿所述介质叠层以与所述漏极电接触。其有益效果在于：使得形成了全局互连结构，所述第二导电柱同时与所述源极和所述底部电极电接触，即保证了所述晶体管的源极和所述电容器的底部电极电学连通，不仅设计巧妙，降低了工艺复杂度，而且减少了导电柱的设置，减少了投入成本。
优选的，所述隔离介质层包括第一隔离介质层和第二隔离介质层，所述第一隔离介质层设置于所述衬底的上表面且包覆所述晶体管，所述电容器部分设置于所述第一隔离介质层，所述第二隔离介质层设置于所述介质叠层的顶部。其有益效果在于：所述第一隔离介质层用于保护晶体管结构在后续的刻蚀等工艺中免于被破坏，所述第二隔离介质层设置于所述介质叠层的顶部，即以隔离介质层作为所述介质叠层的上表层，以保护与其邻接的所述牺牲介质层在后续的刻蚀等工艺中免于被破坏。
优选的，所述隔离介质层和所述牺牲介质层的组成材料均为绝缘材料，且所述牺牲介质层的组成材料具有易腐蚀性。其有益效果在于：充分利用原设置在动态随机存取存储器上表层的介质层，而且使得电容器通过介质叠层与半导体衬底完全隔离，因此可以降低半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流。
优选的，本发明一种动态随机存取存储器的制作方法，包括步骤：
S0：提供衬底；
S1：在所述衬底的上表面形成晶体管；
S2：在所述衬底的上表面设置介质叠层，并使部分所述介质叠层包覆所述晶体管；
S3：在所述介质叠层内设置电容器，并使所述电容器的底部与所述衬底的上表面的最小轴向距离大于0；
S4：设置若干个导电柱，并使若干个所述导电柱分别与所述晶体管和所述电容器电接触。
本发明的所述动态随机存取存储器的制作方法有益效果在于：通过步骤S3：在所述介质叠层内设置电容器，并使所述电容器的底部与所述衬底的上表面的最小轴向距离大于0，使得电容器通过介质叠层与衬底完全隔离，因此可以降低半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流，而且现有技术中的动态随机存取存储器表面一般都会设置介质层，而本发明中所述电容器设置于所述介质叠层，不仅使得所述介质叠层得到了充分利用，而且不会增大动态随机存取存储器的整体厚度，避免了动态随机存取存储器占据较大空间，保证了动态随机存取存储器具有较大的存储密度。
优选的，所述步骤S2中，在所述衬底的上表面设置介质叠层的步骤包括：
S21：在所述衬底的上表面设置隔离介质层；
S22：在所述隔离介质层的上表面设置牺牲介质层；
S23：循环交替进行所述步骤S21和所述步骤S22，直至所述隔离介质层和所述牺牲介质层均达到目标层数。其有益效果在于：设置牺牲介质层，使得制备锯齿形深槽结构更容易，对刻蚀工艺的要求很低，降低了工艺的复杂性和难度，工艺简单，投入成本低。
优选的，所述步骤S3中，在所述介质叠层内设置电容器的步骤包括：
S31：在所述隔离介质层和所述牺牲介质层内形成深槽结构，且使所述深槽结构的底部与所述衬底的上表面的最小轴向距离大于0；
S32：去除与所述深槽结构接触的部分所述牺牲介质层，以形成锯齿形深槽结构；
S33：在所述锯齿形深槽结构中形成电容器。其有益效果在于：即电容器的基本骨架是由刻蚀介质叠层所形成的锯齿形深槽结构，由于锯齿状具有较高的比表面积，所以可以显著增大电容密度，而且在保证达到电容量的要求的前提下，大大减少了电容器的刻蚀深度和刻蚀难度，克服了传统的深槽式电容器刻蚀深度要求很深，存在高深宽比的刻蚀要求和刻蚀速率递减效应的工艺难点，同时可以减少所述电容器在介质叠层中的占用空间，使结构更加的简单紧凑。
优选的，所述步骤S4中，设置若干个导电柱，并使若干个所述导电柱分别与所述晶体管和所述电容器电接触的步骤包括：
在所述介质叠层的上表面设置第一导电柱，并使所述第一导电柱与顶部电极电接触；
采用大马士革工艺在所述介质叠层内部设置通孔并在所述通孔中填充导电材料以形成第二导电柱、第三导电柱和第四导电柱，并使所述第二导电柱贯穿所述介质叠层以与源极和底部电极电接触，所述第三导电柱贯穿所述介质叠层以与栅极电接触，所述第四导电柱贯穿所述介质叠层以与漏极电接触。其有益效果在于：使得形成了全局互连结构，所述第二导电柱同时与所述源极和所述底部电极电接触，即保证了所述晶体管的源极和所述电容器的底部电极电学连通，不仅设计巧妙，降低了工艺复杂度，而且减少了导电柱的设置，减少了投入成本。
附图说明
图1为本发明实施例的动态随机存取存储器的结构剖视图；
图2为本发明实施例的动态随机存取存储器的制作方法的流程图；
图3为本发明实施例对衬底的上表面进行沉积处理后所形成结构的剖视图；
图4为对图3所示的衬底的上表面进行刻蚀处理后所形成结构的剖视图；
图5为对图4所示的衬底形成晶体管后所形成结构的剖视图；
图6为对图5所示的衬底的上表面形成隔离介质层和牺牲介质层后所形成结构的剖视图；
图7为对图6所示的隔离介质层和牺牲介质层形成深槽结构后所形成结构的剖视图；
图8为对图7所示的隔离介质层和牺牲介质层形成锯齿形深槽结构后所形成结构的剖视图；
图9为对图8所示的锯齿形深槽结构进行沉积处理后所形成结构的剖视图；
图10为对图9所示的介质叠层的上表面进行去除处理后所形成结构的剖视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
为克服现有技术中存在的问题，本发明实施例提供了一种动态随机存取存储器及其制作方法，以降低半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流，避免了动态随机存取存储器占据的空间较大，保证了动态随机存取存储器具有较大的存储密度。
本发明一些实施例中，所述动态随机存取存储器，包括衬底、晶体管、介质叠层、电容器和导电柱，所述晶体管设置于所述衬底的上表面，所述介质叠层设置于所述衬底的上表面，且部分所述介质叠层包覆所述晶体管，所述电容器设置于所述介质叠层，且所述电容器的底部与所述衬底的上表面的最小轴向距离大于0，所述导电柱设有若干个，且所述导电柱分别与所述晶体管和所述电容器电接触。所述电容器的底部与所述衬底的上表面的最小轴向距离为所述电容器的底部与所述衬底的上表面之间在轴向方向的最小距离。
本发明一些实施例中，所述衬底为Si或Ge等半导体衬底。
本发明另一些实施例中，所述衬底为化合物半导体衬底，组成材料为SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb和InGaSb中的任意一种。
本发明又一些实施例中，所述衬底为绝缘体上半导体衬底(Semiconductor onInsulator，SOI)。
本发明一些实施例中，所述电容器的侧壁呈锯齿形，即电容器的基本骨架是由刻蚀介质叠层所形成的锯齿形深槽结构，由于锯齿形结构具有较高的比表面积，所以可以显著增大电容密度，而且在保证达到电容量的要求的前提下，大大减少了电容器的刻蚀深度和刻蚀难度，克服了传统的深槽式电容器刻蚀深度要求很深，存在高深宽比的刻蚀要求和刻蚀速率递减效应的工艺难点，同时可以减少所述电容器在介质叠层中的占用空间，使结构更加的简单紧凑。
图1为本发明实施例的动态随机存取存储器的结构剖视图。
本发明一些实施例中，参考图1，所述介质叠层(图中未标示)包括至少2层隔离介质层106和至少1层牺牲介质层107，且所述隔离介质层106和所述牺牲介质层107交替设置，设置牺牲介质层107使得制备锯齿形深槽结构更容易，对刻蚀工艺的要求很低，降低了工艺的复杂性和难度，工艺简单，投入成本低。
本发明一些实施例中，所述隔离介质层包括第一隔离介质层和第二隔离介质层，所述第一隔离介质层设置于所述衬底的上表面且包覆所述晶体管，所述电容器部分设置于所述第一隔离介质层，所述第二隔离介质层设置于所述介质叠层的顶部。所述第一隔离介质层用于保护晶体管结构在后续的刻蚀等工艺中免于被破坏，所述第二隔离介质层设置于所述介质叠层的顶部，即以隔离介质层作为所述介质叠层的上表层，以保护与其邻接的所述牺牲介质层在后续的刻蚀等工艺中免于被破坏。
本发明一些实施例中，参考图1，所述电容器(图中未标示)包括底部电极108、绝缘介质109和顶部电极110，所述顶部电极110除位于所述介质叠层(图中未标示)的上表面一端的表面外的其他表面均与所述绝缘介质109的一表面抵接，所述绝缘介质109的另一对称表面与所述底部电极108的一表面抵接，所述底部电极108的另一对称表面与所述介质叠层(图中未标示)抵接。
本发明一些实施例中，所述底部电极和所述顶部电极的组成材料均为金属或金属化合物，构成所述底部电极和所述顶部电极的组成材料相同或不同。金属或金属化合物的电导率比多晶硅的电导率高，从而可以降低寄生电阻。
本发明一些实施例中，所述底部电极和所述顶部电极均采用TiN、TaN、WN、MoN、Ni和Ru中的至少一种制作而成。
本发明一些实施例中，所述绝缘介质采用Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO和HfTiO中的至少一种制作而成。
本发明一些实施例中，参考图1，所述电容器(图中未标示)设置于交替设置的所述隔离介质层106和所述牺牲介质层107中，且所述电容器(图中未标示)在所述牺牲介质层107的第一径向长度大于所述电容器(图中未标示)在所述隔离介质层106的第二径向长度，即所述电容器(图中未标示)的侧壁向所述牺牲介质层107凹陷，且所述隔离介质层106相对于所述牺牲介质层107凸出，使得制备锯齿形深槽结构更容易，对刻蚀工艺的要求低，降低了工艺的复杂性和难度，工艺简单，投入成本低。所述径向长度为所述电容器在径向方向的最大长度。
本发明实施例中，所述轴向方向为图1中y轴所示的方向，所述径向方向为图1中x轴所示的方向，所述第一径向长度为所述电容器在所述牺牲介质层于径向方向的最小长度，所述第二径向长度为所述电容器在所述隔离介质层于径向方向的最大长度，所述最小轴向距离为在轴向方向的最小长度。
本发明一些实施例中，参考图1，所述晶体管(图中未标示)包括栅介质层101、栅极102、栅极侧墙103、漏极104和源极105，所述栅介质层101设置于所述衬底100的上表面，所述栅极102堆叠于所述栅介质层101的上表面，所述栅极侧墙103设置于所述衬底100的上表面且位于所述栅介质层101和所述栅极102的两侧，所述漏极104和所述源极105设置于所述衬底100内且分别与两侧的所述栅极侧墙103抵接。所述栅极侧墙103结构简单，易于微缩，有利于提高集成密度，所述漏极104和所述源极105设置于所述衬底100内且分别与两侧的所述栅极侧墙103抵接，减少了所述漏极104和所述源极105的占用空间，使结构更加的简单紧凑。
本发明一些实施例中，所述栅介质层采用SiO2、Al2O3、ZrO2、HfO2、TiO2和Hf0.5Zr0.5O2中的至少一种制作而成。
本发明一些实施例中，所述栅极采用TiN、TaN、MoN和WN中的至少一种制作而成。
本发明一些实施例中，所述栅极侧墙采用SiO2或Si3N4等绝缘材料制作而成。
本发明一些实施例中，所述衬底具有第一导电类型，所述漏极和所述源极具有第二导电类型，所述第一导电类型和所述第二导电类型相反。
本发明一些具体实施例中，所述衬底具有第一掺杂类型，所述漏极和所述源极具有第二掺杂类型，所述第一掺杂类型具有第一导电类型，所述第二掺杂类型具有第二导电类型，所述第一导电类型和所述第二导电类型相反。具体的，所述第一掺杂类型为p型掺杂，所述第二掺杂类型为n型掺杂。
本发明一些实施例中，参考图1，所述导电柱(图中未标示)包括第一导电柱114，所述第一导电柱114设置于所述介质叠层(图中未标示)的上表面，所述第一导电柱114与所述顶部电极110电接触，以使所述顶部电极110通电。
本发明一些实施例中，参考图1，所述导电柱(图中未标示)包括第二导电柱113、第三导电柱112和第四导电柱111，所述第二导电柱113贯穿所述介质叠层(图中未标示)以与所述源极105电接触，且所述第二导电柱113与所述底部电极108电接触，所述第三导电柱112贯穿所述介质叠层(图中未标示)以与所述栅极102电接触，所述第四导电柱111贯穿所述介质叠层(图中未标示)以与所述漏极104电接触。使得形成了全局互连结构，所述第二导电柱113同时与所述源极105和所述底部电极108电接触，即保证了所述晶体管的源极105和所述电容器的所述底部电极108电学连通，不仅设计巧妙，降低了工艺复杂度，而且减少了导电柱的设置，减少了投入成本。
具体的，参考图1，所述底部电极108和所述绝缘介质109均呈锯齿形，所述底部电极108的底部与所述衬底100的上表面的最小轴向距离大于0，所述底部电极108向所述牺牲介质层107凹陷，所述底部电极108位于所述牺牲介质层107且朝向所述晶体管(图中未标示)的侧壁与所述第二导电柱113电接触。
本发明一些实施例中，位于所述牺牲介质层的所述底部电极在所述衬底上表面的投影与所述源极在所述衬底上表面的投影重叠或不重叠，且位于所述牺牲介质层的所述底部电极在所述衬底上表面的投影与所述栅极侧墙在所述衬底上表面的投影不重叠，以保证所述第二导电柱同时与所述源极和所述底部电极电接触。
本发明一些实施例中，所述第一导电柱、所述第二导电柱、所述第三导电柱和所述第四导电柱采用TaN/Ta/Cu叠层、TaN/Co/Cu叠层和TaN/Ru/Cu叠层中的至少一种制作而成，所述TaN/Ta/Cu叠层是由TaN材料、Ta材料和Cu材料依次堆叠设置而成，所述TaN/Co/Cu叠层是由TaN材料、Co材料和Cu材料依次堆叠设置而成，所述TaN/Ru/Cu叠层是由TaN材料、Ru材料和Cu材料依次堆叠设置而成。所述第一导电柱、所述第二导电柱、所述第三导电柱和所述第四导电柱的组成材料相同或不同，根据实际需要选择。
本发明一些具体实施例中，参考图1，所述介质叠层(图中未标示)包括3层所述隔离介质层106和2层所述牺牲介质层107，所述衬底100的上表面依次堆叠设置所述隔离介质层106、所述牺牲介质层107、所述隔离介质层106、所述牺牲介质层107和所述隔离介质层106，即以所述隔离介质层106作为所述介质叠层(图中未标示)的上表层，以保护与其邻接的所述牺牲介质层在后续的刻蚀等工艺中免于被破坏；以所述隔离介质层106作为所述介质叠层(图中未标示)的下表层设置于衬底的上表面且包覆所述晶体管，以用于保护晶体管结构在后续的刻蚀等工艺中免于被破坏。
本发明一些实施例中，所述隔离介质层和所述牺牲介质层的组成材料均为绝缘材料，且所述牺牲介质层的组成材料具有易腐蚀性，即制成所述牺牲介质层的组成材料与具有腐蚀性的化合物容易反应，而制成所述隔离介质层的组成材料不与具有腐蚀性的化合物容易反应。充分利用原设置在动态随机存取存储器上表层的介质层，而且使得电容器通过介质叠层与半导体衬底完全隔离，因此可以降低半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流。
本发明一些实施例中，所述隔离介质层采用SiO2、Si3N4、SiON、SiCOH、SiCOFH和非晶C中的至少一种制作而成。各层的所述隔离介质层的组成材料相同或不同，根据实际需要选择。本发明一些实施例中，各层的所述隔离介质层的组成材料相同，制备时不用更换材料，实际操作更简单，节省了时间成本。
本发明一些实施例中，所述牺牲介质层采用Si3N4、非晶C和GeO2中的至少一种制作而成。各层的所述牺牲介质层的组成材料相同或不同，根据实际需要选择。本发明一些实施例中，各层的所述牺牲介质层的组成材料相同，制备时不用更换材料，实际操作更简单，节省了时间成本。
图2为本发明实施例的动态随机存取存储器的制作方法的流程图。
本发明一些实施例中，参考图2，所述动态随机存取存储器的制作方法，包括步骤：
S0：提供衬底；
S1：在所述衬底的上表面形成晶体管；
S2：在所述衬底的上表面设置介质叠层，并使部分所述介质叠层包覆所述晶体管；
S3：在所述介质叠层内设置电容器，并使所述电容器的底部与所述衬底的上表面的最小轴向距离大于0；
S4：设置若干个导电柱，并使若干个所述导电柱分别与所述晶体管和所述电容器电接触。
本发明一些实施例中，所述步骤S1中，在所述衬底的上表面形成晶体管的步骤包括：
S11：在所述衬底的上表面依次设置所述栅介质层和所述栅极；
S12：在所述栅介质层和所述栅极的两侧分别设置所述栅极侧墙，使所述栅极侧墙位于所述栅介质层和所述栅极的两侧；
S13：在所述衬底的两侧边且位于所述栅极侧墙的下端形成所述源极和所述漏极，使所述漏极和所述源极分别与两侧的所述栅极侧墙抵接。该步骤采用的工艺简单方便，容易操作，节省了制作时间，降低了成本投入。
图3为本发明实施例对衬底的上表面进行沉积处理后所形成结构的剖视图；图4为对图3所示的衬底的上表面进行刻蚀处理后所形成结构的剖视图；图5为对图4所示的衬底形成晶体管后所形成结构的剖视图。
本发明一些实施例中，所述步骤S11中，在所述衬底的上表面依次设置所述栅介质层和所述栅极的步骤包括，参考图3和图4：
S111：在所述衬底100的上表面采用原子层沉积方法依次淀积一层原栅介质层201和原栅极层202，形成的结构如图3所示；
S112：在所述原栅极层202的上表面旋涂光刻胶，并通过光刻工艺形成用于限定所述栅介质层101和所述栅极102的刻蚀形状；
S113：通过蚀刻工艺去除所述栅介质层101和所述栅极102的刻蚀形状左右两侧部分的所述原栅介质层201和所述原栅极层202，以形成所述栅介质层101和所述栅极102，形成的结构如图4所示。
本发明实施例中，所述光刻工艺为包括曝光和显影的光刻工艺。
本发明实施例中，所述蚀刻工艺为干法蚀刻或通过使用蚀刻剂溶液的湿法蚀刻，所述干法蚀刻为离子铣蚀刻、等离子蚀刻、反应离子蚀刻和激光烧蚀中的任意一种。
本发明一些实施例中，所述步骤S12中，在所述栅介质层和所述栅极的两侧分别设置所述栅极侧墙的步骤包括：
S121：采用化学气相沉积工艺在所述栅极的上表面、以及所述栅介质层和所述栅极的侧面形成原栅极侧墙层；
S122：通过光刻和干法刻蚀的方法去除所述栅极的上表面的原栅极侧墙层，使在所述栅介质层和所述栅极的两侧形成所述栅极侧墙。
本发明一些实施例中，所述步骤S121中所述化学气相沉积工艺可以采用电子束蒸发工艺、原子层沉积工艺或溅射工艺等替换。
本发明一些实施例中，所述步骤S13中，在所述衬底的两侧边且位于所述栅极侧墙的下端形成所述源极和所述漏极的步骤包括，参考图5：
S131：在所述衬底100的两侧边且位于所述栅极侧墙103的下端旋涂光刻胶，并通过光刻工艺形成所述源极105和所述漏极104的刻蚀形状；
S132：采用离子注入方法在所述源极105和所述漏极104的刻蚀形状区域形成具有第二掺杂类型的重掺杂区域；
S133：采用激光退火的方法进行离子激活，以形成所述源极105和所述漏极104，形成后的结构如图5所示。
本发明一些具体实施例中，在所述衬底的上表面形成所述晶体管的具体步骤包括：
先在p型Si衬底的上表面采用原子层沉积方法依次淀积一层HfO2层和一层TiN层，以分别作为所述栅介质层和所述栅极；
然后在所述栅极的表面旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺形成用于限定所述栅介质层和所述栅极的刻蚀形状，再通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻去除该刻蚀形状左右两侧的部分HfO2层和TiN层，以形成所述栅介质层和所述栅极；
再采用化学气相沉积的方法在所述栅极的上表面、以及所述栅介质层和所述栅极的侧面生长Si3N4层，进一步通过光刻和干法刻蚀的方法去除所述栅极的上表面的Si3N4层，从而在所述栅介质层和所述栅极的两侧形成所述栅极侧墙；
最后在所述衬底的两侧边且位于所述栅极侧墙的下端旋涂光刻胶，并通过光刻工艺限定源区和漏区形状，接着采用离子注入方法在所述衬底内部形成具有第二掺杂类型的重掺杂区域，即n型重掺杂区域，然后采用激光退火的方法进行离子激活，从而形成所述源极和所述漏极。
图6为对图5所示的衬底的上表面形成隔离介质层和牺牲介质层后所形成结构的剖视图。
本发明一些实施例中，所述步骤S2中，在所述衬底的上表面设置介质叠层的步骤包括，参考图6：
S21：在所述衬底100的上表面设置隔离介质层106；
S22：在所述隔离介质层106的上表面设置牺牲介质层107；
S23：循环交替进行所述步骤S21和所述步骤S22，直至所述隔离介质层106和所述牺牲介质层107均达到目标层数，且最后设置的一层为隔离介质层106，形成后的结构如图6所示。设置牺牲介质层，使得制备锯齿形深槽结构更容易，对刻蚀工艺的要求低，降低了工艺的复杂性和难度，工艺简单，投入成本低。
本发明一些具体实施例中，所述步骤S2中，在所述衬底的上表面设置介质叠层的具体步骤包括：
采用化学气相沉积工艺生长一层SiO2薄膜作为第一隔离介质层，并包覆整个晶体管结构，所述第一隔离介质层用于保护晶体管结构在后续的刻蚀等工艺中免于被破坏；
采用化学气相沉积工艺在所述SiO2薄膜的上表面沉积一层Si3N4薄膜作为第一牺牲介质层；
继续采用化学气相沉积工艺重复前述工艺过程交替生长SiO2薄膜和Si3N4薄膜，直到获得所需要的层数和叠层厚度。
图7为对图6所示的隔离介质层和牺牲介质层形成深槽结构后所形成结构的剖视图；图8为对图7所示的隔离介质层和牺牲介质层形成锯齿形深槽结构后所形成结构的剖视图。
本发明一些实施例中，所述步骤S3中，在所述介质叠层内设置电容器的步骤包括，参考图7和图8：
S31：在所述隔离介质层106和所述牺牲介质层107内形成深槽结构203，且使所述深槽结构203的底部与所述衬底100的上表面的最小轴向距离大于0，形成后的结构如图7所示；
S32：去除与所述深槽结构203接触的部分所述牺牲介质层107，以形成锯齿形深槽结构204，即选择性刻蚀所述深槽结构203侧壁的所述牺牲介质层107的组成材料，形成后的结构如图8所示；
S33：在所述锯齿形深槽结构204中形成电容器。即电容器的基本骨架是由刻蚀介质叠层所形成的锯齿形深槽结构，由于锯齿状具有较高的比表面积，所以可以显著增大电容密度，而且在保证达到电容量的要求的前提下，大大减少了电容器的刻蚀深度和刻蚀难度，克服了传统的深槽式电容器刻蚀深度要求很深，存在高深宽比的刻蚀要求和刻蚀速率递减效应的工艺难点，同时可以减少所述电容器在介质叠层中的占用空间，使结构更加的简单紧凑。
本发明一些具体实施例中，所述步骤S3中，在所述介质叠层内设置电容器的具体步骤包括：
在所述介质叠层的上表面旋涂光刻胶，并通过曝光和显影工艺在由所述SiO2薄膜和所述Si3N4薄膜交替设置构成的介质叠层中形成用于限定所述深槽结构的形状；
采用深反应离子刻蚀(Deep Reactive Ion Etching，DRIE)工艺刻蚀所述介质叠层，直到邻接所述衬底的所述第一隔离介质层被部分刻蚀，从而形成深槽结构，且所述深槽结构的底部与所述衬底的上表面的最小轴向距离大于0；刻蚀由所述SiO2薄膜和所述Si3N4薄膜交替设置构成的介质叠层的等离子体可以选择CF4、SF6、CHF3、CF4和O2的混合气体、SF6和O2的混合气体、CHF3和O2的混合气体中的至少一种；
采用热磷酸溶液选择性腐蚀去除与所述深槽结构侧壁接触的部分Si3N4材料，从而形成锯齿形深槽结构；其中热磷酸溶液的温度为155℃-165℃，体积分数为85％-88％。
本发明一些实施例中，所述步骤S32中，去除与所述深槽结构接触的部分所述牺牲介质层以形成锯齿形深槽结构的步骤中，采用蚀刻工艺形成所述锯齿形深槽结构。本发明一些实施例中，采用干法蚀刻工艺形成所述锯齿形深槽结构，如可以采用能与组成所述牺牲介质层的组成材料反应的高温气体进行刻蚀，本发明另一些实施例中，使用湿法蚀刻工艺形成所述锯齿形深槽结构，如可以采用能与组成所述牺牲介质层的组成材料反应的腐蚀性溶液进行刻蚀。
本发明一些实施例中，所述隔离介质层的组成材料与所述牺牲介质层的组成材料不同，以便所述牺牲介质层能与腐蚀性化合物反应，去除与所述深槽结构接触的部分所述牺牲介质层，形成所述锯齿形深槽结构。
本发明一些具体实施例中，所述隔离介质层的组成材料为SiO2，所述牺牲介质层的组成材料为Si3N4，所述介质叠层为SiO2层和Si3N4层交替设置的叠层，选择热磷酸溶液去除与所述深槽结构接触的部分所述Si3N4材料，以形成所述锯齿形深槽结构。
本发明另一些具体实施例中，所述隔离介质层的组成材料为非晶C，所述牺牲介质层的组成材料为Si3N4，所述介质叠层为非晶C层和Si3N4层交替设置的叠层，选择热磷酸溶液去除与所述深槽结构接触的部分所述Si3N4材料，以形成所述锯齿形深槽结构。
本发明又一些具体实施例中，所述隔离介质层的组成材料为SiO2，所述牺牲介质层的组成材料为非晶C，所述介质叠层为SiO2层和非晶C层交替设置的叠层，选择浓硫酸溶液去除与所述深槽结构接触的部分所述非晶C材料，以形成所述锯齿形深槽结构。
本发明又一些具体实施例中，所述隔离介质层的组成材料为SiO2，所述牺牲介质层的组成材料为GeO2，所述介质叠层为SiO2层和GeO2层交替设置的叠层，选择双氧水溶液去除与所述深槽结构接触的部分所述GeO2材料，以形成所述锯齿形深槽结构。
本发明又一些具体实施例中，所述隔离介质层的组成材料为Si3N4，所述牺牲介质层的组成材料为GeO2，所述介质叠层为Si3N4层和GeO2层交替设置的叠层，选择双氧水溶液去除与所述深槽结构接触的部分所述GeO2材料，以形成所述锯齿形深槽结构。
图9为对图8所示的锯齿形深槽结构进行沉积处理后所形成结构的剖视图；图10为对图9所示的介质叠层的上表面进行去除处理后所形成结构的剖视图。
本发明一些实施例中，所述步骤S33中，在所述锯齿形深槽结构中形成电容器的步骤包括，参考图8、图9和图10：
S331：采用原子层沉积工艺在所述锯齿形深槽结构204的内部依次沉积底部电极薄膜205、绝缘介质薄膜206和顶部电极薄膜207，形成的结构如图9所示；
S332：通过蚀刻工艺去除所述介质叠层(图中未标示)的上表面的所述底部电极薄膜205、所述绝缘介质薄膜206和所述顶部电极薄膜207，使在所述锯齿形深槽结构204的内部分别形成底部电极108、绝缘介质109和顶部电极110，以形成所述电容器，形成的结构如图10所示。
本发明一些具体实施例中，在所述锯齿形深槽结构中形成电容器的具体步骤包括：
采用原子层沉积工艺在所述锯齿形深槽结构内部依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，以分别作为底部电极、绝缘介质和顶部电极，作为所述底部电极的TiN薄膜覆盖所述锯齿形深槽结构的侧壁，因此呈锯齿形，作为所述绝缘介质的Al2O3薄膜覆盖所述底部电极的表面，因此也呈锯齿形，在沉积好分别作为所述底部电极和所述绝缘介质的TiN薄膜和Al2O3薄膜后，作为所述顶部电极的TiN薄膜完全填充所述锯齿形深槽结构剩余的空间；
然后通过蚀刻工艺去除所述介质叠层的上表面的TiN薄膜、Al2O3薄膜和TiN薄膜，以形成所述电容器结构；所述蚀刻工艺为干法蚀刻或使用蚀刻剂溶液的湿法蚀刻，所述干法蚀刻为离子铣蚀刻、等离子蚀刻、反应离子蚀刻和激光烧蚀中的任意一种。
本发明一些实施例中，所述绝缘介质、所述底部电极和所述顶部电极的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
本发明一些实施例中，所述步骤S4中，设置若干个导电柱，并使若干个所述导电柱分别与所述晶体管和所述电容器电接触的步骤包括：
在所述介质叠层的上表面设置第一导电柱，并使所述第一导电柱与顶部电极电接触；
采用大马士革工艺在所述介质叠层内部设置通孔并在所述通孔中填充导电材料以形成第二导电柱、第三导电柱和第四导电柱，并使所述第二导电柱贯穿所述介质叠层以与源极和底部电极电接触，所述第三导电柱贯穿所述介质叠层以与栅极电接触，所述第四导电柱贯穿所述介质叠层以与漏极电接触。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (11)

1.一种动态随机存取存储器，其特征在于，包括：
衬底；
晶体管，设置于所述衬底的上表面，所述晶体管包括栅极、漏极和源极；
介质叠层，设置于所述衬底的上表面，且部分所述介质叠层包覆所述晶体管；
电容器，设置于所述介质叠层，且所述电容器的底部与所述衬底的上表面的最小轴向距离大于0；所述电容器包括底部电极、绝缘介质和顶部电极，所述顶部电极除位于所述介质叠层的上表面一端的表面外的其他表面均与所述绝缘介质的一表面抵接，所述绝缘介质的另一对称表面与所述底部电极的一表面抵接，所述底部电极的另一对称表面与所述介质叠层抵接；
导电柱，设有若干个，且所述导电柱分别与所述晶体管和所述电容器电接触；所述导电柱包括第二导电柱、第三导电柱和第四导电柱，所述第二导电柱贯穿所述介质叠层以与所述源极电接触，且所述第二导电柱与所述底部电极电接触，所述第三导电柱贯穿所述介质叠层以与所述栅极电接触，所述第四导电柱贯穿所述介质叠层以与所述漏极电接触。
2.根据权利要求1所述的动态随机存取存储器，其特征在于，所述电容器的侧壁呈锯齿形。
3.根据权利要求2所述的动态随机存取存储器，其特征在于，所述介质叠层包括至少2层隔离介质层和至少1层牺牲介质层，且所述隔离介质层和所述牺牲介质层交替设置。
4.根据权利要求3所述的动态随机存取存储器，其特征在于，所述电容器设置于交替设置的所述隔离介质层和所述牺牲介质层中，且所述电容器在所述牺牲介质层的第一径向长度大于所述电容器在所述隔离介质层的第二径向长度。
5.根据权利要求1所述的动态随机存取存储器，其特征在于，所述导电柱包括第一导电柱，所述第一导电柱设置于所述介质叠层的上表面，所述第一导电柱与所述顶部电极电接触。
6.根据权利要求1所述的动态随机存取存储器，其特征在于，所述晶体管还包括栅介质层和栅极侧墙，所述栅介质层设置于所述衬底的上表面，所述栅极堆叠于所述栅介质层的上表面，所述栅极侧墙设置于所述衬底的上表面且位于所述栅介质层和所述栅极的两侧，所述漏极和所述源极设置于所述衬底内且分别与两侧的所述栅极侧墙抵接。
7.根据权利要求3所述的动态随机存取存储器，其特征在于，所述隔离介质层包括第一隔离介质层和第二隔离介质层，所述第一隔离介质层设置于所述衬底的上表面且包覆所述晶体管，所述电容器部分设置于所述第一隔离介质层，所述第二隔离介质层设置于所述介质叠层的顶部。
8.根据权利要求3所述的动态随机存取存储器，其特征在于，所述隔离介质层和所述牺牲介质层的组成材料均为绝缘材料。
9.一种动态随机存取存储器的制作方法，其特征在于，包括步骤：
S0：提供衬底；
S1：在所述衬底的上表面形成晶体管；
S2：在所述衬底的上表面设置介质叠层，并使部分所述介质叠层包覆所述晶体管；
S3：在所述介质叠层内设置电容器，并使所述电容器的底部与所述衬底的上表面的最小轴向距离大于0；
S4：设置若干个导电柱，并使若干个所述导电柱分别与所述晶体管和所述电容器电接触；
所述步骤S4包括步骤：
在所述介质叠层的上表面设置第一导电柱，并使所述第一导电柱与顶部电极电接触；
采用大马士革工艺在所述介质叠层内部设置通孔并在所述通孔中填充导电材料以形成第二导电柱、第三导电柱和第四导电柱，并使所述第二导电柱贯穿所述介质叠层以与源极和底部电极电接触，所述第三导电柱贯穿所述介质叠层以与栅极电接触，所述第四导电柱贯穿所述介质叠层以与漏极电接触。
10.根据权利要求9所述的动态随机存取存储器的制作方法，其特征在于，所述步骤S2中，在所述衬底的上表面设置介质叠层的步骤包括：
S21：在所述衬底的上表面设置隔离介质层；
S22：在所述隔离介质层的上表面设置牺牲介质层；
S23：循环交替进行所述步骤S21和所述步骤S22，直至所述隔离介质层和所述牺牲介质层均达到目标层数。
11.根据权利要求10所述的动态随机存取存储器的制作方法，其特征在于，所述步骤S3中，在所述介质叠层内设置电容器的步骤包括：
S31：在所述隔离介质层和所述牺牲介质层内形成深槽结构，且使所述深槽结构的底部与所述衬底的上表面的最小轴向距离大于0；
S32：去除与所述深槽结构接触的部分所述牺牲介质层，以形成锯齿形深槽结构；
S33：在所述锯齿形深槽结构中形成电容器。
CN202110720222.0A 2021-06-28 2021-06-28 动态随机存取存储器及其制作方法 Active CN113506775B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110720222.0A CN113506775B (zh) 2021-06-28 2021-06-28 动态随机存取存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110720222.0A CN113506775B (zh) 2021-06-28 2021-06-28 动态随机存取存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN113506775A CN113506775A (zh) 2021-10-15
CN113506775B true CN113506775B (zh) 2023-08-08

Family

ID=78011180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110720222.0A Active CN113506775B (zh) 2021-06-28 2021-06-28 动态随机存取存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN113506775B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW381340B (en) * 1998-01-15 2000-02-01 Taiwan Semiconductor Mfg Capacitor structure of dynamic randon access memory and the manufacturing method thereof
US6077742A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Corporation Method for making dynamic random access memory (DRAM) cells having zigzag-shaped stacked capacitors with increased capacitance
TW424324B (en) * 1999-10-05 2001-03-01 Vanguard Int Semiconduct Corp Manufacturing method for crown-type storage node of DRAM capacitor on the semiconductor substrate
US6228706B1 (en) * 1999-08-26 2001-05-08 International Business Machines Corporation Vertical DRAM cell with TFT over trench capacitor
US6586312B1 (en) * 1998-04-08 2003-07-01 Taiwan Semiconductor Manufactoring Co., Ltd. Method for fabricating a DRAM capacitor and device made
CN101086992A (zh) * 2006-06-07 2007-12-12 台湾积体电路制造股份有限公司 具有嵌入式电容的半导体装置及其制造方法
CN101207019A (zh) * 2006-12-18 2008-06-25 台湾积体电路制造股份有限公司 金属-绝缘层-金属电容器及其制造方法
CN101997000A (zh) * 2010-08-24 2011-03-30 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
CN102130126A (zh) * 2010-01-19 2011-07-20 中芯国际集成电路制造(上海)有限公司 动态随机存储器及其制作方法
CN104752432A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 嵌入式动态随机存储器单元及其形成方法
CN109935590A (zh) * 2019-03-29 2019-06-25 湘潭大学 一种1t1c柔性铁电存储器及其制备方法
CN110504283A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法
CN111834338A (zh) * 2019-04-22 2020-10-27 长鑫存储技术有限公司 电容器及其形成方法、dram单元和存储器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080061340A1 (en) * 2006-09-07 2008-03-13 Qimonda Ag Memory cell array and method of forming the memory cell array
US11139368B2 (en) * 2019-10-01 2021-10-05 HeFeChip Corporation Limited Trench capacitor having improved capacitance and fabrication method thereof

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW381340B (en) * 1998-01-15 2000-02-01 Taiwan Semiconductor Mfg Capacitor structure of dynamic randon access memory and the manufacturing method thereof
US6586312B1 (en) * 1998-04-08 2003-07-01 Taiwan Semiconductor Manufactoring Co., Ltd. Method for fabricating a DRAM capacitor and device made
US6077742A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Corporation Method for making dynamic random access memory (DRAM) cells having zigzag-shaped stacked capacitors with increased capacitance
US6228706B1 (en) * 1999-08-26 2001-05-08 International Business Machines Corporation Vertical DRAM cell with TFT over trench capacitor
TW424324B (en) * 1999-10-05 2001-03-01 Vanguard Int Semiconduct Corp Manufacturing method for crown-type storage node of DRAM capacitor on the semiconductor substrate
CN101086992A (zh) * 2006-06-07 2007-12-12 台湾积体电路制造股份有限公司 具有嵌入式电容的半导体装置及其制造方法
CN101207019A (zh) * 2006-12-18 2008-06-25 台湾积体电路制造股份有限公司 金属-绝缘层-金属电容器及其制造方法
CN102130126A (zh) * 2010-01-19 2011-07-20 中芯国际集成电路制造(上海)有限公司 动态随机存储器及其制作方法
CN101997000A (zh) * 2010-08-24 2011-03-30 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
CN104752432A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 嵌入式动态随机存储器单元及其形成方法
CN110504283A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法
CN109935590A (zh) * 2019-03-29 2019-06-25 湘潭大学 一种1t1c柔性铁电存储器及其制备方法
CN111834338A (zh) * 2019-04-22 2020-10-27 长鑫存储技术有限公司 电容器及其形成方法、dram单元和存储器

Also Published As

Publication number Publication date
CN113506775A (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
CN115835626B (zh) 3d堆叠的半导体器件、3d存储器及其制备方法、电子设备
US8575680B2 (en) Semiconductor device having air gap and method of fabricating the same
TW202218129A (zh) 三維記憶體裝置製造的方法
US11882683B2 (en) Method of forming semiconductor memory device having saddle portion
US11706910B2 (en) Semiconductor devices
KR20220066528A (ko) 반도체 메모리 장치 및 그 제조 방법
TW202207418A (zh) 半導體元件
TWI575714B (zh) 三維記憶體
CN113506775B (zh) 动态随机存取存储器及其制作方法
WO2020244198A1 (zh) 存储结构及其形成方法
US20230011180A1 (en) Method for manufacturing semiconductor structure, semiconductor structure and semiconductor memory
CN113270407B (zh) 动态随机存取存储器及其制备工艺
CN111799259A (zh) 包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法
CN111415935A (zh) 静态随机存取存储器及其制作方法
US9997592B2 (en) Capacitor, array of capacitors, and device comprising an electrode
US11444123B2 (en) Selector transistor with metal replacement gate wordline
JP2022027711A (ja) 強誘電体メモリを含む半導体デバイスおよびその形成方法
US6194765B1 (en) Integrated electrical circuit having at least one memory cell and method for fabricating it
CN215220720U (zh) 集成电路器件
KR102605394B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
US20240098970A1 (en) Vertical digit lines with alternating epitaxial silicon for horizontal access devices in 3d memory
US20230397391A1 (en) Support structure for multiple, alternating epitaxial silicon
US20240074141A1 (en) Fabrication method of a lateral 3d memory device
EP4258839A1 (en) Method for fabricating semiconductor structure and semiconductor structure
US10643906B2 (en) Methods of forming a transistor and methods of forming an array of memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant