CN101207019A - 金属-绝缘层-金属电容器及其制造方法 - Google Patents

金属-绝缘层-金属电容器及其制造方法 Download PDF

Info

Publication number
CN101207019A
CN101207019A CNA2007101103838A CN200710110383A CN101207019A CN 101207019 A CN101207019 A CN 101207019A CN A2007101103838 A CNA2007101103838 A CN A2007101103838A CN 200710110383 A CN200710110383 A CN 200710110383A CN 101207019 A CN101207019 A CN 101207019A
Authority
CN
China
Prior art keywords
layer
metal
insulating barrier
insulating
insulation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101103838A
Other languages
English (en)
Other versions
CN101207019B (zh
Inventor
涂国基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101207019A publication Critical patent/CN101207019A/zh
Application granted granted Critical
Publication of CN101207019B publication Critical patent/CN101207019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Abstract

本发明的一个实施例公开了一种金属－绝缘层－金属电容器及其制造方法，该方法包括：提供半导体衬底，其表面形成有第一绝缘层；于第一绝缘层上形成堆叠绝缘结构，其由多个第二绝缘层和多个第三绝缘层交错形成；形成开口于堆叠绝缘结构中以暴露出第一绝缘层的一部分；执行湿蚀刻工艺以大量去除这些第二绝缘层，及小量去除这些第三绝缘层，由此在这些第二绝缘层中沿着开口侧壁形成多个横向凹槽；形成底部电极层，其沿着开口及横向凹槽的侧壁和底部延伸；形成电容绝缘层于底部电极层上；及形成顶部电极层于电容绝缘层上。本发明的优点包括可改善材料层的品质以及减少工艺时间。

Description

金属-绝缘层-金属电容器及其制造方法
技术领域
本发明涉及一种半导体存储器中电容的制造方法，而特别涉及一种用于动态随机存取存储器装置的金属-绝缘层-金属电容器的制造方法。
背景技术
半导体存储器如动态随机存取存储器的存储单元，一般包括单一金属氧化物半导体场效应晶体管以作为开关装置，其连接至电容以作为数字数据储存装置。一种已知电容如金属-绝缘层-金属电容器拥有可促进效能的低介面反应(low-interfacial reaction)，因此这种金属-绝缘层-金属电容器在未来的存储器技术领域中扮演着重要的研究主题。而由于DRAM装置需要极高的集成度，存储单元区域面积必须减少，因此朝向增加金属-绝缘层-金属电容器的电容值的多种研究已陆续被开发出来。在各种增加电容的方法中，包括一种可形成皇冠形电容结构来增加绝缘层表面积的方法。然而，传统的工艺必须形成厚的绝缘层于开口中以增加皇冠形电容结构的垂直尺度(dimension)，因此在设计上如采用电容位于位线上的方式(COB：capacitor-over-bit line)将会导致位线接触孔具有高深宽比。故此种厚绝缘层的形成会增加工艺的复杂度及成本，且增加非等向性蚀刻既深且窄的位线接触孔的困难度。
据此，业界需要一种能增加电容值且同时能够维持电容器的高度以最小化对位线接触孔深宽比的影响。
发明内容
有鉴于此，本发明的一个实施例公开了一种金属-绝缘层-金属电容器的制造方法，包括：提供半导体衬底，其表面形成有第一绝缘层；形成堆叠绝缘结构于第一绝缘层上，其由多个第二绝缘层和多个第三绝缘层交错形成；形成开口于堆叠绝缘结构中以暴露出第一绝缘层的一部分；执行湿蚀刻工艺以大量去除所述多个第二绝缘层，及小量去除所述多个第三绝缘层，由此在所述多个第二绝缘层中沿着开口侧壁形成多个横向凹槽；形成底部电极层，其沿着开口及横向凹槽的侧壁和底部延伸；形成电容绝缘层于底部电极层上；及形成顶部电极层于电容绝缘层上。
根据本发明的金属-绝缘层-金属电容器的制造方法，其中所述湿蚀刻工艺对所述第二绝缘层的蚀刻率高于对所述第三绝缘层的蚀刻率。
根据本发明的金属-绝缘层-金属电容器的制造方法，其中所述湿蚀刻工艺使用蚀刻溶液，其提供所述第二绝缘层相对于所述第三绝缘层的蚀刻选择比为至少5∶1。
根据本发明的金属-绝缘层-金属电容器的制造方法，其中所述形成底部电极层的步骤包括：
沉积第一导电层，其沿着所述第一绝缘层和所述堆叠绝缘结构所暴露的表面延伸；
执行化学机械研磨工艺以去除位在所述开口外的所述第一导电层，以暴露出所述堆叠绝缘结构的上表面。
根据本发明的金属-绝缘层-金属电容器的制造方法，其中所述形成电容绝缘层和顶部电极层的步骤包括：
在所述底部电极层上及所述堆叠绝缘结构的暴露表面沉积高介电常数绝缘层；及
在所述高介电常数绝缘层上沉积第二导电层并填入所述横向凹槽。
根据本发明的金属-绝缘层-金属电容器的制造方法，其中在形成底部电极层之前还包括形成隔离层，其沿着所述横向凹槽和所述开口的侧壁和底部延伸。
根据本发明的金属-绝缘层-金属电容器的制造方法，其中所述形成隔离层的步骤包括：
沉积隔离层，其沿着所述第一绝缘层和所述堆叠绝缘结构的暴露表面延伸；及
执行化学机械研磨工艺以去除位在所述开口外的所述隔离层，由此暴露出所述堆叠绝缘结构的上表面。
根据本发明的金属-绝缘层-金属电容器的制造方法，其中所述形成底部电极层的步骤包括：
在所述隔离层上沉积第一导电层，其沿着所述堆叠绝缘结构所暴露的表面延伸；及
执行化学机械研磨工艺以去除位在所述开口外的所述第一导电层，由此暴露出所述堆叠绝缘结构的上表面。
根据本发明的金属-绝缘层-金属电容器的制造方法，其中在形成所述堆叠绝缘结构之前，还包括在所述第一绝缘层上形成蚀刻停止层。
本发明的另一实施例是一种金属-绝缘层-金属电容器，包括：半导体衬底，其表面具有第一绝缘层；堆叠绝缘结构，位于第一绝缘层上，其由多个第二绝缘层和多个第三绝缘层交错形成，所述多个第二绝缘层相对于所述多个第三绝缘层的湿蚀刻选择比为至少5∶1，且包括具有锯齿状侧壁的开口，此开口穿过堆叠绝缘结构及暴露出第一绝缘层一部分的底部；底部电极层，形成于堆叠绝缘结构及第一绝缘层上，其沿着开口及锯齿状侧壁和开口底部延伸；电容绝缘层，位于底部电极层上；及顶部电极层，位于电容绝缘层上。
根据本发明的金属-绝缘层-金属电容器，其中所述第二绝缘层相对于所述第三绝缘层的湿蚀刻选择比最多为100∶1。
根据本发明的金属-绝缘层-金属电容器，其中所述第二绝缘层和第三绝缘层由氧化材料形成。
根据本发明的金属-绝缘层-金属电容器，其还包括隔离层，位于所述堆叠绝缘结构和所述底部电极层之间。
根据本发明的金属-绝缘层-金属电容器，还包括储存节点接触结构，位于所述第一绝缘层之中，且电性连接至所述底部电极层。
其中，上述实施例的优点包括可改善材料层的品质以及减少工艺时间。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一个较佳实施例，并配合附图，作详细说明如下：
附图说明
图1A至图1F为剖面图，其显示用于DRAM装置的金属-绝缘层-金属电容器的形成方法的一个实施例。
图2A至图2C为剖面图，其显示用于DRAM装置的金属-绝缘层-金属电容器的形成方法的另一实施例，其在沉积底部电极层之前先形成隔离层。
其中，附图标记说明如下：
半导体衬底10；浅沟槽隔离结构12；掺杂扩散区18；第一绝缘层14；储存节点接触结构16；蚀刻停止层20多层第二绝缘层22；多层第三绝缘层24；堆叠绝缘结构21；电容开口26；图案化开口26”；横向凹槽27；第一导电层28；高介电常数绝缘层30；第二导电层32；隔离层29。
具体实施方式
本发明的实施例提供了一种金属-绝缘层-金属电容器及其制造方法，有关各实施例的制造和使用方式如以下所详述，并伴随图示加以说明。其中，图示和说明书中使用的相同的元件编号表示相同或类似的元件。而在图示中，为清楚和方便说明起见，有关实施例的形状和厚度或有不符实际的情形。而以下所描述者特别针对本发明的装置的各项元件或其整合加以说明，然而，值得注意的是，上述元件并不特别限定于本文所显示或描述者，而是可以如本领域技术人员所知的各种形式，此外，当材料层是位于另一材料层或衬底之上时，其可以是直接位于其表面上或另外插入有其他中介层。
在此，图1A至图1F的剖面图显示一种用于动态随机存取存储器(DRAM)装置的金属-绝缘层-金属电容器的制造方法。如图1A所示，首先提供半导体衬底10，其包括浅沟槽隔离结构12，位于半导体衬底10中，而晶体管(未显示)则形成于半导体衬底上。晶体管工艺可包括但不限于下列元件的形成，包括：阱区、栅极电极、淡掺杂(LDD)结构、侧壁间隔层、浓掺杂源/漏极区、以及金属硅化层。举例而言，掺杂扩散区18通过离子注入工艺形成于衬底10中，由于晶体管工艺为已知技术，故于此不再详述。其次，第一绝缘层14形成于半导体衬底10上以覆盖晶体管，且随后通过化学机械研磨工艺进行平坦化。其中用于形成第一绝缘层的材料可包括如氧化硅、氮化硅、氮氧化硅、低介电常数的绝缘材料、其他隔离材料或其结合。其次，光刻工艺和蚀刻技术可用于图案化第一绝缘层14以形成开口，此开口随后被填入导电材料作为储存节点接触结构16，其可电性连接到底下的掺杂扩散区18。此外，蚀刻停止层20沉积于第一绝缘层14上以覆盖储存节点接触结构16，此用于形成蚀刻停止层20的材料可包括如氮化硅、氮氧化硅或其结合。
在图1B中，多层第二绝缘层22和多层第三绝缘层24交错地沉积以形成堆叠绝缘结构21于此蚀刻停止层20上。其形成方法可包括低压化学气相沉积法、常压化学气相沉积法、等离子加强式化学气相沉积法、旋涂法、以及未来所可发展的沉积工艺等。其中用于形成第二绝缘层的材料可包括如氧化硅、氮化硅、氮氧化硅、低介电常数的绝缘材料、其他隔离材料或其结合。而用于形成第三绝缘层的材料亦可包括如氧化硅、氮化硅、氮氧化硅、低介电常数的绝缘材料、其他隔离材料或其结合。本实施例的一个特征在于交错沉积具有不同蚀刻率的绝缘层22和24，以使第二绝缘层22向后退缩。举例而言，绝缘层22和24可以使用具有不同湿蚀刻率的氧化层材料，其中第二绝缘层22相对于第三绝缘层24的蚀刻选择比为至少约5∶1，至多约100∶1。
在图1C中，光刻工艺和蚀刻技术可用于图案化绝缘层22和24以形成电容开口26，此电容开口26暴露出储存节点接触结构16表面，随后在图1D中，可应用等向性蚀刻如湿蚀刻工艺以大量去除第二绝缘层22，及小量去除第三绝缘层24，由此形成具有锯齿状侧壁的图案化开口26”。详言之，多个横向凹槽27在第二绝缘层中沿着电容开口26的侧壁形成。此湿蚀刻溶液被予以调整以取得第二绝缘层22相对于第三绝缘层24的高蚀刻选择比，以便形成所要的锯齿状侧壁轮廓，例如，可选择第二绝缘层22相对于第三绝缘层24的蚀刻选择比为大约5∶1至大约100∶1之间。
在图1E中，第一导电层28作为金属-绝缘层-金属电容器的底部电极层，其以顺应性沉积的方式沿着图案化开口26”的锯齿状侧壁轮廓覆盖住堆叠绝缘结构21。第一导电层28也覆盖了第一绝缘层14的暴露区域以电性接触储存节点接触结构16。用于形成第一导电层28的材料可以包括如氮化钛、氮化钽、钨、氮化钨、钛、钛化钨、钽、铝、铜、钼等。用于第一导电层28的顺应性沉积法则可包括但不限于化学气相沉积法、物理气相沉积法、蒸镀、溅镀、原子层沉积法或其结合。稍后，位于图案化开口26”外侧的第一导电层可通过化学机械研磨工艺或回蚀刻技术加以去除。
在图1F中，高介电常数绝缘层30顺应性沉积于底下的结构以覆盖住底部电极层28及堆叠绝缘结构21的上表面。之后，作为金属-绝缘层-金属电容器的顶部电极层的第二导电层32，则沉积于上述高介电常数绝缘层30上。此第二导电层32可填入横向凹槽27中，而高介电常数绝缘层30则介于两层导电层28和32之间以作为电容绝缘层。高介电常数绝缘层30的形成方法可包括化学气相沉积法、低压化学气相沉积法、常压化学气相沉积法、等离子加强式化学气相沉积法、原子层沉积法等。高介电常数一词在此指绝缘材料具有大于约4.0的介电常数，较佳者为介于约8-50左右，值得注意的是，除非有其他描述，所有在此公开的介电常数指相对于真空而言。各种可使用的高介电常数材料包括但不限于二元金属氧化物，如五氧化二钽、氧化铪、氧化铝、氧化铟、氧化镧、氧化锆、及二氧化钽、硅酸盐、铝酸盐、及上述二元金属氧化物的氮氧化物、及钙钛矿型(perovskite)氧化物。上述高介电常数材料的结合或多层结构在本例中也可考虑。而用于形成第二导电层32的材料可以包括如氮化钛、氮化钽、钨、氮化钨、钛、钛化钨、钽、铝、铜、钼等。用于第二导电层32的顺应性沉积法则可包括但不限于化学气相沉积法、物理气相沉积法、蒸镀、溅镀、原子层沉积法或其结合。
本实施例的金属-绝缘层-金属电容器工艺为一种易于控制的工艺，其使用一种对绝缘层22和24两者有高蚀刻选择比的湿蚀刻溶液以使第二绝缘层22退缩而形成锯齿状侧壁轮廓，导致有效电容值的增加而不会影响位线接触的深宽比。
图2A到图2C为另一个金属-绝缘层-金属电容器实施例的剖面图，其显示在底部电极层沉积之前另形成隔离层，其中，在图1A至图1F中所描述的相同或类似部分的解释在此将予以忽略不再赘述。在形成横向凹槽27于第二绝缘层22内之后，隔离层29形成于其底下的结构，然后使用回蚀刻步骤来移除暴露于第一绝缘层14、储存节点接触结构16、及堆叠绝缘结构21上部的表面上的隔离层，如图2A所示。隔离层29可以由氧化物、氮氧化硅、氮化硅、氧化钽、氧化铝、氧化锆、或其结合。其次，如图2B所示，第一导电层28沿着图案化开口26”的锯齿状侧壁进行沉积以覆盖隔离层29、第一绝缘层14、储存节点接触结构16、及堆叠绝缘结构21的上部。而位于图案化开口26”外侧的第一导电层28则通过化学机械研磨(CMP)工艺予以去除。之后，在图2C中，高介电常数绝缘层30顺应性沉积于底下的结构以覆盖底部电极层28及堆叠绝缘结构21的上表面。之后，第二导电层32则沉积于上述高介电常数绝缘层30上。此高介电常数绝缘层30介于两层导电层28和32之间以作为电容绝缘层。而所增加的隔离层29则更能减少电容对电容的漏电流以改善电容的效能。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的变化与修改，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (14)

1.一种金属-绝缘层-金属电容器的制造方法，包括：
提供半导体衬底，其表面形成有第一绝缘层；
在所述第一绝缘层上形成堆叠绝缘结构，其由多个第二绝缘层和多个第三绝缘层交错形成；
在所述堆叠绝缘结构中形成开口以暴露出所述第一绝缘层的一部分；
执行湿蚀刻工艺以大量去除所述多个第二绝缘层，及小量去除所述多个第三绝缘层，由此在所述多个第二绝缘层中沿着所述开口侧壁形成多个横向凹槽；
形成底部电极层，其沿着所述开口及横向凹槽的侧壁和底部延伸；
在所述底部电极层上形成电容绝缘层；及
在所述电容绝缘层上形成顶部电极层。
2.如权利要求1所述的金属-绝缘层-金属电容器的制造方法，其中所述湿蚀刻工艺对所述第二绝缘层的蚀刻率高于对所述第三绝缘层的蚀刻率。
3.如权利要求2所述的金属-绝缘层-金属电容器的制造方法，其中所述湿蚀刻工艺使用蚀刻溶液，其提供所述第二绝缘层相对于所述第三绝缘层的蚀刻选择比为至少5∶1。
4.如权利要求1所述的金属-绝缘层-金属电容器的制造方法，其中所述形成底部电极层的步骤包括：
沉积第一导电层，其沿着所述第一绝缘层和所述堆叠绝缘结构所暴露的表面延伸；
执行化学机械研磨工艺以去除位在所述开口外的所述第一导电层，以暴露出所述堆叠绝缘结构的上表面。
5.如权利要求4所述的金属-绝缘层-金属电容器的制造方法，其中所述形成电容绝缘层和顶部电极层的步骤包括：
在所述底部电极层上及所述堆叠绝缘结构的暴露表面沉积高介电常数绝缘层；及
在所述高介电常数绝缘层上沉积第二导电层并填入所述横向凹槽。
6.如权利要求1所述的金属-绝缘层-金属电容器的制造方法，其中在形成底部电极层之前还包括形成隔离层，其沿着所述横向凹槽和所述开口的侧壁和底部延伸。
7.如权利要求6所述的金属-绝缘层-金属电容器的制造方法，其中所述形成隔离层的步骤包括：
沉积隔离层，其沿着所述第一绝缘层和所述堆叠绝缘结构的暴露表面延伸；及
执行化学机械研磨工艺以去除位在所述开口外的所述隔离层，由此暴露出所述堆叠绝缘结构的上表面。
8.如权利要求7所述的金属-绝缘层-金属电容器的制造方法，其中所述形成底部电极层的步骤包括：
在所述隔离层上沉积第一导电层，其沿着所述堆叠绝缘结构所暴露的表面延伸；及
执行化学机械研磨工艺以去除位在所述开口外的所述第一导电层，由此暴露出所述堆叠绝缘结构的上表面。
9.如权利要求1所述的金属-绝缘层-金属电容器的制造方法，其中在形成所述堆叠绝缘结构之前，还包括在所述第一绝缘层上形成蚀刻停止层。
10.一种金属-绝缘层-金属电容器，包括：
半导体衬底，其表面具有第一绝缘层；
堆叠绝缘结构，位于所述第一绝缘层上，其由多个第二绝缘层和多个第三绝缘层交错形成，所述第二绝缘层相对于所述第三绝缘层的湿蚀刻选择比为至少5∶1，且包括具有锯齿状侧壁的开口，所述开口穿过所述堆叠绝缘结构并暴露出所述第一绝缘层的一部分；
底部电极层，形成于所述堆叠绝缘结构及所述第一绝缘层上，其沿着所述开口侧壁及锯齿状侧壁和所述开口底部延伸；
电容绝缘层，位于所述底部电极层上；及
顶部电极层，位于所述电容绝缘层上。
11.如权利要求10所述的金属-绝缘层-金属电容器，其中所述第二绝缘层相对于所述第三绝缘层的湿蚀刻选择比最多为100∶1。
12.如权利要求10所述的金属-绝缘层-金属电容器，其中所述第二绝缘层和第三绝缘层由氧化材料形成。
13.如权利要求10所述的金属-绝缘层-金属电容器，其还包括隔离层，位于所述堆叠绝缘结构和所述底部电极层之间。
14.如权利要求10所述的金属-绝缘层-金属电容器，还包括储存节点接触结构，位于所述第一绝缘层之中，且电性连接至所述底部电极层。
CN2007101103838A 2006-12-18 2007-06-13 金属-绝缘层-金属电容器及其制造方法 Active CN101207019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/640,208 2006-12-18
US11/640,208 US7666737B2 (en) 2006-12-18 2006-12-18 Method of forming a metal-insulator-metal capacitor

Publications (2)

Publication Number Publication Date
CN101207019A true CN101207019A (zh) 2008-06-25
CN101207019B CN101207019B (zh) 2010-12-08

Family

ID=39527839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101103838A Active CN101207019B (zh) 2006-12-18 2007-06-13 金属-绝缘层-金属电容器及其制造方法

Country Status (4)

Country Link
US (2) US7666737B2 (zh)
CN (1) CN101207019B (zh)
SG (1) SG144012A1 (zh)
TW (1) TWI341009B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903718A (zh) * 2011-07-27 2013-01-30 罗姆股份有限公司 半导体装置
CN103367106A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 形成齿状电容器的方法
CN105762118A (zh) * 2014-12-16 2016-07-13 旺宏电子股份有限公司 半导体元件及其制造方法
CN108538817A (zh) * 2017-03-06 2018-09-14 美光科技公司 集成结构、电容器及形成电容器的方法
CN110164851A (zh) * 2019-05-08 2019-08-23 中国科学院微电子研究所 三维固态电容器的制造方法、三维固态电容器及电子设备
CN112449730A (zh) * 2018-07-20 2021-03-05 戴森技术有限公司 能量存储装置
CN112908967A (zh) * 2019-11-19 2021-06-04 长鑫存储技术有限公司 半导体存储器、电容器阵列结构及其制造方法
CN113345896A (zh) * 2020-03-03 2021-09-03 华邦电子股份有限公司 动态随机存取存储器装置及其制造方法
CN113506775A (zh) * 2021-06-28 2021-10-15 上海集成电路制造创新中心有限公司 动态随机存取存储器及其制作方法
CN113707655A (zh) * 2021-08-25 2021-11-26 长鑫存储技术有限公司 支撑叠层、电容、及电容的制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354703B2 (en) * 2010-07-15 2013-01-15 International Business Machines Corporation Semiconductor capacitor
US20120012979A1 (en) * 2010-07-15 2012-01-19 International Business Machines Corporation Semiconductor capacitor
US8436677B2 (en) * 2010-12-13 2013-05-07 International Business Machines Corporation Structure for a reference voltage generator for analog to digital converters
TWI464832B (zh) * 2011-09-16 2014-12-11 Rexchip Electronics Corp Capacitive structure of semiconductor manufacturing process
US8541282B2 (en) * 2011-11-07 2013-09-24 Intermolecular, Inc. Blocking layers for leakage current reduction in DRAM devices
US8871604B2 (en) 2012-01-31 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices that include forming a capacitor using a cap layer
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法
US8921911B2 (en) 2012-09-11 2014-12-30 Rexchip Electronics Corporation Vertical semiconductor charge storage structure
KR101934426B1 (ko) * 2012-11-26 2019-01-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9882053B2 (en) * 2013-12-23 2018-01-30 Intel Corporation Molded dielectric fin-based nanostructure
US10804273B2 (en) 2017-09-06 2020-10-13 Micron Technology, Inc. Memory arrays comprising vertically-alternating tiers of insulative material and memory cells and methods of forming a memory array
CN107634047A (zh) * 2017-09-14 2018-01-26 睿力集成电路有限公司 电容器阵列结构及其制造方法
EP3477717A1 (en) * 2017-10-25 2019-05-01 Crystalline Mirror Solutions GmbH Substrate-transferred single-crystal dielectrics for quantum integrated circuits
US10461148B1 (en) 2018-05-31 2019-10-29 International Business Machines Corporation Multilayer buried metal-insultor-metal capacitor structures
KR102634622B1 (ko) * 2019-02-28 2024-02-08 에스케이하이닉스 주식회사 수직형 메모리 장치
US11374000B2 (en) 2020-03-10 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor with lateral protrusion structure
US20220068794A1 (en) * 2020-08-31 2022-03-03 Intel Corporation Metal insulator metal (mim) capacitor
US11610963B2 (en) * 2020-12-29 2023-03-21 Nanya Technology Corporation Semiconductor device structure with bottom capacitor electrode having crown-shaped structure and interconnect portion and method for forming the same
US11735624B2 (en) * 2021-03-05 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-lateral recessed MIM structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843822A (en) * 1997-02-05 1998-12-01 Mosel Vitelic Inc. Double-side corrugated cylindrical capacitor structure of high density DRAMs
US6114201A (en) * 1998-06-01 2000-09-05 Texas Instruments-Acer Incorporated Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs
US6624018B1 (en) * 2001-04-23 2003-09-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a DRAM device featuring alternate fin type capacitor structures
KR100449030B1 (ko) 2002-01-24 2004-09-16 삼성전자주식회사 스택형 캐패시터 및 그의 제조방법
US7282757B2 (en) * 2003-10-20 2007-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor structure and method of manufacture

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903718B (zh) * 2011-07-27 2017-07-25 罗姆股份有限公司 半导体装置
CN102903718A (zh) * 2011-07-27 2013-01-30 罗姆股份有限公司 半导体装置
CN103367106A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 形成齿状电容器的方法
CN105762118A (zh) * 2014-12-16 2016-07-13 旺宏电子股份有限公司 半导体元件及其制造方法
CN110246827A (zh) * 2014-12-16 2019-09-17 旺宏电子股份有限公司 半导体元件及其制造方法
CN110246827B (zh) * 2014-12-16 2021-10-15 旺宏电子股份有限公司 半导体元件及其制造方法
CN108538817B (zh) * 2017-03-06 2021-10-26 美光科技公司 集成结构、电容器及形成电容器的方法
CN108538817A (zh) * 2017-03-06 2018-09-14 美光科技公司 集成结构、电容器及形成电容器的方法
US11087991B2 (en) 2017-03-06 2021-08-10 Micron Technology, Inc. Integrated structures, capacitors and methods of forming capacitors
US11784058B2 (en) 2017-03-06 2023-10-10 Micron Technology, Inc. Integrated structures, capacitors and methods of forming capacitors
CN112449730A (zh) * 2018-07-20 2021-03-05 戴森技术有限公司 能量存储装置
CN110164851A (zh) * 2019-05-08 2019-08-23 中国科学院微电子研究所 三维固态电容器的制造方法、三维固态电容器及电子设备
CN112908967A (zh) * 2019-11-19 2021-06-04 长鑫存储技术有限公司 半导体存储器、电容器阵列结构及其制造方法
CN113345896B (zh) * 2020-03-03 2023-09-22 华邦电子股份有限公司 动态随机存取存储器装置及其制造方法
CN113345896A (zh) * 2020-03-03 2021-09-03 华邦电子股份有限公司 动态随机存取存储器装置及其制造方法
CN113506775A (zh) * 2021-06-28 2021-10-15 上海集成电路制造创新中心有限公司 动态随机存取存储器及其制作方法
CN113506775B (zh) * 2021-06-28 2023-08-08 上海集成电路制造创新中心有限公司 动态随机存取存储器及其制作方法
CN113707655A (zh) * 2021-08-25 2021-11-26 长鑫存储技术有限公司 支撑叠层、电容、及电容的制备方法

Also Published As

Publication number Publication date
US20080145997A1 (en) 2008-06-19
TW200828512A (en) 2008-07-01
TWI341009B (en) 2011-04-21
US20100109124A1 (en) 2010-05-06
US7666737B2 (en) 2010-02-23
US8232587B2 (en) 2012-07-31
SG144012A1 (en) 2008-07-29
CN101207019B (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
CN101207019B (zh) 金属-绝缘层-金属电容器及其制造方法
US7408224B2 (en) Vertical transistor structure for use in semiconductor device and method of forming the same
US6051859A (en) DRAM having a cup-shaped storage node electrode recessed within an insulating layer
US7115935B2 (en) Embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US20080142862A1 (en) Method of fabricating a trench capacitor having increased capacitance
TW201909387A (zh) 動態隨機存取記憶體及其製造方法
KR20210116824A (ko) 반도체 메모리 장치 및 이의 제조 방법
US8957467B2 (en) Method of fabricating a semiconductor device
US20070001208A1 (en) DRAM having carbon stack capacitor
US20060199332A1 (en) Method of forming storage node of capacitor in semiconductor memory, and structure therefor
CN109427786B (zh) 半导体存储装置及其制作工艺
US7029983B2 (en) Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed
CN116266989A (zh) 半导体器件
CN115064537A (zh) 半导体装置
CN100505269C (zh) 具有嵌入式电容的半导体装置及其制造方法
US20020135010A1 (en) Memory-storage node and the method of fabricating the same
TWI710110B (zh) 電容器及其製造方法
US6222220B1 (en) Extended trench for preventing interaction between components of stacked capacitors
US20100012996A1 (en) Dynamic random access memory structure
US6753252B2 (en) Contact plug formation for devices with stacked capacitors
US20220344341A1 (en) Semiconductor devices having air gaps
US11818880B2 (en) Semiconductor structure including capacitor and method for forming the same
US20230363135A1 (en) Method of forming capacitor and method of manufacturing dram element by using the same
US20220093607A1 (en) Method for manufacturing memory and same
JPH11345948A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant