CN112908967A

CN112908967A - 半导体存储器、电容器阵列结构及其制造方法

Info

Publication number: CN112908967A
Application number: CN201911132451.XA
Authority: CN
Inventors: 刘忠明; 白世杰
Original assignee: Changxin Memory Technologies Inc
Current assignee: Changxin Memory Technologies Inc
Priority date: 2019-11-19
Filing date: 2019-11-19
Publication date: 2021-06-04
Anticipated expiration: 2039-11-19
Also published as: CN112908967B

Abstract

本公开是关于一种半导体存储器、电容器阵列结构及其制造方法，该制造方法包括：在间隔层远离半导体衬底的一侧上形成第一介质层；形成贯穿第一介质层与间隔层的多个电容孔，且多个电容孔与多个焊盘位置一一对应；形成随形覆盖电容孔的第一电容介质层，且第一电容介质层露出各焊盘；在半导体衬底设有第一电容介质层的一侧形成随形覆盖第一电容介质层及焊盘的导电层；在导电层远离半导体衬底的一侧形成随形覆盖的第二电容介质层，且第二电容介质层与第一电容介质层远离衬底的一端连接；在半导体衬底设有第二电容介质层的一侧形成覆盖第二电容介质层及第一介质层的第二介质层；在第二介质层远离半导体衬底的一侧形成电极层。

Description

半导体存储器、电容器阵列结构及其制造方法

技术领域

本公开涉及半导体器件技术领域，具体而言，涉及一种电容器阵列结构的制造方法、电容器阵列结构及半导体存储器。

背景技术

半导体存储器件可以分为诸如闪速存储器件的非易失性存储器件和诸如动态随机存取存储器(Dynamic Random Access Memory，DRAM)的易失性存储器件，DRAM由多个重复的存储单元组成，每个存储单元通常包括有电容器。

目前，DRAM中电容器通常为垂直电容器，垂直电容器是通过形成深槽，利用深槽的侧壁提供主要的极板面积，以此减少电容器在芯片表面的占用面积，同时仍然可以获得较大的电容。

但是，目前DRAM中的垂直电容器在制造过程中，工艺步骤较多，会用到湿法蚀刻工艺，溶剂引起的张力会导致电容结构倒塌。工艺稳定性较低。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种工艺步骤较少、工艺稳定性更高的电容器阵列结构的制造方法、电容器阵列结构及半导体存储器。

根据本公开的一个方面，提供了一种电容器阵列结构的制造方法，该制造方法包括：

提供一半导体衬底；

在所述半导体衬底的一侧上形成多个在内存组数结构中的焊盘；

在所述半导体衬底设有所述焊盘的一侧形成覆盖所述焊盘及所述半导体衬底的间隔层；

在所述间隔层远离所述半导体衬底的一侧上形成第一介质层；

形成贯穿所述第一介质层与所述间隔层的多个电容孔，且多个所述电容孔与多个所述焊盘位置一一对应；

形成随形覆盖所述电容孔的第一电容介质层，且所述第一电容介质层露出各所述焊盘；

在所述半导体衬底设有所述第一电容介质层的一侧形成随形覆盖所述第一电容介质层及所述焊盘的导电层；

在所述导电层远离所述半导体衬底的一侧形成随形覆盖的第二电容介质层，且所述第二电容介质层与所述第一电容介质层远离所述衬底的一端连接；

在所述半导体衬底设有所述第二电容介质层的一侧形成覆盖所述第二电容介质层及所述第一介质层的第二介质层；

在所述第二介质层远离所述半导体衬底的一侧形成电极层。

在本公开的一种示例性实施例中，形成随形覆盖所述电容孔的第一电容介质层，且所述第一电容介质层露出各所述电容孔对应的所述焊盘，包括：

在所述半导体衬底设有所述第一介质层的一侧形成覆盖所述第一介质层及所述焊盘的第一电容介质层；

在所述第一电容介质层远离所述半导体衬底的一侧形成氧化物层；

通过干法刻蚀对所述电容孔底部的所述氧化物层及所述第一电容介质层进行刻蚀，以露出所述焊盘；

去除所述氧化物层。

在本公开的一种示例性实施例中，在所述导电层远离所述半导体衬底的一侧形成随形覆盖的第二电容介质层，且所述第二电容介质层与所述第一电容介质层远离所述衬底的一端连接，包括：

在所述导电层远离所述半导体衬底的一侧形成随形覆盖的第二电容介质层；

去除所述第一介质层远离所述半导体衬底的一侧表面上的所述第一电容介质层、导电层与第二电容介质层；

刻蚀所述导电层远离所述半导体衬底的一端，以在所述第一电容介质层与所述第二电容介质层远离所述半导体衬底一端的之间形成空隙；

在所述空隙填充电容介质材料，以将所述第二电容介质层与所述第一电容介质层远离所述衬底的一端连接。

在本公开的一种示例性实施例中，通过机械化学研磨工艺去除所述第一介质层远离所述衬底的一侧表面上的所述第一电容介质层、导电层与第二电容介质层。

在本公开的一种示例性实施例中，在所述第二介质层远离所述半导体衬底的一侧形成电极层，包括：

对所述第二介质层远离所述半导体衬底的表面通过化学机械研磨工艺进行研磨；

在研磨后的所述表面上形成电极层。

在本公开的一种示例性实施例中，所述第一电容介质层与第一电容介质层均为高K材料。

在本公开的一种示例性实施例中，所述电容孔的特征尺寸为

所述电容孔的深度为

在本公开的一种示例性实施例中，所述第一电容介质层的厚度为

在本公开的一种示例性实施例中，所述导电层的厚度为

在本公开的一种示例性实施例中，所述第二电容介质层的厚度为

在本公开的一种示例性实施例中，位于所述第一介质层远离所述半导体衬底的表面上的所述第二介质层的厚度为

在本公开的一种示例性实施例中，所述电极层的厚度为

根据本公开的另一个方面，提供了一种电容器阵列结构，该电容器阵列结构由上述的制造方法形成。

根据本公开的又一个方面，提供了一种半导体存储器，该半导体存储器包括上述电容器阵列结构。

本公开提供的电容器阵列结构的制造方法，在制造过程中无需形成支撑结构，且避免了采用湿法刻蚀时需要进行超临界清洗的工艺步骤，防止了图形在湿法刻蚀中变形，相对减少了工艺流程的步骤，降低了制造方法的工艺难度，提高了制造方法的效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开的一种实施例提供的电容器阵列结构的制造方法的流程图；

图2～图11为本公开的一种实施例提供的电容器阵列结构的制造方法的工序顺序图。

附图标记说明：

10、衬底；20、焊盘；30、间隔层；40、第一介质层；410、电容孔；50、第一电容介质层；60、氧化物层；70、导电层；80、第二电容介质层；90、第二介质层；100、电极层。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”等仅作为标记使用，不是对其对象的数量限制。

申请人发明，现有的电容器阵列结构的制造方法，在形成双面电容器的制造过程中，需要采用湿法刻蚀长时间刻蚀去除氧化物，且需要通过超临界清洗以避免氮氧化钛钳位。此外，现有的制造方法工艺流程较多，制造步骤可达到一百步左右，增加了制造方法的难度，降低了制造方法的效率。

本示例实施方式中首先提供了一种电容器阵列结构的制造方法，如图1所示，包括：

步骤S100、提供一半导体衬底；

步骤S200、在衬底的一侧上形成多个在内存组数结构中的焊盘；

步骤S300、在半导体衬底设有焊盘的一侧形成覆盖焊盘及半导体衬底的间隔层；

步骤S400、在间隔层远离半导体衬底的一侧上形成第一介质层；

步骤S500、形成贯穿第一介质层与间隔层的多个电容孔，且多个电容孔与多个焊盘位置一一对应；

步骤S600、形成随形覆盖电容孔的第一电容介质层，且第一电容介质层露出各焊盘；

步骤S700、在半导体衬底设有第一电容介质层的一侧形成随形覆盖第一电容介质层及焊盘的导电层；

步骤S800、在导电层远离半导体衬底的一侧形成随形覆盖的第二电容介质层，且第二电容介质层与第一电容介质层远离衬底的一端连接；

步骤S900、在半导体衬底设有第二电容介质层的一侧形成覆盖第二电容介质层及第一介质层的第二介质层；

步骤S1000、在第二介质层远离半导体衬底的一侧形成电极层。

下面，将对本示例实施方式中的电容器阵列结构的制造方法的各步骤进行进一步的说明。

在步骤S100中，提供一半导体衬底。

具体地，如图2所示，提供一半导体衬底10，半导体衬底10的材料可以是非晶硅、多晶硅、微晶硅、单晶硅、氧化物半导体材料、有机硅材料、有机氧化物半导体材料或其组合，半导体衬底10的形成方法可为物理气相沉积法(PVD)、化学气相沉积法(CVD)或其组合。其中，半导体衬底10为P型半导体衬底，也可为N型半导体衬底。

在步骤S200中，在衬底的一侧上形成多个在内存组数结构中的焊盘。

具体地，半导体衬底10上形成有内存数组结构，内存数组结构包括有多个焊盘20，如图2所示，多个焊盘20在半导体衬底10上间隔分布。内存数组结构还包括有晶体管字符线(Word line)及位线(Bitline)，焊盘20电性连接内存数组结构内的晶体管源极。

其中，焊盘20的材料可为材料可以包括金属、导电氧化物或其组合。焊盘20的数量、大小及形状等可根据实际情况进行设计，例如焊盘20可采取阵列方式进行排布，本公开对此不做限制。

在步骤S300中，在半导体衬底设有焊盘的一侧形成覆盖焊盘及半导体衬底的间隔层。

具体地，如图2所示，通过间隔层30使多个焊盘20之间进行绝缘隔离。间隔层30的材料可为氧化硅、氮氧化硅、氮化硅或其组合。间隔层30的形成方法可为物理气相沉积法、化学气相沉积法、旋涂法或其组合。

在步骤S400中，在间隔层远离半导体衬底的一侧上形成第一介质层。

具体地，如图2所示，可通过物理气相沉积法、化学气相沉积法或其组合在间隔层30远离半导体衬底10的一侧上形成第一介质层40。第一介质层40的材料可为多晶硅等半导体材料，例如微晶硅、单晶硅、氧化物半导体材料、有机硅材料、有机氧化物半导体材料或其组合。

在步骤S500中，形成贯穿第一介质层与间隔层的多个电容孔，且多个电容孔与多个焊盘位置一一对应。

具体地，如图2所示，通过多层掩模以及双重曝光等工艺，形成贯穿第一介质层40与间隔层30的多个电容孔410，且多个电容孔410与多个焊盘20位置一一对应。

其中，电容孔410的特征尺寸(CD)为

例如

等，本公开在此不一一例举。当然，也可以大于

或小于

本公开对此不做限制。电容孔410的深度为

例如

等，本公开在此不一一例举。当然，也可以大于

或小于

本公开对此不做限制。

在步骤S600中，形成随形覆盖电容孔的第一电容介质层，且第一电容介质层露出各焊盘，包括步骤S610～步骤S640：

步骤S610、在半导体衬底设有第一介质层的一侧形成覆盖第一介质层及焊盘的第一电容介质层。

具体地，如图3所述，通过物理气相沉积法、化学气相沉积法、旋涂法或其组合等工艺在半导体衬底10设有第一介质层40的一侧形成覆盖第一介质层40及焊盘20的第一电容介质层50。第一电容介质层50为高K材料形成，能够提高单位面积电容器的电容值，高K材料例如可为ZrOx、HfOx、ZrTiOx、RuOx、AlOx中的一种或其组合。其中，第一电容介质层50厚度为为

例如可为

等，本公开在此不一一例举。当然，也可以大于

或小于

本公开对此不做限制。

步骤S620、在第一电容介质层远离半导体衬底的一侧形成氧化物层。

具体地，如图3所述，通过物理气相沉积法、化学气相沉积法、旋涂法或其组合等工艺在第一电容介质层50远离半导体衬底10的一侧形成氧化物层60。其中，氧化物层60随形覆盖在第一电容介质层上，氧化物层60的厚度为

例如可为

等，本公开在此不一一例举。当然，也可以大于

或小于

本公开对此不做限制。

步骤S630、通过干法刻蚀对电容孔底部的氧化物层及第一电容介质层进行刻蚀，以露出焊盘。

具体地，如图4所示，采用CF₄、Cl₂等气体通过干法刻蚀对电容孔410底部的氧化物层60及第一电容介质层50进行刻蚀，以露出焊盘20。其中，通过设置氧化物层60，能够避免通过刻蚀从第一电容介质层50的底部露出焊盘20时，对第一电容介质层50的其它部分造成刻蚀。

步骤S640、通过干法刻蚀去除所述氧化物层。

具体地，采用CF₄、Cl₂等气体通过干法刻蚀去除氧化物层60。其中，采用干法刻蚀去除氧化物层60，能够避免采用湿法刻蚀中结构图形变形的情况出现，提高了制造方法的可靠性。

在步骤S700中，在半导体衬底设有第一电容介质层的一侧形成随形覆盖第一电容介质层及焊盘的导电层。

具体地，如图5所示，通过物理气相沉积法、化学气相沉积法、旋涂法或其组合等工艺在半导体衬底10设有第一电容介质层50的一侧形成随形覆盖第一电容介质层50及焊盘20的导电层70。

其中，导电层70的材料可为金属钛化物以金属硅化物中的一种或其组合，例如碳化钛、氮化钛、硅化钛、硅氧化钛等。导电层的厚度为

例如

等，本公开在此不一一例举。当然，也可以大于

或小于

本公开对此不做限制。

在步骤S800中，在导电层远离半导体衬底的一侧形成随形覆盖的第二电容介质层，且第二电容介质层与第一电容介质层远离衬底的一端连接，包括步骤S810～步骤S840：

步骤S810、在导电层远离半导体衬底的一侧形成随形覆盖的第二电容介质层。

具体地，如图6所示，通过物理气相沉积法、化学气相沉积法、旋涂法或其组合等工艺在导电层70远离半导体衬底10的一侧形成随形覆盖的第二电容介质层80。第二电容介质层80为高K材料形成，能够提高单位面积电容器的电容值，高K材料例如可为ZrOx、HfOx、ZrTiOx、RuOx、AlOx中的一种或其组合。第二电容介质80与第一电容介质50的材料可相同，也可不同。

其中，第二电容介质层80厚度为为

例如可为

等，本公开在此不一一例举。当然，也可以大于

或小于

本公开对此不做限制。

步骤S820、去除所述第一介质层远离半导体衬底的一侧表面上的第一电容介质层、导电层与第二电容介质层。

具体地，如图7所示，通过化学机械研磨工艺去除第一介质层40远离半导体衬底10的一侧表面上的第一电容介质层50、导电层70与第二电容介质层80，以使第一电容介质层50、导电层70、第二电容介质层80与第一介质层40远离半导体衬底10的一端平齐。

其中，在通过化学机械研磨工艺去除该区域的第一电容介质层50、导电层70与第二电容介质层80，第一介质层40能对该区域的第一电容介质层50、导电层70与第二电容介质层80形成支撑，避免研磨工艺对电容器造成破坏。此外，减少了支撑结构及其形成工艺，降低了制造方法的难度，提高了制造方法的效率。

步骤S830、刻蚀导电层远离半导体衬底的一端，以在第一电容介质层与第二电容介质层远离半导体衬底一端的之间形成空隙。

具体地，如图8所示，选择性回刻导电层70远离半导体衬底10的一端，以在第一电容介质层50与第二电容介质层80远离半导体衬底10一端的之间形成空隙710。

步骤S840、在空隙填充电容介质材料，以将第二电容介质层与第一电容介质层远离衬底的一端连接。

具体地，如图9所示，在空隙填充电容介质材料，电容介质材料可与第一电容介质层50及第二电容介质层80的材料相同，也可不同。然后通过化学机械研磨工艺将空隙的开口磨平，使得空隙的开口与第一电容介质层50、导电层70、第二电容介质层80及第一介质层40远离半导体衬底10的一端平齐，从而实现第二电容介质层80与第一电容介质层50在远离半导体衬底10的一端连接。

在步骤S900中，在半导体衬底设有第二电容介质层的一侧形成覆盖第二电容介质层及第一介质层的第二介质层。

具体地，如图10所示，可通过物理气相沉积法、化学气相沉积法、旋涂法或其组合等工艺在半导体衬底10设有第二电容介质层80的一侧形成覆盖第二电容介质层80及第一介质层40的第二介质层90。第二介质层90的材料可为多晶硅等半导体材料，例如微晶硅、单晶硅、氧化物半导体材料、有机硅材料、有机氧化物半导体材料或其组合。第二介质层与第一介质层的材料可相同，也可不同。

其中，位于第一介质层40远离半导体衬底10的表面上的第二介质层90的厚度为

例如

等，本公开在此不一一例举。当然，也可以大于

或小于

本公开对此不做限制。

在步骤S1000中，在第二介质层远离半导体衬底的一侧形成电极层

具体地，先对第二介质层90远离半导体衬底10的表面通过化学机械研磨工艺进行研磨，保证第二介质层90远离半导体衬底10的表面平整度，以及精确第一介质层40远离半导体衬底10的表面上的第二介质层90的厚度；接着，如图11所示，可通过物理气相沉积法、化学气相沉积法、旋涂法或其组合等工艺在第二介质层90远离半导体衬底10的一侧研磨后的表面形成电极层100。

其中，电极层100的材料可为钨、钛、铝、镍、铂、氮化钛、N型多晶硅、P型多晶硅中的一种或其组合。

本公开还提供了一种电容器阵列结构，该电容器阵列结构由上述的电容器阵列结构的制造方法形成，其具有的有益效果可参照上述制造方法中有益效果的描述，在此不再赘述。

本公开还提供了一种半导体存储器，该半导体存储器包括上述的电容器阵列机构，其具有的有益效果可参照上述制造方法中有益效果的描述，在此不再赘述。其中，半导体存储器例如可为动态随机存储器(DRAM)。

应当注意，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。