CN1638131A - 具有阶梯状柱形结构的电容器的半导体器件及其制造方法 - Google Patents

具有阶梯状柱形结构的电容器的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1638131A
CN1638131A CNA2004100973943A CN200410097394A CN1638131A CN 1638131 A CN1638131 A CN 1638131A CN A2004100973943 A CNA2004100973943 A CN A2004100973943A CN 200410097394 A CN200410097394 A CN 200410097394A CN 1638131 A CN1638131 A CN 1638131A
Authority
CN
China
Prior art keywords
storage
conductive pattern
mold layer
etching
compensating unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100973943A
Other languages
English (en)
Other versions
CN1638131B (zh
Inventor
朴济民
朴珍俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1638131A publication Critical patent/CN1638131A/zh
Application granted granted Critical
Publication of CN1638131B publication Critical patent/CN1638131B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据某些实施例，一种电容器包括存储导电图形，具有包围存储导电图形以便补偿存储电极的刻蚀损失的补偿部件的存储电极，布置在存储电极上的介质层以及布置在介质层上的板电极。因为补偿部件补偿几个刻蚀工序过程中存储电极的刻蚀损失，因此可以防止存储电极的结构稳定性退化。此外，因为在存储电极的上部上形成补偿部件，所以存储电极可以具有足够的厚度，以因此增强包括存储电极的电容器的电性能。

Description

具有阶梯状柱形结构的电容器的半导体器件 及其制造方法
与相关申请的关系
本申请要求2003年11月27日申请的韩国专利申请号2003-0084844的优先权，在此将其内容全部引入以作参考。
技术领域
本公开涉及半导体器件及制造半导体器件的方法。更具体，该公开涉及包括电容器的半导体器件及制造具有这种电容器的半导体器件的方法，该电容器具有大大地增加电性能和结构稳定性的存储电极。
背景技术
一般，半导体存储器件如动态随机存取存储器(DRAM)器件可以在其中存储数据或信息。可以在半导体存储器件中存储数据或信息，以及也可以从半导体存储器读取数据或信息。半导体存储器的一般单个单位存储单元包括电容器和晶体管。半导体存储器的电容器一般包括存储电极、介质层和板电极。为了增加半导体存储器的存储电容量，需要具有高容量值的电容器。
随着半导体存储器件变得高度集成，半导体存储器的单位存储单元的面积被减小。为了确保半导体存储器充分的存储电容量，电容器可以具有各种形状，如箱、柱体等。但是，随着半导体存储器的设计规则减小，电容器的高宽比增加，因为电容器必须形成在相应地受限的单位面积中。高宽比定义为电容器的高度与电容器的宽度之间的比率。结果，具有高的高宽比的相邻电容器可能相互倚靠，以便相邻电容器互相电连接，由此导致相邻的电容器之间两个位短路。
为了克服上述问题，由Hwang等出版的美国专利号5,610,741公开了具有阶梯状侧壁的柱形电容器及其制造方法。
图1至4图示了用于形成具有阶梯状内侧表面的柱形电容器的常规方法的截面图。
参考图1，穿过位于半导体衬底上的绝缘层间1形成露出接触区的存储节点接触孔(未示出)。
在存储节点接触孔中分别形成存储节点接触栓塞。然后在存储节点接触孔的上表面上和在绝缘中间层1的表面上形成氮化物刻蚀停止层6。
在刻蚀停止层6的上表面上连续地形成下铸模层9和上铸模层12。这里，下铸模层9包括相对于包括氢氟酸的蚀刻溶液(HF)具有大于上铸模层12中包括的材料的刻蚀速率。例如，可以使用硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)等形成下铸模层9，以及可以使用不掺杂的硅玻璃(USG)或正硅酸乙酯(TEOS)等形成上铸模层12。
上铸模层12、下铸模层9和刻蚀停止层6被连续地构图，以形成露出存储节点接触栓塞3的初步存储节点孔15。这里，初步存储节点孔15的上部具有大于初步存储节点孔15下部的直径。
参考图2，初步存储节点孔15中的下铸模层9的露出内侧表面被各向异性地刻蚀，以由此形成存储节点孔18。初步存储节点孔18的上部具有大于初步存储节点孔15下部的直径。结果，存储节点孔18具有阶梯状的内侧表面。
参考图3，连续地形成覆盖铸模层和存储节点孔18的内表面的导电层21和半球形颗粒(HGS)硅层24。然后形成牺牲层27，以由此填充存储节点接触孔18。
参考图4，牺牲层18、HGS硅层24以及导电层21被除去，直到露出上铸模层12的上表面，以由此在存储节点接触孔18中形成导电层图形30和HSG硅层图形33。接着，连续地除去上铸模层12和下铸模层9，以由此形成包括导电层图形30和HGS硅层图形33的存储电极36。这里，存储电极36具有阶梯状的内侧表面。
存储电极36的上部在用于形成电容器的存储电极36的几个刻蚀工序过程中可以被减薄。存储电极36的下部可以被刻蚀一次或两次，而存储电极36的上部可以被刻蚀至少三次。结果，存储电极36的上部可以具有比存储电极36的下部小得多的厚度。因为与存储电极的下部相比，存储电极36的上部厚度较薄，因此可能损坏存储电极36上部的电性能。此外，因为具有薄上部的存储电极36在结构上不稳定，所以存储电极36的上部可以变得弯曲或变形。因此，可能损坏包括存储电极36的电容器的结构稳定性。为了克服弯曲，在日本特许公开专利公开号2003-224210中公开了叠层电容器。
图5至8图示了根据日本特许公开专利公开号2003-224210用于形成叠层电容器的方法的截面示图。
参考图5，在包括底下结构如位线(未示出)和接触区(未示出)的半导体42上形成绝缘中间层45。形成接触孔(未示出)，以露出接触区。
在接触孔中形成接触栓塞48。在接触栓塞48的上表面和绝缘内部层45的上表面上连续地形成第一刻蚀停止层51、第一绝缘层54、第二刻蚀停止层57以及抗反射层63。
在抗反射涂层63上形成光刻胶图形66。连续地刻蚀抗反射涂层63、第二绝缘层60、第二刻蚀停止层57、第一绝缘层54以及第一刻蚀停止层51，以形成露出接触栓塞48的上表面的开口69。
参考图6，除去光刻胶图形66和抗反射涂层63。然后在导电层60的上表面和开口69的内表面上形成第一导电层72。
在第一导电层72的上表面上形成第三绝缘层，以由此填充开口69。第三绝缘层被部分刻蚀，以由此在开口69中形成第三绝缘层图形75。
参考图7，第一导电层72被部分刻蚀。然后除去第三绝缘层图形75和第二绝缘层60，以由此形成存储电极78。
参考图8，连续地形成介质层81和板电极84，并覆盖第二刻蚀停止层57露出的上表面和存储电极78的部分露出表面。结果，形成叠层电容器87。
因为第一绝缘层54和第一刻蚀停止层51布置在叠层电容器87之间，所以未完全使用存储电极78。结果，可以减小叠层电容器87的电容量。亦即，因为未用介质层81和板电极84覆盖存储电极87的下部的外侧表面，因此存储电极87的下部不可能有助于电容器的电容量。
此外，因为通过几个刻蚀工序形成存储电极78，所以电极78的上部可能被减薄。结果，存储电极78的上部还可以变得弯曲或变形。
本发明的实施例解决常规技术的这些及其他缺点。
发明内容
本发明的某些实施例提供一种电容器，包括具有提高的结构稳定性和电性能的存储电极，以由此防止弯曲和电容量的退化。本发明的其他实施例提供制造电容器的方法，包括具有提高的结构稳定性和电性能的存储电极。
附图说明
通过参考下面的详细说明，同时考虑附图，本发明的实施例的上述及其他目的将变得更为明显。
图1至4图示了形成包括柱形电容器的半导体器件的常规方法的截面图。
图5至8图示了形成包括叠层电容器的半导体器件的常规方法的截面图。
图9至32图示了根据本发明的某些实施例形成半导体器件的方法的截面图。
图33至48图示了根据本发明的另一实施例形成半导体器件的方法的截面图。
图49至58图示了根据本发明的再一实施例形成半导体器件的方法的截面图。
具体实施方式
下面参考附图描述本发明，其中示出了本发明的优选实施例。但是，本发明可以以多种不同的方式体现，不应该认为局限于在此阐述的实施例；相反，提供这些实施例以便本公开是彻底的和完全的，并将本发明的范围完全传递给所属领域的技术人员。在图中，为了清楚放大了层和区域的厚度。相同的参考标记始终指相似的或相同的元件。应当理解当一个元件例如层、区或衬底称为在另一元件“上”时，它可以直接在另一元件上或还可能存在插入元件。
图9至32图示了根据本发明的某些实施例形成半导体器件的方法的截面图。图9、11、13、15、17、19、21、23、25、27、29和31图示了沿平行于半导体器件的位线的线的半导体器件的截面图。图10、12、14、16、18、20、22、24、26、28、30和32图示了沿平行于半导体器件的字线的线的半导体器件的截面图。
图9和10图示了用于在包括字线127的半导体衬底100上形成第一焊盘133和第二焊盘136的示例性工序的截面图，字线127上具有栅极结构118。
参考图9和10，在半导体衬底100上形成隔离层103，以由此在半导体衬底100上限定有源区和场效应区。可以通过浅沟槽隔离(STI)工艺或硅的局部氧化(LOCOS)工艺形成隔离层103。然后通过热氧化工艺或化学气相淀积(CVD)工艺在半导体衬底100上形成薄栅氧化层(未示出)。仅仅在由隔离层103限定的有源区上形成薄栅氧化层。
在薄栅氧化层上连续地形成第一导电层(未示出)和第一掩模层(未示出)。第一导电层可以包括掺有杂质的多晶硅。在后续工序中第一导电层被构图，以由此形成栅导电图形109。另外，第一导电层可以具有多晶硅-金属硅化物结构，该结构包括掺杂的多晶硅薄膜和在掺杂的多晶硅薄膜上形成的金属硅化物薄膜。在后续工序中第一掩模层被构图，以由此形成栅掩模112。可以使用相对于第一绝缘中间层130具有刻蚀选择率的材料形成第一掩模层。例如，如果第一绝缘中间层130包括氧化物，那么第一掩模层可以包括氮化物如氮化硅。
在第一掩模层上形成第一光刻胶图形(未示出)。然后使用第一光刻胶图形作为刻蚀掩模刻蚀第一掩模层、第一导电层和栅氧化层，以由此在半导体衬底100上形成包括栅氧化图形106、导电图形109和栅掩模112的栅极结构118。
在本发明的一个实施例中，使用第一光刻胶刻蚀作为刻蚀掩模刻蚀第一掩模层，以由此在第一导电层上形成栅掩模112。然后除去第一光刻胶图形35。使用第一光刻胶图形作为刻蚀掩模连续地刻蚀第一掩模层、第一导电层和栅氧化层，以由此在半导体衬底100上形成包括栅氧化图形106、导电图形109和栅掩模112的栅极结构118。
在半导体衬底100上形成覆盖栅极结构118的第一绝缘层。可以使用氮化物如氮化硅形成第一绝缘层。各向异性地刻蚀第一绝缘层，以在栅极结构118的侧壁上形成第一隔片115。第一隔片115对应于栅隔片。结果，在半导体衬底100上形成相互平行的字线127。在字线127的侧壁上形成第一隔片115，以使相邻的字线127电隔离。亦即，因为在字线127上形成包括氮化物的栅掩模112和在字线127的侧壁上形成包括氮化物的第一隔片115，因此相邻的字线127相互电隔离。
通过使用字线127作为掩模的离子注入工序将杂质注入在字线127之间露出的部分半导体衬底100中。然后衬底1 00被热处理，以由此在半导体衬底100的露出部分形成第一和第二接触区121和124。第一和第二接触区121和124分别对应于晶体管的源/漏区。结果，可以在半导体衬底100上形成具有栅极结构118和第一和第二接触区121和124的金属氧化物半导体(MOS)晶体管。第一和第二接触区121和124也分别对应于电容器接触区和位线接触区。电容器200(参见图31和32)电连接到电容器接触区，而位线154电连接到位线接触区。例如，第一接触区121可以是与第一焊盘133接触的电容器接触区，而第二接触区124可以是与第二焊盘136接触的位线接触区。
在半导体衬底100上形成覆盖MOS晶体管的第一绝缘中间层130。第一绝缘中间层130可以包括氧化物如硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、不掺杂的硅玻璃(USG)、旋涂玻璃(SOG)、正硅酸乙酯(TEOS)、高密度等离子体-化学气相淀积(HDP-CVD)氧化物等。氧化物的上述例子可以单独使用或使用其混合物。
通过化学机械抛光(CMP)工艺、深蚀刻工艺或CMP和深蚀刻的组合工艺平整绝缘中间层130。第一绝缘中间层130被刻蚀，直到露出栅极结构118的栅掩模112。
在平整的第一绝缘中间层130上形成第二光刻胶图形(未示出)。使用第二光刻胶图形作为刻蚀掩模部分地和各向异性地刻蚀第一绝缘中间层130，以由此形成露出第一和第二接触区121和124的第一接触孔(未示出)。优选，使用相对于氮化物的栅掩模112具有刻蚀选择率的刻蚀气体刻蚀氧化物的第一绝缘中间层130。这里，通过自对准工艺穿过第一绝缘中间层130形成第一接触孔248。亦即，第一接触孔相对于字线127自对准。一些第一接触孔248露出对应于电容器接触区的第一接触区121，以及其他第一接触孔露出对应于位线接触区的第二接触区124。
可以通过灰化工艺和/或剥离工艺除去第二光刻胶图形。在第一层间130上形成第二导电层(未示出)，以填充第一接触孔。可以使用导电材料如掺杂的多晶硅、金属等形成第二导电层。
可以通过CMP工艺、深蚀刻工艺或CMP和深蚀刻的组合工艺刻蚀第二导电层，直到露出平整的第一绝缘中间层130。因此，在第一和第二接触区121和124上分别形成填充第一接触孔的第一和第二接触焊盘133和136。每个第一焊盘133对应于第一存储节点接触焊盘，每个第二焊盘136对应于第一位线接触焊盘。因为通过自对准工艺形成第一接触孔248，因此第一和第二焊盘133和136对应于自对准接触(SAC)焊盘。亦即，第一焊盘133与对应于电容器接触区的第一接触区121接触，以及第二焊盘136与对应于位线接触区的第二接触区124接触。
图11和12图示了用于在半导体衬底100上形成位线154和第四焊盘157的示例性工序的截面图。
参考图11和12，在包括第一和第二焊盘133和136的第一绝缘中间层130上形成第二绝缘中间层139。第二绝缘中间层139使第一焊盘133与位线154电隔离。可以使用材料如BPSG、USG、PSG、TEOS、HDP-CVD氧化物等形成第二绝缘中间层139。这些材料可以单独使用或使用其混合物。
可以通过CMP工艺、深蚀刻工艺或CMP工艺和深蚀刻工艺的组合工艺平整第二绝缘中间层139的上部。
在平整的第二绝缘中间层139上形成第三光刻胶图形(未示出)。使用第三光刻胶图形作为刻蚀掩模部分地刻蚀第二绝缘中间层139，以由此形成露出第二焊盘136的第二接触孔(未示出)。第二接触孔分别对应于将第二焊盘136电连接到位线154的位线接触孔。
可以通过灰化工艺和/或剥离工艺除去第三光刻胶图形。然后在第二层间绝缘层139上连续地形成第三导电层(未示出)和第二掩模层(未示出)。这里，用第三导电层填充第二接触孔。在第二掩模层上形成第四光刻胶图形(未示出)。使用第四光刻胶图形作为刻蚀掩模连续地刻蚀第二掩模层和第三导电层，以由此在第二绝缘中间层139上形成位线154。这里，同时形成填充第二接触孔的第三焊盘(未示出)。每个位线154包括位线导电图形145和位线掩模148。第三接触焊盘对应于分别将第二焊盘136电连接到位线154的第二位线接触焊盘。
每个位线导电图形145可以包括第一薄膜和第一薄膜上形成的第二薄膜。第一薄膜可以包括金属或金属化合物，例如钛/氮化钛(Ti/TiN)，以及第二薄膜可以包括金属如钨(W)。在用于形成对应于存储节点接触孔的第四接触孔的刻蚀工序中，每个位线掩模148保护位线导电图形145。可以使用相对于氧化物具有刻蚀选择率的材料形成位线掩模148。例如，可以使用氮化物如氮化硅形成位线掩模148。
在本发明的某些实施例中，使用第四光刻胶图形作为刻蚀掩模刻蚀第二掩模层，以在第三导电层上形成位线掩模148。然后除去第四光刻胶图形。接着，使用位线掩模148作为刻蚀掩模构图第三导电层，由此在第二绝缘中间层139上形成位线导电图形145。这里，在第二接触孔中同时形成第三焊盘。第三接触焊盘对应于分别将位线导电图形145电连接到第二焊盘136的第二位线接触焊盘。
在第二绝缘中间层139上形成覆盖位线154的第二绝缘层(未示出)。第二绝缘层被各向异性地刻蚀，以在位线154的侧壁上形成第二隔片151。第二隔片151对应于位线隔片。在用于形成对应于第二存储节点接触焊盘的第四焊盘157的后续刻蚀工序中，第二隔片151保护位线154。第二隔片151可以包括相对于第二绝缘中间层139和第三绝缘中间层142具有刻蚀选择率的材料。例如，第二隔片151包括氮化物如氮化硅。
在第二绝缘中间层139上形成覆盖包括第二隔片151的位线154的第三绝缘中间层142。可以使用材料如BPSG、USG、PSG、TEOS、HDP-CVD氧化物等形成第三绝缘中间层142。这些材料可以单独使用或使用其混合物。
可以通过CMP工艺、深蚀刻工艺或CMP工艺和深蚀刻工艺的组合工艺平整第三绝缘中间层142的上部，直到露出位线掩模148。
在平整的第二绝缘中间层142上形成第五光刻胶图形(未示出)。使用第五光刻胶图形作为刻蚀掩模部分地刻蚀第三绝缘中间层142和第二绝缘中间层139，由此形成通过其露出第一焊盘133的第三接触孔(未示出)。第三接触孔对应于第一存储节点接触孔。通过自对准工艺穿过第三绝缘中间层142和第二绝缘中间层形成第三接触孔。亦即，第三接触孔288相对于位于位线154的侧壁上的第二隔片151自对准。
在第三绝缘中间层142上形成第四导电层，以填充第三接触孔。然后通过CMP工艺、深蚀刻工艺或CMP工艺和深蚀刻工艺的组合工艺平整第四导电层的上部，直到露出第三绝缘中间层142和位线掩模图形148。因此，在第三接触孔中分别形成第四焊盘157。第四焊盘157对应于第二存储节点接触焊盘。可以使用导电材料如掺杂的多晶硅或金属形成接触第一焊盘133的第四焊盘157。将第一焊盘133电连接到的存储电极190(参见图29和30)的每个第四焊盘157连续地形成在第四焊盘157上。
图13和14图示了用于形成铸模层166和第三掩模层169的示例性工序的截面图。
参考图13和14，在第四焊盘157、位线154和第三绝缘中间层142上形成第四绝缘中间层160。可以使用材料如BPSG、USG、PSG、TEOS、HDP-CVD氧化物等形成第四绝缘中间层160。这些材料可以单独使用或使用其混合物。第四绝缘中间层160使位线154与存储电极190电隔离。
在第四绝缘中间层160上形成刻蚀停止层163。可以使用相对于第四绝缘中间层160和铸模层166具有刻蚀选择率的材料形成刻蚀停止层163。例如，可以使用氮化物如氮化硅形成刻蚀停止层163。
在本发明的某些实施例中，可以通过CMP工艺、深蚀刻工艺或CMP工艺和深蚀刻工艺的组合工艺平整第四绝缘中间层160。在平整的第四绝缘中间层160上可以形成刻蚀停止层163。
在刻蚀停止层163上可以形成铸模层166。可以使用材料如HDP-CVD氧化物、USG、PSG、BPSG、SOG等形成铸模层166。这些材料可以单独使用或与一种或多种其他材料的混合物一起使用。铸模层从刻蚀停止层163的上表面起计算具有约5,000至约50,000的厚度。铸模层166的厚度可以根据电容器200的期望电容量而改变。电容器205的高度对于决定电容器205的电容量具有重要的作用，以及电容器200具有与铸模层166的厚度成正比的高度。结果，可以有利地调整铸模层166的厚度，以便控制电容器205的电容量。在本发明的某些实施例中，可以在第四绝缘中间层160上直接形成铸模层166，而不形成刻蚀停止层163。
在铸模层166上形成第三掩模层。可以使用相对于氧化物铸模层166具有刻蚀选择率的材料形成第三掩模层。例如，可以使用多晶硅或氮化物如氮化硅形成第三掩模层。第三掩模层从铸模层166的上表面起计算具有约100至约6,000的厚度。如上所述，可以根据电容器190的期望电容量的厚度改变铸模层的厚度。另外，可以使用CMP工艺、深蚀刻工艺或CMP工艺和深蚀刻工艺的组合工艺平整铸模层166。可以在平整的铸模层166上形成第三掩模层。
在第三掩模层上形成第六光刻胶图形(未示出)。使用第六光刻胶图形作为刻蚀掩模构图第三掩模层，以在铸模层166上形成存储节点掩模169。
可以通过灰化工艺和/或剥离工艺除去第六光刻胶图形。使用存储节点掩模169作为刻蚀掩模各向异性地刻蚀铸模层166的上部，以由此在铸模层166的上部形成开口172。开口172位于第四焊盘157和第一焊盘133之上。在本发明的某些实施例中，在用于在不执行灰化工艺和/或剥离工艺的条件下在铸模层166的上部形成开口172的刻蚀工序过程中可以除去第六光刻胶图形。
图15和16图示了用于形成第三隔片175的示例性工序的截面图。
参考图15和16，在存储节点掩模169上形成第五导电层，以填充第一开口172。第五导电层被各向异性地刻蚀，以在第一开口172的侧壁上形成第三隔片175。第三隔片175对应于存储节点隔片。使用相对于第四绝缘中间层160和铸模层166具有刻蚀选择率的材料形成第三隔片175，其中第四绝缘中间层160和铸模层166包括氧化物。第三隔片175可以由多晶硅、掺杂的多晶硅、金属等形成。第三隔片175可以连续地形成作为增加存储电极190的结构稳定性和电性能的补偿部件176。根据本发明的实施例，在存储导电图形188的上部形成补偿部件176。结果，可以通过刻蚀工艺形成存储电极190，而不减薄存储电极190的上部。由此，可以提高存储电极190的结构稳定性。此外，可以提高包括存储电极190的电容器200的电性能。
图17和18图示了用于通过铸模层166形成第四接触孔174的示例性工序的截面图。
参考图17和18，使用存储节点掩模169和第三隔片175作为刻蚀掩模连续地刻蚀铸模层166、刻蚀停止层163以及第四绝缘中间层160，以由此分别形成露出第四焊盘157的第四接触孔178。通过自对准工艺穿过铸模层166、刻蚀停止层163以及第四绝缘中间层160形成第四接触孔178。亦即，第四接触孔178相对于第三隔片175自对准。这里，部分地露出第四焊盘157的第四接触孔178具有较窄的第一直径D1。
图19和20图示了用于形成第五接触孔179的示例性工序的截面图。
参考图19和20，在包括铸模层166的半导体衬底100上执行清洗工序，铸模层166具有第一直径D1的第四接触孔178。可以使用包括至少以下两种材料的清洗液执行清洗工序：去离子水、氨液和硫酸。清洗工序可以执行约5至约20分钟。在进行清洗工序之后，具有第一直径D1的第四接触孔178扩展，以便通过铸模层166形成具有第二直径D2的第五接触孔179。
根据本发明的实施例，第五接触孔179的第二直径D2相对大于第四接触孔178的第一直径D1。结果，通过第五接触孔179的第四焊盘157的露出部分比通过第四接触孔178露出的那些部分更宽。第五接触孔179对应于用于形成存储电极190的第二存储节点接触孔。在使用上述清洗液形成第五接触孔179中，刻蚀停止层163可以被略微刻蚀。因为包括氮化物的刻蚀停止层163相对于第四存储节点掩模169和铸模层166具有刻蚀选择率，其中第四存储节点掩模169和铸模层166包括氧化物。结果，从第五接触孔179的内表面水平地和部分地露出刻蚀停止层163。因为形成了覆盖刻蚀停止层163的突出部分的存储导电图形188，所以可以大大地增加存储电极图形188的下部的稳定性。
因为第五接触孔179具有扩展的第二直径D2，所以隔片175的下部由铸模层166部分地支撑。因此，可以大大地增加第三隔片175的结构稳定性。亦即，第三隔片175的侧壁粘附到铸模层166，以及第三隔片175的下部由铸模层166部分地支撑。结果，可以大大地增加第三隔片175的结构稳定性。补偿部件176在结构上稳定存储电极190的上部。同时，刻蚀停止层163的突出部分在结构上稳定存储电极190的下部。因此，根据本发明的实施例，与如上所述的常规电容器相比电容器200具有更大的结构稳定性。
此外，因为在扩展的第五接触孔179的内部上形成存储电极190，因此可以增加存储电极190占据的面积。因此，包括存储电极190的电容器200具有大大地增加的电容量。即，因为在清洗工序过程中第五接触孔179与第四接触孔178扩展面积超过约百分之50至100，因此可以增加第五接触孔179的内部上形成的存储电极190的面积。因为电容量与存储电极190的面积成正比，所以包括在第五接触孔179的内部上形成的存储电极190的电容器200可以具有大于常规电容器约百分之50至约100的电容量。
图21和22是用于形成第六导电层182和牺牲层185的示例性工序的截面图。
参考图21和22，在通过第五接触孔179部分地露出的第四焊盘167、第五接触孔179的内部上、在第三隔片175上以及在存储节点掩模169上形成第六导电层182。优选，第六导电层182可以包括用来形成第三隔片182的材料。亦即，可以使用如掺杂的多晶硅、金属等材料形成第六导电层182。
因为第六导电层182覆盖第五接触孔179内刻蚀停止层163的部分地露出的部分，因此第六导电层182具有向内突出的部分。第六导电层182的突出部分增加存储导电图形188的下部的结构稳定性。因此，包括存储导电图形188和补偿部件176的存储电极190可以具有大大地提高的结构稳定性。
在第六导电层182上形成包括氧化物的牺牲层185，以填充第五接触孔179。在连续的刻蚀工序过程中，牺牲层185保护存储导电图形188。在存储电极190的形成过程中除去牺牲层185。可以使用材料如BPSG、USG、PSG、TEOS、HDP-CVD氧化物等形成牺牲层185。这些材料可以单独使用或与一种或多种其他材料结合使用。在本发明的某些实施例中，可以通过深蚀刻工艺、CMP工艺或深蚀刻工艺和CMP工艺的组合工艺平整牺牲层185的上部。
图23和24图示了用于形成补偿部件176和存储导电图形188的示例性工序的截面图。
参考图23和24，通过深蚀刻工艺、CMP工艺或深蚀刻工艺和CMP工艺的组合工艺除去牺牲层185的上部、第六导电层182的上部、存储节点掩模169以及第三隔片175的上部，直到露出铸模层166。因此，在第五接触孔179中形成存储导电图形188和牺牲层图形185a。第三隔片176的上部被除去，以形成包围存储导电图形188的上部的补偿部件176。在连续的刻蚀工序过程中，牺牲层185a保护存储导电图形188。补偿部件176补偿存储电极190的上部的刻蚀损失，以便在连续的刻蚀工序过程中尽管存储导电图形188可能被损坏，但是存储电极190的电性能没有被损害。补偿部件176也在结构上协助刻蚀停止层163的突出部分形成在第六导电层182的下部，由此增加存储电极190的结构稳定性。
在这些实施例中，补偿部件176具有包括存储导电图形188的上部的环形结构，存储导电图形188具有柱形结构。亦即，具有环形结构的补偿部件176具有大于导电图形188的上部的直径，由此包围存储导电图形188的上部。尽管可以不必通过基本上相同的工艺形成补偿部件176和存储导电图形188，但是优选使用与用于存储导电图形188基本上相同的材料形成补偿部件176。因此，可以整体地形成补偿部件176和存储导电图形188。亦即，因为可以在包括掺杂的多晶硅或金属的补偿部件176上形成包括掺杂的多晶硅或金属的存储导电图形188，因此存储导电图形188与补偿部件176整体地形成。因此，在连续的刻蚀和淀积工艺过程中存储导电图形188可以不必与补偿部件176隔开。
图25和26图示了用于除去铸模层166和牺牲层图形185a的第一示例性工序的截面图。
参考图25和26，通过干法或湿法刻蚀工艺部分地除去铸模层166的上部和牺牲层图形185a。因为补偿部件176和存储导电图形188相对于铸模层166和氧化物牺牲层图形185a具有刻蚀选择率，因此在用于除去铸模层166的上部和牺牲层图形185a的干法或湿法刻蚀工序过程中补偿部件176和存储导电图形188被略微地刻蚀。
优选，在通过使用包括氢氟酸(HF)和水蒸汽(H2O)的第一刻蚀气体的干法刻蚀工序部分地刻蚀铸模层166和牺牲层图形185a之后，然后使用包括四氟化碳(CF4)和氧气(O2)的第二刻蚀气体部分地刻蚀铸模层166和牺牲层185a。因为第二刻蚀气体在多晶硅和氧化物之间具有约50∶1的刻蚀选择率，所以在铸模层166和牺牲层图形185a的部分刻蚀过程中补偿部件176和存储导电图形188被略微地刻蚀。这里，在刻蚀工序过程中补偿部件176补偿存储导电图形188的上部损失，并防止存储电极190的上部变薄。
图27和28图示了用于除去铸模层166和牺牲层图形185a的第二示例性工序的截面图。
参考图27和28，在通过如上所述的第一工序已部分地刻蚀铸模层166和牺牲层图形185a之后，该层经历第二干法或湿法刻蚀工序，直到存储导电图形188的中心部分露出。
优选，通过使用第一和第二干燥气体连续地干法刻蚀铸模层166和牺牲层图形185a。尽管存储导电图形188和补偿部件176可以被略微地刻蚀，但是在刻蚀工序过程中包围存储导电图形188的上部的补偿部件176可以补偿存储导电图形188的上部的刻蚀损失。
图29和30图示了用于形成存储电极190的示例性工序的截面图。
参考图29和30，铸模层166b和牺牲层图形185c被完全地除去，由此形成通过第四焊盘157和第一接触焊盘133电连接到第一接触区121的存储导电图形188。优选，通过连续地使用第一干燥气体然后使用第二干燥气体的干法刻蚀工序除去铸模层166b和牺牲层图形185c。补偿部件176的下部由存储导电图形188部分地支撑，以及补偿部件176也粘附到存储导电图形188的上部。因此，补偿部件176被稳定地固定到存储导电图形188，以及防止补偿部件176与存储导电图形188分开。结果，包括存储导电图形188和补偿部件176的存储电极190可以具有大大地提高的结构稳定性。此外，因为补偿部件176补偿存储导电图形188的上部的刻蚀损失，因此在上述刻蚀工序过程中存储导电图形188的上部不可能减小厚度。
在这些实施例中，因为进行上述刻蚀工序，以形成存储电极190，所以存储电极190的中心部分具有基本上小于存储电极190的上部和下部的厚度。因为存储电极190的上部具有足够的厚度，所以可以防止存储电极190的上部弯曲或变形。因此，可以增强存储电极190的结构稳定性。在包括补偿部件176的存储电极190的上部被刻蚀三次之后，存储电极190的上部具有第一厚度。在存储电极190的中心部分被刻蚀两次之后，存储电极190的中心部分具有第二厚度。在存储电极190的下部被刻蚀一次之后，存储电极190的下部具有第三厚度。第一厚度大于第二和第三厚度，而第二厚度略微地大于或基本上等于第三厚度。换句话说，因为存储电极190的中心部分不包括补偿部件176，所以第二厚度小于第一厚度。此外，因为存储电极190的下部仅仅被刻蚀一次，所以第三厚度基本上等于或略微地小于第二厚度。
图31和32图示了用于形成电容器200的示例性工序的截面图。
参考图31和32，在包括补偿部件176和存储导电图形188的存储电极190上连续地形成介质层193和板电极196，以由此在衬底100上形成电容器。尽管在附图中没有特别示出，但是在电容器200上形成使电容器200与上布线电绝缘的第五绝缘层和然后在其上形成上布线。结果，制造包括电容器200的半导体器件。
图33至48图示了根据本发明的其他实施例形成半导体器件的方法的截面图。图33、35、37、39、41、43、45和47图示了沿平行于位线的线的半导体器件的截面图，以及图34、36、38、40、42、44、46和48图示了沿平行于字线的线的半导体器件的截面图。在这些实施例中，直到刻蚀停止层163的工序基本上与上面参考图9至14所述的工序相同。
图33和34图示了用于形成第一铸模层209、第二铸模层206、第三铸模层203、存储节点掩模212以及开口215的工序的截面图。
参考图33和34，在包括第四绝缘中间层160和刻蚀停止层163的半导体衬底1 00上形成第一铸模层209。可以使用以第一浓度掺有杂质的氧化物形成第一铸模层203。例如，可以使用其中在氧化物中掺杂杂质如硼(B)或磷(P)的硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)形成第一铸模层203。
使用以第二浓度掺有杂质的氧化物在第一铸模层203上形成第二铸模层206。这里，第二浓度大于第一浓度。因此，通过使用包括氢氟酸(HF)的蚀刻液或包括氨水(NH4OH)、双氧水(H2O2)和去离子水的蚀刻液的刻蚀工序与第二铸模层206相比第一铸模层203被更迅速地刻蚀。
使用不掺杂的氧化物在第二铸模层206上形成第三铸模层209。例如，可以使用USG、TEOS、或HDP-CVD氧化物形成第三铸模层209。另外，可以使用以第三浓度掺有杂质如硼(B)、磷(P)等的BPSG或PSG形成第三铸模层209。这里，第三浓度大于第二浓度。因此，通过使用包括氢氟酸(HF)的蚀刻液或包括氨水(NH4OH)、双氧水(H2O2)和去离子水的蚀刻液的刻蚀工序与第三铸模层209相比第二铸模层206可以被更迅速地刻蚀。因此，在包括第四绝缘中间层160和刻蚀停止层163的半导体衬底100上形成包括第一、第二和第三铸模层203、206和209的铸模层结构。
在这些实施例中，第一、第二和第三铸模层203、206和209分别具有第一、第二和第三杂质浓度。因为第一浓度大于第二浓度和第二浓度大于第三浓度，所以在使用包括氢氟酸(HF)或氨水(NH4OH)、双氧水(H2O2)以及去离子水的蚀刻液的刻蚀工序过程中，与第二铸模层206相比第一铸模层203被更迅速地刻蚀，以及与第三铸模层209相比第二铸模层206被更迅速地刻蚀。因此，第四接触孔221(参见图37和38)的每一个具有包括大量柱形部分的结构，随着接触孔的高度增加柱形部分的直径减小。
使用相对于氧化物具有刻蚀选择率的材料在第三铸模层209上形成存储节点掩模212。例如，可以使用多晶硅或掺杂的多晶硅形成存储节点掩模212。在第三铸模层209上形成第三掩模层之后，可以通过光刻工序构图第三掩模层，以在第三铸模层209上形成存储节点掩模212。
使用存储节点掩模212作为刻蚀掩模部分地刻蚀第三铸模层209，以形成部分地露出第二铸模层206的开口215。这里，在第四焊盘157和第一焊盘133上垂直地布置通过第三铸模层209形成的开口215。
图35和36图示了用于形成第三隔片218的示例性工序的截面图。
参考图35和36，在部分地露出第二铸模层206和存储节点掩模212的开口215的侧壁形成第五导电层。可以使用导电材料如掺杂的多晶硅、金属等形成第五导电层。
通过光刻工艺各向异性地刻蚀第五导电层，以在开口215的侧壁上形成第三隔片218。第三隔片218用来形成自对准的第四接触孔221。第三隔片218将用作增加存储电极227的结构和电性能的补偿部件219。
图37和38图示了用于形成第四接触孔221和补偿部件219的示例性工序的截面图。
参考图37和38，使用存储节点掩模212作为刻蚀掩模部分地刻蚀第三铸模层209、第二铸模层206、第一铸模层203、刻蚀停止层163以及第四绝缘中间层160，由此形成露出第四刻蚀焊盘157的第四接触孔221。因为与第二铸模层206相比第一铸模层203被更迅速地刻蚀，以及与第三铸模层209相比第二铸模层206被更迅速地刻蚀，所以每个第四接触孔221具有包括大量柱形部分的结构，随着第四接触孔的高度增加柱形部分具有减小的直径。亦即，第四接触孔221的中心部分的直径DM大于第四接触孔221的上部的直径DU，以及第四接触孔221的下部的直径DL大于第四接触孔221的中心部分的直径DM。因为存储电极227形成在具有上述结构的第四接触孔221中，所以每个存储电极227也具有柱形结构，该柱形结构具有阶梯状的内表面以及随存储电极227的高度增加而减小的直径。
在形成第四接触孔221之后，刻蚀存储节点掩模212和第三隔片218的上部。当存储节点掩模212被除去时，在第四接触孔221上部的内部上同时形成补偿部件219。
图39和40图示了用于形成存储导电图形223和牺牲层224的示例性工序的截面图。
参考图39和40，在具有阶梯状的柱形结构的第四接触孔221的内部上形成存储导电图形223。在第三铸模层209和第三隔片218上形成存储导电图形223。在第四接触孔221的中心部分和下部的内部上以及在补偿部件129上形成存储导电图形223。因为补偿部件219的内部粘附到存储导电图形223和补偿部件219的下表面由存储导电图形223部分地支撑，所以可以大大地增加补偿部件219的结构稳定性。
使用氧化物在存储导电图形223上形成牺牲层，以填充第四接触孔221。可以使用材料如BPSG、PSG、USG、SOG、TEOS、HDP-CVD氧化物等形成牺牲层224。这些材料可以单独使用或使用两种或多种材料的混合物。在本发明的某些实施例中，可以使用分别以第一、第二和第三浓度掺有杂质的BPSG或PSG形成牺牲层的上部、中心部分以及下部，第一、第二和第三浓度互相不同。即，可以使用以基本上等于第一铸模层203的第一浓度的第一浓度用杂质掺杂的BPSG或PSG形成牺牲层224的下部。可以使用以基本上等于第二铸模层206的第二浓度的第二浓度用杂质掺杂的BPSG或PSG形成牺牲层224的中心部分。可以使用不掺杂的氧化物形成牺牲层224的上部。另外地，可以使用以基本上等于第三铸模层209的第三浓度的第三浓度用杂质掺杂的BPSG或PSG形成牺牲层224的上部。
图41和42图示了用于除去第三铸模层209的示例性工序的截面图。
参考图41和42，通过使用包括氢氟酸(HF)和水蒸汽(H2O)的第一刻蚀气体的干法刻蚀工艺部分地除去第三铸模层。然后使用包括四氟化碳(CF4)和氧气(O2)的第二刻蚀气体完全除去第三铸模层209。补偿部件219和存储导电图形223可以被略微地刻蚀。如上所述，补偿部件176补偿存储导电图形233的刻蚀部分。牺牲层224的上部被除去，以在具有柱形的存储导电图形223中形成第一牺牲层图形224a。
图43和44图示了用于除去第二铸模层206的示例性工序的截面图。
参考图43和44，通过连续地使用第一和第二刻蚀气体的干法刻蚀工艺除去第二铸模层206。这里，布置在存储导电图形223中的第一牺牲层图形224a被部分地刻蚀，以在存储导电图形223的下部中形成第二牺牲层图形224b。
图45和46图示了用于形成存储电极227的示例性工序的截面图。
参考图45和46，通过连续地使用第一和第二刻蚀气体的干法刻蚀工艺除去第一铸模层203和第二牺牲层图形224b。因此，形成具有存储导电图形223的存储电极227，存储导电图形223具有阶梯状的柱形结构。这里，补偿部件219包围存储导电图形223的上部。
根据这些实施例，通过用彼此不同的刻蚀速率刻蚀第一、第二和第三铸模层203、206和209形成具有阶梯状的柱形结构的存储电极227。因此，可以提高存储电极227的结构稳定性。此外，因为补偿部件176补偿几个刻蚀工序过程中的存储导电图形188的刻蚀损失，因此可以增加电极227的电性能。结果，电容器240具有增加的结构稳定性，以便具有高的高宽比的相邻电容器240可以不必相互倚靠。此外，因为在刻蚀工序过程中存储电极227的上部可以保持相同的厚度，所以可以增加电容器240的电性能。
图47和48图示了用于形成电容器240的示例性工序的截面图。
参考图47和48，在包括补偿部件219和存储导电图形223的存储电极227上连续地形成介质层230和板电极234，由此在衬底100上形成电容器。在电容器240上形成使电容器240与上布线电绝缘的第五绝缘层。然后在第五绝缘层上形成上布线。因此，制造包括电容器240的半导体器件。
图49至58图示了根据本发明的其他实施例形成半导体器件的方法的截面图。图49、51、53、55和57图示了沿平行于位线的线的半导体器件的截面图，以及图50、52、54、56和58图示了沿平行于字线的线的半导体器件的截面图。
图49和50图示了用于形成开口262和第三隔片265的示例性工序的截面图。
参考图49和50，在包括刻蚀停止层163的半导体衬底100上形成包括氧化物的第一铸模层253。可以使用以第一浓度掺有杂质如硼(B)或磷(P)的硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)形成第一铸模层253。
使用以第二浓度掺有杂质的氧化物在第一铸模层253上形成第二铸模层256。可以使用以第二浓度掺有杂质如硼(B)或磷(P)的硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)形成第二铸模层256。第二铸模层256的第二浓度大于第一铸模层253的第一浓度。因此，用使用包括氢氟酸(HF)的蚀刻液或包括氨水(NH4OH)、双氧水(H2O2)和去离子水的蚀刻液的刻蚀工序，与第二铸模层相比铸模层253可以被更迅速地刻蚀。
使用不掺杂的氧化物在第二铸模层256上形成第三铸模层259。例如，可以使用材料如USG、TEOS、HDP-CVD氧化物等形成第三铸模层259。第三铸模层259可以由这些材料的一种或这些的两种或更多种的混合物组成。另外，可以使用以第三浓度掺有杂质如硼(B)或磷(P)等的BPSG或PSG形成第三铸模层259。第三铸模层259的第三浓度大于第二铸模层256的第二浓度。因此，用使用包括氢氟酸(HF)或氨水(NH4OH)、双氧水(H2O2)和去离子水的蚀刻液的刻蚀工序，与第三铸模层259相比第二铸模层256可以被更迅速地刻蚀。结果，在包括第四绝缘中间层160和刻蚀停止层163的半导体衬底100上形成包括第一、第二和第三铸模层253、256和259的铸模层结构。
如上所述，因为第一、第二和第三铸模层253、256和259具有彼此不同的杂质浓度，所以第一、第二和第三铸模层253、256以及259相对于包括氢氟酸(HF)或氨水(NH4OH)、双氧水(H2O2)和去离子水的刻蚀液具有彼此不同的刻蚀速率。因为第一浓度大于第二浓度，所以与第二铸模层256相比，第一铸模层253被更迅速地刻蚀。此外，因为第二浓度大于第三浓度，所以与第三层259相比第二铸模层256被更迅速地刻蚀。因此，第四接触孔268具有随接触孔268的高度增加而直径减小的阶梯状的柱形结构。
通过光刻工序部分地刻蚀第三铸模层259，以形成露出第二铸模层256的开口262。通过第三铸模层256形成的开口262垂直地布置在第四焊盘和第一焊盘157和133上。
在开口262的内部和第二铸模层256的部分地露出的部分上形成第五导电层。可以使用导电材料如掺杂的多晶硅或金属等形成第五导电层。然后使用光刻工艺各向异性地刻蚀第五导电层，以在开口21 5的侧壁上布置第三隔片265。通过自对准工艺穿过第一、第二和第三铸模层253、256和259形成第四接触孔268。亦即，第四接触孔268相对于第三隔片265自对准。在这些实施例中，因为第三隔片265也用作补偿部件265，因此可以不需要用于隔片265附加处理。
图51和52图示了用于形成第四接触孔268和存储导电图形272的示例性工序的截面图。
参考图51和52，使用光刻工艺部分地刻蚀第三铸模层259、第二铸模层256、第一铸模层253、刻蚀停止层163以及第四绝缘中间层160，由此形成露出第四刻蚀焊盘157的第四接触孔268。此外，因为第一浓度大于第三浓度，所以与第三层259相比第一铸模层253被更迅速地刻蚀，以及与第二铸模层256相比第一铸模层253被更迅速地刻蚀，第四接触孔268具有由随接触孔268的高度增加而减小直径的柱形部分构成的结构。亦即，第四接触孔268的中心部分具有大于第四接触孔268的上部的直径。第四接触孔268的下部具有大于第四接触孔268的中心部分的直径。因为存储电极275形成在第四接触孔268中，所以存储电极275也具有如上所述的阶梯状的柱形结构。
在第四接触孔268的内部和第三铸模层259上形成第六导电层。第六导电层被构图，以在第四接触孔268的内部上形成存储导电图形272。在第四接触孔268的中心部分和下部的内部上以及在补偿部件265上形成存储导电图形272。补偿部件265粘附到存储导电图形272，以及补偿部件268的下部由存储导电图形272部分地支撑。因此，可以大大地提高补偿部件219的结构稳定性。
图53和54图示了用于除去第三铸模层259的示例性工序的截面图。
参考图53和54，通过使用包括氢氟酸(HF)和水蒸汽(H2O)的第一刻蚀气体的干法刻蚀工艺部分地除去第三铸模层259。接着，然后使用包括四氟化碳(CF4)和氧气(O2)的第二刻蚀气体完全地除去第三铸模层259。这里，补偿部件259和存储导电图形272可以被略微地刻蚀。如上所述，补偿部件259补偿存储导电图形272的上部的刻蚀损失。
图55和56图示了用于除去第二铸模层256的示例性工序的截面图。参考图55和56，通过连续地使用第一和第二刻蚀气体的干法刻蚀工艺除去第二铸模层256。
图57和58图示了用于形成电容器290的示例性工序的截面图。
参考图57和58，通过连续地使用第一和第二刻蚀气体的干法刻蚀工艺除去第一铸模层253。因此，包括存储导电图形272的存储电极275具有阶梯状的柱形结构。这里，补偿部件268包围存储导电图形272的上部。根据这些实施例，通过以彼此不同的刻蚀速率刻蚀第一、第二和第三铸模层253、206和209形成具有阶梯状的柱形结构的存储电极275。因此，可以提高存储电极275结构稳定性。因为补偿部件265补偿存储导电图形272的上部的刻蚀损失，因此可以提高存储电极275的电性能。由此，电容器290可以具有提高的结构稳定性和电性能。在包括补偿部件265和存储导电图形272的存储电极275上连续地形成介质层278和板电极234，由此形成电容器290。接着，在电容器290形成使电容器290与上布线电绝缘的第五绝缘层。然后在第五绝缘层上形成上布线。结果，制造包括电容器290的半导体器件。
本发明的实施例可以以许多方式实施。下面的方式是本发明的某些实施例的示例性、非限制性描述。
根据本发明的某些实施例，一种电容器包括存储导电图形、存储电极、介质层以及板电极。存储电极包括补偿部件，补偿部件包围存储导电图形的上部，以便补偿存储导电图形的刻蚀损失。板电极形成在介质层上，介质层布置在存储电极上。补偿部件形成在存储导电图形的上部上。补偿部件的内部粘附到存储导电图形，以及由存储导电图形部分地支撑补偿部件的下部。存储电极也包括具有第一厚度的上部，具有第二厚度的中心部分以及具有第三厚度的下部，第二厚度小于第一厚度，第三厚度基本上等于第二厚度。
根据本发明的另一实施例，一种形成电容器的方法包括在半导体衬底上形成接触区。在半导体衬底上形成包括至少一个铸模层的铸模层结构。在铸模层结构的上部形成用于补偿存储导电图形的刻蚀损失的补偿部件。在接触区上垂直地布置补偿部件。形成露出补偿部件的内部和接触区的接触孔。在接触孔内形成存储导电图形。通过至少两个刻蚀工序除去铸模层结构，以形成包括补偿部件和存储导电图形的存储电极。在存储电极上连续地形成介质层和板电极。
根据本发明的再一实施例，一种半导体器件包括具有第一和第二接触区的半导体衬底，电连接到第二接触区的位线，包括电连接到第一接触区的存储导电图形的存储电极，包围存储导电图形的上部以便补偿存储导电图形的刻蚀损失的补偿部件，以及布置在存储电极上的介质层和布置在介质层上的板电极。
根据本发明的另一实施例，一种形成半导体器件的方法包括在半导体衬底上形成第一和第二接触区。形成电连接到第二接触区的位线。在包括位线的半导体上形成包括至少一个铸模层的铸模层结构。在第一接触区上的铸模层结构的上部形成用于补偿存储导电图形的刻蚀损失的补偿部件。形成露出补偿部件的内部和第一接触区的接触孔。在接触孔的内部上形成电连接到第一接触区的存储导电图形。通过至少两个刻蚀工序除去铸模层结构，以形成包括补偿部件和存储导电图形的存储电极。在存储电极上连续地形成介质层和极板。
根据本发明的实施例，一种在形成存储电极的几个刻蚀工序过程中补偿存储电极的刻蚀损失的补偿部件，具体存储电极的上部。所得的存储电极具有阶梯状的柱形结构，柱形结构的直径随存储电极的高度增加而减小。由此，可以防止损坏存储电极的结构稳定性。此外，因为补偿部件包围存储电极的上部，以形成具有柱形结构的存储电极，所以存储电极可以具有足够的厚度。因此，可以提高包括存储电极的电容器的电性能。而且，包括存储电极的电容器可以具有提高的结构稳定性。因此，包括电容器的半导体器件可以具有增加的可靠性以及可以增加半导体制造工序的生产量。
因此描述了本发明的示例性实施例，应当理解由附加的权利要求所限定的本发明不允许被上面的说明书中阐述具体细节所限制，如在不脱离如本发明的精神或范围的条件下，其许多明显的变化是可能的。

Claims (47)

1.一种电容器，包括：
包括存储导电图形和形成在存储导电图形上的补偿部件的存储电极，补偿部件构造为补偿存储导电图形的刻蚀损失；
形成在存储电极上的介质层；以及
形成在栅介质层上的板电极。
2.根据权利要求1的电容器，其中补偿部件包围存储导电图形的上部。
3.根据权利要求1的电容器，其中补偿部件的内部粘附到存储导电图形，以及补偿部件的下部由存储导电图形支撑。
4.根据权利要求1的电容器，其中存储导电图形和补偿部件由基本上相同的材料组成。
5.根据权利要求1的电容器，其中整体地形成存储导电图形和补偿部件。
6.根据权利要求1的电容器，其中存储电极具有柱形结构。
7.根据权利要求6的电容器，其中柱形结构具有阶梯状的柱形结构，柱形结构直径随存储电极的高度增加而减小。
8.根据权利要求1的电容器，其中存储电极包括具有彼此不同厚度的上部、中心部分和下部。
9.根据权利要求1的电容器，其中存储电极包括上部、中心部分和下部，其中存储电极的中心和下部具有基本上相同的厚度，以及存储电极的上部具有大于中心部分和下部的厚度。
10.根据权利要求1的电容器，其中存储电极的下部向内突出。
11.一种电容器，包括：
存储电极，该存储电极包括存储导电图形和包围存储导电图形的上部的结构；
布置在存储电极上的介质层；以及
布置在介质层上的板电极。
12.根据权利要求11的电容器，其中整体地形成该结构和存储导电图形。
13.根据权利要求11的电容器，其中存储电极具有阶梯状的柱形结构，柱状的柱形结构的直径随存储电极的高度增加而逐渐减小。
14.根据权利要求11的电容器，其中存储导电图形的下部向内突出。
15.一种电容器，包括：
包括上部、中心部分和下部的存储电极，上部具有第一厚度，中心部分具有小于第一厚度的第二厚度，下部具有基本上等于第二厚度的第三厚度；
布置在存储电极上的介质层；以及
布置在介质层上的板电极。
16.根据权利要求15的电容器，其中存储电极包括存储导电图形和包围存储导电图形的上部的补偿部件，补偿部件与存储导电图形整体地形成。
17.一种形成电容器的方法，包括：
在部分半导体衬底上布置接触区；
在半导体衬底上布置包括至少一个铸模层的铸模层；
在部分铸模层结构上布置补偿部件，其中补偿部件垂直地设置在接触区上，且补偿部件补偿存储导电图形的刻蚀损失；
用接触孔露出补偿部件的内部和接触区；
在接触孔的内部上和接触区上布置存储导电图形；
使用至少两个刻蚀工序除去铸模层结构，以形成包括补偿部件和存储导电图形的存储电极；
在存储电极上布置介质层；以及
在介质层上布置板电极。
18.如权利要求17的方法，其中布置补偿部件包括：
在铸模层结构上布置存储节点掩模；
使用存储节点掩模部分地刻蚀铸模层结构，以在铸模层结构的上部形成开口；以及
在开口的内部上布置补偿部件。
19.根据权利要求18的方法，其中布置补偿部件还包括：
在开口的内部上和在存储节点掩模上布置导电层；
各向异性地刻蚀导电层，以在开口的内部上形成隔片；以及
在形成存储导电图形之后，除去存储节点掩模和隔片的上部，以在存储导电图形的上部上形成补偿部件。
20.根据权利要求17的方法，其中在接触孔的直径扩展之后布置存储导电图形。
21.根据权利要求20的方法，其中扩展接触孔的直径包括清洗具有铸模层结构的半导体衬底。
22.根据权利要求21的方法，其中清洗半导体衬底包括用选自由去离子水、氨液和硫酸构成的组的至少两种材料组成的清洗液清洗。
23.根据权利要求20的方法，其中布置存储导电图形还包括在存储导电图形上布置牺牲层，以填充接触孔。
24.根据权利要求17的方法，其中存储导电图形和存储导电图形由基本上相同的材料组成。
25.如权利要求24的方法，其中基本上相同的材料选自由掺杂的多晶硅和金属构成的组。
26.根据权利要求17的方法，其中除去铸模层结构包括干法刻蚀。
27.根据权利要求26的方法，其中干法刻蚀包括连续地使用第一刻蚀气体和第二刻蚀气体。
28.根据权利要求27的方法，其中第一刻蚀气体包括氢氟酸和水蒸汽，以及第二刻蚀气体包括四氟化碳和氧气。
29.根据权利要求17的方法，其中布置铸模层结构还包括：在半导体衬底上淀积具有第一刻蚀率的第一铸模层；
在第一铸模层上淀积具有第二刻蚀率的第二铸模层；
在第二铸模层上淀积具有第三刻蚀率的第三铸模层；以及
部分地刻蚀第三铸模层，以形成部分地露出第二铸模层的开口。
30.根据权利要求29的方法，其中第一铸模层包括以第一浓度掺有杂质的第一氧化物，第二铸模层包括以第二浓度掺有杂质的第二氧化物，以及第三铸模层包括选自由以第三浓度掺有杂质的第三氧化物和不掺杂的氧化物构成的组中的之一。
31.根据权利要求30的方法，其中杂质包括磷或硼，其中第一和第二铸模层包括硼磷硅玻璃或磷硅玻璃，以及其中第三铸模层包括选自由硼磷硅玻璃、磷硅玻璃、旋涂玻璃、不掺杂的硅玻璃、正硅酸乙酯以及高密度等离子体-化学气相淀积氧化物构成的组的至少一种材料。
32.根据权利要求29的方法，其中用接触孔露出补偿部件的内部和接触区包括使用包括氢氟酸(HF)的第一蚀刻液或包括氨水(NH4OH)、双氧水(H2O2)和去离子水的第二蚀刻液刻蚀第一、第二和第三铸模层。
33.根据权利要求29的方法，其中除去铸模层结构包括用连续地使用第一刻蚀气体和第二刻蚀气体的干法刻蚀工艺顺序除去第一、第二和第三铸模层。
34.根据权利要求33的方法，其中第一刻蚀气体包括氢氟酸和水蒸汽，以及第二刻蚀气体包括四氟化碳和氧气。
35.一种半导体器件，包括：
包括第一接触区和第二接触区的半导体衬底；
电连接到第二接触区的位线；
存储导电图形和包围存储导电图形的上部的补偿部件，补偿部件补偿存储导电图形的刻蚀损失；
布置在存储电极上的介质层；以及
布置在介质层上的板电极。
36.根据权利要求35的半导体器件，其中整体地形成补偿部件和存储导电图形。
37.根据权利要求35的半导体器件，其中补偿部件的内部粘附到存储导电图形，以及补偿部件的下部由存储导电图形支撑。
38.根据权利要求35的半导体器件，其中存储电极具有阶梯状的柱形结构，阶梯状的柱形结构的直径随存储电极的高度增加而逐渐减小。
39.根据权利要求35的半导体器件，其中存储电极包括具有基本上相同厚度的中心部分和下部，以及具有大于存储电极的中心部分和下部的厚度的上部。
40.根据权利要求35的半导体器件，其中存储电极具有阶梯状的柱形结构，阶梯状的柱形结构的直径随存储电极的高度增加而减小，以及存储电极的下部向内突出。
41.一种形成半导体器件的方法，包括：
在半导体衬底上形成第一接触区和第二接触区；
形成电连接到第二接触区的位线；
在具有位线的半导体衬底上形成包括至少一个铸模层的铸模层结构；
在铸模层结构的上部上形成补偿存储导电图形的刻蚀损失的补偿部件，其中补偿部件设置在第一接触区上；
形成露出补偿部件的内部和第一接触区的接触孔；
在接触孔的内部上形成电连接到第一接触区的存储导电图形；
通过至少两个刻蚀工序除去铸模层结构，以形成包括补偿部件和存储导电图形的存储电极；
在存储电极上形成介质层；以及
在介质层上形成板电极。
42.根据权利要求41的方法，其中形成补偿部件还包括：
在铸模层结构上形成存储节点掩模；
使用存储节点掩模作为刻蚀掩模部分地刻蚀铸模层结构，以在铸模层结构的上部上形成开口；
在开口的内部上和在存储节点掩模上形成导电层；
各向异性地刻蚀导电层，以形成隔片；以及
在形成存储导电图形之后，除去存储节点掩模和隔片的上部。
43.根据权利要求41的方法，其中在通过清洗半导体衬底扩展接触孔的直径之后形成存储节点掩模。
44.根据权利要求41的方法，其中形成存储导电图形还包括在存储导电图形上形成牺牲层，以填充接触孔。
45.根据权利要求41的方法，其中除去铸模层结构包括通过连续地使用第一刻蚀气体和第二刻蚀气体的干法刻蚀。
46.根据权利要求41的方法，其中形成铸模层结构还包括：
在半导体衬底上形成具有第一刻蚀速率的第一铸模层；
在第一铸模层上形成具有第二刻蚀速率的第二铸模层；
在第二铸模层上形成具有第三刻蚀率的第三铸模层；以及部分地刻蚀第三铸模层，以形成部分地露出第二铸模层的开口。
47.如权利要求46的方法，其中除去铸模层结构包括通过使用第一刻蚀气体和第二刻蚀气体的干法刻蚀工艺顺序除去第一、第二和第三铸模层。
CN2004100973943A 2003-11-27 2004-11-29 具有阶梯状柱形结构的电容器的半导体器件及其制造方法 Expired - Fee Related CN1638131B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030084844 2003-11-27
KR10-2003-0084844 2003-11-27
KR1020030084844A KR100553839B1 (ko) 2003-11-27 2003-11-27 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법

Publications (2)

Publication Number Publication Date
CN1638131A true CN1638131A (zh) 2005-07-13
CN1638131B CN1638131B (zh) 2010-12-22

Family

ID=34617295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100973943A Expired - Fee Related CN1638131B (zh) 2003-11-27 2004-11-29 具有阶梯状柱形结构的电容器的半导体器件及其制造方法

Country Status (7)

Country Link
US (2) US7227215B2 (zh)
JP (1) JP4879476B2 (zh)
KR (1) KR100553839B1 (zh)
CN (1) CN1638131B (zh)
DE (1) DE102004056350B4 (zh)
IT (1) ITMI20042280A1 (zh)
TW (1) TWI349361B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426887A (zh) * 2012-05-16 2013-12-04 英飞凌科技股份有限公司 包括硅酸盐玻璃结构的半导体器件及其制造方法
CN107634047A (zh) * 2017-09-14 2018-01-26 睿力集成电路有限公司 电容器阵列结构及其制造方法
CN112908967A (zh) * 2019-11-19 2021-06-04 长鑫存储技术有限公司 半导体存储器、电容器阵列结构及其制造方法
CN113463273A (zh) * 2021-07-30 2021-10-01 广东巨圣新材料科技有限公司 一种聚乳酸可降解型熔喷非织造材料的制备方法
CN113582185A (zh) * 2021-08-09 2021-11-02 长沙新立硅材料科技有限公司 一种利用硅泥废料制备太阳能级硅原材料的方法
WO2021254030A1 (zh) * 2020-06-19 2021-12-23 长鑫存储技术有限公司 半导体器件、电容装置及电容装置的制造方法
CN114864280A (zh) * 2021-02-04 2022-08-05 中国科学院微电子研究所 电容器电极、电容器及其制备方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541682B1 (ko) * 2004-03-10 2006-01-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
JP2006228893A (ja) * 2005-02-16 2006-08-31 Renesas Technology Corp 半導体装置及びその製造方法
JP5382988B2 (ja) * 2005-09-28 2014-01-08 三星電子株式会社 金属配線構造を形成する方法
KR100698073B1 (ko) * 2005-10-27 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 패턴이동 측정방법
KR100673015B1 (ko) * 2005-11-14 2007-01-24 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 형성 방법
JP2007180493A (ja) 2005-11-30 2007-07-12 Elpida Memory Inc 半導体装置の製造方法
TWI451561B (zh) * 2006-05-02 2014-09-01 Nxp Bv 包括經改進電極之電子裝置
JP5260861B2 (ja) * 2006-11-29 2013-08-14 東京エレクトロン株式会社 キャパシタ電極の製造方法と製造システムおよび記録媒体
JP5105866B2 (ja) * 2006-12-28 2012-12-26 東京エレクトロン株式会社 キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
KR100849066B1 (ko) * 2007-02-06 2008-07-30 주식회사 하이닉스반도체 실린더형 엠아이엠 캐패시터 형성방법
KR100955932B1 (ko) * 2007-05-16 2010-05-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20100101750A (ko) * 2009-03-10 2010-09-20 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101609251B1 (ko) * 2009-08-13 2016-04-05 삼성전자주식회사 반도체 미세 구조물의 제조 방법
JP2011108927A (ja) * 2009-11-19 2011-06-02 Elpida Memory Inc 半導体装置の製造方法
CN102097359B (zh) * 2009-12-10 2013-03-27 中芯国际集成电路制造(上海)有限公司 接触孔的刻蚀方法
KR101145334B1 (ko) * 2010-05-31 2012-05-14 에스케이하이닉스 주식회사 반도체 장치 제조방법
KR20110135136A (ko) * 2010-06-10 2011-12-16 주식회사 하이닉스반도체 반도체 장치의 극미세 패턴 형성을 위한 방법
KR20110136473A (ko) * 2010-06-15 2011-12-21 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR101128902B1 (ko) * 2010-07-07 2012-03-27 주식회사 하이닉스반도체 반도체 장치 및 그 제조 방법
KR20120028509A (ko) * 2010-09-15 2012-03-23 삼성전자주식회사 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
WO2012068283A1 (en) 2010-11-16 2012-05-24 C2C Development, Llc Seal tip catheter devices or methods
KR101873331B1 (ko) * 2012-03-02 2018-07-02 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101917816B1 (ko) * 2012-05-08 2019-01-29 에스케이하이닉스 주식회사 캐패시터 및 그 제조 방법
KR101934093B1 (ko) * 2012-08-29 2019-01-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20150348963A1 (en) * 2014-05-30 2015-12-03 Inotera Memories, Inc. Cylinder-shaped storage node with single-layer supporting structure
KR102499035B1 (ko) * 2016-07-25 2023-02-13 삼성전자주식회사 반도체 장치의 제조 방법
CN106856163A (zh) * 2016-11-22 2017-06-16 上海华力微电子有限公司 一种高深宽比图形结构的形成方法
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置
US11011523B2 (en) * 2019-01-28 2021-05-18 Micron Technology, Inc. Column formation using sacrificial material
EP3770953B1 (en) * 2019-07-23 2023-04-12 Imec VZW Method for forming a multi-level interconnect structure in a semiconductor device
CN112820828B (zh) * 2019-11-15 2023-08-04 夏泰鑫半导体(青岛)有限公司 半导体装置及其制造方法
CN113964088B (zh) * 2021-09-29 2024-05-17 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610741A (en) 1994-06-24 1997-03-11 Sharp Kabushiki Kaisha Reflection type liquid crystal display device with bumps on the reflector
JPH09121033A (ja) * 1995-10-24 1997-05-06 Sony Corp キャパシタの製造方法
JPH10173148A (ja) * 1996-12-13 1998-06-26 Hitachi Ltd 半導体記憶装置
JPH1126724A (ja) * 1997-07-08 1999-01-29 Sony Corp キャパシタの形成方法
JP3697044B2 (ja) * 1997-12-19 2005-09-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3230663B2 (ja) * 1998-03-27 2001-11-19 日本電気株式会社 円筒型スタック電極の製造方法
TW372365B (en) * 1998-04-20 1999-10-21 United Microelectronics Corp Manufacturing method for capacitors of dynamic random access memory
TW428317B (en) * 1998-08-20 2001-04-01 United Microelectronics Corp Method of manufacturing cylindrical shaped capacitor
US6162670A (en) * 1998-11-20 2000-12-19 United Microelectronics Corp. Method of fabricating a data-storage capacitor for a dynamic random-access memory device
JP2000332217A (ja) * 1999-05-19 2000-11-30 Fujitsu Ltd 半導体装置およびその製造方法
JP2001345434A (ja) * 2000-03-27 2001-12-14 Toshiba Corp 半導体装置
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
KR100388682B1 (ko) * 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
KR100389926B1 (ko) 2001-03-28 2003-07-04 삼성전자주식회사 커패시터의 스토리지 전극을 포함하는 반도체 장치 제조방법
KR100449030B1 (ko) 2002-01-24 2004-09-16 삼성전자주식회사 스택형 캐패시터 및 그의 제조방법
US6548853B1 (en) * 2002-02-13 2003-04-15 Samsung Electronics Co., Ltd. Cylindrical capacitors having a stepped sidewall and methods for fabricating the same
KR100919674B1 (ko) 2002-12-27 2009-10-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426887A (zh) * 2012-05-16 2013-12-04 英飞凌科技股份有限公司 包括硅酸盐玻璃结构的半导体器件及其制造方法
US9142401B2 (en) 2012-05-16 2015-09-22 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device with a continuous silicate glass structure
US9384960B2 (en) 2012-05-16 2016-07-05 Infineon Technologies Ag Method of manufacturing a semiconductor device with a continuous silicate glass structure
CN107634047A (zh) * 2017-09-14 2018-01-26 睿力集成电路有限公司 电容器阵列结构及其制造方法
CN112908967A (zh) * 2019-11-19 2021-06-04 长鑫存储技术有限公司 半导体存储器、电容器阵列结构及其制造方法
WO2021254030A1 (zh) * 2020-06-19 2021-12-23 长鑫存储技术有限公司 半导体器件、电容装置及电容装置的制造方法
US11749669B2 (en) 2020-06-19 2023-09-05 Changxin Memory Technologies, Inc. Semiconductor device, capacitor device and manufacture method of capacitor device
CN114864280A (zh) * 2021-02-04 2022-08-05 中国科学院微电子研究所 电容器电极、电容器及其制备方法
CN113463273A (zh) * 2021-07-30 2021-10-01 广东巨圣新材料科技有限公司 一种聚乳酸可降解型熔喷非织造材料的制备方法
CN113582185A (zh) * 2021-08-09 2021-11-02 长沙新立硅材料科技有限公司 一种利用硅泥废料制备太阳能级硅原材料的方法

Also Published As

Publication number Publication date
DE102004056350B4 (de) 2010-07-01
TW200524140A (en) 2005-07-16
KR100553839B1 (ko) 2006-02-24
KR20050051114A (ko) 2005-06-01
JP4879476B2 (ja) 2012-02-22
US20050116318A1 (en) 2005-06-02
US20060286745A1 (en) 2006-12-21
US7575971B2 (en) 2009-08-18
DE102004056350A1 (de) 2005-07-07
US7227215B2 (en) 2007-06-05
CN1638131B (zh) 2010-12-22
ITMI20042280A1 (it) 2005-02-25
JP2005159363A (ja) 2005-06-16
TWI349361B (en) 2011-09-21

Similar Documents

Publication Publication Date Title
CN1638131A (zh) 具有阶梯状柱形结构的电容器的半导体器件及其制造方法
CN1612348A (zh) 半导体器件及其制造方法
CN1525570A (zh) 半导体器件及其制造方法
CN1217413C (zh) 带有绝缘环的沟槽式电容器和相应的制造方法
CN1292483C (zh) 半导体器件及其制造方法
CN1267982C (zh) 半导体器件的隔离方法
CN1518112A (zh) 半导体器件及其制造方法
CN1173394C (zh) 制造半导体集成电路器件的方法
CN1655364A (zh) 晶体管结构、存储单元及其阵列、及存储器制造方法
CN1286179C (zh) 非易失半导体存储装置及其制造方法
CN1124407A (zh) 半导体集成电路器件及其制造方法
CN1779916A (zh) 制造半导体器件的方法
CN1401139A (zh) 半导体器件和该器件的制造方法
CN1246727A (zh) 半导体集成电路器件的制造工艺
CN1519917A (zh) 具有在位线方向延伸以接触存储节点的接触体的半导体器件的制造方法
CN1622288A (zh) 半导体装置的制造方法
CN1801476A (zh) 制造电容器和半导体器件的方法
CN1577823A (zh) 半导体器件及其制造方法
CN1913161A (zh) 连接结构及用于制造其的方法
CN1967809A (zh) 用于制造电容器的方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
CN1269216C (zh) 半导体存储器件及其制造方法
CN1310304C (zh) 半导体器件及其制造方法
CN1293623C (zh) 电容器及其制备方法
CN1149672C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20121129