CN114864280A - 电容器电极、电容器及其制备方法 - Google Patents
电容器电极、电容器及其制备方法 Download PDFInfo
- Publication number
- CN114864280A CN114864280A CN202110168051.5A CN202110168051A CN114864280A CN 114864280 A CN114864280 A CN 114864280A CN 202110168051 A CN202110168051 A CN 202110168051A CN 114864280 A CN114864280 A CN 114864280A
- Authority
- CN
- China
- Prior art keywords
- electrode
- oxide layer
- capacitor
- etching
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000005530 etching Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 description 12
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
- H01G13/006—Apparatus or processes for applying terminals
Abstract
本发明提供一种电容器电极、电容器及其制备方法，其中电容器电极包括：下电极；所述下电极包括多个阶段部，所述多个阶段部自下而上依次连接，所述多个阶段部的横截面尺寸自下而上逐个减小；其中，横截面尺寸最小的阶段部为所述下电极的一端。本发明能够提高电容器的存储容量。
Description
技术领域
本发明涉及半导体加工技术领域，尤其涉及一种电容器电极、电容器及其制备方法。
背景技术
电容器是一种可以存储电量和电能的元件。可以通过在电容器的两个电极上施加不同的电压，使得电容器内储存不同数量的电荷。在此基础上，可以通过电容器来实现对不同数据的存储。由此可见，电容器的品质直接影响半导体器件的数据存储性能。
但是，采用现有半导体器件工艺制造形成的电容器，其所具有的下电极的表面积较小，从而导致电容器的存储容量较小、以及半导体器件的数据存储性能较差。
发明内容
为解决上述问题，本发明提供的电容器电极、电容器及其制备方法，通过增大下电极的表面积，能够提高电容器的存储容量，从而能够提高半导体器件存储数据的性能。
第一方面，本发明提供一种电容器电极，包括：下电极；
所述下电极包括多个阶段部，所述多个阶段部自下而上依次连接，所述多个阶段部的横截面尺寸自下而上逐个减小；
其中，横截面尺寸最小的阶段部为所述下电极的一端。
可选地，所述下电极的材料包括：氮化钛。
可选地，所述下电极的形状包括：圆筒形电极；
所述圆筒形电极内的空腔的横截面尺寸自下而上逐渐增大。
第二方面，本发明提供一种电容器，包括：基底，所述基底上形成有着陆插塞；
位于所述基底上的刻蚀停止层；
如上任一项所述的下电极，所述下电极穿过所述所述刻蚀停止层与所述着陆插塞接触；
位于下电极内壁和外壁上的介质层；
位于介质层之上的上电极。
第三方面，本发明提供一种电容器电极制备方法，包括：
提供模制氧化层，所述模制氧化层的上表面开设有预通孔；
在所述预通孔内沉积下电极材料层，形成初始电极；
在所述初始电极的腔室内填充所述模制氧化层；
刻蚀指定深度的模制氧化层，以使初始电极的内侧壁和外侧壁被氧化；
重复所述刻蚀指定深度的模制氧化层的步骤，以去除所述初始电极被氧化的部分，并在所述初始电极的一端形成多个阶段部，所述多个阶段部自下而上依次连接，所述多个阶段部的横截面尺寸自下而上逐个减小；
其中，横截面尺寸最小的阶段部为所述下电极的一端。
可选地，在每次刻蚀指定深度的模制氧化层之后，所述方法还包括：
对所述模制氧化层和所述初始电极进行干燥处理。
可选地，所述模制氧化层的材料包括：氧化硅。
可选地，所述初始电极的材料包括：氮化钛。
可选地，所述刻蚀指定深度的模制氧化层，包括：
采用含有氟化氢的缓冲氧化蚀刻液，刻蚀指定深度的模制氧化层。
第四方面，本发明提供一种电容器制备方法，包括：
提供一基底；
在所述基底上形成有着陆插塞；
在所述着陆插塞的上方形成刻蚀停止层；
在所述刻蚀停止层的上方形成模制氧化层；
刻蚀所述模制氧化层，以形成贯穿所述模制氧化层的预通孔；
在所述预通孔的底部刻蚀所述停止层，以形成连通孔，所述连通孔与着陆插塞连通；
在所述连通孔和所述预通孔内形成初始电极；
在所述初始电极的腔室内填充所述模制氧化层；
刻蚀指定深度的模制氧化层，以使初始电极的内侧壁和外侧壁被氧化；
重复所述刻蚀指定深度的模制氧化层的步骤，以去除所述初始电极被氧化的部分，并在所述初始电极的一端形成多个阶段部，所述多个阶段部自下而上依次连接，所述多个阶段部的横截面尺寸自下而上逐个减小；
其中，横截面尺寸最小的阶段部为所述下电极的一端。
本发明实施例提供的电容器电极、电容器及其制备方法，通过将下电极做成尖塔状结构，不但能够增大下电极的表面积，提高电容器的存储容量，从而能够提高半导体器件存储数据的性能，同时还能够防止电容器图形崩塌。
附图说明
图1为本申请一实施例的下电极结构图；
图2至6为本申请一实施例的电容器制备流程中的状态图。
附图标记
1、基底；11、着陆插塞；2、初始电极；3、刻蚀停止层；31、连通孔；4、模制氧化层；41、预通孔；5、下电极；51、阶段部。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一方面，本实施例提供一种电容器电极，结合图1，电容器电极包括：下电极5。下电极5包括多个阶段部51，多个阶段部51自下而上依次连接，多个阶段部51的横截面尺寸自下而上逐个减小；其中，横截面尺寸最小的阶段部51为下电极5的一端。如此使得电极的顶端呈尖塔状结构，不但能够增大下电极5的表面积，提高电容器的存储容量，从而能够提高半导体器件存储数据的性能，同时还能够防止电容器图形崩塌。
在本实施例中，下电极5的形状为圆筒形电极，且圆筒形电极内的空腔的横截面尺寸自下而上逐渐增大，如此能够进一步增大下电极5的表面积，从而提高电容器的存储电量；下电极5的材料为氮化钛。其中，多个阶段部51位于下电极5的侧壁。
第二方面，本实施例提供一种电容器，结合图6，该电容器包括：基底1，基底1上形成有着陆插塞11；位于基底1上的刻蚀停止层3，刻蚀停止层3内开设有连通孔31，连通孔31的孔底与着陆插塞11接触；如上一实施例中的下电极5，下电极5的通过连通孔31穿过刻蚀停止层3与着陆插塞11接触；位于下电极内壁和外壁上的介质层；位于介质层之上的上电极。其中，刻蚀停止层3的存在可以防止后续刻蚀或清洗等操作对基底1造成影响，确保基底1品质；上述介质层所含有的材料可以为硅氧化物或高K(介电常数)材料等绝缘材料；上述下电极5和上电极所含有的材料均可以为掺杂的多晶硅、金属或金属氮化物等导电材料。
进一步的，上述基底1可以是包括单一半导体材料的结构，如单晶硅基底1、多晶硅基底1等。当然上述基底1也可以是已经形成有部分半导体结构的叠层结构。
例如：采用本发明实施例提供的半导体器件的制造方法制造DRAM(动态随机存取存储器)时，上述基底1可以至少包括半导体衬底、晶体管、位线结构、存储接触部、绝缘部、着陆插塞11和隔离部。上述晶体管形成在半导体衬底上；位线结构形成在晶体管的上方。存储接触部和绝缘部形成在相邻位线结构之间。存储接触部与晶体管所具有的源区(或漏区)接触。绝缘部用于隔离相邻两个存储接触部。同时，每个着陆插塞11形成在与之对应的存储接触部上。着陆插塞11通过存储接触部与晶体管所具有的源区(或漏区)电连接。隔离部形成在位线结构和绝缘部上。隔离部用于隔离相邻两个着陆插塞11。
其中，上述晶体管可以为埋沟式晶体管，或其他任一满足要求的晶体管。上述位线结构可以包括位线本体、位于位线本体上的盖层、以及位于位线本体和盖层两侧的侧墙。上述位线本体可以通过位线接触部与晶体管所具有的漏区(或源区)电连接。至于上述各部分所含有的材料可以根据实际应用场景设置，此处不作具体限定。
第三方面，本实施例提供一种电容器电极制备方法，结合图2至图6，该方法包括：提供模制氧化层4，模制氧化层4的上表面开设有预通孔41；在预通孔41内沉积下电极5材料层，形成初始电极2；在初始电极2的腔室内填充模制氧化层4；刻蚀指定深度的模制氧化层4，以使初始电极2的内侧壁和外侧壁被氧化；重复刻蚀指定深度的模制氧化层4的步骤，以去除初始电极2被氧化的部分，并在初始电极2的一端形成多个阶段部51，多个阶段部51自下而上依次连接，多个阶段部51的横截面尺寸自下而上逐个减小；其中，横截面尺寸最小的阶段部51为下电极5的一端。从而得到上述实施例中的下电极5；最后去除多余的模制氧化层4。
在本实施例中，模制氧化层4的材料为氧化硅。初始电极2的材料为氮化钛。刻蚀指定深度的模制氧化层4，包括：采用含有氟化氢的缓冲氧化蚀刻液(BOE，Buffered OxideEtchan)，在常温下，即在25℃的温度中刻蚀指定深度的模制氧化层4。
进一步的，在每次刻蚀指定深度的模制氧化层4之后，方法还包括：对模制氧化层4和初始电极2进行干燥处理。具体的，使用70℃以上的IPA(异丙醇)对模制氧化层4和初始电极2进行干燥处理，以便于露出模制氧化层4的初始电极2充分被空气氧化，进而便于缓冲氧化蚀刻液对被空气氧化的初始电极2部分进行刻蚀，从而得到顶部呈尖塔状的下电极5。该方法操作简单，便于得上述尖塔状的电极。
第四方面，本发明提供一种电容器制备方法，包括：提供一基底1；在基底1上形成有着陆插塞11；在着陆插塞11的上方形成刻蚀停止层3；在刻蚀停止层3的上方形成模制氧化层4；刻蚀模制氧化层4，以形成贯穿模制氧化层4的预通孔41；在预通孔41的底部刻蚀停止层3，以形成连通孔31，连通孔31与着陆插塞11连通；在连通孔31和预通孔41内形成初始电极2；在初始电极2的腔室内填充模制氧化层4；刻蚀指定深度的模制氧化层4，以使初始电极2的内侧壁和外侧壁被氧化；重复刻蚀指定深度的模制氧化层4的步骤，以去除初始电极2被氧化的部分，并在初始电极2的一端形成多个阶段部51，多个阶段部51自下而上依次连接，多个阶段部51的横截面尺寸自下而上逐个减小，从而得到上述实施例中的下电极5；其中，横截面尺寸最小的阶段部51为下电极5的一端。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种电容器电极，其特征在于，包括：下电极；
所述下电极包括多个阶段部，所述多个阶段部自下而上依次连接，所述多个阶段部的横截面尺寸自下而上逐个减小；
其中，横截面尺寸最小的阶段部为所述下电极的一端。
2.根据权利要求1所述的电容器电极，其特征在于，所述下电极的材料包括：氮化钛。
3.根据权利要求1或2所述的电容器电极，其特征在于，所述下电极的形状包括：圆筒形电极；
所述圆筒形电极内的空腔的横截面尺寸自下而上逐渐增大。
4.一种电容器，其特征在于，包括：基底，所述基底上形成有着陆插塞；
位于所述基底上的刻蚀停止层；
如权利要求1至3中任一项所述的下电极，所述下电极穿过所述所述刻蚀停止层与所述着陆插塞接触；
位于下电极内壁和外壁上的介质层；
位于介质层之上的上电极。
5.一种电容器电极制备方法，其特征在于，包括：
提供模制氧化层，所述模制氧化层的上表面开设有预通孔；
在所述预通孔内沉积下电极材料层，形成初始电极；
在所述初始电极的腔室内填充所述模制氧化层；
刻蚀指定深度的模制氧化层，以使初始电极的内侧壁和外侧壁被氧化；
重复所述刻蚀指定深度的模制氧化层的步骤，以去除所述初始电极被氧化的部分，并在所述初始电极的一端形成多个阶段部，所述多个阶段部自下而上依次连接，所述多个阶段部的横截面尺寸自下而上逐个减小；
其中，横截面尺寸最小的阶段部为所述下电极的一端。
6.根据权利要求5所述的电容器电极制备方法，其特征在于，在每次刻蚀指定深度的模制氧化层之后，所述方法还包括：
对所述模制氧化层和所述初始电极进行干燥处理。
7.根据权利要求5所述的电容器电极制备方法，其特征在于，所述模制氧化层的材料包括：氧化硅。
8.根据权利要求5所述的电容器电极制备方法，其特征在于，所述初始电极的材料包括：氮化钛。
9.根据权利要求5至8任一项所述的电容器电极制备方法，其特征在于，所述刻蚀指定深度的模制氧化层，包括：
采用含有氟化氢的缓冲氧化蚀刻液，刻蚀指定深度的模制氧化层。
10.一种电容器制备方法，其特征在于，包括：
提供一基底；
在所述基底上形成有着陆插塞；
在所述着陆插塞的上方形成刻蚀停止层；
在所述刻蚀停止层的上方形成模制氧化层；
刻蚀所述模制氧化层，以形成贯穿所述模制氧化层的预通孔；
在所述预通孔的底部刻蚀所述停止层，以形成连通孔，所述连通孔与着陆插塞连通；
在所述连通孔和所述预通孔内形成初始电极；
在所述初始电极的腔室内填充所述模制氧化层；
刻蚀指定深度的模制氧化层，以使初始电极的内侧壁和外侧壁被氧化；
重复所述刻蚀指定深度的模制氧化层的步骤，以去除所述初始电极被氧化的部分，并在所述初始电极的一端形成多个阶段部，所述多个阶段部自下而上依次连接，所述多个阶段部的横截面尺寸自下而上逐个减小；
其中，横截面尺寸最小的阶段部为所述下电极的一端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110168051.5A CN114864280A (zh) | 2021-02-04 | 2021-02-04 | 电容器电极、电容器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110168051.5A CN114864280A (zh) | 2021-02-04 | 2021-02-04 | 电容器电极、电容器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864280A true CN114864280A (zh) | 2022-08-05 |
Family
ID=82627558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110168051.5A Pending CN114864280A (zh) | 2021-02-04 | 2021-02-04 | 电容器电极、电容器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864280A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548853B1 (en) * | 2002-02-13 | 2003-04-15 | Samsung Electronics Co., Ltd. | Cylindrical capacitors having a stepped sidewall and methods for fabricating the same |
| JP2003224210A (ja) * | 2002-01-24 | 2003-08-08 | Samsung Electronics Co Ltd | 半導体装置の積層形キャパシタ及びその製造方法 |
| US20040266100A1 (en) * | 2003-06-25 | 2004-12-30 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device having capacitor |
| CN1638131A (zh) * | 2003-11-27 | 2005-07-13 | 三星电子株式会社 | 具有阶梯状柱形结构的电容器的半导体器件及其制造方法 |
| CN112309985A (zh) * | 2019-07-30 | 2021-02-02 | 三星电子株式会社 | 制造电容器和半导体器件的方法以及半导体器件和装置 |
-
2021
- 2021-02-04 CN CN202110168051.5A patent/CN114864280A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003224210A (ja) * | 2002-01-24 | 2003-08-08 | Samsung Electronics Co Ltd | 半導体装置の積層形キャパシタ及びその製造方法 |
| US6548853B1 (en) * | 2002-02-13 | 2003-04-15 | Samsung Electronics Co., Ltd. | Cylindrical capacitors having a stepped sidewall and methods for fabricating the same |
| US20040266100A1 (en) * | 2003-06-25 | 2004-12-30 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device having capacitor |
| CN1638131A (zh) * | 2003-11-27 | 2005-07-13 | 三星电子株式会社 | 具有阶梯状柱形结构的电容器的半导体器件及其制造方法 |
| CN112309985A (zh) * | 2019-07-30 | 2021-02-02 | 三星电子株式会社 | 制造电容器和半导体器件的方法以及半导体器件和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7053435B2 (en) | Electronic devices including electrodes with insulating spacers thereon | |
| US20070045699A1 (en) | Method of fabricating a trench capacitor having increased capacitance | |
| CN110707083B (zh) | 半导体存储装置及其形成方法 | |
| KR101742817B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US9006906B2 (en) | DRAM cell based on conductive nanochannel plate | |
| CN114420642A (zh) | 半导体结构的形成方法以及半导体结构 | |
| KR100482366B1 (ko) | 반도체 메모리 소자의 스토리지 캐패시터 제조방법 | |
| TWI803017B (zh) | 半導體裝置 | |
| US6943081B2 (en) | Method of forming storage nodes comprising a base in a contact hole and related structures | |
| US6929998B2 (en) | Method for forming bottle-shaped trench | |
| US6268246B1 (en) | Method for fabricating a memory cell | |
| CN114864280A (zh) | 电容器电极、电容器及其制备方法 | |
| US6964898B1 (en) | Method for fabricating deep trench capacitor | |
| CN110459507B (zh) | 一种半导体存储装置的形成方法 | |
| CN114420641A (zh) | 半导体结构的形成方法以及半导体结构 | |
| CN112736080A (zh) | 半导体存储器及其形成方法 | |
| CN114639638B (zh) | 半导体结构的制作方法及半导体结构 | |
| CN116096075A (zh) | 半导体器件 | |
| KR100210852B1 (ko) | 2단 트랜치 캐패시터 제조방법 및 그 구조 | |
| KR20220070713A (ko) | 반도체 장치의 제조 방법 | |
| CN114824075A (zh) | 一种电容器及其制备方法 | |
| CN114203903A (zh) | 一种半导体器件的制造方法及半导体器件 | |
| KR960003499B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
| TW200820433A (en) | Method for preparing a trench capacitor structure | |
| KR20010004279A (ko) | 반도체 소자의 전하저장전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |