JP5260861B2 - キャパシタ電極の製造方法と製造システムおよび記録媒体 - Google Patents

キャパシタ電極の製造方法と製造システムおよび記録媒体 Download PDF

Info

Publication number
JP5260861B2
JP5260861B2 JP2006321680A JP2006321680A JP5260861B2 JP 5260861 B2 JP5260861 B2 JP 5260861B2 JP 2006321680 A JP2006321680 A JP 2006321680A JP 2006321680 A JP2006321680 A JP 2006321680A JP 5260861 B2 JP5260861 B2 JP 5260861B2
Authority
JP
Japan
Prior art keywords
capacitor electrode
manufacturing
heat treatment
gas
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006321680A
Other languages
English (en)
Other versions
JP2008135632A (ja
Inventor
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006321680A priority Critical patent/JP5260861B2/ja
Priority to CN200710162501XA priority patent/CN101192529B/zh
Priority to US11/946,289 priority patent/US8124536B2/en
Priority to TW096145144A priority patent/TWI457990B/zh
Priority to KR1020070123083A priority patent/KR100951733B1/ko
Priority to EP07023122A priority patent/EP1928011A3/en
Publication of JP2008135632A publication Critical patent/JP2008135632A/ja
Application granted granted Critical
Publication of JP5260861B2 publication Critical patent/JP5260861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Description

本発明は、半導体デバイスの製造工程において、基板表面に露出した酸化膜を除去してキャパシタ電極を製造する方法とシステムに関し、更に、キャパシタ電極の製造方法を行わせるための記録媒体に関する。
近年、半導体素子の高集積化に伴いパターンサイズが著しく微細化している。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を製造する場合、円筒形状（シリンダー型）に形成されるキャパシタ電極は益々細くなっており、かつ、その高さは、キャパシタンスを増加させるために益々高くなってきている。
かかるシリンダー型のキャパシタ電極を製造する場合、先ず、予め基板表面に成膜させたＢＰＳＧ膜などのシリコン酸化膜にストレージノードホールをパターン形成させる。そして、このストレージノードホールの内面にＴｉＮ、ポリシリコンなどの導電性材料を成膜し、円筒形状のキャパシタ電極を形成する。その後、キャパシタ電極の周りに残っていたシリコン酸化膜をエッチングにより除去している。この場合、キャパシタ電極の周りに残っていたシリコン酸化膜をエッチングするために、ＢＯＥ（Ｂｕｆｆｅｒｅｄ
Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）やＤＨＦ（Ｄｉｌｕｔｅｄ Ｈｙｄｒｏ Ｆｌｕｏｒｉｃ ａｃｉｄ）などのエッチング液を用いた湿式エッチングが一般に行われている。
しかしながら、上述のように細く高く形成されたキャパシタ電極を製造する場合、湿式エッチングでは、キャパシタ電極が傾くといった問題（いわゆるｌｅａｎｉｎｇ）が発生する。即ち、湿式エッチングでは、エッチング液の表面張力により、キャパシタ電極同士の間に張力が発生し、それにより、キャパシタ電極が互いに引っ張り合い、特に近年の細く高く形成されたキャパシタ電極において倒れが発生してしまうのである。
そこで、このようなｌｅａｎｉｎｇといった問題を防止するために、キャパシタ電極同士の間にＳｉＮなどからなる支持膜を配置する方法が採用されている。また、このように形成されたＳｉＮなどからなる支持膜を保護しつつ、キャパシタ電極の周りに残っていたシリコン酸化膜を選択的にエッチングするために、陰イオン性界面活性剤を含有させたエッチング液なども開発されている（特許文献１）
特開２００５−３２８０６７号公報
しかしながら、ｌｅａｎｉｎｇを防止するために支持膜を形成する方法は、ＳｉＮ膜などの成膜工程が余計に必要になので手間がかかり、コスト低減の妨げとなる。また、従来の湿式エッチングでは、シリコン酸化膜のみを選択的にエッチングすることがいまだ不十分であり、支持膜となるＳｉＮ膜がエッチングされ、損傷してしまう問題があった。
本発明は、かかる点に鑑みてなされたものであり、基板表面のシリコン酸化膜を除去してキャパシタ電極を製造するにあたり、ｌｅａｎｉｎｇといった問題を回避することを目的とする。
上記課題を解決するため、本発明によれば、基板表面のＢＰＳＧ(Boro-Phospho Silicated Glass)膜からなるシリコン酸化膜を除去してキャパシタ電極を製造するキャパシタ電極の製造方法であって、前記基板を第１の処理温度にして、ＨＦを含むガスを供給し、前記シリコン酸化膜と前記ＨＦを含むガスとを化学反応させて、前記シリコン酸化膜をフルオロケイ酸からなる反応生成物に変質させる工程と、前記基板を前記第１の処理温度よりも高い第２の処理温度にして、前記反応生成物を加熱し、塩基性ガスを供給して、前記反応生成物に変質させた前記シリコン酸化膜を除去する工程と、を有することを特徴とする、キャパシタ電極の製造方法が提供される。なお、前記第１の処理温度は、例えば４０℃以下である。また、前記第２の処理温度は、例えば１００〜４００℃である。
前記キャパシタ電極は、例えばシリンダー型である。
前記シリコン酸化膜を反応生成物に変質させる工程を、所定の減圧下で行うこともできる。その場合、前記シリコン酸化を反応生成物に変質させる工程を、例えば４００〜４０００Ｐａで行う。
また、前記反応生成物を加熱して除去する工程を、所定の減圧下で行うこともできる。その場合、前記反応生成物を加熱して除去する工程を、例えば１３３〜４００Ｐａで行う。
また、前記塩基性ガスは、例えばアンモニアガスである。
なお、基板表面のＢＰＳＧ膜からなるシリコン酸化膜を除去してキャパシタ電極を製造するキャパシタ電極の製造システムであって、基板表面に露出した前記シリコン酸化膜をフルオロケイ酸からなる反応生成物に変質させる反応処理装置と、前記反応生成物に変質させた前記シリコン酸化膜に対して熱処理を行う熱処理装置と、を備え、前記反応処理装置は、基板を収納する反応処理室と、前記反応処理室内において前記基板を載置させ、前記基板を所望の温度にさせる載置台と、前記反応処理室内にＨＦを含むガスを供給するガス供給源と、を備え、前記熱処理装置は、基板を収納する熱処理室と、前記熱処理室内において前記基板を載置させ、前記基板を所望の温度にさせる載置台と、前記熱処理室内に塩基性ガスを供給するガス供給源と、を備えることを特徴とする、キャパシタ電極の製造システムが提供される。
前記反応処理室内に不活性ガスを供給する不活性ガス供給源を備えていても良い。また、前記反応処理室内を所望の圧力に減圧させる減圧機構を有していても良い。
また、前記塩基性ガスは、例えばアンモニアガスでも良い。
また、前記熱処理室内に不活性ガスを供給する不活性ガス供給源を備えていても良い。また、前記熱処理室内を所望の圧力に減圧させる減圧機構を有していても良い。
また本発明によれば、製造システムの制御コンピュータによって実行することが可能なプログラムが記録された記録媒体であって、前記プログラムは、前記制御コンピュータによって実行されることにより、前記製造システムに、上述した本発明のキャパシタ電極の製造方法を行わせるものであることを特徴とする、記録媒体が提供される。
本発明にあっては、基板表面に露出したＢＰＳＧ膜などのシリコン酸化膜を、ＨＦなどのハロゲン元素を含むガスと化学反応させ、反応生成物に変質させる。この場合、前記シリコン酸化膜は、例えばフルオロケイ酸（Ｈ２ＳｉＦ６）を含む反応生成物に変質される。
そして、こうして変質して生成された反応生成物を、熱処理（いわゆるＰＨＴ（Ｐｏｓｔ Ｈｅａｔ Ｔｒｅａｔｍｅｎｔ））することにより、ＳｉＦ４ガスおよびＨＦガスとし、基板から除去する。即ち、ここで行われる熱処理（ＰＨＴ）とは、基板を第２の処理温度に加熱することにより、前記反応生成物をＳｉＦ４ガスおよびＨＦガスとして、気化（昇華もしくは蒸発）させる処理である。
本発明によれば、基板表面に露出しているＢＰＳＧ膜などのシリコン酸化膜を選択的に除去することが可能である。本発明によれば、例えばシリコン酸化膜のストレージノードホールの内面に円筒形状のキャパシタ電極を形成した後、キャパシタ電極の周りに残っていたシリコン酸化膜を除去するに際し、ｌｅａｎｉｎｇを回避できる。
以下、本発明の好適な実施形態を説明する。以下の実施の形態では、半導体基板であるウェハＷの表面に露出したシリコン酸化膜としてのＢＰＳＧ膜１００を除去して、キャパシタ電極１０３を製造する製造システム１について具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１に示す製造システム１は、ウェハＷを製造システム１に対して搬入出させる搬入出部２、真空引き可能なロードロック室３、ウェハＷに対してハロゲン元素を含むガスを供給して、被処理部であるＢＰＳＧ膜１００を反応生成物に変質させる反応処理を行う反応処理装置４、ウェハＷに対して反応処理後の熱処理（ＰＨＴ（Ｐｏｓｔ Ｈｅａｔ Ｔｒｅａｔｍｅｎｔ））を行う熱処理装置５、製造システム１の各部に制御命令を与える制御コンピュータ６を備えている。この製造システム１では、反応処理装置４と熱処理装置５が２つずつ設けられており、搬入出部２から搬入されたウェハＷが、並列的にロードロック室３を介して反応処理装置４、熱処理装置５の順に搬送されてそれぞれ処理され、ロードロック室３を介して再び搬入出部２にウェハＷが搬出されるようになっている。
搬入出部２は、ウェハＷを搬送可能な搬送機構１０を有しており、搬送機構１０の側方には、ウェハＷを複数枚並べて収容可能なキャリアＣを載置するキャリア載置台１１が、例えば３つ備えられている。また、例えば略円盤形状をなすウェハＷを回転させて位置合わせを行うオリエンタ１２が設置されている。搬送機構１０は、これら３つのキャリアＣ、オリエンタ１２および２つのロードロック室３の間で、任意にウェハＷを一枚ずつ搬送することが可能である。
ロードロック室３は、搬入出部２との間および熱処理装置５との間に、開閉可能なゲートバルブを備えている。このため、反応処理装置４および熱処理装置５内を所定の圧力に保ちながら、搬入出部２から反応処理装置４および熱処理装置５にウェハＷを搬入し、反応処理装置４および熱処理装置５から搬入出部２にウェハＷを搬出することができる。
図２に示すように、反応処理装置４は、ウェハＷを収納する密閉構造の反応処理室２０を備えており、反応処理室２０内には、ウェハＷを略水平にして保持する載置台２１が設けられている。また、載置台２１には、ウェハＷを所望の温度にさせる温調手段２２が設けられている。なお、図示はしないが、反応処理室２０の側方には、ＰＨＴ処理装置５との間でウェハＷを搬入出させるための搬入出口が設けられている。
さらに、反応処理装置４には、反応処理室２０内にハロゲン元素を含む処理ガスとしてフッ化水素ガス（ＨＦ）を供給する供給路２５と、反応処理室２０内に希釈ガスとして窒素ガス（Ｎ２）等の不活性ガスを供給する供給路２６と、反応処理室２０内を排気する排気路２７が接続されている。供給路２５はフッ化水素ガスの供給源３０に接続され、供給路２５には、開閉およびフッ化水素ガスの供給流量の調節が可能な流量調整弁３１が設けられている。供給路２６は窒素ガスの供給源３５に接続され、供給路２６には、開閉および窒素ガスの供給流量の調節が可能な流量調整弁３６が設けられている。
反応処理室２０の天井部には、これら供給路２５および供給路２６を通じて供給されたフッ化水素ガスおよび窒素ガスを、載置台２１に置かれたウェハＷの上面全体に均一に供給させるためのシャワーヘッド３７が設けてある。
排気路２７には、圧力コントローラー４０および強制排気を行うための排気ポンプ４１が設けられている。これら排気ポンプ４１の稼動と圧力コントローラー４０の調整によって、反応処理室２０の内部は所定の圧力に減圧されるようになっている。
図３に示すように、熱処理装置５は、ウェハＷを収納する密閉構造の熱処理室５０を備えており、熱処理室５０内には、ウェハＷを略水平にして保持する載置台５１が設けられている。また、載置台５１には、ウェハＷを所望の温度にさせる温調手段５２が設けられている。なお、図示はしないが、熱処理室５０の側方には、反応処理装置４の反応処理室２０との間でウェハＷを搬入出させるための搬入出口と、ロードロック室３との間でウェハＷを搬入出させるための搬入出口とが設けられている。
さらに、熱処理装置５には、熱処理室５０内に希釈ガスとして窒素ガス（Ｎ２）等の不活性ガスを供給する供給路５５と、熱処理室５０内を排気する排気路５６が接続されている。供給路５５は窒素ガスの供給源６０に接続され、供給路５５には、開閉および窒素ガスの供給流量の調節が可能な流量調整弁６１が設けられている。
熱処理室５０の天井部には、供給路５５を通じて供給された窒素ガスを、載置台５１に置かれたウェハＷの上面全体に均一に供給させるためのシャワーヘッド６２が設けてある。
排気路５６には、圧力コントローラー６５および強制排気を行うための排気ポンプ６６が設けられている。これら排気ポンプ６６の稼動と圧力コントローラー６５の調整によって、熱処理室５０の内部は所定の圧力に減圧されるようになっている。
製造システム１の各機能要素は、製造システム１全体の動作を自動制御する制御コンピュータ６に、信号ラインを介して接続されている。ここで、機能要素とは、例えば前述した反応処理装置４の温調手段２２、流量調整弁３１、３６、圧力コントローラー６５、排気ポンプ６６、熱処理装置５の温調手段５２、流量調整弁６１、圧力コントローラー６５、排気ポンプ６６等の、所定のプロセス条件を実現するために動作する総ての要素を意味している。制御コンピュータ６は、典型的には、実行するソフトウェアに依存して任意の機能を実現することができる汎用コンピュータである。
図１に示すように、制御コンピュータ６は、ＣＰＵ（中央演算装置）を備えた演算部６ａと、演算部６ａに接続された入出力部６ｂと、入出力部６ｂに挿着され制御ソフトウェアを格納した記録媒体６ｃと、を有する。この記録媒体６ｃには、制御コンピュータ６によって実行されることにより製造システム１に後述する所定の基板処理方法を行わせる制御ソフトウェア（プログラム）が記録されている。制御コンピュータ６は、該制御ソフトウェアを実行することにより、製造システム１の各機能要素を、所定のプロセスレシピにより定義された様々なプロセス条件（例えば、処理室２０、５０内の圧力等）が実現されるように制御する。
記録媒体６ｃは、制御コンピュータ６に固定的に設けられるもの、あるいは、制御コンピュータ６に設けられた図示しない読み取り装置に着脱自在に装着されて該読み取り装置により読み取り可能なものであっても良い。最も典型的な実施形態においては、記録媒体６ｃは、製造システム１のメーカーのサービスマンによって制御ソフトウェアがインストールされたハードディスクドライブである。他の実施形態においては、記録媒体６ｃは、制御ソフトウェアが書き込まれたＣＤ−ＲＯＭ又はＤＶＤ−ＲＯＭのような、リムーバブルディスクである。このようなリムーバブルディスクは、制御コンピュータ６に設けられた図示しない光学的読取装置により読み取られる。また、記録媒体６ｃは、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）又はＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）のいずれの形式のものであっても良い。さらに、記録媒体６ｃは、カセット式のＲＯＭのようなものであっても良い。要するに、コンピュータの技術分野において知られている任意のものを記録媒体６ｃとして用いることが可能である。なお、複数の製造システム１が配置される工場においては、各製造システム１の制御コンピュータ６を統括的に制御する管理コンピュータに、制御ソフトウェアが格納されていても良い。この場合、各製造システム１は、通信回線を介して管理コンピュータにより操作され、所定のプロセスを実行する。
次に、以上のように構成された本発明の実施の形態にかかる製造システム１を用いたキャパシタ電極１０３の製造方法について説明する。
ここで予め、処理の一例であるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造工程の一部を、図４（ａ）〜（ｃ）に基づいて説明する。先ず、図４（ａ）に示すように、ウェハＷの表面には、ＢＰＳＧ(Boro-Phospho
Silicated Glass)膜１００が成膜されており、更に、ＢＰＳＧ膜１００には、円柱形状のストレージノードホール１０１が、ウェハＷ表面のストレージノード１０２に達する深さにパターン形成されている。なお、このストレージノードホール１０１は、ウェハＷの表面にＢＰＳＧ膜１００を成膜させた後、フォトリソ工程等を経て形成される。
こうしてＢＰＳＧ膜１００に形成されたストレージノードホール１０１の内面に、図４（ｂ）に示すように、ＴｉＮ、ポリシリコンなどの導電性材料を成膜し、円筒形状のキャパシタ電極１０３を形成する。その後、キャパシタ電極１０３の周りに残っていたＢＰＳＧ膜１００を除去することにより、図４（ｃ）に示すように、各ストレージノード１０２に対応させて円筒形状のキャパシタ電極１０３を製造することができる。なお、その後、キャパシタ電極１０３の表面に、例えば遷移金属酸化膜、希土類酸化膜などといった誘電率の高い絶縁膜（いわゆるＨｉｇｈ−Ｋ膜）を成膜し、更に、キャパシタ電極１０３に相対する対向キャパシタ電極を形成することにより、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の構成要素であるキャパシタの製造が行われる。
そこで、本発明の実施の形態にかかる製造システム１では、以上のような一連のＤＲＡＭ製造工程の一部として、キャパシタ電極１０３の周りからＢＰＳＧ膜１００を除去する工程が行われる。先ず、図４（ｂ）に示したように、ウェハＷ表面のＢＰＳＧ膜１００に設けられたストレージノードホール１０１の内面に円筒形状のキャパシタ電極１０３が形成された状態のウェハＷが、キャリアＣ内に収納され、製造システム１に搬入される。
製造システム１においては、図１に示すように、複数枚のウェハＷが収納されたキャリアＣがキャリア載置台１１上に載置される。そして、ウェハ搬送機構１０によってキャリアＣから一枚のウェハＷが取り出され、ロードロック室３に搬入される。ロードロック室３にウェハＷが搬入されると、ロードロック室３が密閉され、減圧される。その後、ロードロック室３と予め減圧されている反応処理装置４の反応処理室２０および熱処理装置５の熱処理室５０とが連通させられる。
そして、ウェハＷは、先ず反応処理装置４の反応処理室２０内に搬入される。ウェハＷは、表面（デバイス形成面）を上面とした状態で、反応処理室２０内の載置台２１上に載置される。これにより、図４（ｂ）に示したように、ウェハＷ表面のＢＰＳＧ膜１００と、ストレージノードホール１０１の内面に形成されたキャパシタ電極１０３が、反応処理室２０内において上に向いた姿勢となる。
こうしてウェハＷが反応処理装置４に搬入されると、反応処理室２０が密閉され、反応処理工程が開始される。即ち、温調手段２２により、ウェハＷを第１の処理温度にする。この場合、第１の処理温度は、例えば４０℃以下である。
また、反応処理室２０内が排気路２７を通じて強制排気され、反応処理室２０内が所定の減圧状態にされる。この場合、反応処理室２０内の圧力は、排気ポンプ４１の稼動と圧力コントローラー４０の調整によって、例えば４００〜４０００Ｐａ（３〜３０Ｔｏｒｒ）にする。
そして、供給路２５、２６を通じて、フッ化水素ガスと窒素ガスがそれぞれ所定の流量で反応処理室２０内に供給される。この場合、流量調整弁３１の調整により、フッ化水素ガスの供給量を例えば１０００〜３０００ｓｃｃｍに調整する。また、流量調整弁３６の調整により、窒素ガスの供給量を例えば５００〜３０００ｓｃｃｍに調整する。なお、反応ガスであるフッ化水素ガスに加えて窒素ガスを反応処理室２０内に供給することにより、載置台２１に内蔵された温調手段２２の熱がウェハＷに効率よく伝導され、ウェハＷの温度が正確に制御される。
こうしてフッ化水素ガスが減圧下で供給されることにより、ウェハＷ表面においてキャパシタ電極１０３の周りに残っているＢＰＳＧ膜１００が、フッ化水素ガスと化学反応する。その結果、ＢＰＳＧ膜１００は、主にフルオロケイ酸（Ｈ２ＳｉＦ６）からなる反応生成物に変質させられる。
こうして、ウェハＷ表面のＢＰＳＧ膜１００をフルオロケイ酸（Ｈ２ＳｉＦ６）を主とする反応生成物に変質させる反応処理を終了すると、流量調整弁３１が閉じられ、フッ化水素ガスの供給が停止される。なお、供給路２６を通じた窒素ガスの供給は、更に継続して行われ、反応処理室２０内が窒素ガスによってパージされる。その後、反応処理装置４の搬入出口が開かれて反応処理装置４の処理室２０と熱処理装置５の熱処理室５０が連通させられる。そして、ウェハＷは反応処理装置４の処理室２０から熱処理装置５の熱処理室５０へと移される。
次に、熱処理装置５において、ウェハＷは表面を上面とした状態で、熱処理室５０内の載置台５１上に載置される。これにより、反応生成物に変質させられたウェハＷ表面のＢＰＳＧ膜１００と、ストレージノードホール１０１の内面に形成されたキャパシタ電極１０３が、熱処理室５０内において上に向いた姿勢となる。
こうしてウェハＷが熱処理装置５に搬入されると、熱処理室５０が密閉され、熱処理工程が開始される。即ち、温調手段５２により、ウェハＷを第１の処理温度よりも高い第２の処理温度にする。この場合、第２の処理温度は、例えば１００〜４００℃である。
また、熱処理室５０内が排気路５６を通じて強制排気され、熱処理室５０内が所定の減圧状態にされる。この場合、熱処理室５０内の圧力は、排気ポンプ６６の稼動と圧力コントローラー６５の調整によって、例えば１３３〜４００Ｐａ（１〜３Ｔｏｒｒ）にする。
そして、供給路５５を通じて、窒素ガスが所定の流量で熱処理室５０内に供給される。この場合、流量調整弁６１の調整により、窒素ガスの供給量を例えば５００〜３０００ｓｃｃｍに調整する。これにより、載置台５１に内蔵された温調手段５２の熱がウェハＷに効率よく伝導され、ウェハＷの温度が正確に制御される。
こうして、上記反応処理によって生じた反応生成物が加熱されて、ＳｉＦ４ガスおよびＨＦガスとなって気化し、キャパシタ電極１０３の周りから除去される。こうして、図４（ｃ）に示すように、ウェハＷ表面において、ＢＰＳＧ膜１００が除去されて、各ストレージノード１０２に対応した円筒形状のキャパシタ電極１０３が残ることとなる。
熱処理が終了すると、流量調整弁６１が閉じられて窒素ガスの供給が停止される。そして、熱処理装置５の搬入出口が開かれる。その後、ウェハＷは熱処理室５０から搬出され、ロードロック室３に搬入される。ロードロック室３にウェハＷが搬入されると、ロードロック室３が密閉されて大気圧とされた後、ロードロック室３と搬入出部２とが連通させられる。そして、搬送機構１０によって、ウェハＷがロードロック室３から搬出され、キャリア載置台１１上のキャリアＣに戻される。以上のようにして、製造システム１における一連の工程が終了する。
かかる処理方法によれば、キャパシタ電極１０３の周囲にあるＢＰＳＧ膜１００を、反応処理によってフルオロケイ酸（Ｈ２ＳｉＦ６）を主とする反応生成物に変質させ、その後に行われる熱処理でＳｉＦ４ガスおよびＨＦガスとして気化させるといった、いわゆるドライ洗浄工程によって除去することができる。このような反応処理と熱処理によってＢＰＳＧ膜１００を除去することにより、キャパシタ電極１０３同士の間に表面張力などを発生させずに、ｌｅａｎｉｎｇといった問題を回避して、ＢＰＳＧ膜１００をウェハＷ表面から除去できるようになる。したがって、半導体デバイスとしてのＤＲＡＭに用いられるキャパシタ電極１０３を確実に製造できる。
以上、本発明の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到しうることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば図３に示した熱処理装置５では、熱処理室５０内に不活性ガスのみを供給する構成としたが、図５に示す熱処理装置５’のように、熱処理室５０内に、不活性ガスに加えて、塩基性ガスとしてのアンモニアガスを供給する供給路７０を接続しても良い。この供給路７０はアンモニアガスの供給源７１に接続され、供給路７０には、開閉およびアンモニアガスの供給流量の調節が可能な流量調整弁７２が設けられている。なお、熱処理室５０内にアンモニアガスを供給する供給路７０を接続した点を除けば、図５に示した熱処理装置５’は、先に図３で説明した熱処理装置５と同様の構成を有している。
この熱処理装置５’を備えた製造システム１によりキャパシタ電極１０３の周りからＢＰＳＧ膜１００を除去する工程を行う場合、先と同様に、反応処理装置４において、ウェハＷ表面のキャパシタ電極１０３の周りに残っているＢＰＳＧ膜１００が、フッ化水素ガスと化学反応されて、主にフルオロケイ酸（Ｈ２ＳｉＦ６）からなる反応生成物に変質させられる。その後、ウェハＷは反応処理装置４の処理室２０から熱処理装置５’の熱処理室５０へと移される。そして、反応生成物に変質させられたウェハＷ表面のＢＰＳＧ膜１００と、ストレージノードホール１０１の内面に形成されたキャパシタ電極１０３が、熱処理室５０内において上に向いた姿勢となる。
こうしてウェハＷが熱処理装置５’に搬入されると、熱処理室５０が密閉され、熱処理工程が開始される。即ち、温調手段５２により、ウェハＷを第１の処理温度よりも高い第２の処理温度にする。この場合、第２の処理温度は、例えば１００〜４００℃である。
また、熱処理室５０内が排気路５６を通じて強制排気され、熱処理室５０内が所定の減圧状態にされる。この場合、熱処理室５０内の圧力は、排気ポンプ６６の稼動と圧力コントローラー６５の調整によって、例えば１３３〜４００Ｐａ（１〜３Ｔｏｒｒ）にする。
そして、供給路５５を通じて、窒素ガスが所定の流量で熱処理室５０内に供給される。この場合、流量調整弁６１の調整により、窒素ガスの供給量を例えば５００〜３０００ｓｃｃｍに調整する。これにより、載置台５１に内蔵された温調手段５２の熱がウェハＷに効率よく伝導され、ウェハＷの温度が正確に制御される。
また、この熱処理装置５’にあっては、供給路７０を通じて、アンモニアガスが所定の流量で熱処理室５０内に供給される。この場合、流量調整弁７２の調整により、アンモニアガスの供給量を例えば１０００〜３０００ｓｃｃｍに調整する。こうしてアンモニアガスが供給されたことにより、先にフルオロケイ酸（Ｈ２ＳｉＦ６）からなる反応生成物に変質させられたＢＰＳＧ膜１００は、更にアンモニアと反応して、主にフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６）からなる反応生成物に変質させられる。
こうして生成された反応生成物は、温調手段５２によって加熱されて、ＳｉＦ４ガス、ＮＨ３ガスおよびＨＦガスとなって気化し、キャパシタ電極１０３の周りから除去される。こうして、図４（ｃ）に示すように、ウェハＷ表面において、各ストレージノード１０２に対応した円筒形状のキャパシタ電極１０３が残ることとなる。
熱処理が終了すると、先ず、流量調整弁７２が閉じられてアンモニアガスの供給が停止され、窒素ガスへのパージを終了後、流量調整弁６１が閉じられて窒素ガスの供給が停止される。そして、先と同様に、ウェハＷがロードロック室３から搬出され、キャリア載置台１１上のキャリアＣに戻される。以上のようにして、製造システム１における一連の工程が終了する。
かかる処理方法によれば、先と同様に、キャパシタ電極１０３同士の間に表面張力などを発生させずに、ｌｅａｎｉｎｇといった問題を回避して、ＢＰＳＧ膜１００をウェハＷ表面から除去できる。加えて、熱処理装置５’において、アンモニアと反応の反応で生成されるフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６）は、フルオロケイ酸（Ｈ２ＳｉＦ６）に比べて気化が容易であり、より除去しやすいと考えられる。
なお、以上では、ウェハＷ表面のＢＰＳＧ膜を除去する場合を例にして説明したが、本発明による処理がＢＰＳＧ膜の除去に有効なのは、ＢＰＳＧ膜中に含有される水分が起因していると考えられる。即ち、同じシリコン酸化膜であっても、例えば熱酸化膜や自然酸化膜などに比べると、ＢＰＳＧ膜は密度が低く、膜中に存在する水分の含有量が、熱酸化膜や自然酸化膜などに比べて高い。このように、水分の含有量が高いＢＰＳＧ膜は、ＨＦとの反応によってフルオロケイ酸（Ｈ２ＳｉＦ６）を生成させるのに要する活性化エネルギーが低下しているため、ＨＦと反応しやすいと考えられる。
これに対して、膜中に存在する水分の含有量が比較的低い熱酸化膜や自然酸化膜は、ＨＦとの反応によってフルオロケイ酸（Ｈ２ＳｉＦ６）を生成させるのに要する活性化エネルギーが高いため、ＨＦと反応しにくいと考えられる。
かかる理論に基けば、例えば、基板表面にＢＰＳＧ膜からなる被処理部と自然酸化膜からなる被処理部とが露出しているような場合、活性化エネルギーが低下しているＢＰＳＧ膜のみをＨＦと反応させて選択的にフルオロケイ酸（Ｈ２ＳｉＦ６）に変質させ、自然酸化膜はＨＦと反応させないでおくことが可能となる。こうしてＢＰＳＧ膜からなる被処理部のみをフルオロケイ酸（Ｈ２ＳｉＦ６）に変質させた後、基板を熱処理することにより、フルオロケイ酸（Ｈ２ＳｉＦ６）に変質させたＢＰＳＧ膜からなる被処理部のみを基板表面から選択的に除去し、自然酸化膜からなる被処理部は、そのまま基板表面に残すことができる。
なお、このような理論は、ＢＰＳＧ膜の他、ＢＰＳＧ膜と同様に水分含有量の高いシリコン酸化膜である、ＴＥＯＳを原料として成膜されたシリコン酸化膜（例えば、プラズマＣＶＤ装置によって成膜されたＴＥＯＳ（ｐｌａｓｍａ−ＴＥＯＳ）、熱ＣＶＤ装置によって成膜されたＴＥＯＳ（ＬＰ−ＴＥＯＳ））や、ＢＰＳＧ膜と同様のＳＰ３混成軌道を有する炭素化合物などにも同様に適用可能性がある。そのため、それらＴＥＯＳシリコン酸化膜や炭素化合物などからなる被処理部の除去にも本発明を適用できると考えられる。
また、以上の実施形態では、反応処理装置４の処理室２０および熱処理装置５の処理室５０に希釈ガスとして供給する不活性ガスは、窒素ガスであるとしたが、その他の不活性ガス、例えば、アルゴンガス（Ａｒ）、ヘリウムガス（Ｈｅ）、キセノンガス（Ｘｅ）のいずれかであっても良く、または、アルゴンガス、窒素ガス、ヘリウムガス、キセノンガスのうち２種類以上のガスを混合したものであっても良い。また、不活性ガスの供給を省略することも可能である。
酸化シリコン（ＳｉＯ２）をＳｉ（ＯＨ）４で近似し、水（Ｈ２Ｏ）の存在によって、Ｓｉ（ＯＨ）４のＨＦとの反応に必要な活性化エネルギーＥａの変化をシミュレーションした。Ｈ２Ｏが存在しない場合、Ｅａは１．０４ｅＶであった。これに対して、分子比ＨＦ：Ｈ２Ｏ＝１：１でＨ２Ｏが存在する場合、Ｅａは０．９２ｅＶであった。更に、分子比ＨＦ：Ｈ２Ｏ＝１：２でＨ２Ｏが存在する場合、Ｅａは０．４６ｅＶであった。
半導体デバイスの製造において用いられる成膜材料として、ＢＰＳＧ膜、ＴＥＯＳを原料として成膜されたシリコン酸化膜、熱シリコン酸化膜の３種について、本実施形態における反応処理及び熱処理からなるドライ洗浄（エッチング）を行った。その結果、エッチング量比は、ＢＰＳＧ膜：ＴＥＯＳシリコン酸化膜：熱シリコン酸化膜＝５００：２０：０となった。特にＢＰＳＧ膜／熱シリコン酸化膜の選択比は、１００００以上の高い値となった。
本発明は、例えば半導体デバイスの製造工程におけるキャパシタ電極の製造に適用できる。
本発明の実施の形態にかかる製造システムの概略平面図である。 反応処理装置の構成を示した概略縦断面図である。 熱処理装置の構成を示した概略縦断面図である。 ＤＲＡＭの製造工程の一部を説明するためのウェハ表面の部分拡大図である。 変形例にかかる熱処理装置の構成を示した概略縦断面図である。
符号の説明
１ 製造システム
２ 搬入出部
３ ロードロック室
４ 反応処理装置
５ 熱処理装置
６ 制御コンピュータ
２０ 反応処理室
２１ 載置台
２２ 温調手段
５０ 熱処理室
５１ 載置台
５２ 温調手段
１００ ＢＰＳＧ膜
１０１ ストレージノードホール
１０３ キャパシタ電極
Ｃ キャリア
Ｗ ウェハ

Claims (6)

  1. 基板表面のＢＰＳＧ膜からなるシリコン酸化膜を除去してキャパシタ電極を製造するキャパシタ電極の製造方法であって、
    前記基板を第１の処理温度にして、ＨＦを含むガスを供給し、前記シリコン酸化膜と前記ＨＦを含むガスとを化学反応させて、前記シリコン酸化膜をフルオロケイ酸からなる反応生成物に変質させる工程と、
    前記基板を前記第１の処理温度よりも高い第２の処理温度にして、前記反応生成物を加熱し、塩基性ガスを供給して、前記反応生成物に変質させた前記シリコン酸化膜を除去する工程と、を有することを特徴とする、キャパシタ電極の製造方法。
  2. 前記キャパシタ電極がシリンダー型であることを特徴とする、請求項１に記載のキャパシタ電極の製造方法。
  3. 前記シリコン酸化膜を反応生成物に変質させる工程を、所定の減圧下で行うことを特徴とする、請求項１または２に記載のキャパシタ電極の製造方法。
  4. 前記反応生成物を加熱して除去する工程を、所定の減圧下で行うことを特徴とする、請求項１〜３のいずれかに記載のキャパシタ電極の製造方法。
  5. 前記塩基性ガスはアンモニアガスであることを特徴とする、請求項１〜４のいずれかに記載のキャパシタ電極の製造方法。
  6. 製造システムの制御コンピュータによって実行することが可能なプログラムが記録された記録媒体であって、
    前記プログラムは、前記制御コンピュータによって実行されることにより、前記製造システムに、請求項１〜５のいずれかに記載のキャパシタ電極の製造方法を行わせるものであることを特徴とする、記録媒体。
JP2006321680A 2006-11-29 2006-11-29 キャパシタ電極の製造方法と製造システムおよび記録媒体 Active JP5260861B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006321680A JP5260861B2 (ja) 2006-11-29 2006-11-29 キャパシタ電極の製造方法と製造システムおよび記録媒体
CN200710162501XA CN101192529B (zh) 2006-11-29 2007-10-16 电容器电极的制造方法和制造系统
US11/946,289 US8124536B2 (en) 2006-11-29 2007-11-28 Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
TW096145144A TWI457990B (zh) 2006-11-29 2007-11-28 A manufacturing method of a capacitor electrode, a manufacturing system, and a recording medium
KR1020070123083A KR100951733B1 (ko) 2006-11-29 2007-11-29 캐패시터 전극의 제조 방법과 제조 시스템 및 기록 매체
EP07023122A EP1928011A3 (en) 2006-11-29 2007-11-29 Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006321680A JP5260861B2 (ja) 2006-11-29 2006-11-29 キャパシタ電極の製造方法と製造システムおよび記録媒体

Publications (2)

Publication Number Publication Date
JP2008135632A JP2008135632A (ja) 2008-06-12
JP5260861B2 true JP5260861B2 (ja) 2013-08-14

Family

ID=39226871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006321680A Active JP5260861B2 (ja) 2006-11-29 2006-11-29 キャパシタ電極の製造方法と製造システムおよび記録媒体

Country Status (6)

Country Link
US (1) US8124536B2 (ja)
EP (1) EP1928011A3 (ja)
JP (1) JP5260861B2 (ja)
KR (1) KR100951733B1 (ja)
CN (1) CN101192529B (ja)
TW (1) TWI457990B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917611B2 (en) 2009-05-07 2014-12-23 Jasper Technologies, Inc. Core services platform for wireless voice, data and messaging network services
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP4719910B2 (ja) 2008-11-26 2011-07-06 国立大学法人東北大学 半導体装置の製造方法
CN102569037B (zh) * 2011-11-29 2015-01-21 上海华力微电子有限公司 一种提高金属绝缘层金属电容层多次光刻重复性的方法
WO2015011829A1 (ja) * 2013-07-26 2015-01-29 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
US10692730B1 (en) * 2019-08-30 2020-06-23 Mattson Technology, Inc. Silicon oxide selective dry etch process
JP2021180281A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526772B2 (ja) * 1992-12-08 1996-08-21 日本電気株式会社 半導体装置の製造方法
US5425845A (en) * 1993-06-09 1995-06-20 Texas Instruments Incorporated Method for selective removal of hard trench masks
US5980770A (en) * 1998-04-16 1999-11-09 Siemens Aktiengesellschaft Removal of post-RIE polymer on Al/Cu metal line
JP2002261081A (ja) 2001-03-01 2002-09-13 Asm Japan Kk 半導体ウエハのエッチング装置及び方法
JP3954833B2 (ja) * 2001-10-19 2007-08-08 株式会社アルバック バッチ式真空処理装置
KR100844982B1 (ko) * 2002-06-29 2008-07-09 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
KR20040074459A (ko) * 2003-02-19 2004-08-25 주식회사 하이닉스반도체 반도체 캐패시터의 저장 전극 형성방법
US7029536B2 (en) 2003-03-17 2006-04-18 Tokyo Electron Limited Processing system and method for treating a substrate
KR100558194B1 (ko) * 2003-10-17 2006-03-10 삼성전자주식회사 높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법,이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의제조 방법
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
JP4495470B2 (ja) 2004-01-13 2010-07-07 三星電子株式会社 エッチング方法
KR101025323B1 (ko) * 2004-01-13 2011-03-29 가부시키가이샤 아루박 에칭 장치 및 에칭 방법
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
KR100604853B1 (ko) 2004-05-15 2006-07-26 삼성전자주식회사 산화막 제거용 식각액 및 그 제조 방법과 반도체 소자의제조 방법
US7052553B1 (en) * 2004-12-01 2006-05-30 Lam Research Corporation Wet cleaning of electrostatic chucks
JP5184890B2 (ja) * 2004-12-21 2013-04-17 アプライド マテリアルズ インコーポレイテッド 基板のための処理チャンバ
US7365016B2 (en) * 2004-12-27 2008-04-29 Dalsa Semiconductor Inc. Anhydrous HF release of process for MEMS devices
KR100752642B1 (ko) 2005-02-02 2007-08-29 삼성전자주식회사 반도체소자의 커패시터 제조방법
JP4663368B2 (ja) * 2005-03-28 2011-04-06 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
KR100951733B1 (ko) 2010-04-08
CN101192529A (zh) 2008-06-04
JP2008135632A (ja) 2008-06-12
TW200839854A (en) 2008-10-01
KR20080048978A (ko) 2008-06-03
US20080124936A1 (en) 2008-05-29
EP1928011A3 (en) 2011-08-03
CN101192529B (zh) 2010-04-14
TWI457990B (zh) 2014-10-21
EP1928011A2 (en) 2008-06-04
US8124536B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
JP5260861B2 (ja) キャパシタ電極の製造方法と製造システムおよび記録媒体
JP5352103B2 (ja) 熱処理装置および処理システム
JP4890025B2 (ja) エッチング方法及び記録媒体
US8440568B2 (en) Substrate etching method and system
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
US10256107B2 (en) Substrate processing method
CN102610518B (zh) 含碳薄膜的宽度减小方法及氧化装置
US20160218012A1 (en) Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
TWI760461B (zh) 蝕刻方法及記錄媒體
JP4762998B2 (ja) 処理方法及び記録媒体
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
JP2009094307A (ja) エッチング方法及び記録媒体
JP5809144B2 (ja) 基板処理方法および基板処理装置
JP4817991B2 (ja) 基板処理方法
WO2014208365A2 (ja) エッチング方法及び記録媒体
JP5105866B2 (ja) キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
JP5344824B2 (ja) レジストパターンの形成方法および記録媒体
JP5390764B2 (ja) レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5260861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250