CN101192529B - 电容器电极的制造方法和制造系统 - Google Patents

电容器电极的制造方法和制造系统 Download PDF

Info

Publication number
CN101192529B
CN101192529B CN200710162501XA CN200710162501A CN101192529B CN 101192529 B CN101192529 B CN 101192529B CN 200710162501X A CN200710162501X A CN 200710162501XA CN 200710162501 A CN200710162501 A CN 200710162501A CN 101192529 B CN101192529 B CN 101192529B
Authority
CN
China
Prior art keywords
electrode
capacitors
gas
silicon oxide
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710162501XA
Other languages
English (en)
Other versions
CN101192529A (zh
Inventor
西村荣一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101192529A publication Critical patent/CN101192529A/zh
Application granted granted Critical
Publication of CN101192529B publication Critical patent/CN101192529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

本发明的目的在于除去在基板表面露出的氧化膜等的被处理部而不发生所谓的倾斜问题。本发明提供一种除去基板(W)表面的硅氧化膜(100)，制造电容器电极(103)的电容器电极(103)的制造方法，该方法包含：使基板(W)达到第一处理温度，供给含有卤素的气体，使硅氧化膜(100)和含有卤素的气体发生化学反应，使硅氧化膜(100)变质为反应生成物的工序；和使基板(W)达到比第一处理温度高的第二处理温度，除去变质为反应生成物的硅氧化膜(100)的工序。根据本发明，在存储节点孔(101)的内面形成圆筒形状的电容器电极(103)后，在除去电容器电极(103)周围残留的硅氧化膜(100)时，避免发生倾斜。

Description

电容器电极的制造方法和制造系统
技术领域
本发明涉及在半导体设备的制造工序中，除去在基板表面露出的氧化膜，制造电容器电极的方法和系统，还涉及用于执行电容器电极的制造方法的存储介质。
背景技术
近年来，随着半导体元件的高度集成化，图案尺寸也明显细微化。例如，在制造DRAM(Dynamic Random Access Memory：动态随机存取存储器)时，形成为圆筒形状(cylinder型)的电容器电极变得越来越细，并且，为了增加电容量，其高度也变得越来越高。
在制造这样的圆筒型电容器电极时，首先，在预先形成于基板表面的BPSG膜等硅氧化膜上将存储节点孔(storage node hole)形成图案。然后，在该存储节点孔的内面使TiN、多晶硅等导电性材料形成膜，形成圆筒形状的电容器电极。之后，通过蚀刻除去电容器电极周围残留的硅氧化膜。这时，对电容器电极的周围残留的硅氧化膜进行蚀刻，一般是进行使用BOE(Buffered Oxide Etchant)、DHF(Diluted HydroFluoricacid)等蚀刻液的湿式蚀刻。
但是，在制造如上所述的形成为很高很细的电容器电极时，在湿式蚀刻中，会发生电容器电极出现倾斜(所谓的leaning)的问题。即，在湿式蚀刻时，由于蚀刻液的表面张力，电容器电极彼此之间产生张力，因此，电容器电极之间相互拉扯，特别是在近年来形成为更高更细的电容器电极中会发生倾倒的现象。
在此，为了防止这样的倾斜问题，采用在电容器电极彼此之间配置由SiN等构成的支撑膜的方法。并且，为了一边保护这样形成的由SiN等构成的支撑膜，一边对电容器电极周围残留的硅氧化膜进行选择性蚀刻，含有阴离子性表面活性剂的蚀刻液等也正在被开发(专利文献1)。
[专利文献1]特开2005-328067号公报
但是，为了防止发生倾斜而形成支撑膜的方法，需要SiN膜等的成膜工序，因而花费工夫，妨碍降低成本。另外，在现有的湿式蚀刻中，仅对硅氧化膜进行选择性的蚀刻这一技术并不十分完善，会产生作为支撑膜的SiN膜被蚀刻，因而被损伤的问题。
发明内容
本发明是鉴于上述问题所提出的，本发明的目的在于除去基板表面的硅氧化膜，制造电容器电极时，避免发生所谓倾斜(leaning)问题。
为了解决上述课题，根据本发明，提供一种电容器电极的制造方法，用于除去基板表面的硅氧化膜，制造电容器电极，其特征在于，包括：使上述基板达到第一处理温度，供给含有卤素的气体，使上述硅氧化膜与上述含有卤素的气体发生化学反应，使上述硅氧化膜变质为反应生成物的工序；和使上述基板达到比上述第一处理温度高的第二处理温度，除去变质为上述反应生成物的上述硅氧化膜的工序。另外，上述第一处理温度例如为40℃以下。上述第二处理温度例如为100～400℃。
上述硅氧化膜例如为BPSG(Boro-Phospho Silicated Glass)膜。另外，上述电容器电极例如为圆筒(cylinder)型。
上述含有卤素的气体例如为含有HF的气体。另外，使上述硅氧化膜变质为反应生成物的工序在规定的减压下进行。这里，上述硅氧化膜变质为反应生成物的工序例如在400～4000Pa下进行。
另外，也可以使上述反应生成物加热并除去的工序在规定的减压下进行。这里，使上述反应生成物加热并除去的工序例如在133～400Pa下进行。
另外，在将上述反应生成物加热并除去的工序中，可以供给碱性气体。这里，上述碱性气体例如为氨气。
根据本发明，提供一种除去基板表面的硅氧化膜，用于制造电容器电极的电容器电极的制造系统，具有：使在基板表面露出的上述硅氧化膜变质为反应生成物的反应处理装置；和对变质为上述反应生成物的上述硅氧化膜进行热处理的热处理装置，其中，上述反应处理装置具有：收纳基板的反应处理室；在上述反应处理室内载置上述基板，并使上述基板达到期望的温度的载置台；和向上述反应处理室内供给含有卤素的气体的气体供给源，上述热处理装置具有：收纳基板的热处理室；和在上述热处理室内载置上述基板，并使上述基板达到期望的温度的载置台。
在上述反应处理室内可以具有供给不活泼气体的不活泼气体供给源。另外，也可以具有使上述反应处理室内减压至期望的压力的减压机构。
另外，上述热处理装置可以具有向上述热处理室内供给例如氨气等的碱性气体的气体供给源。
在上述热处理室内可以具有供给不活泼气体的不活泼气体供给源。另外，也可以具有使上述热处理室内减压至期望的压力的减压机构。
另外，根据本发明，提供一种存储介质，存储有通过制造系统的控制计算机能够执行的程序，其特征在于，上述程序通过上述控制计算机执行，由此能够在上述制造系统中进行上述的电容器电极的制造方法。
本发明中，使在基板表面露出的BPSG膜等的硅氧化膜与HF等的含有卤素的气体发生化学反应，变质为反应生成物。这里，上述硅氧化膜例如变质为含有氟硅酸(H2SiF6)的反应生成物。
然后，这样由变质而生成的反应生成物经热处理(所谓PHT(PostHeat Treatment))变成SiF4气体和HF气体，从基板除去。即，这里所进行的热处理(PHT)是将基板加热至第二处理温度，将反应生成物变质为SiF4气体和HF气体，使之气化(升华或者蒸发)的处理。
根据本发明，可以选择性地除去在基板表面露出的BPSG膜等的硅氧化膜。并且，根据本发明，在例如硅氧化膜的存储节点孔的内面形成圆筒形状的电容器电极后，除去电容器电极周围残留的硅氧化膜时，可以避免出现倾斜(leaning)问题。
附图说明
图1为表示本发明实施方式的制造系统的大致俯视图。
图2为表示反应处理装置的构成的大致纵截面图。
图3为表示热处理装置的构成的大致纵截面图。
图4是用于说明DRAM的制造工序的一部分的晶片表面的部分放大图
图5为表示变形例中的热处理装置的构成的大致纵截面图。
符号说明
1制造系统
2搬入搬出部
3负载锁定室
4反应处理装置
5热处理装置
6控制计算机
20反应处理室
21载置台
22温度调节单元
50热处理室
51载置台
52温度调节单元
100BPSG膜
101存储节点孔
103电容器电极
C搬运设备
W晶片
具体实施方式
以下，对本发明的优选实施方式进行说明。在以下的实施方式中，对除去在作为半导体基板的晶片W表面露出的作为硅氧化膜的BPSG膜100，制造电容器电极103的制造系统1进行具体地说明。并且，在本说明书和附图中，对实质上具有相同机能的构成要素附以相同符号，省略重复的说明。
图1所示的制造系统1具有：将晶片W相对于制造系统1搬入搬出的搬入搬出部2；可抽真空的负载锁定室3；向晶片W供给含有卤素的气体，进行反应处理的反应处理装置4，上述反应处理使处理部BPSG膜100变质为反应生成物；对完成反应处理的晶片W实施热处理(PHT(Post Heat Treatment))的热处理装置5；向制造系统1的各部发出控制命令的控制计算机6。在该制造系统1中，反应处理装置4和热处理装置5分别设置2个，按照反应装置4、热处理装置5的顺序，将从搬入搬出部2搬入的晶片W并列地经负载锁定室3搬入到反应装置4、热处理装置5，并分别进行处理，然后再通过负载锁定室3将晶片W搬出到搬入搬出部2。
搬入搬出部2具有能够搬送晶片W的搬送机构10，在搬送机构10的侧方具有(例如3个)载置搬运设备(carrier)C的搬运设备载置台11，上述搬运设备C可并列收纳多个晶片W。另外，设置有使例如大致为圆盘形状的晶片W旋转进行位置调整的定位装置12。搬送机构10可以在这3个搬运设备C、定位装置12和2个负载锁定室3之间任意地一个一个搬送晶片W。
在负载锁定室3与搬入搬出部2之间以及负载锁定室3与热处理装置5之间设置有可开闭的闸阀。由此，可以一边将反应处理装置4和热处理装置5内部维持在规定的压力，一边从搬入搬出部2将晶片W搬入反应处理装置4和热处理装置5，从反应处理装置4和热处理装置5将晶片W搬出到搬入搬出部2。
如图2所示，反应处理装置4具有收纳晶片W的密闭构造的反应处理室20，在反应处理室20内设置有大致水平地保持晶片W的载置台21。另外，在载置台21上设置有使晶片W达到期望的温度的温度调节单元22。另外，图中虽然没有表示，但在反应处理室20的侧方，设置有用于与PHT处理装置5之间搬入搬出晶片W的搬入搬出口。
另外，反应处理装置4连接有向反应处理室20内供给含有卤素的作为处理气体的氟化氢气体(HF)的供给通路25、向反应处理室20内供给作为稀释气体的氮气(N2)等不活泼气体的供给通路26、和对反应处理室20内进行排气的排气通路27。供给通路25与氟化氢气体的供给源30相连接，在供给通路25上设置有可开闭和可调节氟化氢气体的供给流量的流量调节阀31。供给通路26与氮气供给源35相连接，在供给通路26上设置有可开闭和可调节氮气的供给流量的流量调节阀36。
在反应处理室20的顶部设置有喷淋头37，该喷淋头37用于将通过上述供给通路25和供给通路26供给的氟化氢气体和氮气均匀地供给到放置在载置台21上的晶片W的整个上面。
在排气通路27上设置有压力控制器40和用于进行强制排气的排气泵41。通过该排气泵41的运作和压力控制器40的调节，可以使反应处理室20的内部减压至规定的压力。
如图3所示，热处理装置5具有收纳晶片W的密闭构造的热处理室50，在热处理室50内设置有大致水平地保持晶片W的载置台51。另外，在载置台51上设置有使晶片W达到期望的温度的温度调节单元52。并且，虽然图中没有表示，但在热处理室50的侧方设置有用于与反应处理装置4的反应处理室20之间搬入搬出晶片W的搬入搬出口，和用于与负载锁定室3之间搬入搬出晶片W的搬入搬出口。
并且，热处理装置5连接有向热处理室50内供给作为稀释气体的氮气(N2)等不活泼气体的供给通路55、和对热处理室50内进行排气的排气通路56。供给通路55与氮气的供给源60相连接，并在供给通路55上设置有可开闭和可调节氮气的供给流量的流量调节阀61。
在热处理室50的顶部设置有喷淋头62，该喷淋头62用于将通过供给通路55所供给的氮气均匀地供给到放置在载置台51上的晶片W的整个上面。
在排气通路56上设置有压力控制器65和用于进行强制排气的排气泵66。通过该排气泵66的运作和压力控制器65的调节，可以使热处理室50的内部减压至规定的压力。
制造系统1的各功能要素通过信号线与自动控制制造系统1整体的动作的控制计算机6连接。这里，所谓的功能要素是指：例如上述的反应处理装置4的温度调节单元22，流量调节阀31、36，压力控制器65，排气泵66，热处理装置5的温度调节单元52，流量调节阀61，压力控制器65，排气泵66等为了实现规定的处理条件而进行动作的所有要素。控制计算机6比较典型的是可依据执行软件实现任意功能的广泛应用的计算机。
如图1所示，控制计算机6具有：具备CPU(中央处理装置)的处理部6a；与处理部6a连接的输入输出部6b；被安插在输入输出部6b并存储控制软件的存储介质6c。在该存储介质6c中存储有由控制计算机6执行从而在制造系统1中进行后述规定的基板处理方法的控制软件(程序)。控制计算机6通过执行该控制软件，控制制造系统1的各功能要素，以实现由规定的处理方案所定义的各种处理条件(例如，处理室20、50内的压力等)。
存储介质6c可以固定地设置在控制计算机6中进行读取，或者，可以自由装卸地安装在设置于控制计算机6内的图中没有表示的读取装置中，通过该读取装置进行读取。在最典型的实施方式中，存储介质6c是由制造系统1的制造商的维护人员安装控制软件后的硬盘驱动。在其他的实施方式中，存储介质6c是写有控制软件的CD-ROM或DVD-ROM这样的可移动磁盘(removable disk)。这样的可移动磁盘通过设置在控制计算机6中的图中没有表示的光学读取装置进行读取。另外，存储介质6c可以是RAM(random access memory)或ROM(read only memory)中的任意一种形式的存储介质。并且存储介质6c也可以是盒式的ROM。总之，在计算机的技术领域中所公知的任意形式的存储介质都可以作为存储介质6c使用。并且，在配置有多个制造系统1的工厂中，可以将控制软件存储在总体控制各制造系统1的控制计算机6的管理计算机中。这样的情况下，由管理计算机通过通信线路操作各制造系统1，并执行规定的处理。
接着，对于使用如上上述结构的本发明实施方式的制造系统1的电容器电极103的制造方法进行说明。
这里，首先根据图4(a)～(c)，对作为处理的一个例子的DRAM(Dynamic Random Access Memory)的制造工序的一部分进行说明。如图4(a)所示，首先在晶片W的表面形成BPSG(Boro-PhosphoSilicated Glass)膜100，接着，在BPSG膜100上，以达到晶片W表面的存储节点(storage node)102的深度，使圆柱形状的存储节点孔(storage node hole)101形成图案。并且，该存储节点孔101是在晶片W表面形成BPSG膜100之后，通过光刻(photoreso)工序等形成的。
如图4(b)所示，这样在BPSG膜100上形成的存储节点孔101的内面，成膜TiN、多晶硅等导电性材料，从而形成圆筒形状的电容器电极103。之后，如图4(c)所示，通过除去电容器电极103的周围残留的BPSG膜100，就可以制造出与各存储节点102相对应的圆筒形状的电容器电极103。并且，在此之后，在电容器电极103的表面形成例如称作过渡金属氧化膜、希土类氧化膜等的介电常数高的绝缘膜(所谓的High-K膜)，接着，通过形成与电容器电极103相对的对向电容器电极，就可以制造作为DRAM(Dynamic Random Access Memory)的构成要素的电容器。
这里，在本发明的实施方式的制造系统1中，进行如上所述那样作为一系列DRAM制造工序一部分，从电容器电极103周围除去BPSG膜100的工序。首先，将晶片W收纳在搬运设备C内，并搬入制造系统1中，上述晶片W是如图4(b)所示，在设置于晶片W表面的BPSG膜100的存储节点孔101的内面形成有圆筒形状的电容器电极103的状态。
如图1所示，在制造系统1中，收纳有多个晶片W的搬运设备C被载置在载置台11上。然后，通过晶片搬送机构10从搬运设备C取出一个晶片W，并将其搬入到负载锁定室3中。当晶片W搬入到负载锁定室3时，将负载锁定室3密闭，并使其减压。之后，负载锁定室3与预先已减压的反应处理装置4的反应处理室20和热处理装置5的热处理室50连通。
然后，将晶片W首先搬入反应处理装置4的反应处理室20内。将晶片W以表面(设备(device)形成面)为上面的状态载置在反应处理室20内的载置台21上。由此，如图4(b)所示，晶片W表面的BPSG膜100、和存储节点孔101的内面上所形成的电容器电极103，在反应处理室20内成为向上的状态。
这样一来当晶片W搬入到反应处理装置4中时，将反应处理室20密闭，开始反应处理工序。即，通过温度调节单元22使晶片W达到第一处理温度。这时的第一处理温度例如为40℃以下。
并且，通过排气通路27对反应处理室20内进行强制排气，使反应处理室20内达到规定的减压状态。这时，通过排气泵41的运作和压力控制器40的调节，使反应处理室20内的压力达到例如400～4000Pa(3～30Torr)。
然后，通过供给通路25、26，将氟化氢气体和氮气分别以规定的流量供给到反应处理室20内。这时，通过流量调节阀31的调节，使氟化氢气体的供给量调节为例如1000～3000sccm。并且，通过流量调节阀36的调节，将氮气的供给量调节为例如500～3000sccm。并且，除供给作为反应气体的氟化氢气体以外，还将氮气供给到反应处理室20内，由此，可以使内置于载置台21的温度调节单元22的热量高效地传导给晶片W，从而能够正确地控制晶片W的温度。
像这样通过将氟化氢气体在减压下供给，在晶片W表面，电容器电极103的周围残留的BPSG膜100与氟化氢气体发生化学反应。其结果是，使BPSG膜100变质为主要由氟硅酸(H2SiF6)构成的反应生成物。
这样之后，当完成晶片W表面的BPSG膜100变质为主要为氟硅酸(H2SiF6)的反应生成物的反应处理时，关闭流量调节阀31，停止氟化氢气体的供给。并且，继续通过供给通路26供给氮气，通过氮气吹扫反应处理室20内。之后，打开反应处理装置4的搬入搬出口，使反应处理装置4的处理室20与热处理装置5的热处理室50连通。然后，可以使晶片W从反应处理装置4的处理室20转移到热处理装置5的热处理室50中。
接着，在热处理装置5中，将晶片W以表面为上面的状态载置到热处理室50内的载置台51上。由此，被变质为反应生成物的晶片W表面的BPSG膜100，和存储节点孔101的内面上形成的电容器电极103，在热处理室50内成为向上的状态。
像这样当将晶片W搬入热处理装置5时，将热处理室50密闭，开始热处理工序。即，通过温度调节单元52使晶片W达到比第一处理温度高的第二处理温度。这时的第二处理温度例如是100～400℃。
另外，通过排气通路56，对热处理室50内进行强制排气，使热处理室50内达到规定的减压状态。这时，通过排气泵66的运作和压力控制器65的调节，使热处理室50内的压力达到例如133～400Pa(1～3Torr)。
然后，通过供给通路55，以规定的流量将氮气供给到热处理室50内。这样的情况下，通过流量调节阀61的调节，将氮气的供给量调节到例如500～3000sccm。由此，可以将内置于载置台51的温度调节单元52的热量有效地传导给晶片W。从而可以正确地控制晶片W的温度。
像这样通过上述反应处理而生成的反应生成物被加热，使之气化成为SiF4气体和HF气体，从电容器电极103的周围除去。如图4(c)所示，在晶片W表面除去BPSG膜，就残留与各存储节点102相对应的圆筒形状的电容器电极103。
当热处理完成时，关闭流量调节阀61，停止氮气的供给。然后打开热处理装置5的搬入搬出口。之后，将晶片W从热处理室50搬出，并搬入负载锁定室3中。将晶片W搬入负载锁定室3时，将负载锁定室3密闭，使其达到大气压之后，将负载锁定室3和搬入搬出部2相连通。然后，通过搬送机构10，将晶片W从负载锁定室3搬出，并送回到搬运设备载置台11上的搬运设备C中。如上所述，在制造系统1中的一系列工序就完成了。
根据这样的处理方法，通过反应处理将电容器电极103周围存在的BPSG膜100变质为主要是氟硅酸(H2SiF6)的反应生成物，并通过之后进行的热处理，使其气化为SiF4气体和HF气体，即通过所谓的干式洗净工序将其除去。通过像这样的反应处理和热处理将BPSG膜100除去，可以使电容器电极103彼此之间不发生表面张力等，从而避免所谓的倾斜(leaning)问题，BPSG膜100就能够从晶片W表面除去。由此，可以可靠地制造用于作为半导体设备的DRAM的电容器电极103。
以上，对本发明的优选实施方式进行说明，本发明并不仅仅局限于这样的例子。对本领域技术人员来说，在请求保护的范围中所记载的技术思想的范畴内，能够想到各种变形例或者修正例，当然这些都应当属于本发明的技术范围。
例如在图3所示的热处理装置5中，向热处理室50内只供给不活泼气体，但是在图5所示的热处理装置5’中，除供给不活泼气体以外，可以在热处理室50内还连接供给作为碱性气体的氨气的供给通路70。该供给通路70与氨气的供给源71连接，在供给通路70上设置有可开闭和可调节氨气的供给流量的流量调节阀72。另外，除了热处理室50内连接有供给氨气的供给通路70这点以外，图5所示的热处理装置5’具有与先前图3中说明的热处理装置5同样的构成。
通过具有该热处理装置5’的制造系统1，进行从电容器电极103的周围除去BPSG膜100的工序时，与之前所述相同，在反应处理装置4中，使晶片W表面的电容器电极103周围所残留的BPSG膜100，与氟化氢气体发生化学反应，使其变质为主要由氟硅酸(H2SiF6)构成的反应生成物。之后，使晶片W从反应处理装置4的处理室20移送至热处理装置5’的热处理室50中。然后，使变质为反应生成物的晶片W表面的BPSG膜100、和存储节点孔101的内面上所形成的电容器电极103，在热处理室50内形成向上的状态。
这样，当晶片W被搬入热处理装置5’中时，将热处理室50密闭，开始热处理工序。即，通过温度调节单元52，使晶片W达到比第一处理温度高的第二处理温度。此时，第二处理温度例如是100～400℃。
另外，通过排气通路56对热处理室50内进行强制排气，使热处理室50内达到规定的减压状态。这时，通过排气泵66的运作和压力控制器65的调节，使热处理室50内的压力达到例如133～400Pa(1～3Torr)。
然后，通过供给通路55，以规定的流量向热处理室50内供给氮气。这样的情况下，通过流量调节阀61的调节，将氮气的供给量调节到例如500～3000sccm。由此，可以使内置于载置台51的温度调节单元52的热量有效地传递给晶片W，从而能够正确地控制晶片W的温度。
并且，在该热处理装置5’中，通过供给通路70，将氨气以规定的流量供给到热处理室50内。这样的情况下，通过流量调节阀72的调节，将氨气的供给量调节为例如1000～3000sccm。这样，由于氨气的供给，先前变质为主要由氟硅酸(H2SiF6)构成的反应生成物的BPSG膜100再与氨气发生反应，再次变质为主要由氟硅酸铵((NH4)2SiF6)构成的反应生成物。
然后，通过温度调节单元52对所生成的反应生成物进行加热，使其气化为SiF4气体、NH3气体和HF气体，从电容器电极103的周围除去。这样一来，如图4(c)所示，在晶片W表面，就残留与各存储节点102相对应的圆筒形状的电容器电极103。
当热处理完成时，首先，关闭流量调节阀72，停止氨气的供给，结束氮气的吹扫后，关闭流量调节阀61，停止氮气的供给。然后，与之前所述相同，将晶片W从负载锁定室3搬出，使其返回到搬运设备载置台11上的搬运设备C。如上所述，在制造系统1中的一系列工序进行完毕。
根据这样的处理方法，与之前所述同样，使电容器电极103彼此之间不发生表面张力等，回避所谓的倾斜(leaning)问题，从而使BPSG膜100能够从晶片W表面被除去。并且，在热处理装置5’中，与氨气反应所生成的氟硅酸铵((NH4)2SiF6)，与氟硅酸(H2SiF6)相比更容易气化，因而更容易被除去。
并且，在上述内容中，以除去晶片W表面的BPSG膜的情况为例进行说明，根据本发明的处理对除去BPSG膜十分有效，是由于BPSG膜中含有水分的缘故。即，即使为相同的硅氧化膜，例如，与热氧化膜、自然氧化膜等相比，BPSG膜的密度低，膜中存在的水分的含量比热氧化膜、自然氧化膜等高。这样，通过水分含量高的BPSG膜与HF反应，生成氟硅酸(H2SiF6)时所需要的活性化能量降低，所以比较易于与HF发生反应。
与此相对，通过膜中存在水分含量比较低的热氧化膜、自然氧化膜与HF发生反应，生成氟硅酸(H2SiF6)时所需要的活性化能量较高，所以不易于与HF发生反应。
基于这样的理论，例如，当在基板表面露出由BPSG膜构成的被处理部和由自然氧化膜构成的被处理部时，只有所需活性化能量降低的BPSG膜与HF发生反应，选择性地变质为氟硅酸(H2SiF6)，而自然氧化膜就有可能不与HF发生反应。这样只有由BPSG膜构成的被处理部变质为氟硅酸(H2SiF6)之后，通过对基板进行热处理，只有由变质为氟硅酸(H2SiF6)的BPSG膜构成的被处理部从基板表面选择性地被除去，由自然氧化膜构成的被处理部会原样残留在基板表面。
另外，该理论除了适用于BPSG膜，对于与BPSG膜同样水分含量较高的硅氧化膜即以TEOS为原料成膜的硅氧化膜(例如，通过等离子体CVD装置成膜的TEOS(plasma-TEOS)、由热CVD装置成膜的TEOS(LP-TEOS))、与BPSG膜同样具有SP3杂化轨道的碳化合物等也具有可适用性。因此，本发明也能够适用于在除去由TEOS硅氧化膜、碳化合物等构成的被处理部的情况。
另外，作为稀释气体供给到反应处理装置4的处理室20和热处理装置5的处理室50中的不活泼气体，在上述的实施方式中使用的是氮气，但是，其他的不活泼气体，例如，氩气(Ar)、氦气(He)、氙气(Xe)中的任一种都可以使用，或者，也可以混合氩气、氮气、氦气、氙气中的两种以上使用。另外，也可以省略不活泼气体的供给。
[实施例1]
氧化硅(SiO2)与Si(OH)4近似，通过水(H2O)的存在，对Si(OH)4和HF的反应所需的活性化能量Ea的变化做模拟试验。当H2O不存在的情况下，Ea为1.04eV。与此相对，当H2O以分子比为HF∶H2O＝1∶1的状况存在时，Ea为0.92eV。并且，当H2O以分子比为HF∶H2O＝1∶2的状况存在时，Ea为0.46eV。
[实施例2]
在本实施方式中，对于作为在半导体设备的制造中使用的成膜材料，BPSG膜、以TEOS为原料成膜的硅氧化膜、热硅氧化膜这3种膜，进行由反应处理和热处理构成的干式洗净(蚀刻)。其结果是，蚀刻量比为BPSG膜∶TEOS硅氧化膜∶热硅氧化膜＝500∶20∶0。尤其是BPSG膜/热硅氧化膜的选择比为10000以上的较高值。
本发明适用于例如半导体设备的制造工序中的电容器电极的制造。

Claims (14)

1.一种电容器电极的制造方法，用于除去基板表面的硅氧化膜，制造电容器电极，其特征在于，包括：
使所述基板达到第一处理温度，供给含有卤素的气体，使所述硅氧化膜与所述含有卤素的气体发生化学反应，使所述硅氧化膜变质为反应生成物的工序；和
使所述基板达到比所述第一处理温度高的第二处理温度，除去变质为所述反应生成物的所述硅氧化膜的工序，
所述含有卤素的气体为含有HF的气体，
所述第二处理温度为将反应生成物气化的温度。
2.如权利要求1所述的电容器电极的制造方法，其特征在于，
所述硅氧化膜为BPSG膜。
3.如权利要求1或2所述的电容器电极的制造方法，其特征在于，
所述电容器电极为圆筒型。
4.如权利要求1或2所述的电容器电极的制造方法，其特征在于，使所述硅氧化膜变质为反应生成物的工序在规定的减压下进行。
5.如权利要求1或2所述的电容器电极的制造方法，其特征在于，将所述反应生成物加热并除去的工序在规定的减压下进行。
6.如权利要求1或2所述的电容器电极的制造方法，其特征在于，在将所述反应生成物加热并除去的工序中，供给碱性气体。
7.如权利要求6所述的电容器电极的制造方法，其特征在于，
所述碱性气体为氨气。
8.一种电容器电极的制造系统，用于除去基板表面的硅氧化膜，制造电容器电极，其特征在于，具有：
使在基板表面露出的所述硅氧化膜变质为反应生成物的反应处理装置；和
对变质为所述反应生成物的所述硅氧化膜进行热处理的热处理装置，其中，
所述反应处理装置具有：收纳基板的反应处理室；在所述反应处理室内载置所述基板，并使所述基板达到期望的温度的载置台；和向所述反应处理室内供给含有卤素的气体的气体供给源，
所述热处理装置具有：收纳基板的热处理室；和在所述热处理室内载置所述基板，并使所述基板达到期望的温度的载置台，
所述含有卤素的气体为含有HF的气体，
所述热处理装置使所述基板达到的温度为将反应生成物气化的温度。
9.如权利要求8所述的电容器电极的制造系统，其特征在于，具有向所述反应处理室内供给不活泼气体的不活泼气体供给源。
10.如权利要求8所述的电容器电极的制造系统，其特征在于，具有使所述反应处理室内减压至期望的压力的减压机构。
11.如权利要求8所述的电容器电极的制造系统，其特征在于，所述热处理装置具有向所述热处理室内供给碱性气体的气体供给源。
12.如权利要求11所述的电容器电极的制造系统，其特征在于：
所述碱性气体为氨气。
13.如权利要求8所述的电容器电极的制造系统，其特征在于，具有向所述热处理室内供给不活泼气体的不活泼气体供给源。
14.如权利要求8所述的电容器电极的制造系统，其特征在于，具有使所述热处理室内减压至期望的压力的减压机构。
CN200710162501XA 2006-11-29 2007-10-16 电容器电极的制造方法和制造系统 Active CN101192529B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006321680 2006-11-29
JP2006-321680 2006-11-29
JP2006321680A JP5260861B2 (ja) 2006-11-29 2006-11-29 キャパシタ電極の製造方法と製造システムおよび記録媒体

Publications (2)

Publication Number Publication Date
CN101192529A CN101192529A (zh) 2008-06-04
CN101192529B true CN101192529B (zh) 2010-04-14

Family

ID=39226871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710162501XA Active CN101192529B (zh) 2006-11-29 2007-10-16 电容器电极的制造方法和制造系统

Country Status (6)

Country Link
US (1) US8124536B2 (zh)
EP (1) EP1928011A3 (zh)
JP (1) JP5260861B2 (zh)
KR (1) KR100951733B1 (zh)
CN (1) CN101192529B (zh)
TW (1) TWI457990B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917611B2 (en) 2009-05-07 2014-12-23 Jasper Technologies, Inc. Core services platform for wireless voice, data and messaging network services
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP4719910B2 (ja) 2008-11-26 2011-07-06 国立大学法人東北大学 半導体装置の製造方法
CN102569037B (zh) * 2011-11-29 2015-01-21 上海华力微电子有限公司 一种提高金属绝缘层金属电容层多次光刻重复性的方法
WO2015011829A1 (ja) * 2013-07-26 2015-01-29 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
US10692730B1 (en) * 2019-08-30 2020-06-23 Mattson Technology, Inc. Silicon oxide selective dry etch process
JP2021180281A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526772B2 (ja) * 1992-12-08 1996-08-21 日本電気株式会社 半導体装置の製造方法
US5425845A (en) * 1993-06-09 1995-06-20 Texas Instruments Incorporated Method for selective removal of hard trench masks
US5980770A (en) * 1998-04-16 1999-11-09 Siemens Aktiengesellschaft Removal of post-RIE polymer on Al/Cu metal line
JP2002261081A (ja) 2001-03-01 2002-09-13 Asm Japan Kk 半導体ウエハのエッチング装置及び方法
JP3954833B2 (ja) * 2001-10-19 2007-08-08 株式会社アルバック バッチ式真空処理装置
KR100844982B1 (ko) * 2002-06-29 2008-07-09 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
KR20040074459A (ko) * 2003-02-19 2004-08-25 주식회사 하이닉스반도체 반도체 캐패시터의 저장 전극 형성방법
US7029536B2 (en) 2003-03-17 2006-04-18 Tokyo Electron Limited Processing system and method for treating a substrate
KR100558194B1 (ko) * 2003-10-17 2006-03-10 삼성전자주식회사 높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법,이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의제조 방법
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
JP4495470B2 (ja) 2004-01-13 2010-07-07 三星電子株式会社 エッチング方法
KR101025323B1 (ko) 2004-01-13 2011-03-29 가부시키가이샤 아루박 에칭 장치 및 에칭 방법
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
KR100604853B1 (ko) 2004-05-15 2006-07-26 삼성전자주식회사 산화막 제거용 식각액 및 그 제조 방법과 반도체 소자의제조 방법
US7052553B1 (en) * 2004-12-01 2006-05-30 Lam Research Corporation Wet cleaning of electrostatic chucks
TWI387667B (zh) * 2004-12-21 2013-03-01 Applied Materials Inc 用於自化學氣相蝕刻處理室移除副產物沉積的原位處理室清潔製程
US7365016B2 (en) * 2004-12-27 2008-04-29 Dalsa Semiconductor Inc. Anhydrous HF release of process for MEMS devices
KR100752642B1 (ko) 2005-02-02 2007-08-29 삼성전자주식회사 반도체소자의 커패시터 제조방법
JP4663368B2 (ja) * 2005-03-28 2011-04-06 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-328067A 2005.11.24

Also Published As

Publication number Publication date
KR20080048978A (ko) 2008-06-03
EP1928011A2 (en) 2008-06-04
US20080124936A1 (en) 2008-05-29
EP1928011A3 (en) 2011-08-03
TW200839854A (en) 2008-10-01
KR100951733B1 (ko) 2010-04-08
US8124536B2 (en) 2012-02-28
JP2008135632A (ja) 2008-06-12
TWI457990B (zh) 2014-10-21
JP5260861B2 (ja) 2013-08-14
CN101192529A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
CN101192529B (zh) 电容器电极的制造方法和制造系统
KR101165970B1 (ko) 기판의 에칭 방법 및 시스템
US8991333B2 (en) Substrate processing method and system
JP5352103B2 (ja) 熱処理装置および処理システム
JP4890025B2 (ja) エッチング方法及び記録媒体
TWI686843B (zh) 基板處理方法及基板處理裝置
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
US10256107B2 (en) Substrate processing method
JP2009094307A (ja) エッチング方法及び記録媒体
US6537876B2 (en) Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process
US10923358B2 (en) Substrate processing method
US9466507B2 (en) Etching method, and recording medium
KR100524197B1 (ko) 매엽식 반도체 소자 제조장치 및 이를 이용한 게이트 전극및 콘택 전극의 연속 형성방법
KR101389187B1 (ko) 에칭 방법, 에칭 시스템 및 에칭 장치
KR102550949B1 (ko) 기판 처리 방법 및 기판 처리 장치
TW202201514A (zh) 蝕刻方法及蝕刻裝置
JP5390764B2 (ja) レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体
JP2006278800A (ja) 成膜方法および成膜装置
KR20060133675A (ko) 산화막 형성 방법
JP2003059843A (ja) 半導体製造装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant