KR100558194B1 - 높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법,이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의제조 방법 - Google Patents
높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법,이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의제조 방법 Download PDFInfo
- Publication number
- KR100558194B1 KR100558194B1 KR1020040000235A KR20040000235A KR100558194B1 KR 100558194 B1 KR100558194 B1 KR 100558194B1 KR 1020040000235 A KR1020040000235 A KR 1020040000235A KR 20040000235 A KR20040000235 A KR 20040000235A KR 100558194 B1 KR100558194 B1 KR 100558194B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- film
- oxide
- nonionic polymer
- polymer surfactant
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 257
- 238000000034 method Methods 0.000 title claims abstract description 129
- 239000000203 mixture Substances 0.000 title claims abstract description 106
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 73
- 229920005591 polysilicon Polymers 0.000 claims abstract description 72
- 239000004094 surface-active agent Substances 0.000 claims abstract description 52
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229920000642 polymer Polymers 0.000 claims abstract description 37
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 35
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims abstract description 23
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000243 solution Substances 0.000 claims description 58
- 150000004767 nitrides Chemical class 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 44
- 239000011259 mixed solution Substances 0.000 claims description 38
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 229920001451 polypropylene glycol Polymers 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000002156 mixing Methods 0.000 claims description 12
- 239000002202 Polyethylene glycol Substances 0.000 claims description 11
- 229920001400 block copolymer Polymers 0.000 claims description 11
- 229920001223 polyethylene glycol Polymers 0.000 claims description 11
- 150000005846 sugar alcohols Polymers 0.000 claims description 11
- 229920003171 Poly (ethylene oxide) Polymers 0.000 claims description 10
- 229920005604 random copolymer Polymers 0.000 claims description 10
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 6
- 239000002736 nonionic surfactant Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- -1 polyoxyethylene moiety Polymers 0.000 claims 8
- GOOHAUXETOMSMM-UHFFFAOYSA-N Propylene oxide Chemical compound CC1CO1 GOOHAUXETOMSMM-UHFFFAOYSA-N 0.000 claims 3
- 239000013543 active substance Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 57
- 238000001039 wet etching Methods 0.000 abstract description 40
- 239000010410 layer Substances 0.000 description 111
- 239000011229 interlayer Substances 0.000 description 57
- 230000000052 comparative effect Effects 0.000 description 29
- 239000003990 capacitor Substances 0.000 description 27
- 238000009826 distribution Methods 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 239000004698 Polyethylene Substances 0.000 description 11
- 229920001983 poloxamer Polymers 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000005498 polishing Methods 0.000 description 8
- 239000006185 dispersion Substances 0.000 description 6
- 238000000635 electron micrograph Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- JNYAEWCLZODPBN-JGWLITMVSA-N (2r,3r,4s)-2-[(1r)-1,2-dihydroxyethyl]oxolane-3,4-diol Chemical compound OC[C@@H](O)[C@H]1OC[C@H](O)[C@H]1O JNYAEWCLZODPBN-JGWLITMVSA-N 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 239000000244 polyoxyethylene sorbitan monooleate Substances 0.000 description 5
- 235000010482 polyoxyethylene sorbitan monooleate Nutrition 0.000 description 5
- 229920000053 polysorbate 80 Polymers 0.000 description 5
- 229940068968 polysorbate 80 Drugs 0.000 description 5
- IAYPIBMASNFSPL-UHFFFAOYSA-N Ethylene oxide Chemical class C1CO1 IAYPIBMASNFSPL-UHFFFAOYSA-N 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 235000014113 dietary fatty acids Nutrition 0.000 description 3
- 239000000194 fatty acid Substances 0.000 description 3
- 229930195729 fatty acid Natural products 0.000 description 3
- 150000004665 fatty acids Chemical class 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 235000003363 Cornus mas Nutrition 0.000 description 2
- 240000006766 Cornus mas Species 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000012153 distilled water Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229920001214 Polysorbate 60 Polymers 0.000 description 1
- 229920002642 Polysorbate 65 Polymers 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 150000005690 diesters Chemical class 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000011187 glycerol Nutrition 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920000831 ionic polymer Polymers 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- WXZMFSXDPGVJKK-UHFFFAOYSA-N pentaerythritol Chemical compound OCC(CO)(CO)CO WXZMFSXDPGVJKK-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000001818 polyoxyethylene sorbitan monostearate Substances 0.000 description 1
- 235000010989 polyoxyethylene sorbitan monostearate Nutrition 0.000 description 1
- 235000010988 polyoxyethylene sorbitan tristearate Nutrition 0.000 description 1
- 239000001816 polyoxyethylene sorbitan tristearate Substances 0.000 description 1
- 229920005606 polypropylene copolymer Polymers 0.000 description 1
- 229940113124 polysorbate 60 Drugs 0.000 description 1
- 229940099511 polysorbate 65 Drugs 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000008213 purified water Substances 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
- C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
- C11D1/008—Polymeric surface-active agents
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
- C11D1/66—Non-ionic compounds
- C11D1/72—Ethers of polyoxyalkylene glycols
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
- C11D3/02—Inorganic compounds ; Elemental compounds
- C11D3/04—Water-soluble compounds
- C11D3/042—Acids
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
- C11D3/02—Inorganic compounds ; Elemental compounds
- C11D3/04—Water-soluble compounds
- C11D3/046—Salts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- C11D2111/22—
Abstract
높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법, 이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의 제조 방법이 개시되어 있다. 상기 식각 조성물은 불화수소용액 약 0.1∼8 중량％, 불화암모늄 약 10∼25 중량％, 비이온성 고분자 계면활성제 약 0.0001∼3 중량％ 및 나머지 중량％의 순수를 포함한다. 폴리실리콘으로 이루어진 패턴 또는 스토리지 전극을 효과적으로 보호할 수 있는 식각 조성물을 사용하여 습식 식각 공정으로 산화막을 선택적으로 제거하기 때문에, 높은 식각 선택비로 산화막을 제거할 수 있는 동시에 폴리실리콘막이 손상을 입는 것을 방지할 수 있다. 또한, 산화막을 선택적으로 제거하는 습식 식각 공정의 식각 균일성을 크게 향상시킬 수 있다.
Description
도 1a 내지 도 1d는 종래의 반도체 메모리 소자의 HSG 캐패시터의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 종래의 LAL을 사용하는 산화막 식각 공정 후에 형성된 스토리지 전극의 전자 현미경 사진이다.
도 3은 종래의 5：1 불화수소 용액을 사용하는 산화막 식각 공정 후에 형성된 스토리지 전극의 전자 현미경 사진이다.
도 4a 및 도 4b는 각기 종래의 5：1 불화수소 용액을 사용하여 침지 및 순환 방식으로 식각 공정을 수행한 후 기판 상에 잔류하는 질화막의 두께 산포를 설명하기 위한 평면도들이다.
도 5a 및 도 5b는 본 발명에 따른 식각 조성물이 폴리실리콘막을 보호하는 메커니즘을 설명하기 위한 개략적인 단면도들이다.
도 6은 본 발명에 따른 식각 조성물의 제조 방법을 설명하기 위한 흐름도이 다.
도 7a 내지 도 7c는 본 발명에 따른 식각 조성물을 사용하여 산화막, 질화막 및 폴리실리콘막 중에서 산화막을 선택적으로 식각하는 방법을 설명하기 위한 단면도들이다.
도 8a 내지 도 8d는 각기 본 발명의 실시예 1에 따라 수득한 식각 조성물과 비교예 1 내지 3의 식각 조성물을 사용한 습식 식각 공정에 의한 PE-TEOS막, BPSG막, 질화실리콘막 및 폴리실리콘막의 식각율을 나타내는 그래프들이다.
도 9a 내지 도 9d는 각기 본 발명의 실시예 2 및 3에 따라 수득한 식각 조성물과 비교예 4에서 수득한 식각 용액을 사용한 습식 식각 공정에 의한 PE-TEOS막, BPSG막, 질화실리콘막 및 폴리실리콘막의 식각율을 나타내는 그래프들이다.
도 10a 내지 도 10e 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 11a 내지 도 11f는 본 발명에 따른 식각 조성물을 사용하여 산화막들을 식각한 결과를 나타내는 전자 현미경 사진들이다.
도 12a 및 도 12b는 각기 본 발명에 따른 식각 조성물을 사용하여 침지 및 순환 방식으로 식각 공정을 수행한 후 반도체 기판 상에 잔류하는 질화막의 두께 산포를 나타내는 평면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 150：반도체 기판 105：질화막
110：제1 산화막 115：제2 산화막
120： 개구 125：폴리실리콘막 패턴
155：소자 분리막 1600：게이트 산화막
165：게이트 도전막 패턴 170：게이트 마스크 패턴
175：게이트 구조물 180：제1 스페이서
183：트랜지스터 구조물 185：제1 콘택 영역
190：제2 콘택 영역 195：제1 층간 절연막
200：제1 패드 205：제2 패드
210： 제2 층간 절연막 215：제3 층간 절연막
240：제4 패드 250：제4 층간 절연막
255：식각 저지막 260：제1 산화막
265：제2 산화막 270：제4 콘택홀
280：도전막 패턴 285：HSG 실리콘막
290：스토리지 전극 295：유전막
300：플레이트 전극 310：캐패시터
본 발명은 높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법 및 이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 높은 식각 선택비로 산화막을 선택적으로 식각할 수 있는 식각 조성 물, 이의 제조 방법 및 이러한 식각 조성물을 이용하여 선택적으로 산화막을 식각하는 방법 및 반도체 장치를 제조하는 방법에 관한 것이다.
DRAM 또는 SRAM 등과 같은 반도체 메모리 장치에 포함되는 캐패시터는 대체로 스토리지 전극(storage electrode), 유전막(dielectric film) 및 플레이트 전극(plate electrode) 등으로 이루어진다. 이 경우, 캐패시터의 유전막을 구성하는 물질로서는 실리콘 산화물(SiO2) 또는 실리콘 산화물/실리콘 질화물(SiO2/Si3
N4) 등과 같은 저유전율을 갖는 물질을 사용하며, 캐패시터의 스토리지 전극의 구성 물질로는 도핑된 폴리실리콘(poly-silicon)을 사용하고 있다.
DRAM 장치의 집적도가 기가(giga)급 이상으로 증가함에 따라 단위 셀(cell) 당 허용 면적의 감소가 지속되면서 DRAM 장치의 제조 공정 중에 여러 가지 문제가 발생하게 되었다. 그 가운데 대표적인 것으로는 극단적으로 작은 면적을 갖는 캐패시터로부터 반도체 소자의 동작에 필요한 약 25㎌/cell 이상의 정전 용량을 확보하는 것이다. 현재, 캐패시터가 요구되는 충분한 정전 용량을 가지도록 캐패시터의 내부 및 외부 면적이 모두 유효 면적이 되는 실린더형 구조로 형성하고 있다. 특히, 캐패시터의 정전 용량을 향상시키기 위하여 캐패시터의 스토리지 전극의 높이를 증가시키는 동시에 스토리지 전극 상에 유전막으로서 HSG(Hemi-Spherical Grain) 실리콘막을 형성하여 캐패시터의 표면적을 증가시키는 방법이 이용되고 있다.
전술한 HSG 실리콘막을 갖는 캐패시터를 포함하는 반도체 메모리 소자를 제 조하는 방법은 Jeng Erik에게 허여된 미국 특허 제 6,413,813호 및 Chih-Hsun Chu 등에게 허여된 미국특허 제 6,403,411호 등에 개시되어 있다.
도 1a 내지 도 1c는 종래의 반도체 메모리 소자에 있어 HSG 캐패시터의 제조 방법을 설명하기 위한 단면도들을 도시한 것이다.
도 1a를 참조하면, 기판(10) 상에 소자 분리막(15)을 형성하여 활성 영역을 정의한 다음, 기판(10)의 활성 영역에 게이트 구조물(35)을 형성한다. 이 때, 각 게이트 구조물(35)은 게이트 전극(20), 캡핑막(25) 및 스페이서(25)로 구성된다. 이어서, 이온 주입 공정을 통하여 게이트 구조물(35) 사이의 기판(10) 상에 소오스/드레인 영역(40)을 형성한 다음, 게이트 구조물(35)을 포함하는 기판(10)의 전면에 도전막을 적층하고, 이를 평탄화하여 콘택 패드(45)를 형성한다. 계속하여, 상기 콘택 패드(45)가 형성된 기판(10) 상에 층간 절연막(50)을 형성한 후, 층간 절연막(50)을 패터닝하여 콘택 패드(45)를 노출시키는 콘택홀을 형성한다. 다음에, 상기 콘택홀을 채우면서 층간 절연막 상에 도전막을 적층한 후, 상기 도전막을 평탄화하여 콘택 패드(45)에 연결되는 스토리지 노드 콘택 플러그(55)를 형성한다.
도 1b를 참조하면, 층간 절연막(50) 및 스토리지 노드 콘택 플러그(55) 상에 식각 저지막(60)과 하부 희생막(65)을 순차적으로 적층한다. 이 때, 식각 저지막(60)은 질화물로 구성되며, 하부 희생막(65)은 BPSG와 같은 산화물로 이루어진다.
계속하여, 하부 희생막(65) 상에 PE-TEOS와 같은 산화물로 구성된 상부 희생막(70)을 형성한다.
이어서, 상부 희생막(70), 하부 희생막(65) 및 식각 저지막(60)을 순차적으로 식각하여, 스토리지 노드 콘택 플러그(55)를 노출시키는 스토리지 노드 콘택홀(75)을 형성한다.
도 1c를 참조하면, 노출된 스토리지 노드 콘택 플러그(55)의 상면, 스토리지 노드 콘택홀(75)의 내벽 및 상부 희생막(70) 상에 도핑된 폴리실리콘막을 형성한 후, 상기 폴리실리콘막을 패터닝하여 스토리지 노드 콘택홀(75)의 내벽 및 스토리지 노드 콘택 플러그(55) 상에 스토리지 전극(80)을 형성한다.
다음에, 스토리지 전극(80) 상에 HSG 실리콘막(85)을 선택적으로 형성한 후, 산화물로 이루어진 상부 희생막(70) 및 하부 희생막(65)을 제거한다. 이 경우, 통상적으로 LAL을 식각액으로 사용하는 습식 식각 공정에 따라 상부 희생막(70) 및 하부 희생막(65)을 식각한다. 이에 따라, 각 캐패시터의 스토리지 전극(80)이 분리되며, 각 스토리지 전극(80) 사이에서 식각 저지막(60)이 노출된다.
도 1d를 참조하면, HSG 실리콘막(85)을 갖는 스토리지 전극(80) 및 노출된 식각 저지막(60) 상에 유전막(90)의 형성을 위한 산화막 또는 질화막과 플레이트 전극(95)의 형성을 위한 도전막을 순차적으로 형성한다.
계속하여, 상기 도전막, 산화막 또는 질화막 및 식각 저지막(60)을 순차적으로 패터닝하여, 스토리지 전극(80) 상에 유전막(90) 및 셀 어레이 영역을 덮는 상부 전극(95)을 형성함으로써, HSG 캐패시터(97)를 완성한다.
그러나, 전술한 종래의 캐패시터의 형성 방법에 있어서, HSG 실리콘막을 형성하는 동안 폴리실리콘으로 구성된 스토리지 전극이 열화되기 때문에, 상부 및 하 부 희생막을 제거하는 동안 스토리지 전극이 손상을 입는 문제점이 발생한다. 이를 도면을 참조하여 설명하면 다음과 같다.
도 2는 종래의 LAL을 식각액으로 사용하여 산화막인 상부 및 하부 희생막을 식각하는 습식 식각 공정 후에 형성된 스토리지 전극의 전자 현미경 사진이다.
도 2에 도시한 바와 같이, LAL을 식각액으로 사용하여 산화물로 이루어진 상부 및 하부 희생막을 제거하는 습식 식각 공정을 수행하는 동안, 폴리실리콘으로 이루어진 스토리지 전극이 손상(A)을 받게 된다. 즉, HSG 캐패시터를 형성하기 위하여, HSG 실리콘막을 성장시키는 열처리 공정 동안 스토리지 전극을 구성하는 폴리실리콘이 결정화된다. 이러한 결정화된 폴리실리콘은 산화막인 희생막을 제거하기 위한 식각 공정 시에, 식각액인 LAL 내에 함유된 불화암모늄(NH4F) 이온에 의하여 쉽게 뜯겨져 나가기 때문에, 결국 스토리지 전극이 손상(A)을 입는 문제가 발생한다.
전술한 문제점을 고려하여, 탈이온수 및 불화수소를 약 5：1의 비율로 포함하는 용액(5：1 불화수소 용액)을 식각액으로 사용하는 습식 식각 공정으로 산화막을 제거하는 방법이 개발되었다.
도 3은 종래의 5：1 불화수소 용액을 식각액으로 사용하는 산화막 식각 공정 후에 형성된 스토리지 전극의 전자 현미경 사진이다.
도 3을 참조하면, 5：1 불화수소 용액을 식각액으로 사용하여 산화막인 상부 및 하부 희생막을 제거하는 식각 공정을 수행할 경우에는, 상술한 LAL을 식각액을 사용하는 식각 공정에 비하여 폴리실리콘으로 구성된 스토리지 전극이 거의 손상을 입지 않는다. 그러나, 후술하는 바와 같이, 기판에 형성된 질화막인 식각 저지막의 식각량의 산포가 매우 커질 뿐만 아니라, 질화막의 식각량이 증가하여 과식각시 식각 마진이 부족하게 되는 단점이 있다.
도 4a는 종래의 5：1 불화수소 용액을 식각액으로 사용하고, 침지(dipping) 방식으로 습식 식각 공정을 수행한 경우 기판 상에 잔류하는 질화막의 두께 산포를 설명하기 위한 평면도이며, 도 4b는 종래의 5：1 불화수소 용액을 식각액을 사용하고 순환(circulation) 방식으로 습식 식각 공정을 수행한 경우 기판 상에 잔류하는 질화막의 두께 산포를 설명하기 위한 평면도이다.
도 4a에 있어서, 습식 식각 공정은 침지 방식으로 약 670초 동안 수행되었으며, 그 결과 기판 상에 잔류하는 질화막의 평균적인 두께는 약 419Å 정도로써, 최대 두께는 약 442Å 정도인 반면, 최소 두께는 약 373Å 정도였다. 즉, 잔류 질화막의 최대 두께와 최소 두께의 차이는 약 69Å 정도로서 습식 식각 공정이 매우 불균일하게 진행되었음을 알 수 있다.
도 4b를 참조하면, 습식 식각 공정은 순환 방식으로 약 750초 동안 수행되었으며, 이에 따라 기판 상에 잔류하는 질화막의 평균적인 두께는 약 405Å 정도로써, 최대 두께는 약 444Å 정도인 반면, 최소 두께는 약 405Å 정도였다. 순환 방식으로 식각 공정을 진행할 경우에는, 잔류 질화막의 최대 두께와 최소 두께의 차이는 약 39Å 정도로서 침지 방식에 비하여 많이 감소되었지만, 여전히 식각 공정이 매우 불균일하게 진행되었음을 알 수 있다.
전술한 바와 같이, 5：1 불화수소 용액을 식각액을 사용하여 산화막을 식각하는 습식 식각 공정을 수행할 경우, 5：1 불화수소 용액의 pH가 약 1 정도로 매우 강한 산성을 띄기 때문에, 습식 식각 공정이 강산성 분위기에서 수행된다. 이에 따라, 식각 공정이 불균일하게 진행되어 식각 공정 후에 기판 상에 잔류하는 질화막의 두께 산포가 매우 커지게 된다. 또한, 기판의 경사면이나 후면으로부터 뜯겨져 나온 파티클들이 습식 식각 공정을 진행하는 동안 기판의 표면에 역으로 흡착되면서 흐름성 형태의 불량을 야기하게 된다.
본 발명의 제1 목적은 폴리실리콘막을 효과적으로 보호하면서 높은 식각 선택비로 산화막을 선택적으로 식각하여 식각 균일성을 확보할 수 있는 식각 조성물을 제공하는 것이다.
본 발명의 제2 목적은 폴리실리콘막을 효과적으로 보호하면서 높은 식각 선택비로 산화막을 선택적으로 식각하여 식각 균일성을 확보할 수 있는 식각 조성물의 제조 방법을 제공하는 것이다.
본 발명의 제3 목적은 폴리실리콘막을 효과적으로 보호하면서 높은 식각 선택비로 산화막을 선택적으로 식각하는 동시에 질화막의 식각 균일성을 확보할 수 있는 식각 방법을 제공하는 것이다.
본 발명의 제4 목적은 폴리실리콘막을 효과적으로 보호하면서 높은 식각 선택비로 산화막을 선택적으로 식각하는 동시에 질화막의 식각 균일성을 확보할 수 있는 식각 방법을 이용하여 반도체 장치를 제조하는 방법을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따르면, 불화수소(HF) 용액 약 0.1 내지 약 8 중량％, 불화암모늄(NH4F) 용액 약 10 내지 약 25 중량％, 비이온성 고분자 계면활성제 약 0.0001 내지 약 3 중량％ 및 나머지 중량％의 순수(H2O)를 포함하는 식각 조성물이 제공된다. 여기서, 상기 비이온성 고분자 계면활성제는 친수성 및 소수성을 가지며, 폴리실리콘막의 표면에 선택적으로 흡착될 수 있다.
본 발명에 따른 식각 조성물은, 산화막과 폴리실리콘막, 산화막과 질화막, 또는 산화막, 폴리실리콘막 및 질화막이 이루어진 구조에서 높은 식각 선택비로 산화막만을 선택적으로 식각할 수 있다. 특히, 본 발명에 따른 식각 조성물은 폴리실리콘막 및 산화막이 적층된 구조에서 폴리실리콘막에 손상을 주지 않고 산화막만을 효과적으로 식각할 수 있다. 또한, 산화막 식각 공정 후에 기판 상에 잔류하는 질화막의 두께 산포를 크게 감소시킬 수 있다.
전술한 본 발명의 제2 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 의한 식각 조성물의 제조 방법에 따르면, 불화수소 용액에 계면활성제를 첨가하고 1차 혼합하여 제1 혼합 용액을 형성한 후, 상기 제1 혼합 용액에 순수를 첨가하고 2차 혼합하여 제2 혼합 용액을 형성한다. 이어서, 상기 제2 혼합 용액에 불화암모늄 용액을 첨가하고 3차 혼합하여 식각 조성물을 형성한다. 이 때, 상기 1차 혼합 및 2차 혼합은 각기 약 10 내지 약 40℃의 온도에서 3시간 이상 수행되며, 상기 3 차 혼합은 약 10 내지 약 40℃의 온도에서 약 12시간 이상 수행된다.
또한, 상술한 본 발명의 제3 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 의한 식각 방법에 따르면, 기판 상에 질화막, 제1 산화막 및 제2 산화막을 순차적으로 형성한 다음, 상기 산화막을 패터닝하여 상기 질화막을 노출시키는 개구를 형성한다. 계속하여, 노출된 질화막 및 상기 개구의 내벽 상에 폴리실리콘막 패턴을 형성한 후, 상기 폴리실리콘막 패턴에 표면에 선택적으로 흡착되어 상기 폴리실리콘막 패턴을 보호하는 비이온성 고분자 계면활성제를 포함하는 식각액을 사용하여 상기 제1 및 제2 산화막을 제거한다. 여기서, 상기 질화막은 실리콘 질화물을 포함하고, 상기 제1 산화막은 BPSG를 포함하며, 상기 제2 산화막은 PE-TEOS를 포함한다.
또한, 전술한 본 발명의 제4 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조 방법에 의하면, 콘택 영역이 형성된 반도체 기판 상에 식각 저지막을 형성한 후, 상기 식각 저지막 상에 제1 산화막을 형성한다. 이어서, 상기 제1 산화막 상에 제2 산화막을 형성하고, 상기 제1 및 제2 산화막을 부분적으로 제거하여 상기 콘택 영역을 노출시킨 다음, 상기 콘택 영역에 접촉되는 폴리실리콘막 패턴을 형성한다. 다음에, 상기 폴리실리콘막 패턴 표면에 선택적으로 흡착되어 상기 폴리실리콘막 패턴을 보호하는 비이온성 고분자 계면활성제를 포함하는 식각액을 사용하여 상기 제1 및 제2 산화막을 제거한다.
본 발명에 따르면, 폴리실리콘으로 이루어진 패턴 또는 스토리지 전극을 효과적으로 보호할 수 있는 식각 조성물을 제조할 수 있다. 이러한 식각 조성물을 사 용하여 습식 식각 공정으로 산화막을 선택적으로 제거할 경우, 높은 식각 선택비로 산화막을 제거할 수 있는 동시에 폴리실리콘막이 손상을 입는 것을 방지할 수 있다. 또한, 산화막을 선택적으로 제거하는 습식 식각 공정의 식각 균일성을 종래의 식각액에 비하여 크게 향상시킬 수 있다.
이하, 본 발명의 바람직한 실시예들에 따른 식각 조성물, 이의 제조 방법, 이를 이용한 식각 방법 및 반도체 장치의 제조 방법을 상세하게 설명한다.
식각 조성물
본 발명에 따른 식각 조성물은, 불화수소, 불화 암모늄, 비이온성 고분자 계면활성제 및 순수를 포함한다.
불화수소로서는, 불화수소(HF) 용액은 약 40 내지 약 60 중량%의 농도를 갖는 것을 사용하고, 조성물중의 최종적인 함량은 약 0.1 내지 약 8 중량％인 것이 바람직하다.
불화암모늄(NH4F)으로서는, 불화 암모늄 용액은 약 30 내지 약 50중량% 정도의 농도를 갖는 것을 사용하고, 조성물 중의 최종 함량은 약 10 내지 약 25 중량％정도인 것이 바람직하다.
비이온성 고분자 계면활성제의 양이 약 0.0001 중량% 보다 작으면, 파티클의 역흡착에 의한 불량의 개선이 불충분하고, 약 3중량%를 초과하면 불량 개선의 효과의 향상이 거의 없어서 바람직하지 않다. 따라서, 비이온성 고분자 계면활성제는 총 조성물에 대하여 약 0.0001 내지 약 3 중량％, 바람직하게는 약 0.001 내지 약 0.02중량%이다.
본 발명에 있어서, 상기 비이온성 고분자 계면활성제는, 친수성(hydrophlicity) 및 소수성(hydrophobicity)을 모두 갖는 비이온 고분자를 포함한다.
본 발명에서 사용할 수 있는 비이온성 고분자 계면활성제로서는 폴리에칠렌글리콜 및 폴리프로필렌글리콜의 블록 공중합체, 폴리에틸렌글리콜 및 폴리프로필렌 글리콜의 랜덤 공중합체, 폴리에틸렌 옥사이드 및 폴리프로필렌옥사이드의 블록 공중합체, 폴리에틸렌옥사이드 및 폴리프로필렌옥사이드의 랜덤 공중합체 등을 들 수 있다. 바람직한 비이온성 고분자 계면활성제로서는,
H-(OCH2CH2)x-(OCH(CH3)CH2)y-(OCH2CH2)z-OH (식중, x, y, 및 z는 각각 양의 정수이다) 의 구조를 갖고, 중량 평균 분자량이 약 3,000이하인 계면활성제를 들 수 있다.
상기 구조식을 갖는 폴리에칠렌 글리콜 및 폴리프로필렌 글리콜의 블록 공중합체로서, 예를 들면 독일 FLUKA사에서 제조한 상품명 Synperonic PE/L64 또는 상품명 Synperonic PE/L61을 사용한다. Synperonic PE/L64 또는 Synperonic PE/L61은 알콜기반의 정련·세정 분산제로서 부산물 발생량이 적기 때문에 환경친화적이며, 우수한 습윤성(webtability)을 나타낸다. 상기 Synperonic PE/L64는 약 2,900 이하의 분자량(molecular weight) 및 약 1.05g/ml 정도의 밀도를 가지며, Synperonic PE/L61은 약 2,000 이하의 분자량 및 약 1.02g/ml 정도의 밀도를 갖는다.
본 발명에서 사용할 수 있는 다른 비이온성 고분자 계면활성제로서는 다가알코올형 비이온성 계면 활성제를 들 수 있다. 다가 알코올형 비이온성 계면 활성제의 대표적인 것으로서는 다가 알코올의 모노 및 디 에스테르 또는 이들의 산화에틸렌 부가물, 지방산 알칸올아미드 및 이의 산화에틸렌 부가물 등을 들 수 있다. 사용되는 다가 알코올로서는 글리세린, 펜타에리트리톨, 소르비탄 등을 들 소 있다.
본 발명에서 바람직하게 사용될 수 있는 다가 알코올형 비이온성 계면활성제로서는 소르비탄 에스테르의 산화에틸렌 부가물을 들 수 있다. 이는 솔비트와 지방산을 촉매(예를 들면, 수산화나트륨)와 함께 가열하면 솔비트가 소르비탄으로 탈수하면서 지방산과 반응하여 에스테르화하여 제조한다.
이러한 소르비탄 에스테르의 예로서는 하기와 같은 구조식을 폴리소르베이트 80을 들 수 있다.
(식중, w, x, y 및 z는 양의 정수이다)
상기 화합물의 구체적인 화학 구조식은 하기와 같다.
이외에도 본 발명에서는 폴리소르베이트 60, 폴리소르베이트 65 등과 같은 소르비탄 에스테르의 산화에틸렌 부가물 등이 사용될 수 있다.
이러한 비이온성 고분자가 산화막을 선택적으로 식각하는 공정 동안 폴리실리콘막을 보호하는 메커니즘은 다음과 같다.
도 5a 및 도 5b는 본 발명에 따른 식각 조성물이 폴리실리콘막을 보호하는 메커니즘을 설명하기 위한 개략적인 단면도들이다.
도 5a 및 도 5b에 도시한 바와 같이, 불화암모늄 용액, 불화수소 용액 및 순수를 혼합하여 제조한 용액에 계면활성제로 비이온성 고분자를 첨가할 경우, 비이온성 고분자가 폴리실리콘막의 표면에 선택적으로 흡착됨으로써, 산화막을 식각하는 습식 식각 공정 동안 폴리실리콘막이 손상을 입는 것을 방지할 수 있다.
본 발명에 따른 식각 조성물을 사용하여 산화막, 질화막 및 폴리실리콘막을 포함하는 구조에서 산화막을 선택적으로 식각할 경우, 비이온성 고분자에 의하여 특히 폴리실리콘막이 손상되는 것을 방지하는 동시에 질화막의 식각 균일성을 확보할 수 있다.
식각 조성물의 제조
도 6은 본 발명에 따른 식각 조성물의 제조 방법을 설명하기 위한 흐름도를 도시한 것이다.
도 6을 참조하면, 먼저 약 50 중량％ 정도의 농도를 갖는 불화수소(HF) 용액 최종 농도가 약 0.1 내지 약 8 중량％가 되도록 용기(container) 내에 투입한다(단계 S10). 이어서, 상기 불화수소 용액에 상술한 성분을 갖는 계면활성제 약 0.0001 내지 약 3 중량％, 바람직하게는 약 0.001 내지 약 0.02중량%를 첨가한 다음(단계 S20), 계면활성제가 첨가된 불화수소 용액을 약 3 시간 이상 교반하여 계면활성제와 약 50 중량％ 농도의 불화수소 용액을 균일하게 혼합하여 제1 혼합 용액을 제조한다(단계 S30).
상기 제1 혼합 용액에 순수(H2O)를 일정량 첨가한 후(단계 S40), 다시 약 3 시간 이상 순수와 제1 혼합 용액을 고루 교반하여 균일하게 혼합된 제2 혼합 용액을 형성한다(단계 S50).
상기 제2 혼합 용액에 약 40 중량％의 농도를 갖는 불화암모늄(NH4F) 용액을 불화 암모늄의 최종 농도가 약 10 내지 약 25 중량％가 되도록 첨가한 다음(단계 S60), 제2 혼합 용액과 불화암모늄 용액을 약 12 시간 이상 고루 교반하여 균일하게 혼합된 식각 조성물을 제조한다(단계 S70). 이 경우, 순환 펌프 및 필터를 상기 용기에 연결하여, 상기 제1 혼합 용액, 제2 혼합 용액 및 식각 조성물 내에 생성되는 파티클들을 순환시키면서 필터링한다. 또한, 상기 제1 혼합 용액, 제2 혼합 용액 및 식각 조성물을 제조하는 동안, 상기 제1 혼합 용액, 제2 혼합 용액 및 식각 조성물의 온도를 약 10 내지 약 40℃ 정도로 유지한다.
본 발명에 있어서, 전술한 순서에 따라 식각 조성물의 각 성분을 첨가 및 혼합하지 않을 경우에는, 불화암모늄과 불화수소가 반응하여 NH4FHF2의 형태로 부분 결정화가 일어날 수 있기 때문에, 원하는 식각 조성물로서의 특성을 갖지 못하게 된다.
실시예 1
약 50 중량％ 정도의 농도를 갖는 불화수소(HF) 용액 일정량을 용기(container) 내에 투입하고, 이어서, 상기 불화수소 용액에 상술한 성분을 갖는 계면활성제 소량을 첨가하였다. 계면활성제로서는 FLUKA사(독일)에서 제조한 상품명 Synperonic PE/L64를 사용하였다. 계면활성제가 첨가된 불화수소 용액을 약 3 시간 이상 교반하여 계면활성제와 약 50 중량％ 농도의 불화수소 용액을 균일하게 혼합하여 제1 혼합 용액을 제조한 후, 상기 제1 혼합 용액에 순수(H2O)를 일정량 첨가하였다. 다시, 약 3 시간 이상 순수와 제1 혼합 용액을 고루 교반하여 균일하게 혼합된 제2 혼합 용액을 형성하였다.
상기 제2 혼합 용액에 약 40 중량％의 농도를 갖는 불화암모늄(NH4F) 용액을 불화 암모늄의 최종 농도가 약 10 내지 약 25 중량％가 되도록 첨가한 다음, 제2 혼합 용액과 불화암모늄 용액을 약 12 시간 이상 고루 교반하여 균일하게 혼합된 식각 조성물을 제조하였다.
이 경우, 순환 펌프 및 필터를 상기 용기에 연결하여, 상기 제1 혼합 용액, 제2 혼합 용액 및 식각 조성물 내에 생성되는 파티클들을 순환시키면서 필터링하였다. 또한, 상기 제1 혼합 용액, 제2 혼합 용액 및 식각 조성물을 제조하는 동안, 상기 제1 혼합 용액, 제2 혼합 용액 및 식각 조성물의 온도를 약 10 내지 약 40℃ 정도로 유지하였다.
수득된 식각 조성물 중의 불화 암모늄의 함량은 약 18중량%, 불화수소의 함량은 약 4.5중량%, 비이온성 고분자 계면활성제의 함량은 약 0.001 내지 약 0.02 중량% 정도였다.
실시예 2
상기 실시예 1에서, 계면활성제로서 Synperonic PE/L64 대신 Synperonic PE/L64 와 폴리소르베이트 80을 사용한 것 이외에는 실시예 1에서와 동일한 방법에 따라서 식각 조성물을 제조하였다. 수득된 식각 조성물 중의 불화 암모늄의 함량은 약 18중량%, 불화수소의 함량은 약 4.5중량%, 비이온성 고분자 계면활성제로서 Synperonic PE/L64의 함량은 약 10ppm이었으며, 폴리소르베이트 80의 함량은 약 200ppm이었다.
실시예 3
상기 실시예 1에서, 계면활성제로서 Synperonic PE/L64 대신 폴리소르베이트 80을 사용한 것 이외에는 실시예 1에서와 동일한 방법에 따라서 식각 조성물을 제조하였다. 수득된 식각 조성물 중의 불화 암모늄의 함량은 18중량%, 불화수소의 함량은4.5중량%, 비이온성 고분자 계면활성제로서 폴리소르베이트 80의 함량은 200ppm이었다.
비교예 1
불화수소(HF)를 증류수(D.I. water)와 약 1:5 정도의 비율로 혼합하여 식각 조성물을 제조하였다.
비교예 2
40중량%의 불화 암모늄, 50중량%의 불화수소 및 증류수를 5:1:5 정도의 비율로 혼합하고, 이에 C8H17NH2와 C9H19COOH를 동일한 몰비로 첨가하여 계면활성제의 농도를 200ppm으로 조정하여 식각 조성물(LAL 500 수용액)을 제조하였다.
비교예 3
비교예 1에서 수득한 식각 조성물에 C8H17NH2와 C9H19
COOH를 동일한 몰비로 첨가하여 계면활성제의 농도를 200ppm으로 조절하여 식각 조성물을 제조하였다.
비교예 4
비교예 2에서 계면활성제를 첨가하지 않은 것을 제외하고는 동일한 방법으로 식각 조성물을 제조하였다.
산화막의 식각
도 7a 내지 도 7c는 본 발명에 따른 식각 조성물을 사용하여 기판 상에 형성된 산화막, 질화막 및 폴리실리콘막 가운데 산화막을 선택적으로 식각하는 방법을 설명하기 위한 단면도들을 도시한 것이다. 도 7a 내지 도 7c에 있어서, 설명의 편의를 위하여 기판과 질화막 사이에 형성될 수 있는 하부 구조물은 도시하지 않는다.
도 7a를 참조하면, 실리콘 웨이퍼와 같은 기판(100) 상에 질화막(105), 제1 산화막(110) 및 제2 산화막(115)을 순차적으로 형성한다. 여기서, 질화막(105)은 실리콘 질화물(SiN)로 구성되며, 제1 산화막(110)은 BPSG를 사용하여 형성된다. 또한, 제2 산화막(115)은 PE-TEOS를 사용하여 형성한다.
도 7b를 참조하면, 사진식각 공정을 이용하여 제2 산화막(115) 및 제1 산화 막(110)을 부분적으로 식각하여 질화막(105)을 노출시키는 개구(120)를 형성한다. 이어서, 개구(120)를 통해 노출된 질화막(105)의 상면, 개구(120)의 내측벽 및 제2 산화막(115) 상에 폴리실리콘막을 형성한 다음, 상기 폴리실리콘막을 패터닝하여 노출된 질화막(105)의 상면 및 개구(120)의 내측벽 상에 폴리실리콘막 패턴(125)을 형성한다.
도 7c를 참조하면, 상술한 본 발명에 따른 식각 조성물을 사용하는 습식 식각 공정으로 제2 산화막(115) 및 제1 산화막(110)을 식각한다. 이와 함께, 기판(100) 상의 질화막(105)의 상부로 부분적으로 식각된다. 이 경우, 전술한 바와 같이, 본 발명에 따른 식각 조성물은 폴리실리콘막 패턴(125)의 표면에 흡착되어 폴리실리콘막 패턴(125)을 보호하는 비이온성 고분자를 포함하기 때문에, 제1 및 제2 산화막(110, 115)을 식각하는 동안 폴리실리콘막 패턴(125)이 손상을 입는 것을 방지할 수 있다. 또한, 종래의 LAL 또는 5：1 불화수소 식각액에 비하여 질화막(105)의 식각 균일도를 향상시킬 수 있다. 이러한 식각 공정에 따른 질화막(105), 제1 및 제2 산화막(110, 115) 그리고 폴리실리콘막 패턴(125)의 식각 결과는 후술하는 바와 같다.
식각 실험 1
도 8a 내지 도 8d는 각기 본 발명의 실시예 1에 따라 수득한 식각 조성물과 비교예 1 내지 3의 식각 조성물을 사용한 습식 식각 공정에 의한 PE-TEOS막, BPSG막, 질화실리콘(SiN)막 및 폴리실리콘막의 식각율(etch rate)을 나타내는 그래프들 이다. 도 8a 내지 도 8d에 있어서, 도 8a는 질화 실리콘막의 식각 결과를 나타내고, 도 8b는 BPSG막에 대한 식각 결과이며, 도 8c는 PE-TEOS막에 대한 식각 결과이고, 도 8d는 폴리실리콘막에 대한 식각 결과를 나타낸다.
도 8a를 참조하면, 실시예 1에 따른 식각 조성물을 사용하는 습식 식각 공정으로 PE-TEOS막 및 BPSG막을 식각하는 동안 질화 실리콘막의 평균 식각율은 약 26Å/분 정도이고, 최대 식각율은 약 27Å/분 정도이며, 최소 식각율은 약 24Å/분 정도이므로 식각율 산포가 약 3 정도에 불과하였다.
이에 비하여, 비교예 1에 따른 불화수소 식각액을 사용하였을 때는, 평균 식각율이 약 76Å/분 정도이고, 최대 식각율은 약 86Å/분 정도이며, 최소 식각율은 약 65Å/분 정도이므로 식각율 산포가 약 21 정도였다.
비교예 2에서 수득한 LAL 500 식각액을 사용할 경우에는, 평균 식각율이 약 14Å/분 정도이고, 최대 식각율은 약 15Å/분 정도이며, 최소 식각율은 약 13Å/분 정도이므로 식각율 산포가 약 2 정도로 매우 작았다.
또한, 비교예 3에서 수득한 식각액을 사용할 경우에는, 평균 식각율이 약 46Å/분 정도이고, 최대 식각율은 약 49Å/분 정도이며, 최소 식각율은 약 43Å/분 정도이므로 식각율 산포가 약 6 정도였다.
따라서, 본 발명의 실시예 1에 따른 식각 조성물을 사용하여 PE-TEOS 및 BPSG 산화막들을 식각하는 동안 질화 실리콘막의 식각 균일성이 종래의 식각액에 비하여 크게 향상됨을 알 수 있다.
도 8b에 도시한 바와 같이, 본 발명의 실시예 1에 따른 식각 조성물을 사용 하는 습식 식각 공정을 수행한 결과, BPSG막의 평균 식각율은 약 2,303Å/분 정도이고, 최대 식각율은 약 2,390Å/분 정도이며, 최소 식각율은 약 2,215Å/분 정도이므로 식각율 산포가 약 175 정도였다.
이에 반하여, 비교예 1에서 수득한 불화수소 식각액을 사용하였을 때는, 평균 식각율이 약 5,885Å/분 정도이고, 최대 식각율은 약 6,298Å/분 정도이며, 최소 식각율은 약 5,472Å/분 정도이므로 식각율 산포가 약 826 정도였다. 즉, 종래의 5：1 불화수소 식각액을 사용할 경우에는 BPSG막의 식각율은 증가하지만 식각균일성이 크게 떨어진다.
한편, 비교예 2에서 수득한 LAL 500 식각액을 사용할 경우에는, 평균 식각율이 약 582Å/분 정도이고, 최대 식각율은 약 591Å/분 정도이며, 최소 식각율은 약 572Å/분 정도이므로 식각율 산포가 약 19 정도로 매우 작았다. 그러나, 종래의 LAL 500 식각액을 사용할 때는, BPSG막의 식각 균일성은 확보할 수 있으나, 식각율이 지나치게 저하된다.
또한, 비교예 3에서 수득한 식각액을 사용할 경우에는, 평균 식각율이 약 3,939Å/분 정도이고, 최대 식각율은 약 4,181Å/분 정도이며, 최소 식각율은 약 3,696Å/분 정도로 식각율 산포가 약 485 정도였다. 따라서, 비록 BPSG 막의 식각율은 확보할 수 있으나 식각 균일성이 저하된다.
그러므로, 본 발명에 따른 식각 조성물을 사용하여 BPSG막을 식각할 경우, 적절한 식각율로 식각하면서 식각 균일성을 확보할 수 있다.
도 8c를 참조하면, 본 발명의 실시예 1에 따른 식각 조성물을 사용하는 습식 식각 공정을 수행한 결과, PE-TEOS막의 평균 식각율은 약 3,124Å/분 정도이고, 최대 식각율은 약 3,132Å/분 정도이며, 최소 식각율은 약 3,116Å/분 정도이므로 식각율 산포가 약 16 정도로 극히 작았다.
비교예 1에서 수득한 불화수소 식각액을 사용하였을 때는, 평균 식각율이 약 3,031Å/분 정도이고, 최대 식각율은 약 3,529Å/분 정도이며, 최소 식각율은 약 2,533Å/분 정도이므로 식각율 산포가 약 996 정도였다. 종래의 5：1 불화수소 식각액을 사용할 경우에는 실시예 1 보다 PE-TEOS막의 식각율도 떨어질 뿐만 아니라 식각균일성이 현저하게 저하된다.
또한, 비교예 2에서 수득한 LAL 500 식각액을 사용할 때에는, 평균 식각율이 약 1,262Å/분 정도이고, 최대 식각율은 약 1,316Å/분 정도이며, 최소 식각율은 약 1,208Å/분 정도이므로 식각율 산포가 약 108 정도로 매우 작았다. 그러나, 종래의 LAL 500 식각액을 사용할 때는, PE-TEOS막의 식각 균일성은 확보할 수 있으나, 식각율이 지나치게 저하된다.
한편, 비교예 3에서 수득한 식각액을 사용할 경우에는, 평균 식각율이 약 2,408Å/분 정도이고, 최대 식각율은 약 3,195Å/분 정도이며, 최소 식각율은 약 1,620Å/분 정도로 식각율 산포가 약 1,575 정도였다. 따라서, 비록 PE-TEOS막의 식각율은 확보할 수 있으나 식각 균일성이 지나치게 저하된다.
그러므로, 본 발명의 실시예 1에 따른 식각 조성물을 사용하여 PE-TEOS막을 식각할 경우, 우수한 식각율 및 적절한 식각 균일성을 확보할 수 있다.
도 8d를 참조하면, 실시예 1에 따른 식각 조성물을 사용하는 습식 식각 공정 으로 PE-TEOS막 및 BPSG막을 식각하는 동안 폴리실리콘막의 평균 식각율은 약 9Å/분 정도이고, 최대 식각율은 약 9.8Å/분 정도이며, 최소 식각율은 약 8.8Å/분 정도이므로 식각율 산포가 약 1 정도에 불과하였다. 즉, 본 발명에 따른 식각 조성물은 전술한 바와 같이, 산화막들을 식각하는 동안 폴리실리콘막을 적절하게 보호할 수 있다.
비교예 1에서 수득한 식각액을 사용하였을 때는, 평균 식각율이 약 8Å/분 정도이고, 최대 식각율은 약 8.4Å/분 정도이며, 최소 식각율은 약 7.5Å/분 정도이므로 식각율 산포가 약 1 정도였다.
비교예 2에서 수득한 LAL 500 식각액을 사용할 경우에는, 평균 식각율이 약 8Å/분 정도이고, 최대 식각율은 약 8.5Å/분 정도이며, 최소 식각율은 약 7.5Å/분 정도이므로 식각율 산포가 약 1 정도로 매우 작았다.
또한, 비교예 3에서 수득한 식각액을 사용할 경우에는, 평균 식각율이 약 8Å/분 정도이고, 최대 식각율은 약 8.4Å/분 정도이며, 최소 식각율은 약 7.5Å/분 정도이므로 식각율 산포가 약 1 정도였다.
도 8a 내지 도 8d에 도시한 바와 같이, 본 발명의 실시예 1에 따른 식각 조성물을 사용하여 PE-TEOS막 및 BPSG막과 같은 산화막을 식각할 경우, 폴리실리콘막을 효과적으로 보호하면서, 상기 산화막들 및 질화막의 식각 균일성을 충분하게 확보할 수 있다.
식각 실험 2
도 9a 내지 도 9d는 각기 본 발명의 실시예 2 및 3에 따라 수득한 식각 조성물과 비교예 4에서 수득한 식각 용액을 사용한 습식 식각 공정에 의한 PE-TEOS막, BPSG막, 질화실리콘(SiN)막 및 폴리실리콘막의 식각율(etch rate)을 나타내는 그래프들이다. 도 9a 내지 도 9d에 있어서, 도 9a는 질화실리콘막의 식각 결과를 나타내고, 도 9b는 BPSG막에 대한 식각 결과이며, 도 9c는 PE-TEOS막에 대한 식각 결과이고, 도 9d는 폴리실리콘막에 대한 식각 결과를 나타낸다.
도 9a를 참조하면, 실시예 2에 따른 식각 조성물을 사용하는 습식 식각 공정으로 PE-TEOS막 및 BPSG막을 식각하는 동안 질화실리콘막의 평균 식각율은 약 32Å/분 정도이고, 최대 식각율은 약 33Å/분 정도이며, 최소 식각율은 약 30Å/분 정도이므로 식각율 산포가 약 3 정도에 불과하였다.
한편, 실시예 3에 따른 식각 조성물을 사용한 경우에는, 평균 식각율이 약 30Å/분 정도이고, 최대 식각율은 약 32Å/분 정도이며, 최소 식각율은 약 29Å/분 정도이므로 식각율 산포가 약 3 정도로 역시 작았다.
이에 대하여, 비교예 4에 따른 식각액을 사용할 경우에는, 평균 식각율이 약 32Å/분 정도이고, 최대 식각율은 약 34Å/분 정도이며, 최소 식각율은 약 30Å/분 정도이므로 식각율 산포가 약 4 정도이었다.
따라서, 본 발명의 실시예에 따른 식각 조성물을 사용하여 PE-TEOS 및 BPSG 산화막들을 식각하는 동안 질화실리콘막의 식각 균일성이 종래의 식각액에 비하여 약간 향상됨을 알 수 있다.
도 9b에 도시한 바와 같이, 본 발명의 실시예 2에 따른 식각 조성물을 사용 하는 습식 식각 공정을 수행한 결과, BPSG막의 평균 식각율은 약 1,978Å/분 정도이고, 최대 식각율은 약 2,155Å/분 정도이며, 최소 식각율은 약 1,800Å/분 정도이므로 식각율 산포가 약 355 정도였다.
또한, 실시예 3에 따른 식각 조성물을 사용하였을 때에는, 평균 식각율이 약 1,360Å/분 정도이고, 최대 식각율은 약 1,381Å/분 정도이며, 최소 식각율은 약 1,339Å/분 정도이므로 식각율 산포가 약 42 정도였다. 실시예 3에 따른 식각 조성물을 사용한 경우에는 BPSG막의 식각율은 감소하지만, 식각 균일성이 크게 향상된다.
한편, 비교예 4에 따른 식각액을 사용할 경우에는, 평균 식각율이 약 2,796Å/분 정도이고, 최대 식각율은 약 2,889Å/분 정도이며, 최소 식각율은 약 2703Å/분 정도이므로 식각율 산포가 약 186 정도로 매우 작았다.
그러므로, 본 발명의 실시예 2 및 3에 따른 식각 조성물을 사용하여 BPSG막을 식각할 경우, 계면 활성제가 첨가되지 않은 비교예 4의 식각액에 비하여 식각율이 낮아져 적절한 식각율로 식각하면서도 식각 균일성을 확보할 수 있다.
도 9c를 참조하면, 본 발명의 실시예 2에 따른 식각 조성물을 사용하는 습식 식각 공정을 수행한 결과, PE-TEOS막의 평균 식각율은 약 2,802Å/분 정도이고, 최대 식각율은 약 3,048Å/분 정도이며, 최소 식각율은 약 2,556Å/분 정도이므로 식각율 산포가 약 492 정도이었다.
본 발명의 실시예 3에 따른 식각 조성물을 사용하는 식각액을 사용하였을 때는, 평균 식각율이 약 2,358Å/분 정도이고, 최대 식각율은 약 2,581Å/분 정도이 며, 최소 식각율은 약 2,135Å/분 정도이므로 식각율 산포가 약 446 정도였다.
한편, 비교예 4에 따른 식각액을 사용할 때에는, 평균 식각율이 약 3,532Å/분 정도이고, 최대 식각율은 약 3,639Å/분 정도이며, 최소 식각율은 약 3,424Å/분 정도이므로 식각율 산포가 약 215 정도로 매우 작았다. 그러나, 비교예 4에 따른 식각액을 사용할 때는, PE-TEOS막의 식각 균일성은 확보할 수 있으나, 식각율이 지나치게 커서 바람직하지 않다.
그러므로, 본 발명에 따른 식각 조성물을 사용하여 PE-TEOS막을 식각할 경우, 적절한 식각 균일성을 확보할 수 있다.
도 9d를 참조하면, 실시예 2에 따른 식각 조성물을 사용하는 습식 식각 공정으로 PE-TEOS막 및 BPSG막을 식각하는 동안 폴리실리콘막의 평균 식각율은 약 32Å/분 정도이고, 최대 식각율은 약 46Å/분 정도이며, 최소 식각율은 약 18Å/분 정도이므로 식각율 산포가 약 28 정도이었다.
실시예 3에 따른 식각액을 사용하였을 때는, 평균 식각율이 약 26Å/분 정도이고, 최대 식각율은 약 35Å/분 정도이며, 최소 식각율은 약 16Å/분 정도이므로 식각율 산포가 약 19 정도였다.
한편, 비교예 4에 따른 식각액을 사용할 경우에는, 평균 식각율이 약 128Å/분 정도이고, 최대 식각율은 약 131Å/분 정도이며, 최소 식각율은 약 125Å/분 정도이므로 식각율 산포가 약 3 정도로 매우 작았다. 그렇지만, 폴리실리콘막의 식각율이 커서 바람직하지 않았다.
따라서, 비교예 4의 식각액에 비하여 월등하게 낮은 식각율을 나타내고 있어 서 실시예 2 및 3의 식각액을 사용하는 것이 바람직함을 알 수 있다.
도 9a 내지 도 9d에 도시한 바와 같이, 본 발명에 따른 식각 조성물을 사용하여 PE-TEOS막 및 BPSG막과 같은 산화막을 식각할 경우, 산화막의 식각율에 있어서는 차이가 있으나, 질화막의 경우에는 큰 차이가 없고, 폴리실리콘막에 있어서는 월등하게 낮은 식각율을 나타냄에 따라, 계면활성제를 첨가하는 것이 효과적임을 알 수 있었다.
반도체 장치의 제조
도 10a 내지 도 10e 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들을 도시한 것이다. 도 10a 내지 도 10e에 있어서, 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 10a는 게이트 구조물(175)을 포함하는 트랜지스터 구조물(183)이 형성된 반도체 기판(150) 상에 제1 패드(200) 및 제2 패드(205)를 형성하는 단계를 설명하기 위한 단면도이다.
도 10a를 참조하면, 셸로우 트렌치 소자 분리(STI) 공정이나 실리콘 부분 산화법(LOCOS) 등과 같은 소자 분리 공정을 이용하여 반도체 기판(150) 상에 소자 분리막(155)을 형성하여 반도체 기판(150)을 액티브 영역 및 필드 영역으로 구분한다.
열 산화법이나 화학 기상 증착(CVD) 공정으로 소자 분리막(155)이 형성된 반도체 기판(150) 상에 얇은 두께의 게이트 산화막(도시되지 않음)을 형성한 후, 상 기 게이트 산화막 상에 제1 도전막(도시되지 않음) 및 제1 마스크층(도시되지 않음)을 순차적으로 형성한다. 상기 제1 도전막 및 제1 마스크층은 각기 게이트 도전막 및 게이트 마스크층에 해당된다. 상기 제1 도전막은 불순물로 도핑된 폴리실리콘으로 구성되며 후에 게이트 도전막 패턴(165)으로 패터닝된다. 또한, 상기 제1 도전막은 도핑된 폴리실리콘 및 금속 실리사이드로 이루어진 폴리사이드 구조로 형성될 수 있다. 상기 제1 마스크층은 후에 게이트 마스크 패턴(170)으로 패터닝되며, 후속하여 형성되는 제1 층간 절연막(195)에 대하여 식각 선택비를 갖는 물질을 사용하여 형성된다. 예를 들면, 제1 층간 절연막(195)이 산화물로 이루어질 경우에 상기 제1 마스크층은 실리콘 질화물과 같은 질화물로 이루어진다.
상기 제1 마스크층 상에 제1 포토레지스트막(도시되지 않음)을 도포한 다음, 상기 제1 포토레지스트막을 노광 및 현상하여 제1 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 마스크층, 제1 도전막 및 게이트 산화막을 순차적으로 패터닝함으로써, 반도체 기판(150) 상에 각기 게이트 산화막 패턴(160), 게이트 도전막 패턴(165) 및 게이트 마스크 패턴(170)을 포함하는 게이트 구조물(175)들을 형성한다.
상기 게이트 구조물들(175)이 형성된 반도체 기판(150) 상에 실리콘 질화물과 같은 질화물로 이루어진 제1 절연막(도시되지 않음)을 형성한 후, 상기 제1 절연막을 이방성 식각하여 각 게이트 구조물(175)들의 측면에 게이트 스페이서인 제1 스페이서(180)를 형성한다.
이어서, 게이트 구조물들(175)을 이온 주입 마스크로 이용하여 게이트 구조 물들(175) 사이에 노출되는 반도체 기판(150)에 이온 주입공정으로 불순물을 주입한 후, 열처리 공정을 수행함으로써, 반도체 기판(150)에 소오스/드레인 영역들인 제1 콘택 영역(185) 및 제2 콘택 영역(190)을 형성한다. 따라서, 반도체 기판(150) 상에는 소오스/드레인 영역들에 해당하는 제1 및 제2 콘택 영역들(185, 190) 및 게이트 구조물들(175)을 포함하는 MOS 트랜지스터 구조물들(183)이 형성된다. 이 경우, 소오스/드레인 영역들인 제1 및 제2 콘택 영역들(185, 190)은 캐패시터를 위한 제1 패드(200)와 비트 라인을 위한 제2 패드(205)가 각기 접촉되는 캐패시터 콘택 영역 및 비트 라인 콘택 영역으로 구분된다. 예를 들면, 소오스/드레인 영역들 가운데 제1 콘택 영역(185)은 제1 패드(200)가 접촉되는 스토리지 노드 콘택 영역에 해당되며, 제2 콘택 영역(190)은 제2 패드(205)가 접속되는 비트 라인 콘택 영역에 해당된다.
상기 트랜지스터 구조물들(183)을 덮으면서 반도체 기판(150)의 전면에 산화물로 이루어진 제1 층간 절연막(195)을 형성한다. 제1 층간 절연막(195)은 BPSG, USG 또는 HDP-CVD 산화물을 사용하여 형성한다.
화학 기계적 연마(CMP) 공정, 에치 백 공정 또는 화학 기계적 연마(CMP)와 에치 백을 조합한 공정을 이용하여 제1 층간 절연막(195)의 상부를 식각함으로써, 제1 층간 절연막(195)의 상면을 평탄화시킨다.
상기 평탄화된 제1 층간 절연막(195) 상에 제2 포토레지스트막(도시되지 않음)을 도포한 후, 상기 제2 포토레지스트막을 노광 및 현상하여 제1 층간 절연막(195) 상에 제2 포토레지스트 패턴을 형성한다. 다음에, 상기 제2 포토레지 스트 패턴을 식각 마스크로 이용하여 제1 층간 절연막(195)을 부분적으로 이방성 식각함으로써, 제1 층간 절연막(195)에 반도체 기판(150)에 형성된 제1 및 제2 콘택 영역(185, 190)을 노출시키는 제1 콘택홀들(198)을 형성한다. 이에 따라, 상기 제1 콘택홀들(198)이 트랜지스터 구조물들(183)에 대하여 자기 정렬되면서 반도체 기판(150)에 형성된 제1 및 제2 콘택 영역(185, 190)을 노출시키게 된다. 이 때, 제1 콘택홀들(198) 가운데 일부는 스토리지 노드 콘택 영역인 제1 콘택 영역(185)을 노출시키며, 제1 콘택홀들(198) 중 다른 부분은 비트 라인 콘택 영역인 제2 콘택 영역(190)을 노출시킨다.
상기 제2 포토레지스트 패턴을 애싱 및 스트립 공정을 통하여 제거한 다음, 제1 및 제2 콘택 영역(185, 190)을 노출시키는 제1 콘택홀들(198)을 채우면서 제1 층간 절연막(195) 상에 제2 도전막(도시되지 않음)을 형성한다. 상기 제2 도전막은 고농도의 불순물로 도핑된 폴리실리콘 또는 금속을 사용하여 형성한다.
화학 기계적 연마(CMP) 공정, 에치 백 공정 또는 화학 기계적 연마(CMP)와 에치 백을 조합한 공정을 이용하여 평탄화된 제1 층간 절연막(195)의 상면이 노출될 때까지 상기 제2 도전막을 식각하여 각기 제1 콘택홀들(198)을 매립하는 자기 정렬된 콘택(SAC) 패드인 제1 패드(200) 및 제2 패드(205)를 형성한다. 이 때, 제1 스토리지 노드 콘택 패드인 제1 패드(200)는 스토리지 노드 콘택 영역인 제1 콘택 영역(185) 상에 형성되며, 제1 비트 라인 콘택 패드인 제2 패드(205)는 비트 라인 콘택 영역인 제2 콘택 영역(190) 상에 형성된다. 제1 패드(200)는 캐패시터의 스토리지 노드 콘택 영역에 접촉되며, 제2 패드(205)는 비트 라인 콘택 영역에 접촉된 다.
도 10b는 반도체 기판(150) 상에 비트 라인 및 제4 패드(240)를 형성하는 단계들을 설명하기 위한 단면도이다.
도 10b를 참조하면, 제1 및 제2 패드(200, 205)를 포함하는 제1 층간 절연막(195) 상에 BPSG, USG 또는 HDP-CVD 산화물을 사용하여 제2 층간 절연막(210)을 형성한다. 제2 층간 절연막(210)은 후속하여 형성되는 비트 라인(도시되지 않음)과 제1 스토리지 노드 콘택 패드인 제1 패드(200)를 전기적으로 절연시키는 역할을 한다.
화학 기계적 연마(CMP) 공정, 에치 백 공정 또는 화학 기계적 연마(CMP)와 에치 백을 조합한 공정을 이용하여 제2 층간 절연막(210)을 식각함으로써, 제2 층간 절연막(210)의 상면을 평탄화시킨다.
제2 층간 절연막(210) 상에 제3 포토레지스트막(도시되지 않음)을 도포한 후, 제3 포토레지스트막을 노광 및 현상하여 제2 층간 절연막(210) 상에 제3 포토레지스트 패턴(도시되지 않음)을 형성한다.
상기 제3 포토레지스트 패턴을 식각 마스크로 이용하여 제2 층간 절연막(210)을 부분적으로 식각함으로써, 제2 층간 절연막(210)에 제1 층간 절연막(195)에 매립된 제1 비트 라인 콘택 패드인 제2 패드(205)를 노출시키는 제2 콘택홀(도시되지 않음)을 형성한다. 상기 제2 콘택홀은 후속하여 형성되는 상기 비트 라인과 제1 비트 라인 콘택 패드인 제2 패드(205)를 서로 전기적으로 연결하기 위한 비트 라인 콘택홀에 해당한다.
상기 제3 포토레지스트 패턴을 애싱 및 스트립 공정을 이용하여 제거한 후, 비트 라인 콘택홀인 상기 제2 콘택홀을 채우면서 제2 층간 절연막(210) 상에 제3 도전막(도시되지 않음) 및 제2 마스크층(도시되지 않음)을 차례로 형성한다. 상기 제3 도전막 및 제2 마스크층은 후속하여 각기 비트 라인 도전막 패턴(도시되지 않음) 및 비트 라인 마스크 패턴(도시되지 않음)으로 패터닝된다.
상기 제2 마스크층 상에 제4 포토레지스트막을 도포한 후, 제4 포토레지스트막을 노광 및 현상하여 상기 제2 마스크층 상에 제4 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 제4 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제2 마스크층 및 제3 도전막을 순차적으로 패터닝함으로써, 비트 라인 콘택홀인 상기 제2 콘택홀을 채우는 제3 패드(도시되지 않음)를 형성하는 동시에 제2 층간 절연막(210) 상에 상기 비트 라인 도전막 패턴 및 비트 라인 마스크층 패턴을 포함하는 비트 라인(도시되지 않음)을 형성한다. 상기 제3 패드는 비트 라인과 제1 비트 라인 콘택 패드인 제2 패드(205)를 서로 전기적으로 연결하는 제2 비트 라인 콘택 패드에 해당된다. 이 경우, 상기 제3 패드는 비트 라인 콘택 플러그로서 제1 플러그라고도 일컫는다. 상기 비트 라인 마스크 패턴은 후속하는 스토리지 노드 콘택홀인 제4 콘택홀(270)을 형성하기 위한 식각 공정 동안 비트 라인 도전막 패턴을 보호하는 역할을 수행한다. 이 때, 상기 비트 라인 마스크 패턴은 산화물로 구성된 제4 층간 절연막(250), 제1 산화막(260) 및 제2 산화막(265)에 대하여 식각 선택비를 갖는 물질로 이루어진다. 예를 들면, 상기 비트 라인 마스크 패턴은 실리콘 질화물과 같은 질화물로 이루어진다.
상기 비트 라인들 및 제2 층간 절연막(210) 상에 제2 절연막(도시되지 않음)을 형성한 후, 제2 절연막을 이방성 식각하여 각 비트 라인의 측벽에 비트 라인 스페이서인 제2 스페이서(도시되지 않음)를 형성한다. 상기 제2 스페이서는 제2 스토리지 노드 콘택 패드인 제4 패드(240)를 형성하는 동안 상기 비트 라인을 보호하기 위하여 제2 층간 절연막(210) 및 후속하여 형성되는 제3 층간 절연막(215)에 대하여 식각 선택비를 가지는 물질로 이루어진다. 예를 들면, 상기 제2 스페이서는 실리콘 질화물과 같은 질화물을 사용하여 형성된다.
측벽에 상기 제2 스페이서가 형성된 비트 라인을 덮으면서 제2 층간 절연막(210) 상에 제3 층간 절연막(215)을 형성한다. 제3 층간 절연막(215)은 BPSG, USG 또는 HDP-CVD 산화물 등과 같은 산화물로 형성된다.
화학 기계적 연마(CMP) 공정, 에치 백 공정 또는 화학 기계적 연마(CMP)와 에치 백을 조합한 공정으로 상기 비트 라인 마스크 패턴의 상면이 노출될 때까지 제3 층간 절연막(215)을 식각하여 제3 층간 절연막(215)의 상면을 평탄화시킨다.
평탄화된 제3 층간 절연막(215) 상에 제5 포토레지스트막을 도포한 후, 상기 제5 포토레지스트막을 노광 및 현상하여 제3 층간 절연막(215) 상에 제5 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서, 상기 제5 포토레지스트 패턴을 식각 마스크로 이용하여 제3 층간 절연막(215) 및 제2 층간 절연막(210)을 부분적으로 식각함으로써, 제1 스토리지 노드 콘택 패드인 제1 패드들(200)을 노출시키는 제3 콘택홀들(238)을 형성한다. 제3 콘택홀들(238)은 제1 스토리지 노드 콘택홀들에 해당된다. 이 경우, 제3 콘택홀들(238)은 상기 비트 라인의 측벽에 형성된 제2 스페이서에 대하여 자기 정렬 방식으로 형성된다.
제3 콘택홀들(238)을 채우면서 제3 층간 절연막(215) 상에 제4 도전막을 형성한 후, 화학 기계적 연마(CMP), 에치 백 또는 이들을 조합한 공정을 이용하여 제3 층간 절연막(215) 및 비트 라인의 상면이 노출될 때까지 상기 제4 도전막을 식각하여 제3 콘택홀들(238) 내에 각기 제2 스토리지 노드 콘택 패드인 제4 패드(240)를 형성한다. 제4 패드(240)는 스토리지 노드 콘택 플러그인 제2 플러그라고도 일컬어진다. 제4 패드(240)는 대체로 불순물로 도핑된 폴리실리콘으로 이루어진다. 제4 패드(240)는 제1 스토리지 노드 콘택 패드인 제1 패드(200)와 후속하여 형성되는 스토리지 전극(290)(도 9d 참조)을 서로 전기적으로 연결시키는 역할을 한다. 이에 따라, 스토리지 전극(290)은 제4 패드(240) 및 제1 패드(200)를 통하여 스토리지 노드 콘택 영역인 제1 콘택 영역(185)에 전기적으로 연결된다.
도 10c는 스토리지 전극(290)을 형성하기 위한 제4 콘택홀(270)을 형성하는 단계를 설명하기 위한 단면도들을 도시한 것이다.
도 10c를 참조하면, 제2 스토리지 노드 콘택 패드인 제4 패드(240), 비트 라인 및 제3 층간 절연막(215) 상에 BPSG, USG, SOG 또는 HDP-CVD 산화물을 사용하여 제4 층간 절연막(250)을 형성한다. 제4 층간 절연막(250)은 상기 비트 라인과 후속하여 형성되는 스토리지 전극(290)을 서로 전기적으로 분리시키는 역할을 한다.
제4 층간 절연막(250) 상에 식각 저지막(255)을 형성한다. 식각 저지막(255)은 제4 층간 절연막(250), 제1 산화막(260) 및 제2 산화막(265)에 대하여 식각 선택비를 갖는 물질을 사용하여 형성한다. 예를 들면, 식각 저지막(255)은 실리콘 질 화물과 같은 질화물을 사용하여 형성한다. 이 경우, 화학 기계적 연마 공정, 에치 백 공정 또는 이들을 조합한 공정을 이용하여 제4 층간 절연막(250)의 상면을 평탄화시킨 다음, 평탄화된 제4 층간 절연막(250) 상에 식각 저지막(255)을 형성할 수 있다.
식각 저지막(255) 상에 스토리지 전극(290)을 형성하기 위한 몰드 역할을 하는 제1 및 제2 산화막(260, 265)을 순차적으로 형성한다. 제1 산화막(260)은 BPSG 또는 USG를 사용하여 형성하며, 제2 산화막(265)은 PE-TEOS와 같은 산화물을 사용하여 형성한다. 이 때, 제1 및 제2 산화막(260, 265)은 전체적으로 식각 저지막(255)의 상면을 기준으로 약 5,000∼50,000Å 정도의 두께를 갖도록 형성된다. 그러나, 이러한 제1 및 제2 산화막(260, 265)의 전체적인 두께는 캐패시터(310)(도 10e 참조)에 요구되는 캐패시턴스에 따라 적절하게 조절 가능하다. 즉, 캐패시터(310)의 높이는 제1 및 제2 산화막(260, 265)의 두께에 의하여 결정되므로, 요구되는 캐패시턴스를 갖는 캐패시터(310)를 형성하기 위하여 제1 및 제2 산화막(260, 265)의 두께를 적절하게 조절할 수 있다.
제2 산화막(265) 상에 제6 포토레지스트막(도시되지 않음)을 도포한 다음, 노광 및 현상 공정을 통해 제6 포토레지스트막을 패터닝하여 제2 산화막(265) 상에 제6 포토레지스트 패턴을 형성한다.
상기 제6 포토레지스트 패턴을 식각 마스크로 이용하여 제2 산화막(265), 제1 산화막(260), 식각 저지막(255) 및 제4 층간 절연막(250)을 부분적으로 식각하여 제4 패드(240)를 노출시키는 스토리지 노드 콘택홀인 제4 콘택홀(270)을 형성한 다.
도 10d는 제4 콘택홀(270)에 스토리지 전극(290)을 형성하는 단계를 설명하기 위한 단면도이다.
도 10d를 참조하면, 상기 제6 포토레지스트 패턴을 애싱 및 스트립 공정을 통하여 제거한 후, 노출된 제4 패드(240)의 상면, 제4 콘택홀(270)의 내벽 및 제2 산화막(265) 상에 불순물로 도핑된 폴리실리콘막인 제5 도전막을 형성한다.
화학 기계적 연마 공정, 에치 백 공정 또는 이들을 조합한 공정을 이용하여 제2 산화막(265)의 상면이 노출될 때까지 상기 제5 도전막의 일부를 제거함으로써, 제4 패드(240)의 상면 및 제4 콘택홀(270)의 내벽에 폴리실리콘막 패턴인 도전막 패턴(280)을 형성한다.
도전막 패턴(280) 표면에 HSG 실리콘막(285)을 선택적으로 성장시켜 제4 패드(240) 및 제1 패드(200)를 통해 캐패시터 콘택 영역인 제1 콘택 영역(185)에 전기적으로 연결되는 스토리지 전극(290)을 완성한다.
도 10e는 캐패시터(310)를 형성하는 단계를 설명하기 위한 단면도이다.
도 10e를 참조하면, 스토리지 전극(290)을 형성한 후, 상술한 본 발명에 따른 식각 조성물을 사용하는 습식 식각 공정으로 제2 산화막(265) 및 제1 산화막(260)을 제거한다.
스토리지 전극(290)의 저면, 내벽 및 외벽 상에 질화물 또는 산화물을 사용하여 유전막(295)을 형성한 다음, 유전막(295) 상에 금속이나 불순물로 도핑된 폴리실리콘으로 구성된 상부 전극(300)을 형성하여, 캐패시터(310)를 완성한다. 이 경우, 상부 전극(300) 및 유전막(295)을 패터닝하여 각 캐패시터(310)의 상부 전극(300) 및 유전막(295)을 서로 분리할 수 있다. 캐패시터(310) 상에 상부 배선과의 전기적 절연을 위한 제5 층간 절연막(도시되지 않음)을 형성한 다음, 상기 제5 층간 절연막 상에 상부 배선을 형성하여 반도체 장치를 완성한다.
본 발명에 있어서, 전술한 특성을 갖는 식각 조성물을 사용하여 제2 및 제1 산화막(265, 260)을 제거하는 식각 공정을 상세하게 설명하면 다음과 같다.
도 11a 내지 도 11f는 상술한 본 발명의 실시예에 따른 식각 조성물을 사용하여 제1 및 제2 산화막(260, 265)을 식각하는 습식 식각 공정의 결과를 나타내는 전자 현미경 사진들이다.
도 11a 내지 도11f는 각기 상기 식각 조성물을 사용하는 습식 식각 공정을 약 15분, 약 16분, 약 17분, 약 18분, 약 19분 및 약 20분 동안 수행하여 얻은 결과를 나타낸다.
도 11a 내지 도 11f에 도시한 바와 같이, 제2 산화막(265) 및 제1 산화막(260)을 제거하는 동안, 폴리실리콘으로 구성된 스토리지 전극(290)이 전혀 손상을 입지 않은 것을 확인할 수 있다.
도 12a 및 도 12b는 본 발명에 따른 식각 조성물을 사용하여 산화막들을 식각하는 식각 공정 후의 반도체 기판 상에 잔류하는 질화막의 두께 산포를 나타내는 평면도들이다. 도 12a는 침지 방식으로 습식 식각 공정을 수행한 경우 반도체 기판(150) 상에 잔류하는 질화막인 식각 저지막(255)의 두께 산포를 설명하기 위한 평면도이며, 도 12b는 순환 방식으로 습식 식각 공정을 수행한 경우 반도체 기판(150) 상에 잔류하는 질화막인 식각 저지막(255) 두께 산포를 설명하기 위한 평면도이다.
도 12a에 있어서, 상기 습식 식각 공정은 침지 방식으로 약 900초 동안 수행되었으며, 그 결과 반도체 기판(150) 상에 잔류하는 식각 저지막(255)의 평균적인 두께는 약 404Å 정도이고, 최대 두께는 약 411Å 정도이며, 최소 두께는 약 395Å 정도이므로, 잔류하는 식각 저지막(255)의 두께의 산포는 약 15Å 정도였다. 즉, 본 발명에 따른 식각 조성물을 사용하여 식각 공정을 수행할 경우 종래의 식각액에 비하여 현저하게 질화막의 두께 산포가 감소하게 된다.
도 12b를 참조하면, 상기 습식 식각 공정은 순환 방식으로 약 840초 동안 수행되었으며, 이에 따라 반도체 기판(150) 상에 잔류하는 식각 저지막(255)의 평균적인 두께는 약 470Å 정도이고, 최대 두께는 약 474Å 정도이며, 최소 두께는 약 462Å 정도이므로, 기판(150) 상에 잔류하는 식각 저지막(255)의 두께의 산포는 약 12Å 정도로 매우 작았다. 따라서, 본 발명에 따른 식각 조성물을 사용하여 산화막을 선택적으로 제거하는 습식 식각 공정을 수행할 경우, 현저하게 식각 균일성을 향상시킴을 알 수 있다.
본 발명에 따르면, 폴리실리콘으로 이루어진 패턴 또는 스토리지 전극을 효과적으로 보호할 수 있는 식각 조성물을 제조할 수 있다. 이러한 식각 조성물을 사용하여 습식 식각 공정으로 산화막을 선택적으로 제거할 경우, 높은 식각 선택비로 산화막을 제거할 수 있는 동시에 폴리실리콘막이 손상을 입는 것을 방지할 수 있 다. 또한, 산화막을 선택적으로 제거하는 습식 식각 공정의 식각 균일성을 종래의 식각액에 비하여 크게 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (31)
- 불화수소(HF) 0.1 내지 8 중량％;불화암모늄(NH4F) 10 내지 25 중량％;폴리에틸렌 글리콜 및 폴리프로필렌 글리콜의 블록 공중합체, 폴리에틸렌 글리콜 및 폴리프로필렌 글리콜의 랜덤 공중합체, 폴리에틸렌 옥사이드 및 폴리프로필렌 옥사이드의 블록 공중합체, 폴리에틸렌 옥사이드 및 폴리프로필렌 옥사이드의 랜덤 공중합체 또는 다가알코올형 비이온성 계면활성제를 포함하는 비이온성 고분자 계면활성제 0.0001 내지 3 중량％; 및나머지 중량％의 순수(H2O)를 포함하는 식각 조성물.
- 제1항에 있어서, 상기 비이온성 고분자 계면활성제의 함량이 0.001 내지 0.02중량%인 것을 특징으로 하는 식각 조성물.
- 삭제
- 제1항에 있어서, 상기 비이온성 고분자 계면활성제는,H-(OCH2CH2)x-(OCH(CH3)CH2)y-(OCH2CH2)z-OH (식중, x, y, 및 z는 각각 양의 정수이다)의 구조를 갖고, 중량 평균 분자량이 3,000이하인 것을 특징으로 하는 식각 조성물.
- 삭제
- 제1항에 있어서, 상기 다가알코올형 비이온성 고분자 계면활성제는 하기 구조식을 갖는 폴리옥시에틸렌부가 소르비탄 에스테르인 것을 특징으로 하는 식각 조성물.
(식중, w, x, y 및 z는 양의 정수이다) - 불화수소 용액에 비이온성 고분자 계면활성제를 첨가하고 1차 혼합하여 제1 혼합 용액을 형성하는 단계;상기 제1 혼합 용액에 순수를 첨가하고 2차 혼합하여 제2 혼합 용액을 형성하는 단계; 및상기 제2 혼합 용액에 불화암모늄 용액을 첨가하고 3차 혼합하여 식각 조성물을 형성하는 단계를 포함하는 식각 조성물의 제조 방법.
- 제7항에 있어서, 상기 1차 혼합은 10 내지 40℃의 온도에서 3시간 이상 수행되어 상기 불화수소 용액과 상기 비이온성 고분자 계면활성제가 균일하게 혼합되는 것을 특징으로 하는 식각 조성물의 제조 방법.
- 제7항에 있어서, 상기 2차 혼합은 10 내지 40℃의 온도에서 3시간 이상 수행되어 상기 제1 혼합 용액과 상기 순수가 균일하게 혼합되는 것을 특징으로 하는 식각 조성물의 제조 방법.
- 제7항에 있어서, 상기 3차 혼합은 10 내지 40℃의 온도에서 12시간 이상 수행되어 상기 제2 혼합 용액과 상기 불화암모늄 용액이 균일하게 혼합되는 것을 특징으로 하는 식각 조성물의 제조 방법.
- 제7항에 있어서, 상기 제1 혼합 용액, 제2 혼합 용액 및 식각 조성물을 형성하는 동안 상기 제1 혼합 용액, 제2 혼합 용액 및 식각 조성물 내의 파티클을 순환시키면서 필터링하는 것을 특징으로 하는 식각 조성물의 제조 방법.
- 제7항에 있어서, 상기 비이온성 고분자 계면활성제는 폴리에칠렌 글리콜 및 폴리프로필렌 글리콜의 블록 공중합체, 폴리에틸렌 글리콜 및 폴리프로필렌 글리콜의 랜덤 공중합체, 폴리에틸렌 옥사이드 및 폴리프로필렌옥사이드의 블록 공중합체 또는 폴리에틸렌옥사이드 및 폴리프로필렌옥사이드의 랜덤 공중합체를 포함하는 것 을 특징으로 하는 식각 조성물의 제조 방법.
- 제12항에 있어서, 상기 비이온성 고분자 계면활성제는,H-(OCH2CH2)x-(OCH(CH3)CH2)y-(OCH2CH2)z-OH (식중, x, y, 및 z는 각각 양의 정수이다)의 구조를 갖고, 중량 평균 분자량이 3,000이하인 것을 특징으로 하는 식각 조성물의 제조 방법.
- 제7항에 있어서, 상기 비이온성 고분자 계면활성제는 다가알코올형 비이온성 계면 활성제를 포함하는 것을 특징으로 하는 식각 조성물의 제조 방법.
- 제14항에 있어서, 상기 다가알코올형 비이온성 고분자 계면활성제는 하기 구조식을 갖는 폴리옥시에틸렌부가 소르비탄 에스테르인 것을 특징으로 하는 식각 조성물의 제조 방법.
(식중, w, x, y 및 z는 양의 정수이다) - 제7항에 있어서, 상기 불화수소 용액은 40 내지 60 중량％의 농도를 갖는 것 을 특징으로 하는 식각 조성물의 제조 방법.
- 제7항에 있어서, 상기 불화암모늄 용액은 30 내지 50 중량％의 농도를 갖는 것을 특징으로 하는 식각 조성물의 제조 방법.
- 기판 상에 질화막을 형성하는 단계;상기 질화막 상에 산화막을 형성하는 단계;상기 산화막을 패터닝하여 상기 질화막을 노출시키는 개구를 형성하는 단계;상기 노출된 질화막 및 상기 개구의 내측벽 상에 폴리실리콘막 패턴을 형성하는 단계; 및상기 폴리실리콘막 패턴 표면에 선택적으로 흡착되어 상기 폴리실리콘막 패턴을 보호하는 비이온성 고분자 계면활성제를 포함하는 식각액을 사용하여 상기 산화막을 제거하는 단계를 포함하는 식각 방법.
- 제18항에 있어서, 상기 비이온성 고분자 계면활성제는 폴리에칠렌 글리콜 및 폴리프로필렌 글리콜의 블록 공중합체, 폴리에틸렌 글리콜 및 폴리프로필렌 글리콜의 랜덤 공중합체, 폴리에틸렌 옥사이드 및 폴리프로필렌옥사이드의 블록 공중합체 또는 폴리에틸렌옥사이드 및 폴리프로필렌옥사이드의 랜덤 공중합체를 포함하는 것을 특징으로 하는 식각 방법.
- 제19항에 있어서, 상기 비이온성 고분자 계면활성제는,H-(OCH2CH2)x-(OCH(CH3)CH2)y-(OCH2CH2)z-OH (식중, x, y, 및 z는 각각 양의 정수이다)의 구조를 갖고, 중량 평균 분자량이 3,000이하인 것을 특징으로 하는 식각방법.
- 제18항에 있어서, 상기 비이온성 고분자 계면활성제는 다가알코올형 비이온성 계면 활성제를 포함하는 것을 특징으로 하는 식각 방법.
- 제21항에 있어서, 상기 다가알코올형 비이온성 고분자 계면활성제는 하기 구조식을 갖는 폴리옥시에틸렌부가 소르비탄 에스테르인 것을 특징으로 하는 식각 방법.
(식중, w, x, y 및 z는 양의 정수이다) - 제18항에 있어서, 상기 산화막을 형성하는 단계는,상기 질화막 상에 제1 산화막을 형성하는 단계; 및상기 제1 산화막 상에 제2 산화막을 형성하는 단계를 더 포함하는 것을 특징 으로 하는 식각 방법.
- 제23항에 있어서,상기 질화막은 실리콘 질화물을 포함하고, 상기 제1 산화막은 BPSG를 포함하며, 상기 제2 산화막은 PE-TEOS를 포함하는 것을 특징으로 하는 식각 방법.
- 콘택 영역이 형성된 반도체 기판 상에 식각 저지막을 형성하는 단계;상기 식각 저지막 상에 제1 산화막을 형성하는 단계;상기 제1 산화막 상에 제2 산화막을 형성하는 단계;상기 제1 및 제2 산화막을 부분적으로 제거하여 상기 콘택 영역을 노출시키는 단계;상기 콘택 영역에 접촉되는 폴리실리콘막 패턴을 형성하는 단계; 및상기 폴리실리콘막 패턴 표면에 선택적으로 흡착되어 상기 폴리실리콘막 패턴을 보호하는 비이온성 고분자 계면활성제를 포함하는 식각액을 사용하여 상기 제1 및 제2 산화막을 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제25항에 있어서,상기 식각 저지막은 실리콘 질화물을 포함하고, 상기 제1 산화막은 BPSG를 포함하며, 상기 제2 산화막은 PE-TEOS를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제25항에 있어서, 상기 비이온성 고분자 계면활성제는 폴리에칠렌 글리콜 및 폴리프로필렌 글리콜의 블록 공중합체, 폴리에틸렌 글리콜 및 폴리프로필렌 글리콜의 랜덤 공중합체, 폴리에틸렌 옥사이드 및 폴리프로필렌옥사이드의 블록 공중합체 또는 폴리에틸렌옥사이드 및 폴리프로필렌옥사이드의 랜덤 공중합체를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제27항에 있어서, 상기 비이온성 고분자 계면활성제는,H-(OCH2CH2)x-(OCH(CH3)CH2)y-(OCH2CH2)z-OH (식중, x, y, 및 z는 각각 양의 정수이다)의 구조를 갖고, 중량 평균 분자량이 3,000이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제25항에 있어서, 상기 비이온성 고분자 계면활성제는 다가알코올형 비이온성 계면 활성제를 포함하는 것을 특징으로 하는 식각 조성물.
- 제29항에 있어서, 상기 다가알코올형 비이온성 고분자 계면활성제는 하기 구조식을 갖는 폴리옥시에틸렌부가 소르비탄 에스테르인 것을 특징으로 하는 식각 조 성물.
(식중, w, x, y 및 z는 양의 정수이다) - 제25항에 있어서, 상기 폴리실리콘막 패턴 상에 HSG 실리콘막을 형성하는 단계;상기 HSG 실리콘막 상에 유전막을 형성하는 단계; 및상기 유전막 상에 플레이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004297554A JP4799843B2 (ja) | 2003-10-17 | 2004-10-12 | 高いエッチング選択比を有するエッチング組成物、その製造方法、これを用いた酸化膜の選択的エッチング方法、及び半導体装置の製造方法 |
| US10/962,508 US7311857B2 (en) | 2003-10-17 | 2004-10-13 | Etching composition, method of preparing the same, method of etching an oxide film, and method of manufacturing a semiconductor device |
| TW093131410A TWI386445B (zh) | 2003-10-17 | 2004-10-15 | 蝕刻組合物及其製備方法，蝕刻氧化物薄膜之方法，及製造半導體裝置之方法 |
| DE102004050358A DE102004050358B4 (de) | 2003-10-17 | 2004-10-15 | Ätzzusammensetzung, Verfahren zu ihrer Herstellung und Verwendung derselben |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20030072692 | 2003-10-17 | ||
| KR1020030072692 | 2003-10-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050037332A KR20050037332A (ko) | 2005-04-21 |
| KR100558194B1 true KR100558194B1 (ko) | 2006-03-10 |
Family
ID=37240179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040000235A KR100558194B1 (ko) | 2003-10-17 | 2004-01-05 | 높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법,이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100558194B1 (ko) |
| TW (1) | TWI386445B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5260861B2 (ja) * | 2006-11-29 | 2013-08-14 | 東京エレクトロン株式会社 | キャパシタ電極の製造方法と製造システムおよび記録媒体 |
| TWI401666B (zh) * | 2008-02-19 | 2013-07-11 | Hannstar Display Corp | 對比度提昇方法 |
| KR101316054B1 (ko) * | 2008-08-08 | 2013-10-10 | 삼성전자주식회사 | 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법 |
| US8685272B2 (en) | 2008-08-08 | 2014-04-01 | Samsung Electronics Co., Ltd. | Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device |
| US9868902B2 (en) | 2014-07-17 | 2018-01-16 | Soulbrain Co., Ltd. | Composition for etching |
| CN115232624B (zh) * | 2022-07-04 | 2023-07-11 | 湖北兴福电子材料股份有限公司 | 一种用于纳米级氧化硅中间层蚀刻的缓冲氧化物蚀刻液 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4761245A (en) * | 1987-01-27 | 1988-08-02 | Olin Corporation | Etching solutions containing ammonium fluoride and an alkylphenol polyglycidol ether surfactant |
| CN1160444C (zh) * | 1996-04-09 | 2004-08-04 | 庄臣戴弗西公司 | 防蚀刻洗瓶溶液 |
| US6303506B1 (en) * | 1999-09-30 | 2001-10-16 | Infineon Technologies Ag | Compositions for and method of reducing/eliminating scratches and defects in silicon dioxide during CMP process |
| TW556238B (en) * | 2002-05-02 | 2003-10-01 | Samsung Electronics Co Ltd | One-cylinder stack capacitor and method for fabricating the same |
-
2004
- 2004-01-05 KR KR1020040000235A patent/KR100558194B1/ko not_active IP Right Cessation
- 2004-10-15 TW TW093131410A patent/TWI386445B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI386445B (zh) | 2013-02-21 |
| KR20050037332A (ko) | 2005-04-21 |
| TW200530309A (en) | 2005-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100703014B1 (ko) | 실리콘 산화물 식각액 및 이를 이용한 반도체 소자의 제조 방법 | |
| JP4799843B2 (ja) | 高いエッチング選択比を有するエッチング組成物、その製造方法、これを用いた酸化膜の選択的エッチング方法、及び半導体装置の製造方法 | |
| US6037216A (en) | Method for simultaneously fabricating capacitor structures, for giga-bit DRAM cells, and peripheral interconnect structures, using a dual damascene process | |
| US6159823A (en) | Trench isolation method of semiconductor device | |
| KR100655774B1 (ko) | 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| KR100645458B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
| US20050263814A1 (en) | Bottom electrode of capacitor of semiconductor device and method of forming the same | |
| KR100659391B1 (ko) | 공중합체, 버퍼막용 고분자 수지 조성물, 이를 이용한 패턴형성 방법 및 이를 이용한 커패시터 제조 방법 | |
| JP2004104098A (ja) | 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法 | |
| KR100666387B1 (ko) | 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법. | |
| KR100265773B1 (ko) | 반도체장치의 접촉창의 제조방법 | |
| KR100741991B1 (ko) | 실리콘 산화물 식각액 및 이를 이용한 콘택홀 형성 방법 | |
| US7074722B2 (en) | Method for fabricating semiconductor device with fine pattern | |
| US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
| KR100558194B1 (ko) | 높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법,이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의제조 방법 | |
| US7476622B2 (en) | Method of forming a contact in a semiconductor device | |
| US7244649B2 (en) | Method of manufacturing a capacitor having improved capacitance and method of manufacturing a semiconductor device including the capacitor | |
| US7736972B2 (en) | Method for forming storage electrode of semiconductor memory device | |
| KR101260945B1 (ko) | 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법 | |
| KR100870746B1 (ko) | 패턴 형성 방법 및 이를 이용한 커패시터 제조 방법 | |
| KR19990078288A (ko) | 원통형 스택 전극 제조방법 | |
| KR100718837B1 (ko) | 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법 | |
| JPH07240474A (ja) | 半導体装置の製造方法及びエッチング液 | |
| JP4401156B2 (ja) | 半導体素子の製造方法 | |
| KR101073126B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |