TWI457990B - A manufacturing method of a capacitor electrode, a manufacturing system, and a recording medium - Google Patents

A manufacturing method of a capacitor electrode, a manufacturing system, and a recording medium Download PDF

Info

Publication number
TWI457990B
TWI457990B TW096145144A TW96145144A TWI457990B TW I457990 B TWI457990 B TW I457990B TW 096145144 A TW096145144 A TW 096145144A TW 96145144 A TW96145144 A TW 96145144A TW I457990 B TWI457990 B TW I457990B
Authority
TW
Taiwan
Prior art keywords
capacitor electrode
heat treatment
gas
substrate
reaction
Prior art date
Application number
TW096145144A
Other languages
English (en)
Other versions
TW200839854A (en
Inventor
Eiichi Nishimura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200839854A publication Critical patent/TW200839854A/zh
Application granted granted Critical
Publication of TWI457990B publication Critical patent/TWI457990B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Description

電容器電極之製造方法、製造系統、及記錄媒體
本發明係關於一種在半導體裝置的製造工程中，除去露出在基板表面的氧化膜，製造電容器電極之方法及系統，進一步關於用以進行電容器電極的製造方法之記錄媒體。
近年來，伴隨半導體元件的高積體化，而使圖案尺寸顯著細微化。例如在製造DRAM(動態隨機存取記憶體)之情況下，使得形成為圓筒形狀(圓筒型)之電容器電極變得越來越細，而且其高度係為了增加電容量而變得越來越高。
在製造該圓筒型電容器電極之情況下，首先在預先成膜於基板表面之BPSG膜等矽氧化膜上圖案形成儲存節點孔。再者，在該儲存節點孔內面成膜TiN、多晶矽等導電性材料，形成圓筒形狀的電容器電極。其後，利用蝕刻除去殘留在電容器電極周圍的矽氧化膜。在該情況下，為了蝕刻殘留在電容器電極周圍的矽氧化膜，一般都是進行使用BOE(緩衝氧化矽蝕刻劑)或DHF(稀釋氫氟酸)等蝕刻液的濕式蝕刻。
然而，如上述所示在製造形成為又細又高的電容器電極之情況下，在濕式蝕刻中會發生所謂電容器電極傾斜的問題(所謂的leaning)。也就是說，在濕式蝕刻中，利用蝕 刻液的表面張力而在電容器電極之間產生張力，藉此，使得電容器電極相互拉緊，尤其在近年之形成為又細又高的電容器電極中已經發生了傾倒的狀況。
因此，為了防止所謂這樣的leaning問題，採用了在電容器電極之間配置由SiN等構成的支撐膜。又為了一邊保護如此所形成之由SiN等構成的支撐膜，一邊選擇性蝕刻殘留在電容器電極周圍的矽氧化膜，也開發出含有陰離子性界面活性劑的蝕刻液等(專利文獻1)。
專利文獻1：特開2005-328067號公報
然而，為了防止leaning而形成支撐膜的方法，由於SiN膜等的成膜步驟為必要多出的，因此費時費力，並且妨礙成本降低。又在習知的濕式蝕刻中，僅選擇性蝕刻矽氧化膜者又不夠完備，也會蝕刻到SiN膜，因此有造成損傷的問題。
本發明係有鑑於該點而發明出來者，以在除去基板表面的矽氧化膜，製造電容器電極之際，回避所謂leaning問題為目的。
為了解決上述課題，若是根據本發明的話，係提供除去基板表面的矽氧化膜，製造電容器電極之電容器電極的 製造方法，其特徵為具有：將前述基板設定在第1處理溫度，並供給含有鹵素元素之氣體，使前述矽氧化膜與前述含有鹵素元素之氣體化學反應，而使前述矽氧化膜變質為反應生成物的步驟；及將前述基板設定在較前述第1處理溫度更高之第2處理溫度，並除去已變質為前述反應生成物之前述矽氧化膜的步驟。又前述第1處理溫度係例如為40℃以下。又前述第2處理溫度係例如為100~400℃。
前述矽氧化膜係例如為BPSG(硼磷矽玻璃)膜。又前述電容器電極係例如為圓筒型。
前述含有鹵素元素氣體係例如為含有HF之氣體。又在既定的減壓下進行使前述矽氧化膜變質為反應生成物的步驟亦可。在該情況下，例如以400~4000Pa進行使前述矽氧化膜變質為反應生成物的步驟。
又在既定的減壓下加熱前述反應生成物並加以除去的步驟亦可。在該情況下，例如以133~400Pa進行加熱前述反應生成物並加以除去的步驟。
又在加熱前述反應生成物並加以除去的步驟中，也可以供給鹽基性氣體。在該情況下，前述鹽基性氣體係例如為氨氣。
又若是根據本發明的話，係提供除去基板表面的矽氧化膜，製造電容器電極之電容器電極的製造系統，其特徵為具備：使露出於基板表面之前述矽氧化物變質為反應生成物之反應處理裝置、及對於已變質為前述反應生成物之前述矽氧化膜進行熱處理之熱處理裝置；前述反應處理裝 置係具備收納基板之反應處理室、在前述反應處理室中載置前述基板，並使前述基板達到所期望的溫度之載置台、及將含有鹵素元素之氣體供給至前述反應處理室內之氣體供給源；前述熱處理裝置係具備收納基板之熱處理室、及在前述熱處理室中載置前述基板，並使前述基板達到所期望的溫度之載置台。
具備將鈍性氣體供給至前述反應處理室內之鈍性氣體供給源亦可。又具有將前述反應處理室減壓至所期望的壓力之減壓機構亦可。
又前述熱處理置係具備將例如氨氣等鹽基性氣體供給至前述熱處理室內之氣體供給源亦可。
又具備將鈍性氣體供給至前述熱處理室內之鈍性氣體供給源亦可。又具有將前述熱處理室減壓至所期望的壓力之減壓機構亦可。
又若是根據本發明的話，係提供記錄可利用製造系統的制控電腦加以執行之程式的記錄媒體，其特徵為：前述程式係藉由利用前述控制電腦加以執行，而在前述製造系統中進行上述之本發明的電容器電極之製造方法者。
在本發明係使露出於基板表面的BPSG膜等矽氧化膜與含有HF等鹵素元素的氣體化學反應，而變質為反應生成物。在該情況下，前述矽氧化膜係變質為例如含有氟矽酸(H2 SiF6 )的反應生成物。
再者，將如此所變質生成的反應生成物藉由熱處理(所謂PHT(後端加熱處理))，形成為SiF4 氣體及HF氣體，由基板被除去。換言之，這裏所進行的熱處理(PHT)係藉由將基板加熱至第2處理溫度，而使前述反應生成物成為SiF4 氣體及HF氣體，使其氣化(昇華或蒸發)的處理。
若是根據本發明的話，可以選擇性地除去露出於基板表面之BPSG膜等矽氧化膜。若是根據本發明的話，例如在矽氧化膜之儲存節點孔內面形成圓筒形狀的電容器電極後，除去殘留在電容器電極周圍的矽氧化膜時，能夠回避leaning。
 (用以實施發明之最佳形態)
以下說明本發明之適當的實施形態。在以下的實施形態中，係針對除去露出在半導體基板之晶圓W表面的作為矽氧化膜之BPSG膜100，製造電容器電極103之製造系統1具體說明。又在本說明書及圖面中，對於在實質上具有相同機能構成的構成要素，係藉由附予相同的符號而省略重覆說明。
第1圖所示之製造系統1係具備：將基圓W對於製造系統1進行搬入/出的搬入/出部2；可達到真空的真空隔絕室3；對於晶圓W供給含有鹵素元素的氣體，進行使被處理部之BPSG膜100變質為反應生成物之反應處理的反應處理裝置4；對於晶圓W進行反應處理後之熱處理 (PHT(後端加熱處理))的熱處理裝置5；對製造系統1之各部施加控制命令的控制電腦6。在該製造系統1中，分別設置2個反應處理裝置4及熱處理裝置5，使由搬入/出部2所搬入的晶圓W介由並列的真空隔絕室3而依反應處理裝置4、熱處理裝置5的順序被搬送並各別處理，再介由真空隔絕室3再次將晶圓W搬出至搬入/出部2。
搬入/出部2係具有可搬送晶圓W的搬送機構10，在搬送機構10的側方係具備載置例如3個可並列收納複數張晶圓W之托架C的托架載置台11。又設置可旋轉例如約略成為圓盤形狀的晶圓W，並進行定位之定位器12。搬送機構12係在此等3個托架C、定位器12、與2個真空隔絕室3之間，可以一次一張任意地搬送晶圓W。
真空隔絕室(load lock chamber)3係在與搬入/出部2之間及與熱處理裝置5之間，具備可自由開關的閘閥。為此，可以一邊將反應處理裝置4及熱處理裝置5保持在既定的壓力，一邊將晶圓W由搬入/出部2搬入至反應處理裝置4及熱處理裝置5，將晶圓W由反應處理裝置4及熱處理裝置5搬出至搬入/出部2。
如第2圖所示，反應處理裝置4係具備收納晶圓W之密閉構造的反應處理室20，在反應處理室20內係設置將晶圓W保持在約略水平狀態的載置台21。又在載置台21係設置將晶圓W達到所期望的溫度之溫度調整手段22。又雖然未圖示，但是在反應處理室20側方係在與PHT處理裝置5之間設置用以搬入/出晶圓W的搬入/出口。
再者，在反應處理裝置4係連接供給作為含有鹵素元素的處理氣體之氟化氫氣體(HF)的供給路25；供給作為稀釋氣體之氮氣(N2 )等鈍性氣體至反應處理室20內的供給路26；及將反應處理室20內進行排氣的排氣路27。供給路25係連接在氟化氫氣體的供給源30，在供給路25係設置可開關及進行氟化氫氣體供給流量的調節之流量調整閥31。供給路26係連接在氮氣的供給源35，在供給路26係設置可開關及進行氮氣供給流量的調節之流量調整閥36。
在反應處理室20的天井部係設置用以將通過此等供給路25及供給路26而被供給的氟化氫氣體及氮氣均勻供給至置放在載置台21上之晶圓W的整個上面之噴灑頭37。
在排氣路27係設置壓力控制器40及用以進行強制排氣的排氣泵41。藉由此等排氣泵41的動作及壓力控制器40的調整，使反應處理室20內部係減壓至既定的壓力。
如第3圖所示，熱處理室5係具備收納晶圓W之密閉構造的熱處理室50，在熱處理室50內係設置將晶圓W保持在約略水平狀態的載置台51。又在載置台51係設置將晶圓W達到所期望的溫度之溫度調整手段52。又雖然未圖示，但是在熱處理室50側方係在與反應處理裝置4之間設置用以搬入/出晶圓W的搬入/出口、及在與真空隔絕室3之間設置用以搬入/出晶圓W的搬入/出口。
再者，在熱處理裝置5係連接供給作為稀釋氣體之氮氣(N2 )等鈍性氣體至熱處理室50內的供給路55；及將熱 處理室50內進行排氣的排氣路56。供給路55係連接在氮氣的供給源60，在供給路55係設置可開關及進行氮氣供給流量的調節之流量調整閥61。
在熱處理室50的天井部係設置用以將通過供給路55而被供給的氮氣均勻供給至置放在載置台51上之晶圓W的整個上面之噴灑頭62。
在排氣路56係設置壓力控制器65及用以進行強制排氣的排氣泵66。藉由此等排氣泵66的動作及壓力控制器65的調整，使熱處理室50內部係減壓至既定的壓力。
製造系統1的各機能要素係介由訊號線連接在自動控制製造系統1的整體動作之控制電腦6。在此，所謂的機能要素係意指例如前述之反應處理裝置4的溫度調整手段22、流量調整閥31、36、壓力控制器40、排氣泵41、熱處理裝置5的溫度調整手段52、流量控制閥61、壓力控制器65、排氣泵66等之用以實現既定程式而動作的全部要素。控制電腦6係在典型上為依存實行的軟體才能夠實現任意機能之泛用電腦。
如第1圖所示，控制電腦6係具有具備CPU(中央運算裝置)之運算部6a、連接在運算部6a之輸入/出部6b、插入安裝在輸入/出部6b並儲存控制軟體的記錄媒體6c。在該記錄媒體6c係記錄藉由利用控制電腦6加以實行而在控制系統中進行後述之既定基板處理方法的控制軟體(程式)。控制電腦6係藉由實行該控制軟體(程式)，而以實現根據既定的製造方法所定義的各種製程條件(例如處理 室20、50內的壓力等)的方式控制製造系統1之各機能要素。
記錄媒體6c係可以為固定設置在控制電腦6，或是以可自由安裝/分離的方式裝載在設置於控制電腦6之未圖示的讀取裝置，藉由該讀取裝置而可進行讀取者亦可。在最典型的實施形態中，記錄媒體6c係為利用製造系統之製造商的維修人員，安裝控制軟體之硬碟裝置。在其他實施形態中，記錄媒體6c係為寫入控制媒體之CD-ROM或DVD-ROM等可移動裝置。這樣的可移動裝置係藉由設置在控制電腦6之未圖示的光學讀取裝置加以讀取。又記錄媒體6c係為RAM(隨機存取記憶體)或是ROM(唯讀記憶體)的任何形式者皆可。進一步，記錄媒體6c係為卡式ROM等者亦可。主要就是可以將電腦之技術領域中所知的任意者用來作為記錄媒體6c。又在配置複數個製造系統1的工場中，將控制軟體儲存於統括性控制各製造系統1之控制電腦6的管理電腦亦可。在該情況下，各製造系統1係介由通訊電線藉由管理電腦加以操作，實行既定的製程。
其次，針對使用關於如此所構成之本發明實施形態的製造系統1之電容器電極103的製造方法加以說明。
在此預先將處理的一例之DRAM(動態隨機存取記憶體)製造工程的一部份根據第4(a)~(c)圖加以說明。首先如第4(a)圖所示，在晶圓W表面係成膜BPSG(硼磷矽玻璃)膜100，再者在BPSG膜100係以達到晶圓W表面之儲存節點102的深度之方式圖案形成圓柱形狀的儲存節點孔 101。又該儲存節點孔102係為在晶圓W表面成膜BPSG膜100後，經由光微影步驟等加以形成。
在經由如此而形成在BPSG膜100的儲存節點孔101內面，如第4(b)圖所示成膜TiN、多晶矽等導電性材料，形成圓筒形狀的電容器電極103。其後，藉由除去殘留在電容器電極103周圍之BPSG膜100，如第4(c)圖所示，能夠對應各儲存節點102而製造圓筒形狀的電容器電極103。又其後在電容器電極103表面成膜例如過渡金屬氧化膜、稀土類氧化膜等所謂介電率高的絕緣膜(所謂High-K膜)，進一步藉由形成與電容器電極103對向的電容器電極，而可以進行DRAM(動態隨機存取記憶體)的構成要素之電容器製造。
其中，在關於本發明之實施形態的製造系統1中，進行從電容器電極103的周圍除去BPSG膜100的步驟作為以上一連貫之DRAM製造工程的一部份。首先，如第4(b)圖所示，在設置於晶圓W表面之BPSG膜100的儲存節點孔101內面形成圓筒形狀的電容器電極103狀態下的晶圓W係收納在托架C內，並搬入製造系統1。
在製造系統1中，如第1圖所示，將收納了複數張晶圓W的托架C載置在托架載置台11上。再者，利用晶圓搬送機構10從托架C取出一張晶圓W，並搬入真空隔絕室3。當將晶圓W搬入真空隔絕室3時，使真空隔絕室3成為密閉並進行減壓。其後，使真空隔絕室3與預先被減壓之反應處理裝置4的反應處理室20及熱處理裝置5的 熱處理室50相互連通。
再者，晶圓W係首先被搬入反應處理裝置4的反應處理室20內。以表面(裝置形成面)為上面的狀態下，將晶圓W載置在反應處理室20的載置台21上。藉此，如第4(b)圖所示，使晶圓W表面的BPSG膜100、及形成在儲存節點孔101內面的電容器電極103在反應處理室20內成為朝上的姿態。
如此一來，當將晶圓W搬入反應處理裝置4時，將反應處理室20密閉，並開始反應處理步驟。換言之，藉由溫度調整手段22，使晶圓W達到第1處理溫度。在該情況下，第1處理溫度係例如為40℃以下。
又透過排氣路27，將反應處理室20內進行強制排氣，使反應處理室20內達到既定的減壓狀態。在該情況下，反應處理室20內的壓力係藉由排氣泵41的動作及壓力控制器40的調整，而達到例如400~4000Pa(3~30Torr)。
再者，透過供給路25、26，分別以既定的流量將氟化氫氣體及氮氣供給至反應處理室20內。在該情況下，利用流量調整閥31的調整，將氟化氫氣體的供給量調整為例如1000~3000secm。又利用流量調整閥36的調整，將氮氣的供給量調整為例如500~3000secm。藉由添加反應氣體之氟化氫氣體，並將氮氣供給至反應處理室20內，可以將內藏在載置台21的溫度調整手段22之熱能有效地傳導至晶圓W，而可以正確地控制晶圓W的溫度。
如此一來，藉由在減壓下供給氟化氫氣體，使在晶圓W中殘留在電容器電極103周圍的BPSG膜100與氟化氫氣體化學反應。其結果係使BPSG膜100變質為主要是由氟矽酸(H2 SiF6 )構成的反應生成物。
如此一來，當晶圓W表面之BPSG膜100變質為以氟矽酸(H2 SiF6 )為主的反應生成物之反應處理結束時，關閉流量調整閥31，而停止氟化氫氣體的供給。又透過供給路26之氮氣的供給係持續進行，藉由氮氣清洗反應處理室20內。其後，開啟反應處理裝置4的搬入/出口，而使反應處理裝置4的處理室20與熱處理裝置5的熱處理室50相互連通。再者，將晶圓W由反應處理裝置4的處理室20搬移至熱處理裝置5的熱處理室50。
其次，在熱處理裝置5中，晶圓W係以表面為上面的狀態載置在熱處理室50內的載置台51上。藉此，使已變質為反應生成物之晶圓W表面的BPSG膜100、及形成在儲存節點孔101內面的電容器電極103在熱處理室50內成為朝上的姿態。
如此一來，當晶圓W被搬入至熱處理裝置5時，關閉熱處理室50，並開始熱處理步驟。換言之，藉由溫度調整手段52，使晶圓W達到較第1處理溫度更高的第2處理溫度。在該情況下，第2處理溫度係例如為100~400℃。
又透過排氣路56，將熱處理室50內進行強制排氣，使熱處理室50內達到既定的減壓狀態。在該情況下，熱 處理室50內的壓力係藉由排氣泵66的動作及壓力控制器65的調整，而達到例如133~400Pa(1~3Torr)。
再者，透過供給路55，以既定的流量將氮氣供給至熱處理室50內。在該情況下，利用流量調整閥61的調整，將氮氣的供給量調整為例如500~3000secm。藉此，可以將內藏在載置台51的溫度調整手段52之熱能有效地傳導至晶圓W，而可以正確地控制晶圓W的溫度。
如此一來，使藉由上述反應處理而產生的反應生成物被加熱，並氣化為SiF4 氣體及HF氣體，而從電容器電極103周圍被除去。如此一來，如第4(c)圖所示，在晶圓W表面中，使BPSG膜被除去，留下對應各儲存節點102之圓筒形狀的電容器電極103。
當熱處理結束時，關閉流量調整閥61並停止氮氣的供給。再者，開啟熱處理裝置5的搬入/出口。其後，晶圓W係由熱處理室50搬出，並搬入至真空隔絕室3。當將晶圓W搬入真空隔絕室3時，使真空隔絕室3成為密閉並達到大氣壓力後，再使真空隔絕室3與搬入/出口2相互連通。再者，利用搬送機構10，使晶圓W從真空隔絕室3搬出，並回到托架載置台11上的托架C。藉由以上，結束製造系統1中之一連貫的步驟。
若是根據該處理方法，能夠藉由所謂利用反應處理變質為以氟矽酸(H2 SiF6 )為主的反應生成物，並利用其後所進行的熱處理而氣化為SiF4 氣體及HF氣體之乾清洗步驟除去位在電容器電極103周圍的BPSG膜100。藉由利用 這樣的反應處理及熱處理除去BPSG膜100，不會在電容器電極103之間產生表面張力等，而可以回避所謂leaning問題，並可以從晶圓W表面除去BPSG膜100。因此，能夠確實製造用來作為半導體裝置之DRAM的電容器電極103。
以上，雖然針對本發明之適當的實施形態加以說明，但是本發明係不限於該例。若是同業者的話，在記載於申請專利範圍的技思想範圍內，能夠想到各種變更例或是修正例係淺顯易知的，但可以了解的是對於該等當然也是屬於本發明的技術範圍。
例如在第3圖所示的熱處理裝置5，雖然構成為只將鈍性氣體供給至熱處理室50內，但是如第5圖所示之熱處理裝置5’，在熱處理室50內添加鈍性氣體外，再連接供給作為鹽基性氣體之氨氣的供給路70亦可。該供給路70係連接在氨氣的供給源71，在供給路70係設置可開關及進行氨氣供給流量的調節之流量調整閥72。又除了連接供給氨氣至熱處理室50內的供給路此點之外，如第5圖所示之熱處理裝置5’係具有與之前以第3圖說明的熱處理裝置5相同的構造。
在利用具備該熱處理裝置5’的製造系統1，進行從電容器電極103周圍除去BPSG膜100的步驟之情況下，與之前相同，在反應處理裝置4中，使晶圓W表面之殘留在電容器電極103周圍之BPSG膜100與氟化氫氣體化學反應，而變質為主要由氟矽酸(H2 SiF6 )構成之反應生成物 。之後，晶圓係從反應裝置4的處理室20搬移至熱處理裝置5’的熱處理室50。再者，使已變質為反應生成物之晶圓W表面的BPSG膜100、及形成在儲存節點孔101內面的電容器電極103在熱處理室50內成為朝上的姿態。
如此一來，當晶圓W被搬入至熱處理裝置5’時，關閉熱處理室50，並開始熱處理步驟。換言之，藉由溫度調整手段52，使晶圓W達到較第1處理溫度更高的第2處理溫度。在該情況下，第2處理溫度係例如為100~400℃。
又透過排氣路56，將熱處理室50內進行強制排氣，使熱處理室50內達到既定的減壓狀態。在該情況下，熱處理室50內的壓力係藉由排氣泵66的動作及壓力控制器65的調整，而達到例如133~400Pa(1~3Torr)。
再者，透過供給路55，以既定的流量將氮氣供給至熱處理室50內。在該情況下，利用流量調整閥61的調整，將氮氣的供給量調整為例如500~3000secm。藉此，可以將內藏在載置台51的溫度調整手段52之熱能有效地傳導至晶圓W，而可以正確地控制晶圓W的溫度。
又在該熱處理裝置5’中，透過供給路70，以既定的流量將氨氣供給至熱處理室50內。在該情況下，利用流量調整閥72的調整，將氨氣的供給量調整為例如1000~3000secm。如此一來藉由供給氨氣，使先前已變質為由氟矽酸(H2 SiF6 )構成之反應生成物的BPSG膜100進一步與氨反應，而變質為主要由氟矽酸銨((NH4 )2SiF6 )構成的反 應生成物。
如此所生成的反應生成物係利用溫度調整手段52被加熱，而氣化為SiF4 氣體、NH3 氣體及HF氣體，由電容器電極103周圍被除去。如此一來，如第4(c)圖所示，在晶圓W表面中，留下對應各儲存節點102之圓筒形狀的電容器電極103。
當結束熱處理時，首先關閉流量調整閥72而停止氨氣的供給，在結束氮氣的清洗後，關閉流量調閥61而停止氮氣的供給。再者，與之前相同，將晶圓W從真空隔絕室3搬出，並回到托架載置台11上的托架C。如以上所示，結束製造系統1中之一連貫的步驟。
根據該處理方法的話，與之前相同，在電容器電極103之間不會發生表面張力等，而可以回避所謂leaning的問題，並且可以由晶圓W表面除去BPSG膜100。再者，在熱處理裝置5’中，認為與氨之反應所生成的氟矽酸銨((NH4 )2SiF6 )在與氟矽酸(H2 SiF6 )相較下係更容易氣化，而更易於除去。
又在以上所述中，雖然是以除去晶圓W表面的BPSG膜之情況為例加以說明，但是根據本發明的處理而對BPSG膜的除去為有效的原因係被認為是以BPSG膜中含有水分為起因。換言之，當與即使同樣是矽氧化膜，例如熱氧化膜或自然氧化膜等相較時，BPSG膜的密度為低，而使存在於膜中的水分含有量係在與熱氧化膜或自然氧化膜等相較下為高。如此一來，水分含有量為高的BPSG膜 係被認為是由於使藉由與HF反應生成氟矽酸(H2 SiF6 )所必要的活性化能量為低下，而易於與HF反應。
相對於此，存在於膜中的水分含有量為比較低的熱氧化膜或自然氧化膜係被認為是由於使藉由與HF反應生成氟矽酸(H2 SiF6 )所須的活性化能量為高，而難以與HF反應。
根據該理論的話，例如在使由BPSG膜構成的被處理部與由自然氧化膜構成的被處理部都露出於基板表面之情況下，能夠只使活性化能量低下之BPSG膜與HF反應而選擇性變質為氟矽酸(H2 SiF6 )，而自然氧化膜則不會與HF反應。如此一來，在只使由BPSG膜構成的被處理部變質為氟矽酸(H2 SiF6 )後，藉由熱處理基板，能夠只使由已變質為氟矽酸(H2 SiF6 )的BPSG膜構成的被處理部從基板表面選擇性除去，而由自然氧化膜構成的被處理部係維持原狀殘留在基板表面。
又這樣的理論係也同樣可以適用在BPSG膜之外的其他與BPSG膜相同之水分含有量高的矽氧化膜，也就是以TEOS作為原料而成膜的矽氧化膜(例如利用電漿CVD裝置所成膜之TEOS(plasma-TEOS)、利用熱CVD裝置所成膜之TEOS(LP-TEOS))、或是與BPSG膜相同之具有SP3混成軌道的碳化合物等。為此，對於由該等TEOS矽氧化膜或碳化合物等構成的被處理部之除去也認為能夠適用本發明。
又在以上的實施形態中，雖然供給至反應處理裝置4 的處理室20及熱處理裝置5的處理室50之作為稀釋氣體的鈍性氣體係為氮氣，但是其他鈍性氣體，例如氬氣(Ar)、氦氣(He)、氙氣(Xe)之任一者亦可，或是混合氬氣、氮氣、氦氣、氙氣中之2種以上的氣體亦可。又也可以省略鈍性氣體的供給。
(實施例1)
以Si(OH)4 近似氧化矽(SiO2 )，並藉由水(H2 O)的存在，模擬Si(OH)4 之與HF反應所須的必要活性化能量Ea的變化。在H2 O不存在的情況下，Ea係為1.04eV。相對於此，分子比HF：H2 O=1：1，在H2 O存在的情況下，Ea為0.92eV。更進一步，分子比HF：H2 O=1：2，因此在H2 O存在的情況下，Ea係為0.46eV。
(實施例2)
針對作為在半導體裝置之製造中所用的成膜材料，BPSG膜、以TEOS作為原料所成膜的矽氧化膜、熱矽氧化膜之3種，進行了本實施形態中之由反應處理及熱處理所構成的乾洗淨(蝕刻)。其結果為蝕刻量比成為BPSG膜：TEOS矽氧化膜：熱矽氧化膜=500：20：0。尤其是BPSG膜/熱矽氧化膜的選擇比達到10000以上的高值。
(產業上的可利用性)
本發明係能夠適用在例如半導體裝置之製造工程中的 電容器電極之製造。
1‧‧‧製造系統
2‧‧‧搬入/出部
3‧‧‧真空隔絕室
4‧‧‧反應處理裝置
5‧‧‧熱處理裝置
6‧‧‧控制電腦
20‧‧‧反應處理室
21‧‧‧載置台
22‧‧‧溫度調整手段
50‧‧‧熱處理室
51‧‧‧載置台
52‧‧‧溫度調整手段
100‧‧‧BPSG膜
101‧‧‧儲存節點孔
103‧‧‧電容器電極
C‧‧‧托架
W‧‧‧晶圓
第1圖係為關於本發明之實施形態的製造系統之概略平面圖。
第2圖係為顯示反應處理裝置之構成的概略縱剖面圖。
第3圖係為顯示熱處理裝置之構成的概略縱剖面圖。
第4圖係為用以說明DRAM製造工程之一部份的晶圓表面剖分擴大圖。
第5圖係為顯示關於變形例之熱處理裝置之構成的概略縱剖面圖。
100‧‧‧BPSG膜
101‧‧‧儲存節點孔
102‧‧‧儲存節點
103‧‧‧電容器電極
W‧‧‧晶圓

Claims (12)

  1. 一種電容器電極之製造方法，係為除去基板表面之由BPSG膜所構成的矽氧化膜，製造電容器電極之電容器電極的製造方法，其特徵為具有：將前述基板設定在第1處理溫度，並供給含有HF之氣體，使前述矽氧化膜與前述含有HF之氣體反應後，而使前述矽氧化膜變質為由氟矽酸(H2 SiF6 )所構成之反應生成物的步驟；及將前述基板設定在較前述第1處理溫度更高之第2處理溫度，對前述反應生成物進行加熱供給鹽基性氣體，並除去已變質為前述反應生成物之前述矽氧化膜的步驟。
  2. 如申請專利範圍第1項之電容器電極之製造方法，其中，前述電容器電極為圓筒型。
  3. 如申請專利範圍第1項之電容器電極之製造方法，其中，在既定的減壓下進行前述矽氧化膜變質為反應生成物之步驟。
  4. 如申請專利範圍第1項之電容器電極之製造方法，其中，在既定的減壓下進行加熱並除去前述反應生成物之步驟。
  5. 如申請專利範圍第1項之電容器電極之製造方法，其中，前述鹽基性氣體為氨氣。
  6. 一種電容器電極之製造系統，係為除去基板表面之由BPSG膜所構成的矽氧化膜，製造電容器電極之電容器電極的製造系統，其特徵為具備： 使露出於基板表面之前述矽氧化物變質為由氟矽酸(H2 SiF6 )所構成之反應生成物之反應處理裝置、及對於已變質為前述反應生成物之前述矽氧化膜進行熱處理之熱處理裝置；前述反應處理裝置，係具備收納基板之反應處理室、在前述反應處理室中載置前述基板，並使前述基板達到所期望的溫度之載置台、及將含有HF之氣體供給至前述反應處理室內之氣體供給源；前述熱處理裝置，係具備收納基板之熱處理室、在前述熱處理室中載置前述基板，並使前述基板達到所期望的溫度之載置台、及將鹽基性氣體供給至前述熱處理室內之氣體供給源。
  7. 如申請專利範圍第6項之電容器電極之製造系統，其中，具備將鈍性氣體氣體供給至前述反應處理室內之鈍性氣體供給源。
  8. 如申請專利範圍第6項之電容器電極之製造系統，其中，具有使前述反應處理室內減壓至所期望的壓力之減壓機構。
  9. 如申請專利範圍第6項之電容器電極之製造系統，其中，前述鹽基性氣體為氨氣。
  10. 如申請專利範圍第6項之電容器電極之製造系統，其中，具備將惰性氣體供給至前述熱處理室內之鈍性氣體供給源。
  11. 如申請專利範圍第6項之電容器電極之製造系統 ，其中，具有使前述熱處理室內減壓至所期望的壓力之減壓機構。
  12. 一種記錄媒體，係記錄可利用製造系統的控制電腦加以執行之程式的記錄媒體，其特徵為：前述程式，係藉由利用前述控制電腦加以執行，而在前述製造系統中進行申請專利範圍第1項之電容器電極的製造方法者。
TW096145144A 2006-11-29 2007-11-28 A manufacturing method of a capacitor electrode, a manufacturing system, and a recording medium TWI457990B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006321680A JP5260861B2 (ja) 2006-11-29 2006-11-29 キャパシタ電極の製造方法と製造システムおよび記録媒体

Publications (2)

Publication Number Publication Date
TW200839854A TW200839854A (en) 2008-10-01
TWI457990B true TWI457990B (zh) 2014-10-21

Family

ID=39226871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145144A TWI457990B (zh) 2006-11-29 2007-11-28 A manufacturing method of a capacitor electrode, a manufacturing system, and a recording medium

Country Status (6)

Country Link
US (1) US8124536B2 (zh)
EP (1) EP1928011A3 (zh)
JP (1) JP5260861B2 (zh)
KR (1) KR100951733B1 (zh)
CN (1) CN101192529B (zh)
TW (1) TWI457990B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917611B2 (en) 2009-05-07 2014-12-23 Jasper Technologies, Inc. Core services platform for wireless voice, data and messaging network services
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP4719910B2 (ja) 2008-11-26 2011-07-06 国立大学法人東北大学 半導体装置の製造方法
CN102569037B (zh) * 2011-11-29 2015-01-21 上海华力微电子有限公司 一种提高金属绝缘层金属电容层多次光刻重复性的方法
WO2015011829A1 (ja) * 2013-07-26 2015-01-29 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
US10692730B1 (en) * 2019-08-30 2020-06-23 Mattson Technology, Inc. Silicon oxide selective dry etch process
JP2021180281A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133284A (ja) * 2001-10-19 2003-05-09 Ulvac Japan Ltd バッチ式真空処理装置
JP2005159363A (ja) * 2003-11-27 2005-06-16 Samsung Electronics Co Ltd 階段形状のシリンダー型構造のキャパシタを有する半導体装置、及びその製造方法
TW200533777A (en) * 2004-02-26 2005-10-16 Applied Materials Inc In-situ dry clean chamber for front end of line fabrication
TW200628633A (en) * 2004-12-21 2006-08-16 Applied Materials Inc An in-situ chamber clean process to remove by-product deposits from chemical vapor etch chamber
TW200638999A (en) * 2004-12-01 2006-11-16 Lam Res Corp Wet cleaning of electrostatic chucks

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526772B2 (ja) * 1992-12-08 1996-08-21 日本電気株式会社 半導体装置の製造方法
US5425845A (en) * 1993-06-09 1995-06-20 Texas Instruments Incorporated Method for selective removal of hard trench masks
US5980770A (en) * 1998-04-16 1999-11-09 Siemens Aktiengesellschaft Removal of post-RIE polymer on Al/Cu metal line
JP2002261081A (ja) 2001-03-01 2002-09-13 Asm Japan Kk 半導体ウエハのエッチング装置及び方法
KR100844982B1 (ko) * 2002-06-29 2008-07-09 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
KR20040074459A (ko) * 2003-02-19 2004-08-25 주식회사 하이닉스반도체 반도체 캐패시터의 저장 전극 형성방법
US7029536B2 (en) 2003-03-17 2006-04-18 Tokyo Electron Limited Processing system and method for treating a substrate
KR100558194B1 (ko) * 2003-10-17 2006-03-10 삼성전자주식회사 높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법,이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의제조 방법
KR101025323B1 (ko) * 2004-01-13 2011-03-29 가부시키가이샤 아루박 에칭 장치 및 에칭 방법
JP4495470B2 (ja) 2004-01-13 2010-07-07 三星電子株式会社 エッチング方法
KR100604853B1 (ko) 2004-05-15 2006-07-26 삼성전자주식회사 산화막 제거용 식각액 및 그 제조 방법과 반도체 소자의제조 방법
US7365016B2 (en) * 2004-12-27 2008-04-29 Dalsa Semiconductor Inc. Anhydrous HF release of process for MEMS devices
KR100752642B1 (ko) 2005-02-02 2007-08-29 삼성전자주식회사 반도체소자의 커패시터 제조방법
JP4663368B2 (ja) * 2005-03-28 2011-04-06 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133284A (ja) * 2001-10-19 2003-05-09 Ulvac Japan Ltd バッチ式真空処理装置
JP2005159363A (ja) * 2003-11-27 2005-06-16 Samsung Electronics Co Ltd 階段形状のシリンダー型構造のキャパシタを有する半導体装置、及びその製造方法
TW200533777A (en) * 2004-02-26 2005-10-16 Applied Materials Inc In-situ dry clean chamber for front end of line fabrication
TW200638999A (en) * 2004-12-01 2006-11-16 Lam Res Corp Wet cleaning of electrostatic chucks
TW200628633A (en) * 2004-12-21 2006-08-16 Applied Materials Inc An in-situ chamber clean process to remove by-product deposits from chemical vapor etch chamber

Also Published As

Publication number Publication date
US20080124936A1 (en) 2008-05-29
KR20080048978A (ko) 2008-06-03
JP2008135632A (ja) 2008-06-12
TW200839854A (en) 2008-10-01
EP1928011A2 (en) 2008-06-04
JP5260861B2 (ja) 2013-08-14
CN101192529A (zh) 2008-06-04
KR100951733B1 (ko) 2010-04-08
EP1928011A3 (en) 2011-08-03
US8124536B2 (en) 2012-02-28
CN101192529B (zh) 2010-04-14

Similar Documents

Publication Publication Date Title
TWI457990B (zh) A manufacturing method of a capacitor electrode, a manufacturing system, and a recording medium
JP5352103B2 (ja) 熱処理装置および処理システム
KR101165970B1 (ko) 기판의 에칭 방법 및 시스템
JP4890025B2 (ja) エッチング方法及び記録媒体
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP6568769B2 (ja) 基板処理方法及び基板処理装置
JP6373150B2 (ja) 基板処理システム及び基板処理方法
US10256107B2 (en) Substrate processing method
JP5809144B2 (ja) 基板処理方法および基板処理装置
JP4762998B2 (ja) 処理方法及び記録媒体
JP2009094307A (ja) エッチング方法及び記録媒体
JP4817991B2 (ja) 基板処理方法
JP2018166147A (ja) エッチング方法及び記録媒体
US6537876B2 (en) Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process
WO2014208365A2 (ja) エッチング方法及び記録媒体
TWI434343B (zh) Etching method, etching system and etching device
JP5105866B2 (ja) キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
JP5292450B2 (ja) エッチング方法、エッチングシステムおよびエッチング装置
TW202201514A (zh) 蝕刻方法及蝕刻裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent