CN1612348A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1612348A
CN1612348A CNA2004100567808A CN200410056780A CN1612348A CN 1612348 A CN1612348 A CN 1612348A CN A2004100567808 A CNA2004100567808 A CN A2004100567808A CN 200410056780 A CN200410056780 A CN 200410056780A CN 1612348 A CN1612348 A CN 1612348A
Authority
CN
China
Prior art keywords
stabilizing means
storage electrode
layer
capacitor
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100567808A
Other languages
English (en)
Other versions
CN1612348B (zh
Inventor
朴济民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1612348A publication Critical patent/CN1612348A/zh
Application granted granted Critical
Publication of CN1612348B publication Critical patent/CN1612348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Abstract

在制造包括具有改进结构稳定性和增加电容量的电容器的半导体器件的方法中，在半导体衬底的表面部分上形成接触区。在衬底上形成铸模层之后，形成围绕存储电极的稳定部件。穿过铸模层形成接触孔，以露出稳定部件的侧壁和接触区。在稳定部件的露出接触区和露出侧壁上形成存储电极。在存储电极上连续地形成介质层和板电极。即使当电容器具有非常高的高宽比，包括存储电极和稳定部件的电容器也将具有改进的结构稳定性，该结构防止机械倒塌。

Description

半导体器件及其制造方法
与相关申请的关系
本申请根据35USC§119要求2003年8月18日申请的韩国专利申请号KR 2003-56959的优先权，在此将其内容全部引入作为参考。
技术领域
本发明涉及半导体器件及制造半导体器件的方法。更具体，本发明涉及包括改进结构稳定性和增加电容量的半导体器件及制造该半导体器件的方法。
背景技术
一般，半导体存储器如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)可以在其中存储数据或信息。在半导体存储器中存储数据或信息，以及从半导体存储器读取数据或信息。半导体存储器的一般单个单位存储单元包括电容器和晶体管。半导体存储器的电容器一般具有存储电极、介质层和板电极。为了增加半导体存储器的储存容量，电容器需要大的电容量。
随着半导体存储器的集成度增加，半导体存储器的单位存储单元的面积不断地减小。为了保证半导体存储器的充足的存储电容量，电容器可以具有各种形状如箱形、鳍形、皇冠形、柱形等。但是，由于包括尺寸减小的半导体存储器的设计约束，电容器应该具有越来越大的高宽比，高宽比由电容器的高度和宽度之间比率来定义。因此当在半导体存储器的有限的单位面积中形成电容器时，电容器可以具有充足的电容量。但是，结果，具有高的高宽比的电容器可能机械地倒塌，以致在相邻的电容器之间可能发生所谓的两位失败。
常规的电容器包括柱形存储电极，柱形存储电极连接到半导体衬底上形成的接触焊盘。柱形存储电极通过绝缘层中形成的接触栓塞电连接到接触焊盘，绝缘层覆盖半导体衬底。为了增加半导体存储器的存储电容量，电容器的柱形存储电极具有大大地增加的高度。当柱形存储电极具有该大大地增加的高度时，柱形存储电极可能朝着相邻的柱形电极倒塌，以致相邻的电容器可能无意地彼此连接。柱形存储电极的倒塌称为两位失败。当在半导体存储器中发生两位失败时，半导体存储器不能正常地工作。
由此，美国专利申请公开号US2003/85420公开了一种半导体器件，该半导体器件包括半导体器件的电容器之间束状绝缘部件，以增加电容器的机械强度。
图1图示了包括束状绝缘部件的半导体器件的剖面图，图2图示了图1中的半导体器件的平面图。
参考图1和2，通过在半导体衬底40上形成隔离层45将半导体衬底40分为有源区和场区之后，在半导体衬底40的有源区中形成栅极结构60。每个栅极结构60包括栅氧化层图形、栅电极和掩模图形。
通过使用栅极结构60作为掩模的离子注入工序将杂质注入部分半导体衬底40中，由此在栅极结构60之间的部分衬底40形成源/漏区50和55。因此，在半导体衬底40上形成金属氧化物半导体(MOS)晶体管。
在衬底40上形成覆盖MOS晶体管的第一绝缘中间层80之后，穿过第一绝缘中间层80形成电容器栓塞63和位线栓塞65。电容器栓塞63和位线栓塞65分别连接到源/漏区50和55。
在第一绝缘中间层80上形成第二绝缘中间层85之后，部分地刻蚀第二绝缘中间层85，以形成与位线栓塞65接触的位线接触栓塞70。
在第二绝缘中间层85上形成第三绝缘中间层90。顺序地刻蚀第三和第二绝缘中间层90和85，以分别形成与电容器栓塞63接触的电容器接触栓塞75。
在第三绝缘中间层90和电容器接触栓塞75上形成刻蚀停止层95之后，穿过刻蚀停止层95形成露出电容器接触栓塞75的孔100。在孔100中分别形成与电容器接触栓塞75接触的柱形底电极105。这里，柱形底电极105穿过电容器接触栓塞75和电容器栓塞63电连接到源/漏区50和55。
在相邻的底电极105的侧壁之间形成束状绝缘部件130之后，在底电极105上连续地形成介质层110和顶部电极115，以由此在半导体衬底40上形成电容器120。
在衬底40上形成附加绝缘层125，以覆盖电容器120。由于在相邻底电极105的侧壁之间形成束状绝缘部件130，因此可以增加电容器120的机械强度。
但是，在上述半导体器件中，因为在相邻底电极105之间应该形成至少四个束状的绝缘部件130，以便增加电容器120的机械强度，所以制造半导体器件的工艺是复杂的。因此，增加了半导体器件的制造成本和制造时间。此外，因为电容器120具有如图1和2所示包括底电极105、束状绝缘部件130、介质层110和顶部电极115的复杂结构，所以制造工序更复杂。而且，在具有复杂结构的电容器120之间不能精确地形成附加绝缘层125，以致电容器120可能无意地电连接到电容器120上形成的上布线。结果，用于制造包括具有复杂结构的电容器120的半导体器件的工艺可能具有差的生产量。
发明内容
本发明提供一种根据简单的稳定部件和其扩充的有效面积具有改进结构稳定性和增加电容量的电容器以及形成电容器的方法。
本发明还提供一种半导体器件，以及制造该半导体器件的方法，该半导体器件包括具有改进结构稳定性和增加电容量的电容器。
在本发明中，由于提供稳定部件大大地增强了电容器的结构稳定性，因此该电容器可以具有很高的高度，而不倒塌。换句话说，电容器可以具有非常高的高宽比。因此，与常规电容器相比，每个电容器可以具有大大地增强的电容量。
根据本发明的一个实施例，一种电容器包括，存储电极，在存储电极上形成的介质层，在介质层上形成的板电极，以及固定到存储电极上、用于在结构上稳定存储电极的稳定部件。这里，稳定部件和相邻的稳定部件沿与布置存储电极和相邻电极的方向相关的对角线方向彼此连接。具有比下部宽的上部的稳定部件固定到存储电极的上部。例如，稳定部件具有包括开口的底部的环形形状或碗状。
根据本发明的另一实施例，存储电极包括掺有P型第一杂质的多晶硅，以及稳定部件包括掺有N型第二杂质的多晶硅。这里，稳定部件相对于LAL溶液可以具有高的抗蚀性(或相对于LAL溶液具有优良的耐久性)。
根据本发明的另一实施例，提供一种包围稳定部件的保护部件。该保护部件包括化学地抵抗LAL溶液的材料如氧化钽。
根据本发明的另一实施例，一种电容器，包括柱形存储电极，在存储电极上形成的介质层，在介质层上形成的板电极，以及固定到存储电极的上部的环状结构。优选，形成附加环状结构，以围绕初始环状结构。
根据本发明的另一实施例，提供一种制造电容器的方法。在方法中，在半导体衬底的表面部分上形成接触区，然后在衬底上形成铸模层。在部分铸模层形成在结构上稳定存储电极的稳定部件之后，穿过铸模层形成接触孔，以露出稳定部件的侧壁和接触区。在接触区上和稳定部件的侧壁上形成存储电极。在存储电极上连续地形成介质层和板电极。在形成接触孔之前，在铸模层上形成掩模层，然后通过刻蚀掩模层在铸模层上形成掩模图形。通过使用掩模图形部分地刻蚀铸模层，在铸模层的上部形成第一开口。这里，第一开口具有第一宽度和第一深度。通过部分地刻蚀铸模层，在铸模层的上部形成第二开口。第二开口具有比第一宽度更宽的第二宽度，以及具有比第一深度更深的第二深度。在形成介质层之前优选使用LAL溶液除去铸模层。
根据本发明的另一实施例，通过在第二开口的侧壁和底部上以及在掩模图形上形成绝缘层、通过部分地刻蚀绝缘层在第二开口的侧壁和底部上形成绝缘层图形以及通过除去第二开口的底部上的部分绝缘层图形形成稳定部件。通过使用包括去离子水、氨溶液以及硫酸的至少两种的清洗液的清洗工序有利地扩充接触孔。这里，通过在稳定部件的侧壁上、在扩充的接触孔侧壁上以及在掩模图形上形成导电层，以及通过除去部分导电层和掩模图形直到露出稳定部件形成存储电极。
另外，通过在第二开口的侧壁和底部上以及在掩模图形上形成掺有第一杂质的多晶硅层形成稳定部件。然后，通过部分地刻蚀掺有第一杂质的多晶硅层在第二开口的侧壁和底部上形成多晶硅层图形。最后，除去第二开口的底部上的部分多晶硅层图形。这里，通过在稳定部件的侧壁上、在扩充的接触孔的侧壁上以及在掩模图形上形成掺有第二杂质的多晶硅层，以及通过除去部分掺有第二杂质的多晶硅层和掩模图形直到露出稳定部件形成存储电极。
通过在第二开口的侧壁和底部上以及在掩模图形上形成金属氧化物层和绝缘层，然后通过部分地刻蚀金属氧化物层和绝缘层在第二开口的侧壁和底部形成金属氧化物层图形和绝缘层图形以及最后通过根据在第二开口的底部上除去部分金属氧化物层图形和绝缘层图形形成保护部件和稳定部件而形成稳定部件。
根据本发明的另一实施例，一种半导体器件包括，在半导体衬底上形成的栅极结构，在栅极结构之间的部分衬底处分别形成的第一接触区和第二接触区，与第一接触区接触的第一焊盘，与第二接触区接触的第二焊盘，与第二焊盘接触的位线，与第一焊盘接触的存储电极，包围存储电极的上部以在结构上稳定存储电极的稳定部件，在存储电极和稳定部件上形成的介质层，以及在介质层上形成的板电极。
根据本发明的另一实施例，一种半导体器件包括，在半导体衬底上形成的字线，在字线之间的部分衬底处分别形成的第一接触区和第二接触区，与第一接触区接触的第一焊盘，与第二接触区接触的第二焊盘，与第二焊盘接触的位线，与第一焊盘接触的柱形存储电极，包围存储电极上部以在结构上稳定存储电极的至少一个环状结构，在存储电极和环状结构上形成的介质层，以及在介质层上形成的板电极。
根据本发明的另一实施例，提供一种形成半导体器件的方法。在该方法中，在半导体衬底上形成栅极结构之后，在栅极结构之间的部分衬底处分别形成第一接触区和第二接触区。形成与第一接触区接触的第一焊盘，以及形成与第二接触区接触的第二焊盘。形成与第二焊盘接触的位线。在衬底上形成覆盖位线的铸模层。在设置第一焊盘的部分铸模层处形成稳定部件。穿过铸模层形成接触孔，以露出稳定部件的侧壁和第一焊盘。在稳定部件的侧壁上、在第一焊盘上以及在接触孔的侧壁上形成存储电极。在存储电极上和稳定部件上连续地形成介质层和板电极。
根据本发明，形成围绕柱形存储电极上部的稳定部件，以便单位存储单元的存储电极互相支撑。因此，即使当电容器具有非常高的高宽比，包括存储电极和稳定部件的电容器也可以具有改进的结构稳定性。结果，包括电容器的半导体器件可以具有增加的可靠性以及可以增加半导体制造工艺的生产量。其间，由于使用相对于LAL溶液具有高抗蚀性的材料形成稳定部件，或使用相对于LAL溶液具有高抗蚀性的金属氧化物形成密封稳定部件的保护部件，因此通过插入稳定部件可以更稳定地相互支撑存储电极，由此大大地增加电容器的结构稳定性。此外，因为稳定部件具有可以扩大存储电极的面积的扩充碗状结构或环状结构，所以电容器首先可以具有增加的电容量。而且，通过清洗工序在具有扩大面积的接触孔的侧壁上形成存储电极，以便存储电极再次具有扩大的面积。结果，包括存储电极的电容器可以具有大大地增加的电容量。
附图说明
通过参考下面详细描述，同时结合附图进行考虑，将使本发明的上述及其他特点和优点变得更为明显，其中：
图1图示了包括束状绝缘部件的常规半导体器件的剖面图。
图2图示了图1中的半导体器件的平面图。
图3，5，7，9，12，15，18，21，23，25以及30图示了沿平行于位线的线的半导体器件的实施例的剖面图。
图4，6，8，10，13，16，19，22，24，26以及31图示了沿平行于字线的线的半导体器件的实施例的剖面图。
图11，14，17，20以及27分别是图10，13，16，19以及26中的半导体器件的实施例的平面图。
图28图示了图25中“A”的放大剖面图。
图29图示了图27中的半导体器件的透视图。
图32至37图示了根据本发明的另一个实施例包括电容器的半导体器件的方法的剖面图。
图38至45图示了根据本发明的另一个实施例包括电容器的半导体器件的方法的剖面图。
具体实施方式
下面参考附图更完全地描述本发明，其中示出了本发明的实施例。在附图中，为了清楚放大了层和区域的厚度。相同的参考标记始终指相似的或相同的元件。应当理解当一个元件例如层、区域或衬底指在另一元件“上”时，它可以直接在另一个元件上或也可能存在插入元件。
图3和4图示了用于在包括字线233的半导体衬底200上形成第一焊盘250和第二焊盘255的步骤的剖面图。
参考图3和4，通过在半导体衬底200的表面部分形成隔离层205将半导体衬底200分为有源区和场区。可以通过浅沟槽隔离(STI)工艺或硅的局部氧化(LOCOS)工艺形成隔离层205。
通过热氧化工艺或化学气相淀积(CVD)工艺在半导体衬底200上形成薄栅氧化层(未示出)。
在栅氧化层上连续地形成第一导电层(未示出)和第一掩模层(未示出)。第一导电层和第一掩模层分别对应于栅导电层和栅掩模层。第一导电层可以包括掺杂有杂质的多晶硅。第一导电层将被构图，以形成栅导电图形215。另外，第一导电层可以具有多晶硅-金属硅化物结构，该结构包括掺杂的多晶硅薄膜和在掺杂的多晶硅薄膜上形成的金属硅化物薄膜。使用相对于第一绝缘中间层245具有刻蚀选择率的材料形成第一掩模。例如，当第一绝缘层间245包括氧化物时，使用氮化物如氮化硅形成第一掩模层。第一掩模层将被构图，以形成栅掩模图形220。
在第一掩模层上形成第一光刻胶膜(未示出)之后，第一光刻胶膜被曝光并显影，以在第一掩模层上形成第一光刻胶图形(未示出)。使用第一光刻胶图形作为刻蚀掩模部分地刻蚀第一掩模层、第一导电层和栅氧化层，以由此在半导体衬底200上形成栅极结构225。每个栅极结构225包括栅氧化图形210、栅导电图形215和栅掩模图形220。亦即，连续地刻蚀第一掩模层、第一导电层和栅氧化层，由此在半导体衬底200上形成栅极结构225。
在本发明的一个实施例中，使用光刻胶图形作为刻蚀掩模刻蚀第一掩模层，以便在第一导电层上形成栅掩模图形220。在通过灰化和剥离工艺从栅掩模图形220除去第一光刻胶图形之后，使用栅掩模图形220作为刻蚀掩模连续地刻蚀第一导电层和栅氧化层。结果，在半导体衬底200上形成包括栅氧化图形210、栅导电图形215和栅掩模图形220的栅极结构225。
在半导体衬底200上形成第一绝缘层，以覆盖栅极结构225。可以使用氮化物如氮化硅形成第一绝缘层。第一绝缘层被各向异性地刻蚀，以在栅极结构225的侧壁上分别形成第一极隔片230。第一隔片230对应于栅隔片。
通过使用包括第一隔片230的栅极结构225作为掩模，通过离子注入工艺将杂质注入在具有第一隔片230的栅极结构225之间露出的半导体衬底200的表面部分中。之后，热处理注入的杂质，以由此在半导体衬底200的露出部分处形成第一接触区235和第二接触区240。第一和第二接触区235和240分别对应于晶体管的源/漏区。结果，在半导体衬底200上形成多个字线233。字线233包括具有栅极结构225和第一和第二接触区235和240的MOS晶体管。这里，相邻的字线233被第一隔片230和其栅掩模图形220电隔开。第一和第二接触区235和240也分别对应于电容器接触区和位线接触区。电容器380(参见图30)电连接到电容器接触区，而位线280(参见图6)电连接到位线接触区。例如，第一接触区235可以是与第一焊盘250接触的电容器接触区，而第二接触区240可以是与第二焊盘255接触的位线接触区。
在本发明的一个实施例中，在栅极结构225的侧壁上形成第一隔片230之前，首先将较低浓度的第一杂质注入栅极结构225之间的衬底200的露出部分中。然后，在形成第一隔片230之后，再次将较高浓度的第二杂质注入衬底200的露出部分。结果，在衬底200的露出部分形成具有轻掺杂漏(LDD)结构的第一和第二接触区235和240。
参考图3和4，在半导体衬底200上形成第一绝缘中间层245，以覆盖字线233。第一绝缘中间层245可以包括氧化物如硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、不掺杂的硅玻璃(USG)、旋涂玻璃(SOG)、正硅酸乙酯(TEOS)、高密度等离子体-化学气相淀积(HDP-CVD)氧化物等。
通过化学机械抛光(CMP)工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺平整绝缘中间层245。这里，平整的第一绝缘中间层245在字线233的上表面具有预定的厚度。另外，第一绝缘中间层245被刻蚀，直到露出字线233的上表面。
在平整的第一绝缘中间层245上涂敷第二光刻胶膜(未示出)之后，第二光刻胶膜被曝光并显影，以在第一绝缘中间层245上形成第二光刻胶图形(未示出)。
使用第二光刻胶图形作为刻蚀掩模，部分地刻蚀第一绝缘中间层245，以形成分别露出第一和第二接触区235和240的第一接触孔248。优选，使用相对于氮化物的栅掩模图形220具有刻蚀选择率的刻蚀气体刻蚀氧化物的第一绝缘中间层245。因此，通过自对准工艺穿过第一绝缘中间层245形成第一接触孔248。亦即，第一接触孔248相对于包括第一隔片230的字线233自对准。这里，露出第一接触区235的某些第一接触孔248对应于电容器接触区，露出第二接触区240的其他第一接触孔对应于位线接触区。
在通过灰化和剥离工艺除去第二光刻胶图形之后，在第一绝缘层245上形成第二导电层(未示出)，以填充第一接触孔248。可以使用导电材料如掺杂的多晶硅或金属形成第二导电层。
通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺刻蚀第二导电层，直到露出该第一绝缘中间层245。因此，在第一和第二接触区235和240上分别形成填充第一接触孔248的第一和第二焊盘250和255。每个第一焊盘250对应于第一存储节点接触焊盘，每个第二焊盘255对应于第一位线接触焊盘。由于通过自对准工艺形成第一接触孔248，因此第一和第二焊盘250和255对应于自对准接触(SAC)焊盘。如上所述，与第一接触区235接触的第一焊盘250对应于电容器接触区，与第二接触区240接触的第二焊盘255对应于位线接触区。
在本发明的一个实施例中，当平整第一绝缘中间层245直到露出字线233的上表面时，第二导电层被刻蚀，直到露出字线233的上表面，以便在第一接触孔248中形成第一和第二焊盘250和255。这里，第一和第二焊盘250和255具有与字线233基本上相同的高度。
图5和6图示了用于形成位线280和第四焊盘290的步骤的剖面图。
参考图5和6，在包括第一和第二焊盘250和255的第一绝缘中间层245上形成第二绝缘中间层260。第二绝缘中间层260使在第二绝缘中间层260上连续地形成的第一焊盘250与位线280电隔离。可以使用BPSG、PSG、SOG、USG、TEOS、HDPCVD氧化物等形成第二绝缘中间层260。注意可以使用第一绝缘中间层245相同或不同的BPSG、PSG、SOG、USG、TEOS以及HDP-CVD之一形成第二绝缘中间层260。
通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺平整第二绝缘中间层260，以便确保后续光刻工艺的工艺余量。
在平整的第二绝缘中间层260上形成第三光刻胶膜(未示出)之后，第三光刻胶膜被曝光并显影，以在第二绝缘中间层260上形成第三光刻胶图形(未示出)。
使用第三光刻胶图形作为刻蚀掩模部分地刻蚀第二绝缘层260，以形成露出对应于第一位线接触焊盘的第二焊盘255的第二接触孔(未示出)。第二接触孔分别对应于将第二焊盘255电连接到位线280的位线接触孔。
在本发明的一个实施例中，在第二绝缘中间层260和第三光刻胶膜之间附加地形成第一抗反射层(ARL)，以有效地保证光刻工艺的工艺余量。可以使用氧化硅、氮化硅或氮氧化硅形成第一ARL。然后，可以进行光刻工艺，以穿过第二绝缘中间层260形成第二接触孔。
参考图5和6，通过和剥离工艺除去第三光刻胶图形之后，在第二绝缘中间层260上连续地形成第三导电层(未示出)和第二掩模层(未示出)。这里，用第三导电层填充第二接触孔。第三导电层和第二掩模层被构图，以分别形成位线导电图形270和位线掩模图形275。
在第二掩模层上涂敷第四光刻胶膜(未示出)之后，第四光刻胶膜被曝光并显影，以在第二掩模层上形成第四光刻胶图形(未示出)。使用第四光刻胶图形作为刻蚀掩模，连续地刻蚀第二掩模层和第三导电层，以在第二绝缘中间层260上形成位线280。这里，同时形成填充第二接触孔的第三焊盘。每个位线280包括位线掩模图形275和位线导电图形270。第三焊盘对应于将第二焊盘255电连接到位线280的第二位线接触焊盘。此外，第三焊盘对应于位线接触栓塞。
每个位线导电图形270可以包括第一薄膜以及在第一薄膜上形成的第二薄膜。第一薄膜可以包括金属和金属化合物，例如钛/氮化钛(Ti/TiN)，第二薄膜可以包括金属如钨(W)。
在用于形成第四接触孔345的刻蚀工序中(参见图19)，每个位线掩模图形275保护位线导电图形270。使用相对于第四绝缘中间层300和铸模层310中包括的氧化物(参见图7)具有刻蚀选择率的材料形成位线掩模图形275。例如，使用氮化物如氮化硅形成位线掩模图形275。
在本发明的一个实施例中，使用第四光刻胶图形作为刻蚀掩模刻蚀第二掩模层，以在第三导电层上形成位线掩模图形275。然后，在除去第四光刻胶图形之后，使用位线掩模图形275作为刻蚀掩模构图第三导电层，以由此在第二绝缘中间层260上形成位线导电图形270。这里，同时在第二接触孔中形成第三焊盘，以分别将位线导电图形270电连接到第二焊盘255。
在本发明的一个实施例中，在第二绝缘中间层260上形成填充第二接触孔的附加导电层之后，刻蚀附加导电层，直到露出第二绝缘中间层260。因此，在第二接触孔中形成与第二焊盘255接触的第三焊盘。接着，在包括第三焊盘的第二绝缘中间层260上形成第三导电层和第二掩模层。构图第三导电层和第二掩模层，以形成如上所述的位线280。具体，在第二绝缘中间层260上连续地形成阻挡金属层和金属层，以填充第二接触孔。可以使用钛/氮化钛形成阻挡金属层，可以使用钨形成金属层。通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺刻蚀金属和金属层，直到露出第二绝缘中间层260。因此，在第二接触孔中形成第三焊盘。在第二绝缘中间层260和第三焊盘上形成第三导电层和第二掩模层之后，构图第三导电层和第二掩模层，以形成包括位线导电图形270和位线掩模图形275的位线280。这里，每个位线导电图形270包括一个钨金属层。
参考图5和6，在第二绝缘中间层260上形成第二绝缘层(未示出)，以覆盖位线280。第二绝缘层被各向异性地刻蚀，以在位线280的侧壁形成第二隔片285。第二隔片285对应于位线隔片。在用于形成对应于第二存储节点接触焊盘的第四焊盘290的后续刻蚀工序中第二隔片285保护位线280。第二隔片285可以包括相对于连续地形成的第二绝缘中间层260和第三绝缘中间层265具有刻蚀选择率的材料。例如，第二隔片285可以包括氮化物如氮化硅。
在第二绝缘中间层260上形成第三绝缘中间层265，以覆盖包括第二隔片285的位线280。可以使用BPSG、PSG、SOG、USG、TEOS、HDP-CVD氧化物等形成第三绝缘中间层265。如上所述，可以使用与第二绝缘中间层260和/或第一绝缘中间层245相同的材料形成第三绝缘中间层265。另外，第三绝缘中间层265可以包括与第二绝缘中间层260和/或第一绝缘中间层245不同的材料。优选，可以使用HDP-CVD氧化物形成绝缘中间层265，HDP-CVD氧化物可以有利地填充位线280之间的间隙，而在其中没有空隙，以及HDP-CVD氧化物可以在低温度下形成。
通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺刻蚀第三绝缘中间层265，直到露出位线280的上表面，由此平整第三绝缘中间层265。
在本发明的一个实施例中，可以平整第三绝缘中间层265而不曝光位线280。这里，第三绝缘中间层265相对于位线280的上表面具有预定的高度。
在本发明的一个实施例中，为了防止在相邻位线280之间的第三绝缘中间层265中产生空隙，可以在包括位线280的第二绝缘中间层260上形成附加绝缘层。然后，在附加绝缘层上形成第三绝缘中间层265。这里，附加绝缘层可以具有约50至约200的厚度。可以使用氮化物形成附加绝缘层。
在平整的第三绝缘中间层265上形成第五光刻胶膜(未示出)之后，第五光刻胶膜被曝光并显影，以在第三绝缘中间层265上形成第五光刻胶图形(未示出)。
使用第五光刻胶图形作为刻蚀掩模部分地刻蚀第三绝缘中间层265和第二绝缘中间层260。穿过第三绝缘中间层265和第二绝缘中间层260形成第三接触孔288。第三接触孔288露出对应于第一存储节点接触焊盘的第一焊盘250。第三接触孔288对应于第一存储节点接触孔。这里，第三接触孔288相对于位于位线280的侧壁上第二隔片285自对准。
在本发明的一个实施例中，可以在第三绝缘中间层265上附加地形成第二ARL层，以保证后续光刻工艺的工艺余量。
在本发明的另一实施例中，在形成对应于第一存储节点接触孔的第三接触孔288之后，可以在包括所得结构的半导体衬底200上执行附加的清洗工艺。结果，可以从第一焊盘250除去第一焊盘250上存在的自然氧化层或各种颗粒。
在第三绝缘中间层265上形成填充第三接触孔288的第四导电层(未示出)之后，通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺刻蚀第四导电层。因此，形成填充第三接触孔288的第四焊盘290。第四焊盘290对应于第二存储节点接触焊盘。通常使用掺杂的多晶硅形成第四焊盘290。每个第四焊盘290将第一焊盘250电连接到在第四焊盘290上接连着形成的存储电极360(参见图25和26)。因此，存储电极360穿过第四焊盘290电连接到第一焊盘250。
图7和8图示了用于形成第四绝缘中间层300、刻蚀层305、铸模层310以及掩模层315的步骤的剖面图。
参考图7和8，在第三绝缘中间层265和第四焊盘290上形成第四绝缘中间层300。可以使用BPSG、PSG、SOG、USG、TEOS、HDP-CVD氧化物等形成第四绝缘中间层300。如图26可以看到，第四绝缘中间层300使位线280与存储电极360电隔离。如上所述，可以使用与第三绝缘中间层265和/或第二绝缘中间层260基本上相同的材料形成第四绝缘中间层300。此外，可以使用与第三绝缘中间层265和/或第二绝缘中间层260不同的材料形成第四绝缘中间层300。
在第四绝缘中间层300上形成刻蚀停止层305。可以使用相对于第四绝缘中间层300和铸模层310具有刻蚀选择率的材料形成刻蚀停止层305。例如，刻蚀停止层305包括氮化物如氮化硅。可以通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺平整第四绝缘中间层300。在该平整工艺之后，可以在平整的第四绝缘中间层300上形成刻蚀停止层305。
在刻蚀停止层305上形成铸模层310。设置铸模层310以形成稳定部件340和存储电极360(参见图25和26)。可以使用HDP-CVD氧化物、等离子体增强的TEOS(PE-TEOS)、USG、BPSG、PSG等形成铸模层310。从刻蚀停止层305的上表面起计算铸模层310具有约5,000至约50,000的厚度。根据本发明，铸模层310的厚度可以根据电容器380的希望电容量而改变(参见图30)。亦即，因为电容器380具有与铸模层310的厚度成正比的高度，可以有利地调整铸模层310的厚度，以便控制电容器380的电容量。
在本发明中，由于设置稳定部件340大大地增加电容器380的结构稳定性，因此电容器380可以具有很高的高度而不倒塌。换句话说，尽管本发明的电容器380可能具有非常高的高宽比，但是因为在电容器380的上部分别设置稳定部件340，所以电容器380不会彼此相向地机械倒塌。因此，与常规电容器相比，每个电容器380可以具有大大地增强的电容量。之后将详细描述稳定部件340。
参考图7和8，在铸模层310上形成第三掩模层315。可以使用相对于铸模层310具有刻蚀选择率的材料形成第三掩模层315。例如，第三掩模层315可以包括多晶硅或氮化物如氮化硅。从铸模层310的上表面起计算第三掩模层315具有约100至约6,000的厚度。因此，铸模层310相对于第三掩模层的厚度的比率可以在约8∶1至约50∶1的范围内。但是，铸模层310和第三掩模层315之间的厚度比率可以根据电容器380的电容量而改变。
在本发明的一个实施例中，在通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺平整铸模层310之后，可以在平整的铸模层310上形成第三掩模层315。
图9和10图示了用于形成存储掩模图形320和第一开口325的步骤的剖面图，图11图示了图10中的半导体器件的平面图。参考图9至11，在第三掩模层315上形成第六光刻胶膜(未示出)之后，第六光刻胶涂膜被曝光并显影，以在第三掩模层315上形成第六光刻胶图形(未示出)。
使用第六光刻胶图形作为刻蚀掩模构图第三掩模层315，由此在铸模层上形成存储节点掩模图形320。然后，通过灰化和剥离工艺除去第六光刻胶图形。
在一个实施例中，在用于在铸模层310的上部形成第一开口325的刻蚀工序过程中，第六光刻胶图形可以代之被除去，而不执行灰化和剥离工艺。
而且，为了保证后续光刻工艺的工艺余量，可以在第三掩模层315上形成第三ARL，然后可以执行光刻工艺，以形成存储节点掩模图形320。
使用存储节点掩模图形320作为刻蚀掩模在铸模层310的上部执行第一刻蚀工序，以由此在铸模层310的上部形成第一开口325。第一刻蚀工序是各向异性。每个第一开口325具有第一宽度W1和第一深度P1。第一开口325位于第四焊盘290和第一焊盘250之上。
如图11所示，具有第一宽度W1的第一开口325在第一方向通过预定的等间隔彼此隔开。第一开口325在第二方向也通过预定的等间隔彼此隔开。亦即，第一开口325彼此不接触，且沿基本上平行于位线280的第一方向设置。第一开口325彼此不接触，且沿基本上平行于位线280的第一方向设置。第一开口325也布置在基本上平行于字线233的第二方向。这里，第一方向基本上垂直于第二方向。
图12和13图示了用于形成第二开口330的步骤的剖面图，以及图14图示了图13中的半导体器件的平面图。
参考图12至14，使用存储节点掩模图形320作为刻蚀掩模，通过第二刻蚀工序部分地刻蚀包括第一开口325的铸模层310，以在铸模层310的上部形成第二开口330。第二刻蚀工序对应于各向同性刻蚀工序如湿法刻蚀工序、干法刻蚀工艺或等离子刻蚀工艺。在执行第二刻蚀工艺之后，刻蚀第一开口325，以由此形成具有扩大尺寸的第二开口330。亦即，因为在第二刻蚀工序中刻蚀了第一开口325的侧壁和底部，所以每个第二开口330具有比第一宽度W1更宽的第二宽度W2，以及具有比第一深度P1更深的第二深度P2。这里，根据各向同性刻蚀工序第二开口330具有预定曲率的圆滑侧壁。
如图14所示，由于第二开口330具有扩大的第二宽度W2，因此第二开口330沿基本上平行于位线280的第一方向和基本上平行于字线233的第二方向以预定的等间隔彼此隔开。但是，相邻的第二开口330沿与第一和第二方向相关的左对角线方向和右对角线方向彼此部分地接触。因此，如刚才所述，在铸模层310的上部形成的所有第二开口330彼此部分地连接。换句话说，所有第二开口330沿与位线280和字线233的方向相关的左对角线和右对角线方向部分地重叠。
图15和16图示了用于形成第一绝缘层图形335的步骤的剖面图，以及图17图示了图16中的半导体器件的平面图。
参考图15至17，在第二开口330的底部和侧壁以及在存储节点掩模图形320上形成第三绝缘层(未示出)。当通过第二刻蚀工序形成第二开口330时，存储节点掩模图形320的底部被部分地露出。在存储节点掩模图形320的露出底部底下形成第三绝缘层。可以使用相对于铸模层310和存储电极360具有刻蚀选择率的绝缘材料形成第三绝缘层。例如，使用氮化物如氮化硅或氮氧化合物如氮氧化硅形成第三绝缘层。
通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的工艺刻蚀第三绝缘层，直到露出存储节点掩模图形320。因此，在第二开口330的底部和侧壁上分别形成第一绝缘层图形335。在存储节点掩模图形320的露出底部底下也形成第一绝缘层图形335。半导体衬底200上的每个第一绝缘层图形335基本上具有环形剖面图(在平面图中)。这里，因为第二开口330具有圆滑的侧壁，所以第一绝缘层图形335的上部比第一绝缘层图形335的下部宽。此外，由于在存储节点掩模图形320的露出底部底下形成第一绝缘层图形335，因此第一绝缘层图形335的上部向内弯曲。亦即，第一绝缘层图形335具有包括水平弯曲上部的碗状结构。因为第二开口330具有预定曲率的圆滑侧壁，所以第一绝缘层图形335具有预定曲率的圆滑侧壁。
如图17所示，因为第一绝缘层图形335位于沿与第一和第二方向相关的左对角线和右对角线方向彼此部分地连接的第二开口330中，所以相邻的第一绝缘层图形335在相同的左对角线和右对角线方向中也彼此部分地连接。换句话说，所有第一绝缘层图形335沿与位线280和字线233相关的左和右对角线方向彼此部分地接触。
图18和19图示了用于形成第四接触孔345的步骤的剖面图，以及图20图示了图19中的半导体器件的平面图。
参考图18至20，连续地使用存储节点掩模图形320作为刻蚀掩模，部分地刻蚀第一绝缘层图形335和铸模层310，直到露出刻蚀停止层305。这里，第一绝缘层图形335的底部被刻蚀，以形成第二绝缘层图形338。因此，穿过铸模层310形成对应于第二存储节点接触孔的第四接触孔345。同时，在第四接触孔345的上侧壁分别形成第二绝缘层图形338。
刻蚀停止层305和第四绝缘中间层300被部分地刻蚀，以分别完成露出第四焊盘290的第四接触孔345。每个第四接触孔345具有第一直径D1。
在一个实施例中，可以连续地刻蚀铸模层310、刻蚀停止层305和第四绝缘中间层300，以形成露出第四焊盘290的第四接触孔345。另外，铸模层310和第四绝缘中间层300被部分地刻蚀，以由此形成第四接触孔345，而不形成刻蚀停止层305。
第一绝缘层图形335的底部被刻蚀，以形成具有开口的底部的第二绝缘层图形338。第二绝缘层图形338位于具有第一直径D1的第四接触孔345的上侧壁。在进行用于形成第四接触孔345的刻蚀工序之后，第二绝缘层图形338具有环状交叉部分和具有开口底部的碗状结构。第二绝缘层图形338也具有与第一绝缘层图形335基本上相同的圆滑侧壁。因为第二绝缘层图形338的上部朝着第四接触孔345的方向水平弯曲，所以第二绝缘层图形338完全具有碗状结构，该碗状结构具有开口的底部和水平弯曲的上部。
图21和22图示了用于形成第五接触孔350的步骤的剖面图。
参考图21和22，在包括铸模层310的半导体衬底200上执行清洗工序。在进行清洗工序之后，因为在清洗工序中铸模层310被轻徽地刻蚀，所以第一直径D1的第四接触孔345被扩大，由此形成具有第二直径D2的第五接触孔350。第五接触孔350对应于第三存储节点接触孔。可以使用包括去离子水、氨溶液和硫酸的至少两种的清洗液执行清洗工序。清洗工序可以执行约5至约20分钟。
根据本发明，第五接触孔350具有比第四接触孔345宽约50％至约100％的面积。即，第五接触孔350的第二直径D2比第四接触孔345的第一直径D1宽约50至约100nm。例如，在具有几十亿位的储存容量的半导体器件中，用于形成电容器的接触孔一般具有约100至约200nm的直径。在本发明中，相邻的第五接触孔350之间的间隔沿基本上平行于位线280的第一方向可以约为160至200nm。此外，相邻的第五接触孔350之间的间隔沿基本上平行于字线233的第二方向可以约为130至170nm。而且，相邻的第五接触孔350之间的间隔沿与第一和第二方向相关的左和右对角线方向可以约为60至约100nm。如图18和21所示，通过清洗工序刻蚀第一直径D1的第四接触孔345，由此形成具有扩大的第二直径D2的第五接触孔350。因此，第五接触孔350具有比第四接触孔345宽约50％至约100％的扩充面积。因为基于第五接触孔350形成电容器380，所以电容器380也具有比常规电容器宽约50％至约100％的扩充面积。结果，根据清洗工序电容器380具有大大地增加的电容量。
当通过铸模层310形成第五接触孔350时，由于通过清洗工序不能刻蚀第二绝缘层图形338，因此通过第五接触孔350部分地或完全地露出第二绝缘层图形338的下部。通过将在第二绝缘层图形338的露出部分上形成的存储电极360支撑第二绝缘层图形338的露出下部。
图23和24图示了形成第五导电层355的步骤的剖面图。
参考图23和24，在露出的第四焊盘290上、在扩充的第五接触孔350的侧壁上、在第二绝缘层图形338的内部上以及在存储节点掩模图形320上形成第五导电层355。可以使用导电材料如掺杂的多晶硅、钛氮化钛、铜等形成第五导电层355。第五导电层355粘附到第二绝缘层图形338的内部，以及在第二绝缘层图形338的露出下部的底下形成。因此，通过第五导电层355稳定地支撑第二绝缘层图形338。
图25和26图示了用于形成存储电极360和稳定部件340的步骤的剖面图，以及图27图示了图26中的半导体器件的平面图。
参考图25至27，使用CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺，刻蚀第五导电层355、存储节点320和第二绝缘层图形338，直到露出铸模层310。结果，在第五接触孔350中同时形成存储电极360和稳定部件340。稳定部件340分别围绕基本上具有柱状的存储电极360的上部。稳定部件340具有环形交叉部分(在平面图中)，如第二绝缘层图形338。稳定部件340也具有预定曲率的圆滑侧壁。稳定部件340具有围绕存储电极360的上部的环形结构。这里，稳定部件340的上部具有比稳定部件的下部宽的直径。亦即，稳定部件340具有包括开口底部的碗状结构。因为每个稳定部件340围绕存储电极360的上部，所以通过沿与第一和第二方向相关的左和右对角线方向插入稳定部件340彼此支撑相邻的存储电极360。换句话说，通过沿与位线280和字线233相关的左和右方向插入稳定部件340相互支撑所有的存储电极360。
图28图示了图25中的部分“A”的放大剖面图。图29图示了图25中的半导体器件的存储电极360和稳定部件340的示意性透视图。
参考25，28和29，从稳定部件340的侧壁到稳定部件340的底部连续地形成存储电极360。因此，因为稳定部件340被部分地嵌入存储电极360内，所以稳定部件340被牢固地固定到存储电极360。换句话说，以机械方式将存储电极360部分地嵌入稳定部件340，因此牢固地支撑稳定部件340的底部，如图28中的箭头所示。此外，稳定部件340的上部围绕存储电极360的上部。
稳定部件340沿与第一和第二方向相关的左和右对角线方向彼此连接，以便尽管存储电极360具有很高的高宽比(为了增加电容器380的电容量)，但是在包括用于形成存储电极360的刻蚀工序的后续半导体制造工序中存储电极360不倒塌。
此外，在扩充的第五接触孔350中形成存储电极360，以便存储电极360具有扩充的面积，以进一步增加电容器380的电容量。而且，由于稳定部件340具有包括下部和比下部宽的上部的碗状结构，存储电极360的上部具有与稳定部件340基本上相同的结构。因此，存储电极360具有与稳定部件340一致的扩充上部。即，首先根据第五接触孔350的形成扩充存储电极360的面积，然后根据稳定部件340的形成再次扩充存储电极360的面积。由于这些总计增加的面积，当在半导体存储器单元中形成电容器380时，包括存储电极360的电容器380具有大大地增加的电容量。
图30和31图示了用于形成电容器380的步骤的剖面图。
参考图30和31，在通过干法或湿法刻蚀工序除去铸模层310之后，当稳定部件340被固定到存储电极360时，在存储电极360上连续地形成介质层365和板电极370，由此在半导体衬底200上形成电容器380。
在电容器380上形成第五绝缘中间层(未示出)，以使电容器380与其上接连着形成的上布线(未示出)电隔离。当在第五绝缘中间层上形成上布线时，完成包括电容器380的半导体器件。
根据本发明，使用掺杂的多晶硅或金属形成存储电极360，以便包括存储电极360的电容器380可以有利地采用硅-绝缘体-硅(SIS)结构、金属-绝缘体-金属(MIM)结构、金属-绝缘体-硅(MIS)结构等。
在本发明的一个实施例中，使用掺杂有第一杂质的多晶硅形成稳定部件340，而使用具有第二杂质的多晶硅形成存储电极360。例如，第一杂质包括(P)或砷(As)，以便稳定部件340包括掺杂有P型杂质的多晶硅。此外，第二杂质包括硼(B)或镓(Ga)，以便存储电极360包括掺有N型杂质的多晶硅。当通过使用LAL溶液作为刻蚀溶液的湿法刻蚀工序除去铸模层310时，包括P型多晶硅的稳定部件340相对于LAL溶液可以具有比与氮化物或氮氧化合物更有效的抗蚀性。因此，在用于除去铸模层310的湿法刻蚀工序中，稳定部件340有效地保护存储360。当稳定部件340主要包括氮化物或氮氧化合物时，因为氮化物或氮氧化合物相对于LAL溶液不具有抗蚀性，所以在用于除去铸模层310的湿法刻蚀工序中氮化层或氮氧化合物层可能被除去，以便通过稳定部件340不能保护电极360。但是，当稳定部件340包括掺有第一杂质的多晶硅时，在用于除去铸模层的湿法刻蚀工序中稳定部件340不可能被LAL溶液刻蚀，因为P型多晶硅相对于LAL溶液具有高的抗蚀性(优良的耐久性)。换句话说该刻蚀将被执行，以便通过P型多晶硅的稳定部件340有效地保护存储电极360。
当稳定部件340包括P型多晶硅和存储电极360包括N型多晶硅时，在稳定部件340以及存储电极360之间产生p-n结，以便电荷不能从存储电极360流到稳定部件340。因此，因为存储电极360包括N型多晶硅，而稳定部件340包括P型多晶硅，所以稳定部件340使电极360与相邻的存储电极360电隔离。
图32至37图示了根据本发明的一个实施例制造包括电容器的半导体器件的方法的剖面图。在该实施例中，通过与参考图3至22描述的方法基本上相同的工艺通过铸模层310形成第五接触孔350。图32，34和36图示了沿基本上平行于位线280的第一方向的半导体器件的剖面图，以及图33，35和37图示了沿基本上平行于字线233的第二方向的半导体器件的剖面图。
图32和33图示了用于形成第五导电层355的步骤的剖面图。
参考图32和33，在露出的第四焊盘290上、在扩充的第五接触孔350侧壁上、在存储节点掩模图形320上以及在第二绝缘层图形338的底部底下形成第五导电层355。可以使用导电材料如掺有杂质的多晶硅或钛/氮化钛或铜等形成第五导电层355。
图34和35图示了用于形成稳定部件390和存储电极395的步骤的剖面图。
参考图34和35，通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺刻蚀第五导电层355和存储节点掩模图形320，直到露出铸模层310，由此分别同时形成存储电极395和围绕存储电极395的上部的稳定部件390。这里，每个稳定部件390具有与第二绝缘层图形338基本上相同的结构。亦即，稳定部件390具有环形结构或包括开口底部的碗状结构。稳定部件390的上部朝着第五接触孔350水平弯曲。此外，稳定部件390的上部比下部宽。通过与图12和13所示的第二开口330基本上相同的预定曲率圆滑稳定部件390的侧壁。
根据本实施例，因为稳定部件390和存储电极395彼此相互部分地嵌入，所以稳定部件390更稳固地粘附到存储电极395。这些机械相互作用比稳定部件340与存储电极360的情况更高的程度。换句话说，稳定部件390的上部部分地嵌入存储电极的上部，存储电极395的上部部分地嵌入稳定部件390的侧壁。结果，稳定部件390的底部被存储电极395支撑。因此，稳定部件390非常牢固地固定到存储电极395的上部。
图36和37图示了用于形成电容器410的步骤的剖面图。
参考图36和37，在通过干法或湿法刻蚀工序除去铸模层310之后，当稳定部件390被固定到存储电极395时，在存储电极395上连续地形成介质层400和板电极405，由此在半导体衬底200上形成电容器410。
在电容器410上形成第五绝缘中间层(未示出)，以使电容器410与其上连续地形成的上布线(未示出)电隔离。当在第五绝缘中间层上形成上布线时，完成包括电容器410的半导体器件。
图38至45图示了根据本发明的另一个实施例制造包括电容器的半导体器件的方法的剖面图。在本实施例中，通过与参考图3至13描述的方法基本上相同的工序在铸模层310的上部形成第二开口330。图38，40，42和44图示了沿基本上平行于位线280的第一方向的半导体器件的剖面图，以及图39，41，43和45图示了沿基本上平行于字线239的第二方向的半导体器件的剖面图。
图38和39图示了用于形成第一保护层图形420和第一绝缘层图形425的剖面图。
参考图38和39，在存储节点掩模320和在具有扩充的深度和宽度的第二开口330的侧壁和底部上连续地形成保护层和第四绝缘层。可以使用相对于LAL溶液具有较高抗蚀性的材料形成保护层。例如，保护层包括金属氧化物如氧化钽。构图保护层以形成保护部件440(参见图42和43)。可以使用氮化物如氮化硅形成第四绝缘层，以及构图第四绝缘层，以形成稳定部件445(参见图42和43)。
通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺刻蚀保护和第四绝缘层，直到露出存储节点掩模图形320，由此在第二开口330的侧壁和底部上连续地形成第一保护层图形420和第一绝缘层图形425。根据第二开口330的结构，第一保护层图形420和第一绝缘层图形425具有环状的交叉部分或碗状结构，该结构具有预定曲率的圆滑侧壁。此外，在存储节点掩模图形320的底下部分地形成第一保护层图形420和第一绝缘层图形425，以便第一保护层图形420的上部和第一绝缘层图形在与衬底200相关的水平方向内部弯曲。在该实施例中，因为金属氧化物的保护部件440围绕氮化物的稳定部件445，所以当使用LAL溶液除去铸模层310时，稳定部件445不被损坏。因此，通过插入稳定部件445可以彼此稳定地支撑电容器480(参见图44和45)。
图40和41图示了用于形成第五接触孔350和第五导电层355的步骤的剖面图。
参考图40和41，连续地使用存储节点掩模图形320作为刻蚀掩模，部分地刻蚀第二开口330的底部上的第一保护层图形420和第一绝缘层图形425，以由此在第二开口330的侧壁上形成第二绝缘层图形435和第二保护层图形430。同时，部分地刻蚀铸模层310、刻蚀停止层305以及第四绝缘中间层300，直到露出第四焊盘290，以形成露出第四焊盘290的第四接触孔(未示出)。这里，第二绝缘层图形435和第二保护层图形430位于具有第一直径的第四接触孔的上部。当形成第四接触孔时，第一保护层图形420和第一绝缘层图形425被部分地刻蚀，以分别形成具有环状结构或包括开口底部的碗状结构的第二保护层图形430和第二绝缘层图形435。如上所述，第二保护层图形430和第二绝缘层图形435具有与第二开口330一致的预定曲率的圆滑侧壁。第二层图形430和第二绝缘层图形435的上部比第二保护层图形430和第二绝缘层图形435的下部宽。即，第二保护层图形430和第二绝缘层图形435分别具有扩充的上部。第二保护层图形430和第二绝缘层图形435的上部朝着第五接触孔水平地弯曲。
通过上述清洗工序清洁包括第四接触孔的半导体衬底，由此形成具有扩充的第二直径的第五接触孔350。在通过铸模层310形成接触孔350之后，通过第五接触孔350完全或部分地露出第二保护层图形430和第二绝缘层图形435的底部。通过如上所述的存储电极450(参见图42和43)支撑第二保护层图形430和第二绝缘层图形435的这些露出底部。
在第四焊盘290上、在第五接触孔350的侧壁上、在第二绝缘层图形435的侧壁上以及在存储节点掩模图形320上形成第五导电层355。此外在第二保护层图形430和第二绝缘层图形435的露出底部底下形成第五导电层355。可以使用导电材料如掺杂的多晶硅、钛/氮化钛或铜形成第五导电层。第二保护层图形430和第二绝缘层图形435粘附到第五导电层355，通过第五导电层355支撑第二保护层图形430和第二绝缘层图形435。因此，第二保护层图形430和第二绝缘层图形435牢固地固定到第五导电层355。
图42和43图示了用于形成保护部件440、稳定部件445和存储电极450的步骤的剖面图。
参考图42和43，通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺刻蚀存储节点掩模图形320和第五导电层355，直到露出铸模层310。因此，在第五接触孔335的侧壁上形成存储电极450，同时形成围绕存储电极450的稳定部件445。此外，同时形成围绕稳定部件445的保护部件440。该实施例的稳定部件445和保护部件440分别具有环状结构或碗状结构，该结构具有开口底部和圆滑侧壁。如上所述，通过金属氧化物的保护部件440围绕氮化物的稳定部件445，以便稳定部件445可以被有效地保护，而在用于除去铸模层310的后续刻蚀工序中不消耗稳定部件445，金属氧化物的保护部件440相对于LAL溶液具有良好的抗蚀性。因此，包括稳定部件445和保护部件440的电容器480不会彼此相向的机械倒塌。
图44和45图示了用于形成电容器480的步骤的剖面图。
参考图44和45，在通过使用LAL溶液作为刻蚀溶液的湿法刻蚀工序除去铸模层310之后，当稳定部件445和保护部件440固定到存储电极450时，在存储电极450上连续地形成介质层465和板电极470，以便在半导体衬底200上形成电容器480。
在电容器480上形成第五绝缘中间层(未示出)，以使电容器480与其上连续地形成的上布线(未示出)电隔离。当在第五绝缘中间层上形成上布线时，完成包括电容器480的半导体器件。
根据本发明，形成围绕柱形存储电极的上部的稳定部件，以便单位存储单元的存储电极互相支撑。因此，包括存储电极和稳定部件的电容器可以具有改进的结构稳定性，当电容器具有非常高的高宽比时，电容器不会机械倒塌。结果，包括电容器的半导体器件可以具有增加的可靠性以及可以增加半导体制造工序的生产量。
其间，由于使用相对于LAL溶液具有高抗蚀性的材料形成稳定部件，或使用相对于LAL溶液具有高抗蚀性的金属氧化物形成围绕稳定部件的保护部件，因此通过插入稳定部件可以更稳定地支撑电极，而不损坏稳定部件，由此大大地增加电容器的结构稳定性。
此外，因为稳定部件具有扩大电极面积的扩充碗状结构或环状结构，所以电容器首先可以具有增加的电容量。而且，通过清洗工序在具有扩充面积的接触孔侧壁上形成存储电极，以便存储电极再次具有扩充的面积。结果，包括存储电极的电容器可以具有大大地增加的电容量。
在此描述了本发明的示例性实施例，应当理解由附加的权利要求所限定的本发明不允许被上面的说明书中阐述具体细节所限制，在不脱离如下面的权利要求的精神或范围的条件下，其许多明显的变化是可能的。

Claims (77)

1.一种电容器，包括：
存储电极；
在存储电极上形成的介质层；
在介质层上形成的板电极；
固定到存储电极上用于在结构上稳定存储电极的稳定部件。
2.根据权利要求1的电容器，其中稳定部件连接到相邻电容器的相邻稳定部件。
3.根据权利要求2的电容器，其中稳定部件和相邻稳定部件沿与布置存储电极和相邻电极的方向相关的对角线方向彼此连接。
4.根据权利要求1的电容器，其中稳定部件固定在存储电极的上部。
5.根据权利要求4的电容器，其中稳定部件具有比稳定部件的下部宽的上部。
6.根据权利要求5的电容器，其中存储电极具有柱形形状。
7.根据权利要求6的电容器，其中存储电极与稳定部件一致具有比存储电极的下部宽的上部。
8.根据权利要求6的电容器，其中存储电极和稳定部件彼此交替地支撑。
9.根据权利要求8的电容器，其中稳定部件的内部部分地嵌入存储电极中，稳定部件的下部被存储电极支撑。
10.根据权利要求9的电容器，其中稳定部件的上部围绕存储电极。
11.根据权利要求5的电容器，其中稳定部件围绕存储电极的上部。
12.根据权利要求11的电容器，其中稳定部件具有环形形状。
13.根据权利要求11的电容器，其中稳定部件具有碗状，该碗状具有开口的底部。
14.根据权利要求13的电容器，其中稳定部件的上部向内弯曲。
15.根据权利要求1的电容器，其中存储电极包括掺有第一杂质的多晶硅，以及稳定部件包括掺有第二杂质的多晶硅。
16.根据权利要求15的电容器，其中稳定部件抵抗LAL溶液。
17.根据权利要求15的电容器，其中第一杂质是P型杂质，第二杂质是N型杂质。
18.根据权利要求17的电容器，其中第一杂质包括磷(P)或砷(As)，以及第二杂质包括硼(B)或镓(Ga)。
19.根据权利要求15的电容器，还包括围绕稳定部件的保护部件。
20.根据权利要求19的电容器，其中保护部件包括相对于LAL溶液具有抗蚀性的材料。
21.根据权利要求20的电容器，其中保护部件包括金属氧化物。
22.根据权利要求21的电容器，其中保护部件包括氧化钽。
23.一种电容器，包括：
柱形存储电极；
在存储电极上形成的介质层；
在介质层上形成的板电极；以及
固定到存储电极的上部的环状结构。
24.根据权利要求23的电容器，其中环状结构具有比环状结构的下部更宽的扩充上部。
25.根据权利要求24的电容器，其中环状结构和相邻电容器的相邻环状结构沿与布置存储电极和相邻存储电极的方向相关的对角线方向彼此连接。
26.根据权利要求24的电容器，其中环状结构的侧壁部分地嵌入存储电极，以及由存储电极支撑环状结构的下部。
27.根据权利要求26的电容器，其中环状结构的上部部分地嵌入存储电极。
28.根据权利要求24的电容器，其中存储电极与环状结构一致具有比存储电极的下部宽的上部。
29.根据权利要求24的电容器，其中环状结构的上部向内弯曲。
30.根据权利要求29的电容器，其中存储电极和环状结构彼此交替地支撑。
31.根据权利要求23的电容器，还包括包围环状结构的附加环状结构。
32.一种制造电容器的方法，包括：
在半导体衬底的表面部分形成接触区；
在衬底上形成铸模层；
在部分铸模层形成稳定部件，以在结构上稳定存储电极；
通过铸模层形成接触孔，以露出稳定部件的侧壁和接触区；
在接触区和稳定部件的侧壁上形成存储电极；
在存储电极上形成介质层；以及
在栅介质层上形成板电极。
33.根据权利要求32的方法，在形成接触孔之前，还包括：
在铸模层上形成掩模层；
通过刻蚀掩模层在铸模层上形成掩模图形；以及
通过使用掩模图形部分地刻蚀铸模层在铸模层的上部形成第一开口，其中第一开口具有第一宽度和第一深度。
34.根据权利要求32的方法，其中稳定部件包括选自由氮化物、氮氧化合物和掺有第一杂质的多晶硅构成的组中的任意一种。
35.根据权利要求34的方法，其中铸模层包括氧化物。
36.根据权利要求35的方法，其中铸模层包括选自由硼磷硅玻璃(BPSG)、磷硅玻璃(PSP)、旋涂玻璃(SOG)、不掺杂的硅玻璃(USG)、等离子体增强的正硅酸乙酯(PE-TEOS)和高密度等离子体化学气相淀积(HDP-CVD)氧化物构成的组的任意一种。
37.根据权利要求33的方法，其中掩模层包括多晶硅或氮化物。
38.根据权利要求33的方法，其中铸模层的厚度和掩模层的厚度之间的比率约为8∶1至50∶1。
39.根据权利要求33的方法，其中通过各向异性刻蚀工艺形成第一开口。
40.根据权利要求33的方法，还包括通过部分地刻蚀铸模层，在铸模层的上部形成第二开口，其中第二开口具有比第一宽度更宽的第二宽度，以及具有比第一深度更深的第二深度。
41.根据权利要求40的方法，其中通过各向同性刻蚀工序形成第二开口。
42.根据权利要求40的方法，其中通过湿法刻蚀工艺、干法刻蚀工艺或等离子刻蚀工艺形成第二开口。
43.根据权利要求40的方法，其中形成稳定部件还包括：
在第二开口的侧壁和底部上以及在掩模图形上形成绝缘层；
通过部分地刻蚀绝缘层在第二开口的侧壁和底部上形成绝缘层图形；以及
通过除去第二开口的底部上的部分绝缘层图形形成稳定部件。
44.根据权利要求43的方法，其中通过化学机械抛光(CMP)工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺形成绝缘层图形。
45.根据权利要求43的方法，其中在除去部分绝缘层图形的同时形成接触孔。
46.根据权利要求33的方法，还包括扩充接触孔。
47.根据权利要求46的方法，其中通过清洗工序扩充接触孔。
48.根据权利要求47的方法，其中使用包括去离子水、氨溶液和硫酸的至少两种的清洗液进行清洗工序。
49.根据权利要求46的方法，其中形成存储电极包括：
在稳定部件的侧壁上、在扩充的接触孔的侧壁上以及在掩模图形上形成导电层；以及
除去部分导电层和掩模图形，直到露出稳定部件。
50.根据权利要求49的方法，其中通过CMP工艺、深刻蚀工艺或CMP和深刻蚀的组合工艺除去部分导电层和形成掩模图形。
51.根据权利要求46的方法，其中形成稳定部件还包括：
在第二开口的侧壁，底部上以及在掩模图形上形成掺有第一杂质的多晶硅层；
通过部分地刻蚀掺有第一杂质的多晶硅层在第二开口的侧壁和底部上形成多晶硅层图形；
通过除去第二开口的底部上的部分多晶硅层图形形成稳定部件；
52.根据权利要求51的方法，其中形成存储电极包括：
在稳定部件的侧壁上、在扩充的接触孔的侧壁上以及在掩模图形上形成掺有第二杂质的多晶硅层；以及
除去部分掺有第二杂质的多晶硅层和掩模图形，直到露出稳定部件。
53.根据权利要求46的方法，其中形成稳定部件还包括：
在第二开口的侧壁和底部上以及在掩模图形上连续地形成金属氧化物层和绝缘层；
通过部分地刻蚀金属氧化物层和绝缘层在第二开口的侧壁和底部上形成金属氧化物层图形和绝缘层图形；以及
通过除去第二开口的底部上的部分金属氧化物层图形和绝缘层图形同时形成保护部件和稳定部件。
54.根据权利要求32的方法，还包括在形成介质层之前除去铸模层。
55.根据权利要求54的方法，其中使用LAL溶液除去铸模层。
56.一种半导体器件，包括：
在半导体衬底上形成的栅极结构；
在栅极结构之间的部分衬底处分别形成的第一接触区和第二接触区；
与第一接触区接触的第一焊盘；
与第二接触区接触的第二焊盘；
与第二焊盘接触的位线；
与第一焊盘接触的存储电极；
包围存储电极的上部以在结构上稳定存储电极的稳定部件；
在存储电极和稳定部件上形成的介质层；以及
在介质层上形成的板电极。
57.根据权利要求56的半导体器件，其中稳定部件和相邻的稳定部件沿与栅极结构相关的对角线方向彼此连接。
58.根据权利要求56的半导体器件，其中稳定部件具有包括扩充的上部的环状结构或包括开口的底部的碗状结构。
59.根据权利要求58的半导体器件，其中存储电极与稳定部件一致具有包括扩充上部的柱形结构。
60.根据权利要求59的半导体器件，其中稳定部件的侧壁部分地嵌入存储电极，以及稳定部件的底部被存储电极支撑。
61.根据权利要求60的半导体器件，其中稳定部件具有向内弯曲的上部。
62.根据权利要求61的半导体器件，其中稳定部件的上部部分地嵌入存储电极。
63.根据权利要求58的半导体器件，还包括包围稳定部件的保护部件。
64.一种半导体器件，包括：
在半导体衬底上形成的字线；
在字线之间的部分衬底处分别形成的第一接触区和第二接触区；
与第一接触区接触的第一焊盘；
与第二接触区接触的第二焊盘；
与第二焊盘接触的位线；
与第一焊盘接触的柱形存储电极；
包围存储电极上部以在结构上稳定存储电极的至少一个环状结构；
在存储电极和环状结构上形成的介质层；以及
在介质层上形成的板电极。
65.根据权利要求64的半导体器件，其中环状结构具有扩充的上部，存储电极的上部根据环状结构扩充。
66.根据权利要求64的半导体器件，其中环状结构和相邻的环状结构沿与存储电极相关的对角线方向彼此连接。
67.根据权利要求64的半导体器件，其中环状结构具有向内弯曲的上部。
68.一种形成半导体器件的方法，包括：
在半导体衬底上形成栅极结构；
在栅极结构之间的部分衬底处分别形成第一接触区和第二接触区；
形成与第一接触区接触的第一焊盘；
形成与第二接触区接触的第二焊盘；
形成与第二焊盘接触的位线；
在衬底上形成覆盖位线的铸模层；
在设置第一焊盘的部分铸模层处形成稳定部件；
穿过铸模层形成接触孔，以露出稳定部件的侧壁和第一焊盘；
在稳定部件的侧壁上、在第一焊盘上以及在接触孔的侧壁上形成存储电极；
在存储电极上和稳定部件上形成介质层；以及
在介质层上形成板电极。
69.根据权利要求68的方法，在形成接触孔之前，还包括：
在铸模层上形成掩模层；
通过刻蚀掩模层在铸模层上形成掩模图形；
通过使用掩模图形部分地刻蚀铸模层在铸模层的上部形成第一开口，其中每个第一开口具有第一宽度和第一深度；以及
通过部分地刻蚀铸模层，在铸模层的上部形成每个第二开口，其中每个第二开口具有比第一宽度更宽的第二宽度，以及具有比第一深度更深的第二深度。
70.根据权利要求69的方法，其中通过各向异性刻蚀工艺形成第一开口，以及通过各向同性刻蚀工艺形成第二开口。
71.根据权利要求69的方法，其中形成稳定部件还包括：
在第二开口的侧壁和底部上以及在掩模图形上形成绝缘层；
通过部分地刻蚀绝缘层在第二开口的侧壁和底部形成绝缘层；以及
通过除去第二开口的底部上的部分绝缘层图形形成稳定部件。
72.根据权利要求71的方法，其中在除去部分绝缘层图形的同时形成接触孔。
73.根据权利要求69的方法，还包括通过清洗工序扩充接触孔。
74.根据权利要求73的方法，其中形成存储电极包括：
在稳定部件的侧壁上、在扩充接触孔的侧壁上以及在掩模图形上形成导电层；以及
除去部分导电层和掩模图形，直到露出稳定部件。
75.根据权利要求73的方法，其中形成稳定部件还包括：
在第二开口的侧壁和底部上以及在掩模图形上形成掺有第一杂质的多晶硅层。
通过部分地刻蚀掺有第一杂质的多晶硅层在第二开口的侧壁和底部上形成多晶硅层图形；以及
通过除去第二开口的底部上的部分多晶硅层图形形成稳定部件。
76.根据权利要求75的方法，其中形成存储电极包括：
在稳定部件的侧壁上、在扩充的接触孔的侧壁上以及在掩模图形上形成掺有第二杂质的多晶硅层；以及
除去部分掺有第二杂质的多晶硅层和掩模图形，直到露出稳定部件。
77.根据权利要求69的方法，其中形成稳定部件还包括：
在第二开口的侧壁和底部上以及在掩模图形上连续地形成金属氧化物层和绝缘层；
通过部分地刻蚀金属氧化物层和绝缘层在第二开口的侧壁和底部上形成金属氧化物层图形和绝缘层图形；以及
通过除去第二开口的底部上的部分金属氧化物层图形和图形同时形成保护部件和稳定部件。
CN2004100567808A 2003-08-18 2004-08-18 半导体器件及其制造方法 Active CN1612348B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0056959A KR100538098B1 (ko) 2003-08-18 2003-08-18 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법
KR56959/2003 2003-08-18

Publications (2)

Publication Number Publication Date
CN1612348A true CN1612348A (zh) 2005-05-04
CN1612348B CN1612348B (zh) 2010-06-02

Family

ID=34192116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100567808A Active CN1612348B (zh) 2003-08-18 2004-08-18 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US7126180B2 (zh)
JP (1) JP4902107B2 (zh)
KR (1) KR100538098B1 (zh)
CN (1) CN1612348B (zh)
DE (1) DE102004039660B4 (zh)
TW (1) TWI324828B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740545A (zh) * 2008-11-21 2010-06-16 三星电子株式会社 半导体装置的配线结构及形成配线结构的方法
CN102110638A (zh) * 2009-12-23 2011-06-29 中芯国际集成电路制造(上海)有限公司 解决半导体器件在制作过程中放电缺陷的方法及结构
CN101320731B (zh) * 2007-02-01 2011-11-30 三星电子株式会社 集成电路器件制造方法和相关器件
CN103178061A (zh) * 2011-12-21 2013-06-26 南亚科技股份有限公司 电容阵列及其制造方法
CN105428356A (zh) * 2014-09-15 2016-03-23 英飞凌科技股份有限公司 电路布置和形成电路布置的方法
CN109768014A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 存储器件及其制造方法
CN109817633A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 垂直存储器件
WO2022012167A1 (zh) * 2020-07-17 2022-01-20 长鑫存储技术有限公司 半导体器件及其制作方法
CN114628323A (zh) * 2022-05-05 2022-06-14 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN116454022A (zh) * 2023-06-16 2023-07-18 合肥新晶集成电路有限公司 半导体器件及其制备方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506944B1 (ko) * 2003-11-03 2005-08-05 삼성전자주식회사 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법
KR100546395B1 (ko) * 2003-11-17 2006-01-26 삼성전자주식회사 반도체소자의 커패시터 및 그 제조방법
KR100568733B1 (ko) * 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
KR100538101B1 (ko) * 2004-07-07 2005-12-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR100655751B1 (ko) * 2004-10-01 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
JP2007013081A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 深いコンタクトホールを有する半導体素子の製造方法
US7358133B2 (en) * 2005-12-28 2008-04-15 Nanya Technology Corporation Semiconductor device and method for making the same
TWI297931B (en) * 2006-01-11 2008-06-11 Ind Tech Res Inst Cylindrical capacitor and method of manufacturing the same
US7709367B2 (en) * 2006-06-30 2010-05-04 Hynix Semiconductor Inc. Method for fabricating storage node contact in semiconductor device
JP5529365B2 (ja) * 2007-02-01 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びその製造方法
KR100855571B1 (ko) * 2007-06-12 2008-09-03 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100909772B1 (ko) 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
TW200933878A (en) * 2008-01-21 2009-08-01 Ind Tech Res Inst Memory capacitor and manufacturing method thereof
TWI357132B (en) * 2008-04-09 2012-01-21 Ind Tech Res Inst Stack capacitor structure and manufacturing method
KR100979243B1 (ko) 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101589912B1 (ko) * 2009-03-20 2016-02-01 삼성전자주식회사 커패시터 및 이의 제조 방법
JP2011044488A (ja) * 2009-08-19 2011-03-03 Elpida Memory Inc 半導体装置およびその製造方法
KR20120056074A (ko) * 2010-11-24 2012-06-01 에스케이하이닉스 주식회사 스토리지노드의 높이를 증가시키는 커패시터 형성 방법
JP6006921B2 (ja) * 2011-07-22 2016-10-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
KR20130074246A (ko) * 2011-12-26 2013-07-04 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조방법
KR101873331B1 (ko) * 2012-03-02 2018-07-02 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US20150348963A1 (en) * 2014-05-30 2015-12-03 Inotera Memories, Inc. Cylinder-shaped storage node with single-layer supporting structure
US9847249B2 (en) * 2014-11-05 2017-12-19 Sandisk Technologies Llc Buried etch stop layer for damascene bit line formation
TWI581441B (zh) * 2015-09-08 2017-05-01 力晶科技股份有限公司 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法
US9779984B1 (en) * 2016-03-25 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming trenches with different depths
DE102016114724B4 (de) 2016-03-25 2021-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen und Vorrichtung
CN113707611B (zh) * 2020-05-22 2023-09-22 长鑫存储技术有限公司 存储器的形成方法及存储器
KR20220060086A (ko) 2020-11-03 2022-05-11 삼성전자주식회사 반도체 소자
US20230068802A1 (en) * 2021-08-24 2023-03-02 International Business Machines Corporation Hybrid high bandwidth memories
CN115802745A (zh) * 2022-11-21 2023-03-14 长鑫存储技术有限公司 半导体器件的制作方法、半导体器件以及dram

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2930110B2 (ja) 1996-11-14 1999-08-03 日本電気株式会社 半導体記憶装置およびその製造方法
JP3749776B2 (ja) 1997-02-28 2006-03-01 株式会社東芝 半導体装置
TW463288B (en) * 1997-05-20 2001-11-11 Nanya Technology Corp Manufacturing method for cup-like capacitor
JP3599548B2 (ja) * 1997-12-18 2004-12-08 株式会社日立製作所 半導体集積回路装置の製造方法
US6162670A (en) 1998-11-20 2000-12-19 United Microelectronics Corp. Method of fabricating a data-storage capacitor for a dynamic random-access memory device
JP4180716B2 (ja) * 1998-12-28 2008-11-12 富士通株式会社 半導体装置の製造方法
US6303956B1 (en) * 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6251770B1 (en) 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US6395600B1 (en) * 1999-09-02 2002-05-28 Micron Technology, Inc. Method of forming a contact structure and a container capacitor structure
US6403442B1 (en) * 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
KR100308187B1 (ko) * 1999-11-05 2001-11-02 윤종용 디램 셀 제조방법 및 그에 의해 제조된 디램 셀
KR20010069118A (ko) 2000-01-12 2001-07-23 윤종용 내면에 반구형 실리콘 돌기를 가지는 실린더형 캐패시터형성 방법
JP3993972B2 (ja) 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
KR20020085223A (ko) 2001-05-07 2002-11-16 삼성전자 주식회사 반도체 메모리소자
JP5057616B2 (ja) * 2001-06-29 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN1404127A (zh) * 2001-08-22 2003-03-19 矽统科技股份有限公司 具有电容器的双镶嵌构造及其制造方法
JP4060572B2 (ja) 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
KR100449030B1 (ko) 2002-01-24 2004-09-16 삼성전자주식회사 스택형 캐패시터 및 그의 제조방법
US6617222B1 (en) * 2002-02-27 2003-09-09 Micron Technology, Inc. Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
JP2005032982A (ja) * 2003-07-14 2005-02-03 Renesas Technology Corp 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320731B (zh) * 2007-02-01 2011-11-30 三星电子株式会社 集成电路器件制造方法和相关器件
CN101740545A (zh) * 2008-11-21 2010-06-16 三星电子株式会社 半导体装置的配线结构及形成配线结构的方法
CN102110638A (zh) * 2009-12-23 2011-06-29 中芯国际集成电路制造(上海)有限公司 解决半导体器件在制作过程中放电缺陷的方法及结构
CN102110638B (zh) * 2009-12-23 2013-03-06 中芯国际集成电路制造(上海)有限公司 解决半导体器件在制作过程中放电缺陷的方法及结构
CN103178061B (zh) * 2011-12-21 2016-06-22 南亚科技股份有限公司 电容阵列及其制造方法
CN103178061A (zh) * 2011-12-21 2013-06-26 南亚科技股份有限公司 电容阵列及其制造方法
CN105428356A (zh) * 2014-09-15 2016-03-23 英飞凌科技股份有限公司 电路布置和形成电路布置的方法
CN109768014A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 存储器件及其制造方法
CN109768014B (zh) * 2017-11-09 2023-10-17 三星电子株式会社 存储器件及其制造方法
CN109817633A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 垂直存储器件
WO2022012167A1 (zh) * 2020-07-17 2022-01-20 长鑫存储技术有限公司 半导体器件及其制作方法
CN114628323A (zh) * 2022-05-05 2022-06-14 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN116454022A (zh) * 2023-06-16 2023-07-18 合肥新晶集成电路有限公司 半导体器件及其制备方法
CN116454022B (zh) * 2023-06-16 2023-08-25 合肥新晶集成电路有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN1612348B (zh) 2010-06-02
DE102004039660B4 (de) 2008-09-25
DE102004039660A1 (de) 2005-03-24
KR100538098B1 (ko) 2005-12-21
KR20050019301A (ko) 2005-03-03
TW200509403A (en) 2005-03-01
US7126180B2 (en) 2006-10-24
US20050040448A1 (en) 2005-02-24
JP2005064504A (ja) 2005-03-10
TWI324828B (en) 2010-05-11
JP4902107B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
CN1612348A (zh) 半导体器件及其制造方法
CN1217413C (zh) 带有绝缘环的沟槽式电容器和相应的制造方法
CN1638131A (zh) 具有阶梯状柱形结构的电容器的半导体器件及其制造方法
CN1324687C (zh) 半导体装置的制造方法
CN1174493C (zh) 半导体器件及其制造方法
CN1525570A (zh) 半导体器件及其制造方法
CN1222999C (zh) 带有外延隐埋层的沟槽式电容器
CN1177353C (zh) 在金属镶嵌栅极工艺中形成自对准接触焊盘的方法
CN1173394C (zh) 制造半导体集成电路器件的方法
CN1181554C (zh) 半导体器件及其制造方法
CN1518112A (zh) 半导体器件及其制造方法
CN1292483C (zh) 半导体器件及其制造方法
CN1218993A (zh) 半导体器件及其制造方法
CN1286179C (zh) 非易失半导体存储装置及其制造方法
CN1512589A (zh) 半导体器件、动态型半导体存储器件及半导体器件的制法
CN101044615A (zh) 具有垂直u形晶体管的dram单元
CN1779916A (zh) 制造半导体器件的方法
CN1393937A (zh) 半导体器件及其制造方法
CN1956170A (zh) 用于制造半导体器件的方法
CN1841749A (zh) 具有增加的沟道长度的半导体器件及其制造方法
CN1812106A (zh) 半导体存储装置及其制造方法
CN1518066A (zh) 半导体器件的电容器底电极及其制造方法
CN1925161A (zh) 半导体产品及其制作方法
CN1519917A (zh) 具有在位线方向延伸以接触存储节点的接触体的半导体器件的制造方法
CN1913161A (zh) 连接结构及用于制造其的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant