CN102130126A - 动态随机存储器及其制作方法 - Google Patents

Abstract

本发明揭示了一种动态随机存储器及其制作方法，该动态随机存储器包括：位于半导体衬底内的沟槽；晶体管，设置在第一介质层中，其包括位于半导体衬底上的栅极以及位于栅极两侧的半导体衬底中的源极和漏极；沟槽式电容，其包括位于沟槽底部的半导体衬底中的第一极板、位于沟槽内壁的沟槽式电容介电层以及填充沟槽的第二极板；堆叠式电容，设置在第二介质层中，其包括嵌于第二介质层内的第三极板、包围第三极板的堆叠式电容介电层以及包围堆叠式电容介电层的第四极板；其中，沟槽式电容和堆叠式电容与漏极电连接，第一极板与第四极板电连接，第二极板与第三极板电连接。本发明可提高动态随机存储器的电容量，且不会增加芯片的使用面积。

Description

动态随机存储器及其制作方法

技术领域

本发明涉及集成电路制造领域，特别是涉及一种动态随机存储器及其制作方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是现在最重要的记忆存储元件之一，由于其功能高却制造成本低廉，被广泛应用于电脑、通讯等领域。所述动态随机存储器的存储单元(memory cell)主要是由一个存储电容串联一个金属氧化物半导体晶体管构成。其中，存储电容是作为存储数据的存储源，晶体管是用来控制对所述存储电容中数据的存取。具体的说，动态随机存储器的字线(word line)电连接至晶体管的栅极，所述动态随机存储器是由所述字线控制所述晶体管的开关，并利用晶体管的源极电连接至位线(bitline)，以形成电流传输通路，然后，再经由晶体管的漏极电连接至所述存储电容的存储极板(storage node)，以达到数据存储或输出的目的。

在目前常用的动态随机存储器制造工艺中，存储电容通常被设计成沟槽式电容(trench capacitor)或堆叠式电容(stacked capacitor)。其中，堆叠式电容是堆叠于半导体衬底表面上，沟槽式电容是深埋入半导体衬底中。

具体请参考图1，其为现有的具有堆叠式电容的动态随机存储器的示意图，具有堆叠式电容的动态随机存储器100包括半导体衬底110、晶体管120、堆叠式电容130、第一介质层140、第二介质层150、电容插塞160以及位线插塞170，其中，晶体管120包括位于半导体衬底110上的栅极121以及位于栅极121两侧的半导体衬底110中的源极122和漏极123，第一介质层140位于半导体衬底110上且覆盖栅极121，第二介质层150位于第一介质层140上且位于堆叠式电容130的两侧，所述堆叠式电容130包括上极板131、下极板132以及位于上极板131和下极板132之间的堆叠式电容介电层133，所述电容插塞160位于第一介质层140中且与下极板132以及漏极123电连接，所述位线插塞170贯穿第一介质层140和第二介质层150且与源极122电连接，位线插塞170与位线电连接。关于具有堆叠式电容的动态随机存储器更多的信息，还可参见申请号为200610138224.4的中国专利。

请继续参考图2，其为现有的具有沟槽式电容的动态随机存储器的示意图，动态随机存储器200包括半导体衬底210、晶体管220、沟槽式电容230、介质层240以及插塞250，其中，晶体管220包括栅极221、源极222和漏极223，介质层240位于半导体衬底210上且覆盖栅极221，半导体衬底210中形成有沟槽211，沟槽式电容230包括第一极板231、第二极板232以及沟槽式电容介电层233，第一极板231位于沟槽211底部的半导体衬底210中，第二极板232填充在沟槽211内部，沟槽式电容介电层233位于第一极板231与第二极板232之间，插塞250位于介质层240中且与源极222电连接。关于具有沟槽式电容的动态随机存储器的更多信息，还可参见申请号为200610077721.8的中国专利。

对于具有堆叠式电容的动态随机存储器而言，为了增大存储电容的电容量，需要占用芯片表面的面积，这将严重妨碍集成度的提高，而导致生产的经济效益下降。因此，业界发展出具有沟槽式电容的动态随机存储器，然而，这需要沟槽的宽度很窄且深度要尽可能的深，以节省芯片的表面积，从而使其填充后可以提供足够大的存储电容，但是受光刻和刻蚀工艺的限制，具有沟槽式电容的动态随机存储器仍无法满足越来越高的电容量需求。

发明内容

本发明的目的在于提供一种动态随机存储器及其制作方法，以有效提高存储单元的电容量，且不会增加芯片的使用面积。

为解决上述技术问题，本发明提供一种动态随机存储器，所述动态随机存储器包括：位于半导体衬底内的沟槽；依次位于所述半导体衬底上的第一介质层和第二介质层；晶体管，设置在第一介质层中，其包括位于所述半导体衬底上的栅极以及位于所述栅极两侧的半导体衬底中的源极和漏极；沟槽式电容，其包括位于所述沟槽底部的半导体衬底中的第一极板、位于所述沟槽内壁的沟槽式电容介电层以及填充所述沟槽的第二极板，所述第一极板包围所述沟槽的底部以及部分外侧壁；堆叠式电容，设置在第二介质层中，其包括嵌于第二介质层内的第三极板、包围第三极板的堆叠式电容介电层以及包围堆叠式电容介电层的第四极板；其中，所述沟槽式电容和所述堆叠式电容与所述漏极电连接，所述第一极板与所述第四极板电连接，所述第二极板与所述第三极板电连接。

可选的，所述动态随机存储器还包括：贯穿所述第一介质层并与第二极板、第三极板以及漏极电连接的电容插塞；贯穿所述第一介质层并与所述源极电连接的第一位线插塞；以及贯穿所述第二介质层并与所述第一位线插塞电连接的第二位线插塞。

可选的，所述电容插塞的材质为金属或掺杂的多晶硅，所述第一位线插塞和所述第二位线插塞的材质为金属或掺杂的多晶硅。

可选的，所述第一介质层的材质为氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一种或其组合，所述第二介质层的材质为氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一种或其组合。

可选的，所述第一极板为N型掺杂区，所述第二极板的材质为金属或掺杂的多晶硅，所述沟槽式电容介电层的材质是氮化硅、氧化硅或氮氧化硅中的一种或其组合。

可选的，所述第三极板的材质为金属或掺杂的多晶硅，所述第四极板的材质为金属或掺杂的多晶硅，所述堆叠式电容介电层的材质是氮化硅、氧化硅或氮氧化硅中的一种或其组合。

相应的，本发明还提供一种动态随机存储器制作方法，包括：提供形成有沟槽的半导体衬底；在所述沟槽底部的半导体衬底中形成第一极板，并在所述沟槽内部形成第二极板，以形成沟槽式电容；在所述半导体衬底上形成栅极，并在所述栅极两侧的半导体衬底中形成源极和漏极，以形成晶体管；在所述栅极一侧的半导体衬底上形成第三极板，并在所述第三极板上形成第四极板，以形成堆叠式电容，其中，所述沟槽式电容和堆叠式电容与所述漏极电连接，所述第一极板与第四极板电连接，所述第二极板与第三极板电连接。

可选的，在所述栅极一侧的半导体衬底上形成第三极板之前，所述动态随机存储器制作方法还包括：在所述半导体衬底上形成覆盖所述栅极的第一介质层；形成贯穿所述第一介质层并与所述第二极板、所述第三极板以及所述漏极电连接的电容插塞；形成贯穿所述第一介质层并与所述源极电连接的第一位线插塞；在所述第一介质层上形成第二介质层；形成贯穿所述第二介质层并与所述第一位线插塞电连接的第二位线插塞。

可选的，在所述沟槽内部形成第二极板之前，所述动态随机存储器制作方法还包括：在所述沟槽内部形成沟槽式电容介电层。

可选的，在所述第三极板上形成第四极板之前，所述动态随机存储器制作方法还包括：在所述第三极板上形成堆叠式电容介电层。

与现有技术相比，本发明提供的动态随机存储器具有以下优点：

本发明的动态随机存储器包括沟槽式电容以及堆叠式电容，所述沟槽式电容和所述堆叠式电容均与晶体管的漏极电连接，所述沟槽式电容的第一极板与所述堆叠式电容的第四极板电连接，所述沟槽式电容的第二极板与所述堆叠式电容的第三极板电连接，也就是说，所述沟槽式电容和堆叠式电容呈并联连接，本发明可有效提高动态随机存储器的电容量，且不会增加芯片的使用面积，提高了工艺集成度。

附图说明

图1为现有的具有堆叠式电容的动态随机存储器的剖面示意图；

图2为现有的具有沟槽式电容的动态随机存储器的剖面示意图；

图3为本发明实施例所提供的动态随机存储器的剖面示意图；

图4为本发明实施例所提供的动态随机存储器制作方法的流程图；

图5A～5I为本发明实施例所提供的动态随机存储器制作方法的各步骤相应结构的剖面示意图；

图6为本发明实施例所提供的动态随机存储器的电路示意图。

具体实施方式

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种包括沟槽式电容和堆叠式电容的动态随机存储器及其制作方法，所述沟槽式电容和所述堆叠式电容均与晶体管的漏极电连接，所述沟槽式电容的第一极板与所述堆叠式电容的第四极板电连接，所述沟槽式电容的第二极板与所述堆叠式电容的第三极板电连接，也就是说，所述沟槽式电容和堆叠式电容呈并联连接，本发明可有效提高动态随机存储器的电容量，且不会增加芯片的使用面积，提高了工艺集成度。

请参考图3，其为本发明实施例所提供的动态随机存储器的剖面示意图，如图3所示，动态随机存储器300包括形成有沟槽311的半导体衬底310、晶体管320、沟槽式电容330、堆叠式电容340、第一介质层350以及第二介质层360。

所述晶体管320设置在第一介质层350中，所述晶体管320包括位于半导体衬底310上的栅极321以及位于栅极321两侧的半导体衬底310中的源极322和漏极323，所述晶体管320的漏极323与沟槽式电容330以及堆叠式电容340电连接，动态随机存储器300的字线电连接至晶体管320的栅极321。

所述沟槽式电容330包括第一极板331、第二极板332以及沟槽式电容介电层333，其中，第一极板331位于沟槽311底部的半导体衬底310中，且所述第一极板331包围所述沟槽311的底部以及部分外侧壁，所述沟槽式电容介电层333位于所述沟槽311内壁，所述第二极板332填充在沟槽311内部并覆盖所述沟槽式电容介电层333。

所述堆叠式电容340设置在第二介质层360中，所述堆叠式电容340包括第三极板341、第四极板342以及堆叠式电容介电层343，所述第三极板341嵌设于第二介质层360中，所述堆叠式电容介电层343包围所述第三极板341，所述第四极板342包围所述堆叠式电容介电层343。

其中，沟槽式电容330和堆叠式电容340均与晶体管320的漏极323电连接，第一极板331与第四极板342电连接，第二极板332与第三极板341电连接，换言之，沟槽式电容330与堆叠式电容340呈并联连接，可提高动态随机存储器300的电容量，且不会增加芯片的使用面积，提高了工艺集成度。

在本发明的一个具体实施例中，第一介质层350位于半导体衬底310上且覆盖栅极321，第二介质层360位于第一介质层350上且位于堆叠式电容340的两侧。第一介质层350的材质为氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一种或其组合，同样，第二介质层360的材质也可以为氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一种或其组合。

在本发明的一个具体实施例中，动态随机存储器300包括两层介质层，然而应当认识到，在本发明的其它实施例中，动态随机存储器300也可以包括三层或更多层的介质层。

在本发明的一个具体实施例中，动态随机存储器300还包括：电容插塞370、第一位线插塞381以及第二位线插塞382。所述电容插塞370位于第一介质层350中且分别与第二极板332、第三极板341以及漏极323电连接，由于电容插塞370的存在，沟槽式电容330与堆叠式电容340均与晶体管320的漏极323电连接。其中，电容插塞370的材质为金属或掺杂的多晶硅。较佳的，电容插塞370的材质为钨。

所述第一位线插塞381贯穿第一介质层350并与源极322电连接，所述第二位线插塞382贯穿第二介质层360并与第一位线插塞381电连接，且所述第二位线插塞382与动态随机存储器300的位线电连接。其中，第一位线插塞381和第二位线插塞382共同组成位线插塞380，第一位线插塞381和第二位线插塞382的材质为金属或掺杂的多晶硅。

在本发明的一个具体实施例中，第一极板331为N型掺杂区，第二极板332的材质为金属或掺杂的多晶硅，沟槽式电容介电层333的材质为氮化硅、氧化硅或氮氧化硅中的一种或其组合。

在本发明的一个具体实施例中，第三极板341的材质为金属或掺杂的多晶硅，同样，第四极板342的材质也可为金属或掺杂的多晶硅，所述堆叠式电容介电层343的材质为氮化硅、氧化硅或氮氧化硅中的一种或其组合，当然，堆叠式电容介电层343的材质也可以为其它具有高介电常数的材料，例如，氧化钽、氧化铪等。

在本发明的一个具体实施例中，堆叠式电容340的第三极板341是如图3所示的冠状结构，然而应当认识到，堆叠式电容340的第三极板341还可以是其它形状，例如，第三极板341还可以是柱状或鳍状。

在本发明的一个具体实施例中，沟槽式电容330的第二极板332与堆叠式电容340的第三极板341均与电容插塞370电连接，因此，可使得沟槽式电容330的第二极板332与堆叠式电容340的第三极板341电连接。另外，可在半导体衬底310中形成一埋入式N型阱区(未图示)，所述埋入式N型阱区与沟槽式电容330的第一极板331电连接，再形成贯穿第一介质层350和第二介质层360的导电层(未图示)，所述导电层与所述埋入式N型阱区以及堆叠式电容340的第四极板342电连接，因此，可使得沟槽式电容330的第一极板331与堆叠式电容340的第四极板342电连接。当然，所述沟槽式电容330的第一极板331与堆叠式电容340的第四极板342也可以其它方式电连接。

相应的，本发明还提供一种动态随机存储器的制作方法，具体请参考图4，其为本发明实施例所提供的动态随机存储器制作方法的流程图，结合该图，该方法包括以下步骤：

步骤S41，提供形成有沟槽的半导体衬底；

步骤S42，在所述沟槽底部的半导体衬底中形成第一极板，并在所述沟槽内部形成第二极板，以形成沟槽式电容；

步骤S43，在所述半导体衬底上形成栅极，并在所述栅极两侧的半导体衬底中形成源极和漏极，以形成晶体管；

步骤S44，在所述栅极一侧的半导体衬底上形成第三极板，并在所述第三极板上形成第四极板，以形成堆叠式电容，其中，所述沟槽式电容和所述堆叠式电容与所述漏极电连接，所述第一极板与所述第四极板电连接，所述第二极板与所述第三极板电连接。

下面将结合剖面示意图对本发明的动态随机存储器制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

请参考图5A，首先，提供形成有沟槽311的半导体衬底310，所述沟槽311可通过传统的光刻和刻蚀等工艺形成。

请参考图5B，接着，在沟槽311底部的半导体衬底310中形成第一极板331，所述第一极板331包围所述沟槽311的底部以及部分外侧壁。较佳的，所述第一极板331为N型掺杂区(也称为N型埋层)，所述第一极板331可通过离子注入或扩散工艺形成。

请参考图5C，在沟槽311内部形成沟槽式电容介电层333，以沟槽式电容介电层333的材质为氧化硅为例，所述沟槽式电容介电层333可利用热氧化的方式形成在沟槽311内壁上，当然，还可以利用氮化方法来提高沟槽式电容介电层333的介电常数。

请参考图5D，在沟槽311内部形成第二极板332，所述第二极板332填充在沟槽311内部并覆盖所述沟槽式电容介电层333。以所述第二极板332的材质为掺杂的多晶硅为例，第二极板332可通过以下步骤形成：首先，可利用化学气相沉积的方式，在半导体衬底310上和沟槽311内沉积掺杂的多晶硅；接着，可利用化学机械研磨的方式去除半导体衬底310上的多晶硅，而仅保留沟槽311内的掺杂多晶硅，以作为沟槽式电容330的第二极板332，进而形成沟槽式电容330。其中，沟槽式电容330包括第一极板331、第二极板332以及位于第一极板331和第二极板332之间的沟槽式电容介电层333。

请参考图5E，在半导体衬底310上形成栅极321，并在栅极321两侧的半导体衬底310中形成源极322和漏极323，以形成晶体管320，晶体管320的漏极323与沟槽式电容330的第二极板332电连接。其中，晶体管320可利用传统的工艺形成，在此不再赘述，但是本领域技术人员仍是知晓的。

当然，在形成沟槽式电容330之后且在形成晶体管320之前，所述动态随机存储器制作方法还可包括：在半导体衬底310中形成浅沟槽隔离结构的步骤，以隔离晶体管320，所述浅沟槽隔离结构可利用传统的工艺形成，在此不再赘述。

请参考图5F，首先，在具有沟槽式电容330和晶体管320的半导体衬底310上形成第一介质层350，接着，形成贯穿第一介质层350的电容插塞370，并形成与源极322电连接的第一位线插塞381，接下来，在第一介质层350上形成第二介质层360，并形成贯穿第二介质层360的第二位线插塞382。

其中，第二位线插塞382与第一位线插塞381电连接，第二位线插塞382与第一位线插塞381共同组成位线插塞380，第一介质层350覆盖栅极321，电容插塞370与第二极板332以及漏极323电连接。

在本发明的一个具体实施例中，是在形成堆叠式电容340之前，形成第二位线插塞382，当然，第二位线插塞382也可在形成堆叠式电容340之后形成。

在本发明的一个具体实施例中，是在形成第一位线插塞381后，再形成第二位线插塞382，然而应当认识到，在本发明其它实施例中，也可以不形成第二位线插塞382，而直接在第一位线插塞381上形成位线，然后再形成第二介质层360以及堆叠式电容340。

请参考图5G，在第二介质层360中形成堆叠式电容的沟槽361，所述沟槽361的底部同电容插塞370连接。

请参考图5H，在栅极321一侧的半导体衬底310上形成第三极板341，所述第三极板341嵌设于第二介质层360中且位于所述沟槽361的内壁。详细的，第三极板341可通过以下步骤形成：首先，在第二介质层360上和沟槽361内沉积金属或掺杂的多晶硅，接着，去除第二介质层360上方的金属或掺杂的多晶硅，而仅保留沟槽361内的金属或掺杂的多晶硅，以作为堆叠式电容340的第三极板341。其中，第三极板341位于电容插塞370的上方并与电容插塞370电连接。

请参考图5I，在第三极板341上形成堆叠式电容介电层343，所述堆叠式电容介电层343包围所述第三极板341。以堆叠式电容介电层343的材质为氧化硅为例，其可利用热氧化的方式形成在第三极板341上，当然，还可以利用氮化方法来提供堆叠式电容介电层343的介电常数。

请继续参考图3，最后，在堆叠式电容介电层343上形成第四极板342，所述第四极板342包围所述堆叠式电容介电层343。以所述第四极板342的材质为掺杂的多晶硅为例，第四极板342可通过以下步骤形成：首先在第二介质层360上以及沟槽361内沉积掺杂的多晶硅，接着，可利用化学机械研磨的方式去除第二介质层360上的多晶硅，仅保留沟槽361内的掺杂的多晶硅作为第四极板342，进而形成堆叠式电容340。

另外，可在半导体衬底310中形成一埋入式N型阱区，所述埋入式N型阱区与沟槽式电容330的第一极板331电连接，接着再形成贯穿第一介质层350和第二介质层360的导电层，所述导电层与所述埋入式N型阱区以及堆叠式电容340的第四极板342电连接，因此，可使得沟槽式电容330的第一极板331与堆叠式电容340的第四极板342电连接。

请继续参考图6，其为本发明实施例所提供的动态随机存储器的电路示意图，该电路示意图是依据图3所示的动态随机存储器300绘制的，如图3和图6所示，晶体管320的栅极321与字线电连接，晶体管320的源极322与位线电连接，晶体管320的漏极则与沟槽式电容330以及堆叠式电容340电连接。

详细的，沟槽式电容330的第二极板332与堆叠式电容340的第三极板341电连接，沟槽式电容330的第一极板331与堆叠式电容340的第四极板342电连接。也就是说，沟槽式电容330与堆叠式电容340呈并联连接，因此，可有效提高动态随机存储器300的电容量，且不会增加芯片的使用面积，提高了工艺集成度。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种动态随机存储器，包括：

位于半导体衬底内的沟槽；

依次位于所述半导体衬底上的第一介质层和第二介质层；

晶体管，设置在第一介质层中，其包括位于所述半导体衬底上的栅极以及位于所述栅极两侧的半导体衬底中的源极和漏极；

沟槽式电容，其包括位于所述沟槽底部的半导体衬底中的第一极板、位于所述沟槽内壁的沟槽式电容介电层以及填充所述沟槽的第二极板，所述第一极板包围所述沟槽的底部以及部分外侧壁；

堆叠式电容，设置在第二介质层中，其包括嵌于第二介质层内的第三极板、包围第三极板的堆叠式电容介电层以及包围堆叠式电容介电层的第四极板；

其中，所述沟槽式电容和所述堆叠式电容与所述漏极电连接，所述第一极板与所述第四极板电连接，所述第二极板与所述第三极板电连接。

2.如权利要求1所述的动态随机存储器，其特征在于，还包括：

贯穿所述第一介质层并与第二极板、第三极板以及漏极电连接的电容插塞；

贯穿所述第一介质层并与所述源极电连接的第一位线插塞；以及

贯穿所述第二介质层并与所述第一位线插塞电连接的第二位线插塞。

3.如权利要求2所述的动态随机存储器，其特征在于，所述电容插塞的材质为金属或掺杂的多晶硅。

4.如权利要求2所述的动态随机存储器，其特征在于，所述第一位线插塞和所述第二位线插塞的材质为金属或掺杂的多晶硅。

5.如权利要求1所述的动态随机存储器，其特征在于，所述第一介质层的材质为氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一种或其组合。

6.如权利要求1所述的动态随机存储器，其特征在于，所述第二介质层的材质为氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一种或其组合。

7.如权利要求1所述的动态随机存储器，其特征在于，所述第一极板为N型掺杂区。

8.如权利要求1所述的动态随机存储器，其特征在于，所述第二极板的材质为金属或掺杂的多晶硅。

9.如权利要求1所述的动态随机存储器，其特征在于，所述沟槽式电容介电层的材质是氮化硅、氧化硅或氮氧化硅中的一种或其组合。

10.如权利要求1所述的动态随机存储器，其特征在于，所述第三极板的材质为金属或掺杂的多晶硅。

11.如权利要求1所述的动态随机存储器，其特征在于，所述第四极板的材质为金属或掺杂的多晶硅。

12.如权利要求1所述的动态随机存储器，其特征在于，所述堆叠式电容介电层的材质是氮化硅、氧化硅或氮氧化硅中的一种或其组合。

13.一种动态随机存储器制作方法，包括：

提供形成有沟槽的半导体衬底；

在所述沟槽底部的半导体衬底中形成第一极板，并在所述沟槽内部形成第二极板，以形成沟槽式电容；

在所述半导体衬底上形成栅极，并在所述栅极两侧的半导体衬底中形成源极和漏极，以形成晶体管；

在所述栅极一侧的半导体衬底上形成第三极板，并在所述第三极板上形成第四极板，以形成堆叠式电容，其中，所述沟槽式电容和堆叠式电容与所述漏极电连接，所述第一极板与第四极板电连接，所述第二极板与第三极板电连接。

14.如权利要求13所述的动态随机存储器制作方法，其特征在于，在所述栅极一侧的半导体衬底上形成第三极板之前，还包括：

在所述半导体衬底上形成覆盖所述栅极的第一介质层；

形成贯穿所述第一介质层并与所述第二极板、所述第三极板以及所述漏极电连接的电容插塞；

形成贯穿所述第一介质层并与所述源极电连接的第一位线插塞；

在所述第一介质层上形成第二介质层；

形成贯穿所述第二介质层并与所述第一位线插塞电连接的第二位线插塞。

15.如权利要求13或14所述的动态随机存储器制作方法，其特征在于，在所述沟槽内部形成第二极板之前，还包括：在所述沟槽内部形成沟槽式电容介电层。

16.如权利要求15所述的动态随机存储器制作方法，其特征在于，在所述第三极板上形成第四极板之前，还包括：在所述第三极板上形成堆叠式电容介电层。

Images