CN116234295B - 动态随机存储单元及其制备方法、动态随机存储器 - Google Patents
动态随机存储单元及其制备方法、动态随机存储器 Download PDFInfo
- Publication number
- CN116234295B CN116234295B CN202111491380.XA CN202111491380A CN116234295B CN 116234295 B CN116234295 B CN 116234295B CN 202111491380 A CN202111491380 A CN 202111491380A CN 116234295 B CN116234295 B CN 116234295B
- Authority
- CN
- China
- Prior art keywords
- random access
- access memory
- dynamic random
- metal oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 144
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 144
- 239000003990 capacitor Substances 0.000 claims abstract description 92
- 239000010410 layer Substances 0.000 claims description 277
- 239000000463 material Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 36
- 239000007769 metal material Substances 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 17
- 239000002210 silicon-based material Substances 0.000 abstract description 11
- 230000009286 beneficial effect Effects 0.000 description 16
- 238000013500 data storage Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 230000010354 integration Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000002349 favourable effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请实施例提供了一种动态随机存储单元及其制备方法、动态随机存储器。该动态随机存储单元，包括：晶体管区，包括依次层叠的栅极结构、第一绝缘层、第一导电层和金属氧化物层；电容区，包括依次层叠的第一绝缘层、第一导电层、第二绝缘层和金属氧化物层；其中，第一导电层包括相互间隔的源极结构和漏极结构，源极结构位于晶体管区，漏极结构的一部分位于晶体管区，另一部分位于电容区。本申请实施例提供的动态随机存储单元采用金属氧化物层代替传统的单晶硅材料，有效提高了动态随机存储器的性能。
Description
技术领域
本申请涉及半导体技术领域，具体而言，本申请涉及一种动态随机存储单元及其制备方法、动态随机存储器。
背景技术
动态随机存储器通常以一个电容和一个晶体管为一个动态随机存储单元排成二维矩阵。基本的操作机制分为Read(读)和Write(写)，通过晶体管的开闭来控制电容的充电或放电，进而实现对数据的存储或读取。
受益于自身的电路结构简单，动态随机存储器被广泛应用。但是现有的动态随机存储器存在性能难以提高的问题，这可能会制约动态随机存储器的进一步发展或应用。
发明内容
本申请针对现有方式的缺点，提出一种动态随机存储单元及其制备方法、动态随机存储器，用以解决现有技术存在动态随机存储器存在性能难以提高的技术问题。
第一个方面，本申请实施例提供了一种动态随机存储单元，包括但不限于：
晶体管区，包括但不限于依次层叠的栅极结构、第一绝缘层、第一导电层和金属氧化物层；
电容区，包括但不限于依次层叠的第一绝缘层、第一导电层、第二绝缘层和金属氧化物层；
其中，第一导电层包括但不限于相互间隔的源极结构和漏极结构，源极结构位于晶体管区，漏极结构的一部分位于晶体管区，另一部分位于电容区。
在一个实施例中，位于电容区的至少部分漏极结构包括但不限于：第一本体部和至少一个第一延伸部；第一本体部位于第一绝缘层靠近金属氧化物层的一侧；第一延伸部的一端与第一本体部连接，另一端向远离第一本体部的一侧延伸；
位于电容区的至少部分金属氧化物层包括但不限于：第二本体部和至少一个第二延伸部；第二延伸部的一端与第二本体部靠近第一绝缘层的一侧连接，另一端向靠近第一绝缘层的一侧延伸；
第一延伸部与第二延伸部相互啮合。
在一个实施例中，第一延伸部和/或第二延伸部具备以下至少一种特征：
至少部分第一延伸部相互平行；
至少部分第一延伸部与第一本体部相垂直；
至少部分第一延伸部为梳齿状结构；
至少部分第一延伸部的外径随远离第一本体部的方向逐渐减小；
至少部分第二延伸部相互平行；
至少部分第二延伸部与第二本体部相垂直；
至少部分第二延伸部为梳齿状结构；
至少部分第二延伸部的外径随远离第二本体部的方向逐渐减小。
在一个实施例中，位于电容区的至少部分金属氧化物层的电阻小于位于晶体管区的金属氧化物层的电阻。
在一个实施例中，栅极结构的第一尺寸不小于5纳米且不大于500纳米，栅极结构的第二尺寸不小于1纳米且不大于100纳米；第一尺寸是栅极结构的靠近源极结构的一边与靠近漏极结构的另一边之间的最大距离；第二尺寸是栅极结构的靠近金属氧化物层的一侧与远离金属氧化物层的另一侧之间的最大距离；
和/或，第一绝缘层的靠近栅极结构的一侧与靠近金属氧化物层的另一侧之间的最小距离不小于1纳米、且不大于50纳米；
和/或，第一导电层靠近第一绝缘层的一侧与远离第一绝缘层的另一侧之间的最大距离不大于20纳米。
在一个实施例中，动态随机存储器还包括但不限于：保护层；
保护层位于金属氧化物层远离第一导电层的一侧。
第二个方面，本申请实施例提供了一种动态随机存储器，包括但不限于：衬底、以及位于衬底一侧的至少一个如第一个方面提供的动态随机存储单元。
在一个实施例中，动态随机存储器包括但不限于第一动态随机存储单元和第二动态随机存储单元；
第一动态随机存储单元中的栅极结构位于衬底的一侧；
第二动态随机存储单元中的栅极结构位于第一动态随机存储单元中的保护层远离衬底的一侧。
第三个方面，本申请实施例提供了一种动态随机存储单元的制备方法，包括但不限于：
在基材上制作栅极结构，并使得栅极结构位于晶体管区；
在基材和栅极结构上制作第一绝缘层；
在第一绝缘层上沉积第一金属材料，并图案化得到第一导电层；第一导电层包括但不限于相互间隔的源极结构和漏极结构，源极结构位于晶体管区，漏极结构的一部分位于晶体管区，另一部分位于电容区；
在位于电容区的漏极结构上制作第二绝缘层；
在源极结构、露出的漏极结构、以及第二绝缘层上制作金属氧化物层。
在一个实施例中，在第一绝缘层上沉积第一金属材料，并图案化得到第一导电层，包括但不限于：
在第一绝缘层上沉积第一金属材料；
对第一金属材料进行刻蚀，以露出部分第一绝缘层、以及被露出的第一绝缘层间隔开的源极结构和漏极结构，并且使得位于电容区的至少部分漏极结构包括但不限于：第一本体部和至少一个第一延伸部；第一本体部位于第一绝缘层靠近金属氧化物层的一侧；第一延伸部的一端与第一本体部连接，另一端向远离第一本体部的一侧延伸。
在一个实施例中，在第一绝缘层上沉积第一金属材料之后，以及对第一金属材料进行刻蚀之前，还包括但不限于：对第一金属材料进行打磨减薄至指定厚度。
在一个实施例中，在源极结构、露出的漏极结构、以及第二绝缘层上制作金属氧化物层，包括但不限于：
在源极结构、露出的漏极结构、以及第二绝缘层上沉积金属氧化物材料；
向部分金属氧化物材料掺杂指定离子，得到金属氧化物层；其中，位于电容区的至少部分金属氧化物层的电阻小于位于晶体管区的金属氧化物层的电阻。
在一个实施例中，在源极结构、露出的漏极结构、以及第二绝缘层上制作金属氧化物层之后，还包括但不限于：在金属氧化物层上制作保护层。
本申请实施例提供的技术方案带来的有益技术效果包括但不限于：
1、采用金属氧化物层代替传统的单晶硅材料作为动态随机存储单元中晶体管器件结构的沟道材料，使得器件的沉积和生长能够摆脱衬底束缚，实现三维方向的堆叠，有利于提高动态随机存储单元中器件的集成度，进而提高动态随机存储器的数据存储量，提高动态随机存储器的性能；
2、利用金属氧化物层位于动态随机存储单元的电容区的部分作为电容器件结构的一个极板，有利于合并制备工序，降低成本、提高生产效率以及实现膜层减薄；并且，电容器件结构的大小可以由第一导电层中位于电容区的漏极结构(即电容器件结构的另一个极板)来定义，不需要对金属氧化物层进行刻蚀，也有利于节约制备工序；
3、充分利用金属氧化物层的载流子迁移率高于单晶硅的特性，可以大大提高动态随机存储单元中晶体管器件结构和电容器件结构的充放电速率，提高各器件结构的响应速度，即实现更快的刷新率，进而提高动态随机存储器的数据读、写速率，提高动态随机存储器的性能。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种动态随机存储单元的结构示意图；
图2为本申请实施例提供的另一种动态随机存储单元的结构示意图；
图3为本申请实施例提供的一种动态随机存储器的结构示意图；
图4为本申请实施例提供的另一种动态随机存储器的结构示意图；
图5为本申请实施例提供的一种动态随机存储单元的制备方法的流程示意图；
图6为本申请实施例提供的另一种动态随机存储单元的制备方法的流程示意图；
图7为本申请实施例提供的另一种动态随机存储单元的制备方法中，在第一绝缘层上沉积第一金属材料，并图案化得到第一导电层的一种流程示意图；
图8为本申请实施例提供的另一种动态随机存储单元的制备方法中，在第一绝缘层上沉积第一金属材料，并图案化得到第一导电层的另一种流程示意图；
图9为本申请实施例提供的另一种动态随机存储单元的制备方法中，在源极结构、露出的漏极结构、以及第二绝缘层上制作金属氧化物层的流程示意图。
图中：
100-动态随机存储单元；101-晶体管区；102-电容区；
110-栅极结构；120-第一绝缘层；
130-第一导电层；131-源极结构；132-漏极结构；1321-第一本体部；1322-第一延伸部；
140-第二绝缘层；
150-金属氧化物层；151-第二本体部；152-第二延伸部；
160-保护层；
200-动态随机存储器；210-衬底。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括但不限于技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括但不限于复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括但不限于”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括但不限于无线连接或无线耦接。这里使用的措辞“和/或”包括但不限于一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人进行研究发现，传统的动态随机存储器采用硅基器件结构，沟道材料必须是单晶硅材料，单晶材料的沉积和生长必须基于单晶硅衬底，器件无法从单晶硅衬底脱离出来，只能依托在单晶硅衬底上形成2D(二维)的平面器件结构，这极大地限制了动态随机存储器中器件的进一步集成，动态随机存储器的容量难以增大。
并且，受单晶硅材料的载流子迁移率受到自身特性的限制，难以提高相关器件的响应速度，这会制约动态随机存储器的数据读、写速率。
因此，现有的动态随机存储器存在性能难以提高的问题。
本申请提供的动态随机存储单元及其制备方法、动态随机存储器，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种动态随机存储单元100，该动态随机存储单元100的结构示意图如图1所示，包括但不限于：晶体管区101和电容区102。
晶体管区101包括但不限于依次层叠的栅极结构110、第一绝缘层120、第一导电层130和金属氧化物层150。
电容区102包括但不限于依次层叠的第一绝缘层120、第一导电层130、第二绝缘层140和金属氧化物层150。
其中，第一导电层130包括但不限于相互间隔的源极结构131和漏极结构132，源极结构131位于晶体管区101，漏极结构132的一部分位于晶体管区101，另一部分位于电容区102。
在本实施例提供的动态随机存储单元100中，位于晶体管区101依次层叠的栅极结构110、第一绝缘层120、第一导电层130(相互间隔的源极结构131和部分漏极结构132)和金属氧化物层150，形成了晶体管器件结构。其中，晶体管器件结构的沟道材料采用金属氧化物层150代替传统的单晶硅材料，使得晶体管器件结构中各膜层的沉积和生长能够摆脱衬底210束缚，实现三维方向的堆叠，同时与晶体管器件结构成对存在的电容器件结构也能实现三维方向的堆叠，这有利于提高动态随机存储单元100中器件的集成度，进而提高动态随机存储器200的数据存储量，提高动态随机存储器200的性能。
在本实施例提供的动态随机存储单元100中，位于电容区102依次层叠的第一绝缘层120、第一导电层130(另一部分漏极结构132)、第二绝缘层140和金属氧化物层150，形成了电容器件结构。其中，利用金属氧化物层150位于动态随机存储单元100的电容区102的部分作为电容器件结构的一个极板，有利于合并制备工序，降低成本、提高生产效率以及实现膜层减薄；并且，电容器件结构的大小可以由第一导电层130中位于电容区102的漏极结构132(即电容器件结构的另一个极板)来定义，不需要对金属氧化物层150进行刻蚀，也有利于节约制备工序。
在本实施例提供的动态随机存储单元100中，可以充分利用金属氧化物层150的载流子迁移率高于单晶硅的特性，可以大大提高动态随机存储单元100中晶体管器件结构和电容器件结构的充放电速率，提高各器件结构的响应速度，即实现更快的刷新率，进而提高动态随机存储器200的数据读、写速率，提高动态随机存储器200的性能。
在一些可能的实施方式中，金属氧化物层150可以采用IGZO(Indium GalliumZinc Oxide，铟镓锌氧化物)材料。
在本实施例中，IGZO材料中的In(Indium，铟)是通过5S轨道进行导电，因此IGZO材料的不定形结构也是可以导电的，同时IGZO中氧的含量会影响其半导体的性质，这使得IGZO可以替代单晶硅作为沟道材料。
并且，IGZO材料可以通过PVD(Physical Vapor Deposition，物理气相沉积)形成，可以进行多层堆叠，利于实现更高的器件集成度。
再有，IGZO材料自身具备漏电低的特性，有利于延长动态随机存储单元100的数据存储时间，提高动态随机存储器200的性能。
本申请的发明人考虑到，动态随机存储单元100采用电容器件结构存储电荷(即数据)，而传统的电容器件结构对电荷的保管时间较短，为维系数据保存，需要高频次对动态随机存储单元100进行刷新，这会带来能耗高、使用成本高的负面影响。为此，本申请为动态随机存储单元100提供如下一种可能的实现方式：
如图1或图2所示，本申请实施例的动态随机存储单元100中，位于电容区102的至少部分漏极结构132包括但不限于：第一本体部1321和至少一个第一延伸部1322。第一本体部1321位于第一绝缘层120靠近金属氧化物层150的一侧。第一延伸部1322的一端与第一本体部1321连接，另一端向远离第一本体部1321的一侧延伸。
位于电容区102的至少部分金属氧化物层150包括但不限于：第二本体部151和至少一个第二延伸部152。第二延伸部152的一端与第二本体部151靠近第一绝缘层120的一侧连接，另一端向靠近第一绝缘层120的一侧延伸。
第一延伸部1322与第二延伸部152相互啮合。
在本实施例中，位于电容区102的漏极结构132的第一本体部1321与位于晶体管区101的漏极结构132电连接，位于电容区102的金属氧化物层150的第二本体部151与位于晶体管区101的金属氧化物层150电连接，以使位于电容区102的漏极结构132与位于电容区102的金属氧化物层150分别形成电容器件结构的两个极板。
位于电容区102的漏极结构132的第一延伸部1322、与位于电容区102的金属氧化物层150的第二延伸部152彼此相互啮合，有利于增大电容器件结构的两个极板之间的有效正对面积，从而提高动态随机存储单元100中电容器件结构的电容容量，进而延长电容器件结构对电荷的保管时间，动态随机存储单元100中存储的数据不易丢失。并有利于在相同的数据保存维系要求下，降低对动态随机存储单元100刷新的频次，能够有效降低动态随机存储单元100的能耗，降低使用成本。
在一些可能的实施方式中，位于电容区102的至少部分漏极结构132中的第一延伸部1322，具备以下至少一种特征：
在一些示例中，至少部分第一延伸部1322相互平行。
在一些示例中，至少部分第一延伸部1322与第一本体部1321相垂直。
在一些示例中，至少部分第一延伸部1322为梳齿状结构。
在一些示例中，至少部分第一延伸部1322的外径随远离第一本体部1321的方向逐渐减小，即部分漏极结构132呈锯齿状结构。
在一些可能的实施方式中，位于电容区102的至少部分金属氧化物层150中的第二延伸部152，具备以下至少一种特征：
在一些示例中，至少部分第二延伸部152相互平行。
在一些示例中，至少部分第二延伸部152与第二本体部151相垂直。
在一些示例中，至少部分第二延伸部152为梳齿状结构。
在一些示例中，至少部分第二延伸部152的外径随远离第二本体部151的方向逐渐减小，即部分金属氧化物层150呈锯齿状结构。
本申请的发明人考虑到，通常电容器对电阻的要求是越低越好，而晶体管中的沟道材料需要一定的半导体特性，因此需要对本申请中晶体管器件结构和电容器结构共用的金属氧化物层150的导电性能做一些调整，以顺应晶体管器件结构和电容器结构的导电性能需求，优化各器件的性能。为此，本申请为动态随机存储单元100提供如下一种可能的实现方式：
本申请实施例的动态随机存储单元100中，位于电容区102的至少部分金属氧化物层150的电阻小于位于晶体管区101的金属氧化物层150的电阻。
在本实施例中，位于电容区102的至少部分金属氧化物层150可以获得相对更低的电阻，满足电容器结构的导电性能需求；位于晶体管区101的金属氧化物层150能够获得相对较大的电阻，满足晶体管中的沟道材料需要一定的半导体特性的需求。
在一些可能的实施方式中，可以通过掺杂的方式，调整位于不同区域的金属氧化物层150的导电性能。
在一些示例中，在所选用的金属氧化物材料自身导电性能较低的条件下，可以向位于电容区102的至少部分金属氧化物层150掺杂导电性较高的材料，以降低位于电容区102的至少部分金属氧化物层150的电阻，保证晶体管器件结构中沟道材料的半导体性能需求的同时，提高电容器件结构中一个极板的导电性。
在一些示例中，在所选用的金属氧化物材料自身导电性能较高的条件下，可以向位于晶体管区101的至少部分金属氧化物层150掺杂导电性较低的材料，以提高位于晶体管区101的至少部分金属氧化物层150的电阻，保证电容器件结构中一个极板的低电阻需求的同时，提高晶体管器件结构中沟道材料的半导体性能。
本申请的发明人考虑到，动态随机存储单元100的晶体管器件结构中的栅极结构110需要具备充足的导电性，并且还需要控制一定的厚度，以避免导致单个动态随机存储单元100的膜层过厚。为此，本申请为动态随机存储单元100提供如下一种可能的实现方式：
本申请实施例的动态随机存储单元100中，栅极结构110的第一尺寸是第二尺寸的1-20倍。第一尺寸是栅极结构110的靠近源极结构131的一边与靠近漏极结构132的一边之间的最大距离。第二尺寸是栅极结构110的靠近金属氧化物层150的一侧与远离金属氧化物层150的另一侧之间的最大距离。
在本实施例中，栅极结构110的第一尺寸与第二尺寸采用如此比例关系，有利于在保证栅极结构110具备充足的导电性的同时，有效控制栅极结构110的膜层厚度，进而利于单个动态随机存储单元100的膜层减薄。
在一些示例中，栅极结构110的第一尺寸不小于5纳米、且不大于500纳米，栅极结构110的第二尺寸不小于1纳米、且不大于100纳米。
本申请的发明人考虑到，动态随机存储单元100的晶体管器件结构中的第一绝缘层120需要具备一定的绝缘性能，防止相邻导电层之间短路，但又要保证晶体管器件结构中栅极结构110能够顺利控制沟道材料的导电状态。为此，本申请为动态随机存储单元100提供如下一种可能的实现方式：
本申请实施例的动态随机存储单元100中，第一绝缘层120的靠近栅极结构110的一侧与靠近金属氧化物层150的另一侧之间的最小距离不小于栅极结构110的第二尺寸，且不大于栅极结构110的第二尺寸的一半。
在本实施例中，栅极结构110的第二尺寸同样是栅极结构110的靠近金属氧化物层150的一侧与远离金属氧化物层150的另一侧之间的最大距离。
第一绝缘层120的靠近栅极结构110的一侧与靠近金属氧化物层150的另一侧之间的最小距离，即第一绝缘层120位于栅极结构110与金属氧化物层150之间部分的厚度，第一绝缘层120的该部分的厚度采用如此尺寸，有利于保证晶体管器件结构处于电路断开状态下，栅极结构110能够与金属氧化物层150之间保持绝缘，而在晶体管器件结构处于电路导通状态下，栅极结构110内的控制信号能够影响金属氧化物层150体现导电性，进而使得晶体管器件结构中的源极结构131和漏极结构132之间实现导通。
在一些示例中，第一绝缘层120的靠近金属氧化物层150的一侧与远离金属氧化物层150的另一侧之间的最大距离不小于1纳米、且不大于50纳米。
本申请的发明人考虑到，动态随机存储单元100的晶体管器件结构中源极结构131和漏极结构132需要相互间隔，以避免直接电导通。为此，本申请为动态随机存储单元100提供如下一种可能的实现方式：
本申请实施例的动态随机存储单元100中，第一导电层130靠近第一绝缘层120的一侧与远离第一绝缘层120的另一侧之间的最大距离不大于第一绝缘层120的靠近栅极结构110的一侧与靠近金属氧化物层150的另一侧之间的最大距离的2/5。
在本实施例中，第一导电层130采用如此尺寸，有利于覆盖栅极结构110的第一绝缘层120将源极结构131和漏极结构132相互间隔开，以保证晶体管器件结构的正常工作。
在一些示例中，第一导电层130靠近第一绝缘层120的一侧与远离第一绝缘层120的另一侧之间的最大距离不大于20纳米。
本申请的发明人考虑到，金属氧化物层150容易受外界介质的腐蚀，而导致性能受损。为此，本申请为动态随机存储单元100提供如下一种可能的实现方式：
如图2所示，本申请实施例的动态随机存储器200还包括但不限于：保护层160。保护层160位于金属氧化物层150远离第一导电层130的一侧。
在本实施例中，保护层160可以对金属氧化物层150起封装作用，有效降低甚至避免金属氧化物层150与外界介质(例如大气)接触，避免沟道材料的性质发生变化，有利于保证金属氧化物层150的性能。
基于同一发明构思，本申请实施例提供了一种动态随机存储器200，该动态随机存储器200的结构示意图如图3所示，包括但不限于：衬底210、以及位于衬底210一侧的至少一个如上述各实施例提供的任一种动态随机存储单元100。
在本实施例中，衬底210为动态随机存储单元100提供了沉积和生长的基础，各动态随机存储单元100可以在衬底210上实现三维方向的依次堆叠，有效提高动态随机存储单元100中器件的集成度，进而提高动态随机存储器200的数据存储量，提高动态随机存储器200的性能。
本实施例提供的一种动态随机存储器200，由于采用了至少一个如上述各实施例提供的任一种动态随机存储单元100，其实现原理和有益效果相类似，此处不再赘述。
在一些可能的实施方式中，衬底210可以采用硅基材料。
本申请的发明人考虑到，动态随机存储单元100采用金属氧化物层150代替传统的单晶硅材料作为动态随机存储单元100中晶体管器件结构的沟道材料，使得器件的沉积和生长能够摆脱衬底210束缚，实现三维方向的堆叠。为此，本申请为动态随机存储单元100提供如下一种可能的实现方式：
如图4所示，本申请实施例的动态随机存储器200包括但不限于第一动态随机存储单元100a和第二动态随机存储单元100b。
第一动态随机存储单元100a中的栅极结构110位于衬底210的一侧。
第二动态随机存储单元100b中的栅极结构110位于第一动态随机存储单元100a中的保护层160远离衬底210的一侧。
在本实施例中，动态随机存储器200可以采用堆叠结构，有效提高动态随机存储器200中动态随机存储单元100的集成度，进而提高动态随机存储器200的数据存储量，提高动态随机存储器200的性能。
需要说明的是，为了便于理解，本实施例以第一动态随机存储单元100a和第二动态随机存储单元100b之间的堆叠关系进行举例说明，但并不是表示只能有两个动态随机存储单元100的堆叠，基于同一思路，还可以是3、4、5、……，等n个动态随机存储单元100的堆叠，n为不小于1的自然数。
基于同一发明构思，本申请实施例提供的一种动态随机存储单元100的制备方法，该制备方法的流程示意图如图5所示，包括但不限于以下步骤S101-S105：
S101：在基材上制作栅极结构110，并使得栅极结构110位于晶体管区101。
S102：在基材和栅极结构110上制作第一绝缘层120。
S103：在第一绝缘层120上沉积第一金属材料，并图案化得到第一导电层130；第一导电层130包括但不限于相互间隔的源极结构131和漏极结构132，源极结构131位于晶体管区101，漏极结构132的一部分位于晶体管区101，另一部分位于电容区102。
S104：在位于电容区102的漏极结构132上制作第二绝缘层140。
S105：在源极结构131、露出的漏极结构132、以及第二绝缘层140上制作金属氧化物层150。
在本实施例中，经过步骤S101-S105制备得到的动态随机存储单元100中，位于晶体管区101依次层叠的栅极结构110、第一绝缘层120、第一导电层130(相互间隔的源极结构131和部分漏极结构132)和金属氧化物层150，形成了晶体管器件结构。其中，晶体管器件结构的沟道材料采用金属氧化物层150代替传统的单晶硅材料，使得晶体管器件结构中各膜层的沉积和生长能够摆脱衬底210束缚，实现三维方向的堆叠，同时与晶体管器件结构成对存在的电容器件结构也能实现三维方向的堆叠，这有利于提高动态随机存储单元100中器件的集成度，进而提高动态随机存储器200的数据存储量，提高动态随机存储器200的性能。
位于电容区102依次层叠的第一绝缘层120、第一导电层130(另一部分漏极结构132)、第二绝缘层140和金属氧化物层150，形成了电容器件结构。其中，利用金属氧化物层150位于动态随机存储单元100的电容区102的部分作为电容器件结构的一个极板，有利于合并制备工序，降低成本、提高生产效率以及实现膜层减薄；并且，电容器件结构的大小可以由第一导电层130中位于电容区102的漏极结构132(即电容器件结构的另一个极板)来定义，不需要对金属氧化物层150进行刻蚀，也有利于节约制备工序。
经过步骤S101-S105制备得到的动态随机存储单元100，可以充分利用金属氧化物层150的载流子迁移率高于单晶硅的特性，可以大大提高动态随机存储单元100中晶体管器件结构和电容器件结构的充放电速率，提高各器件结构的响应速度，即实现更快的刷新率，进而提高动态随机存储器200的数据读、写速率，提高动态随机存储器200的性能。
基于同一发明构思，本申请实施例提供的另一种动态随机存储单元100的制备方法，该制备方法的流程示意图如图6所示，包括但不限于以下步骤S201-S206：
S201：在基材上制作栅极结构110，并使得栅极结构110位于晶体管区101。
本步骤S201可以采用在基材上沉积第一导电材料，然后对导电材料图案化，留下位于晶体管区101的部分第一导电材料以形成栅极结构110。
在一些示例中，基材可以采用硅基材质。
S202：在基材和栅极结构110上制作第一绝缘层120。
本步骤S202可以采用在基材和栅极结构110上涂覆第一绝缘材料，固化后形成第一绝缘层120。
S203：在第一绝缘层120上沉积栅极材料，并图案化得到第一导电层130。第一导电层130包括但不限于相互间隔的源极结构131和漏极结构132，源极结构131位于晶体管区101，漏极结构132的一部分位于晶体管区101，另一部分位于电容区102。
本步骤S203的内容将在下文详细说明，在此不赘述。
S204：在位于电容区102的漏极结构132上制作第二绝缘层140。
本步骤S204可以采用在基材和栅极结构110上涂覆第二绝缘材料，然后去除位于晶体管区101的第二绝缘材料，留下位于电容区102的漏极结构132上的第二绝缘材料，形成第二绝缘层140。
S205：在源极结构131、露出的漏极结构132、以及第二绝缘层140上制作金属氧化物层150。
本步骤S205的内容将在下文详细说明，在此不赘述。
S206：在金属氧化物层150上制作保护层160。
本步骤S206可以采用在金属氧化物层150上涂覆保护材料，固化后形成保护层160。
与经过步骤S101-S105制备得到的动态随机存储单元100相比，经过步骤S201-S206制备得到的动态随机存储单元100，在金属氧化物层150远离第一导电层130的一侧制备保护层160，实现对金属氧化物层150起封装，有效降低甚至避免金属氧化物层150与外界介质(例如大气)接触而发生腐蚀，避免沟道材料的性质发生变化，有利于保证金属氧化物层150的性能。
在一些可能的实施方式中，如图7所示，上述步骤S203的，在第一绝缘层120上沉积第一金属材料，并图案化得到第一导电层130，包括但不限于以下步骤S301-S302：
S301：在第一绝缘层120上沉积第一金属材料。
S302：对第一金属材料进行刻蚀，以露出部分第一绝缘层120、以及被露出的第一绝缘层120间隔开的源极结构131和漏极结构132，并且使得位于电容区102的至少部分漏极结构132包括但不限于：第一本体部1321和至少一个第一延伸部1322；第一本体部1321位于第一绝缘层120靠近金属氧化物层150的一侧；第一延伸部1322的一端与第一本体部1321连接，另一端向远离第一本体部1321的一侧延伸。
在本实施例中，经过步骤S301-S302可以在第一绝缘层120上制备得到第一导电层130。其中在步骤S301中，可以在沉积第一金属材料的过程中控制第一金属材料的沉积量，进而控制经步骤S302刻蚀之后得到的源极结构131和漏极结构132的厚度，以利于源极结构131和漏极结构132相互间隔开，以保证晶体管器件结构的正常工作。
并且，在步骤S302中对第一金属材料进行刻蚀的过程中，可以借助掩膜板或图案化的光刻胶，对位于电容区102的至少部分漏极结构132刻蚀出梳齿状结构，以增大电容器件结构的两个极板之间的有效正对面积，从而提高动态随机存储单元100中电容器件结构的电容容量，进而延长电容器件结构对电荷的保管时间，动态随机存储单元100中存储的数据不易丢失。
在一些可能的实施方式中，如图8所示，上述步骤S203的，在第一绝缘层120上沉积第一金属材料，并图案化得到第一导电层130，包括但不限于以下步骤S401-S403：
S401：在第一绝缘层120上沉积第一金属材料。
S402：对第一金属材料进行打磨减薄至指定厚度。
S403：对第一金属材料进行刻蚀，以露出部分第一绝缘层120、以及被露出的第一绝缘层120间隔开的源极结构131和漏极结构132，并且使得于电容区102的至少部分漏极结构132包括但不限于：第一本体部1321和至少一个第一延伸部1322；第一本体部1321位于第一绝缘层120靠近金属氧化物层150的一侧；第一延伸部1322的一端与第一本体部1321连接，另一端向远离第一本体部1321的一侧延伸。
在本实施例中，经过步骤S401-S403可以在第一绝缘层120上制备得到第一导电层130。其中，步骤S401在沉积第一金属材料的过程中，可以不用刻意或高精度地控制第一金属材料的沉积量，第一金属材料的厚度可以在步骤S402中通过打磨减薄到所需的厚度，也可以实现控制经步骤S403刻蚀之后得到的源极结构131和漏极结构132的厚度，以利于源极结构131和漏极结构132相互间隔开，以保证晶体管器件结构的正常工作。
在一些可能的实施方式中，如图9所示，上述步骤S205的，在源极结构131、露出的漏极结构132、以及第二绝缘层140上制作金属氧化物层150，包括但不限于以下步骤S501-S502：
S501：在源极结构131、露出的漏极结构132、以及第二绝缘层140上沉积金属氧化物材料。
S502：向部分金属氧化物材料掺杂指定离子，得到金属氧化物层150；其中，位于电容区102的至少部分金属氧化物层150的电阻小于位于晶体管区101的金属氧化物层150的电阻。
在本实施例中，经过步骤S501-S502后能够得到同时满足电容器结构的导电性能需求、以及晶体管中的沟道材料需要一定的半导体特性需求的金属氧化物层150。
在一些示例中，在步骤S501沉积的金属氧化物材料自身导电性能较低的条件下，步骤S502可以采用向位于电容区102的至少部分金属氧化物层150掺杂导电性较高的材料，以降低位于电容区102的至少部分金属氧化物层150的电阻，保证晶体管器件结构中沟道材料的半导体性能需求的同时，提高电容器件结构中一个极板的导电性。
在一些示例中，在步骤S501沉积的金属氧化物材料自身导电性能较高的条件下，步骤S502可以采用向位于晶体管区101的至少部分金属氧化物层150掺杂导电性较低的材料，以提高位于晶体管区101的至少部分金属氧化物层150的电阻，保证电容器件结构中一个极板的低电阻需求的同时，提高晶体管器件结构中沟道材料的半导体性能。
应用本申请实施例，至少能够实现如下有益效果：
1、采用金属氧化物层150代替传统的单晶硅材料作为动态随机存储单元100中晶体管器件结构的沟道材料，使得器件的沉积和生长能够摆脱衬底210束缚，实现三维方向的堆叠，有利于提高动态随机存储单元100中器件的集成度，进而提高动态随机存储器200的数据存储量，提高动态随机存储器200的性能。
2、利用金属氧化物层150位于动态随机存储单元100的电容区102的部分作为电容器件结构的一个极板，有利于合并制备工序，降低成本、提高生产效率以及实现膜层减薄；并且，电容器件结构的大小可以由第一导电层130中位于电容区102的漏极结构132(即电容器件结构的另一个极板)来定义，不需要对金属氧化物层150进行刻蚀，也有利于节约制备工序。
3、充分利用金属氧化物层150的载流子迁移率高于单晶硅的特性，可以大大提高动态随机存储单元100中晶体管器件结构和电容器件结构的充放电速率，提高各器件结构的响应速度，即实现更快的刷新率，进而提高动态随机存储器200的数据读、写速率，提高动态随机存储器200的性能。
4、位于电容区102的漏极结构132的第一本体部1321与位于晶体管区101的漏极结构132电连接，位于电容区102的金属氧化物层150的第二本体部151与位于晶体管区101的金属氧化物层150电连接，以使位于电容区102的漏极结构132与位于电容区102的金属氧化物层150分别形成电容器件结构的两个极板。
5、位于电容区102的漏极结构132的第一延伸部1322、与位于电容区102的金属氧化物层150的第二延伸部152彼此相互啮合，有利于增大电容器件结构的两个极板之间的有效正对面积，从而提高动态随机存储单元100中电容器件结构的电容容量，进而延长电容器件结构对电荷的保管时间，动态随机存储单元100中存储的数据不易丢失。并有利于在相同的数据保存维系要求下，降低对动态随机存储单元100刷新的频次，能够有效降低动态随机存储单元100的能耗，降低使用成本。
6、位于电容区102的至少部分金属氧化物层150可以获得相对更低的电阻，满足电容器结构的导电性能需求；位于晶体管区101的金属氧化物层150能够获得相对较大的电阻，满足晶体管中的沟道材料需要一定的半导体特性的需求。
7、保护层160位于金属氧化物层150远离第一导电层130的一侧，可以对金属氧化物层150起封装作用，有效降低甚至避免金属氧化物层150与外界介质(例如大气)接触，有利于保证金属氧化物层150的性能。
8、单一动态随机存储单元100可以采用堆叠结构，有效提高动态随机存储单元100中器件的集成度，进而提高动态随机存储器200的数据存储量，提高动态随机存储器200的性能。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (13)
1.一种动态随机存储单元，其特征在于，包括：
晶体管区，包括依次层叠的栅极结构、第一绝缘层、第一导电层和金属氧化物层；位于所述晶体管区的金属氧化物层作为晶体管器件结构的沟道材料；
电容区，包括依次层叠的所述第一绝缘层、所述第一导电层、第二绝缘层和所述金属氧化物层；位于所述电容区的金属氧化物层作为电容器件结构的一个极板；
其中，所述第一导电层包括相互间隔的源极结构和漏极结构，所述源极结构位于所述晶体管区，所述漏极结构的一部分位于所述晶体管区，另一部分位于所述电容区。
2.根据权利要求1所述的动态随机存储单元，其特征在于，位于所述电容区的至少部分所述漏极结构包括：第一本体部和至少一个第一延伸部；所述第一本体部位于所述第一绝缘层靠近所述金属氧化物层的一侧；所述第一延伸部的一端与所述第一本体部连接，另一端向远离所述第一本体部的一侧延伸；
位于所述电容区的至少部分所述金属氧化物层包括：第二本体部和至少一个第二延伸部；所述第二延伸部的一端与所述第二本体部靠近所述第一绝缘层的一侧连接，另一端向靠近所述第一绝缘层的一侧延伸；
所述第一延伸部与所述第二延伸部相互啮合。
3.根据权利要求2所述的动态随机存储单元，其特征在于，所述第一延伸部和/或所述第二延伸部具备以下至少一种特征：
至少部分所述第一延伸部相互平行；
至少部分所述第一延伸部与所述第一本体部相垂直；
至少部分所述第一延伸部为梳齿状结构；
至少部分所述第一延伸部的外径随远离所述第一本体部的方向逐渐减小；
至少部分所述第二延伸部相互平行；
至少部分所述第二延伸部与所述第二本体部相垂直；
至少部分所述第二延伸部为梳齿状结构；
至少部分所述第二延伸部的外径随远离所述第二本体部的方向逐渐减小。
4.根据权利要求1所述的动态随机存储单元，其特征在于，位于所述电容区的至少部分所述金属氧化物层的电阻小于位于所述晶体管区的所述金属氧化物层的电阻。
5.根据权利要求1所述的动态随机存储单元，其特征在于，所述栅极结构的第一尺寸不小于5纳米且不大于500纳米，所述栅极结构的第二尺寸不小于1纳米且不大于100纳米；所述第一尺寸是所述栅极结构的靠近所述源极结构的一边与靠近所述漏极结构的另一边之间的最大距离，所述第二尺寸是所述栅极结构的靠近所述金属氧化物层的一侧与远离所述金属氧化物层的另一侧之间的最大距离；
和/或，所述第一绝缘层的靠近所述栅极结构的一侧与靠近所述金属氧化物层的另一侧之间的最小距离不小于1纳米、且不大于50纳米；
和/或，所述第一导电层靠近所述第一绝缘层的一侧与远离所述第一绝缘层的另一侧之间的最大距离不大于20纳米。
6.根据权利要求1-5中任一项所述的动态随机存储单元，其特征在于，所述动态随机存储单元还包括：保护层；
所述保护层位于所述金属氧化物层远离所述第一导电层的一侧。
7.一种动态随机存储器，其特征在于，包括：衬底、以及位于所述衬底一侧的至少一个如上述权利要求1-6中任一项所述的动态随机存储单元。
8.根据权利要求7所述的动态随机存储器，其特征在于，所述动态随机存储器包括第一动态随机存储单元和第二动态随机存储单元；
所述第一动态随机存储单元中的栅极结构位于所述衬底的一侧；
所述第二动态随机存储单元中的栅极结构位于所述第一动态随机存储单元中的保护层远离所述衬底的一侧。
9.一种动态随机存储单元的制备方法，其特征在于，包括：
在基材上制作栅极结构，并使得所述栅极结构位于晶体管区；
在所述基材和所述栅极结构上制作第一绝缘层；
在所述第一绝缘层上沉积第一金属材料，并图案化得到第一导电层；所述第一导电层包括相互间隔的源极结构和漏极结构，所述源极结构位于所述晶体管区，所述漏极结构的一部分位于所述晶体管区，另一部分位于电容区；
在位于所述电容区的所述漏极结构上制作第二绝缘层；
在所述源极结构、露出的漏极结构、以及所述第二绝缘层上制作金属氧化物层；位于所述晶体管区的金属氧化物层作为晶体管器件结构的沟道材料；位于所述电容区的金属氧化物层作为电容器件结构的一个极板。
10.根据权利要求9所述的制备方法，其特征在于，所述在所述第一绝缘层上沉积第一金属材料，并图案化得到第一导电层，包括：
在所述第一绝缘层上沉积第一金属材料；
对所述第一金属材料进行刻蚀，以露出部分所述第一绝缘层、以及被露出的所述第一绝缘层间隔开的源极结构和漏极结构，并且使得位于所述电容区的至少部分所述漏极结构包括：第一本体部和至少一个第一延伸部；所述第一本体部位于所述第一绝缘层靠近所述金属氧化物层的一侧；所述第一延伸部的一端与所述第一本体部连接，另一端向远离所述第一本体部的一侧延伸。
11.根据权利要求10所述的制备方法，其特征在于，在所述第一绝缘层上沉积第一金属材料之后，以及对所述第一金属材料进行刻蚀之前，还包括：
对所述第一金属材料进行打磨减薄至指定厚度。
12.根据权利要求9所述的制备方法，其特征在于，所述在所述源极结构、露出的漏极结构、以及所述第二绝缘层上制作金属氧化物层，包括：
在所述源极结构、露出的漏极结构、以及所述第二绝缘层上沉积金属氧化物材料；
向部分金属氧化物材料掺杂指定离子，得到所述金属氧化物层；其中，位于所述电容区的至少部分所述金属氧化物层的电阻小于位于所述晶体管区的所述金属氧化物层的电阻。
13.根据权利要求9或12所述的制备方法，其特征在于，在所述源极结构、露出的漏极结构、以及所述第二绝缘层上制作金属氧化物层之后，还包括：
在所述金属氧化物层上制作保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111491380.XA CN116234295B (zh) | 2021-12-08 | 2021-12-08 | 动态随机存储单元及其制备方法、动态随机存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111491380.XA CN116234295B (zh) | 2021-12-08 | 2021-12-08 | 动态随机存储单元及其制备方法、动态随机存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116234295A CN116234295A (zh) | 2023-06-06 |
| CN116234295B true CN116234295B (zh) | 2024-03-15 |
Family
ID=86571821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111491380.XA Active CN116234295B (zh) | 2021-12-08 | 2021-12-08 | 动态随机存储单元及其制备方法、动态随机存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116234295B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2290908A (en) * | 1991-09-07 | 1996-01-10 | Samsung Electronics Co Ltd | Semiconductor memory device capacitors |
| EP0813241A1 (en) * | 1996-06-12 | 1997-12-17 | United Microelectronics Corporation | Storage capacitor for DRAM memory cell and the process of fabricating the same |
| US6017790A (en) * | 1998-07-06 | 2000-01-25 | United Microelectronics Corp. | Method of manufacturing embedded dynamic random access memory |
| JP2003031686A (ja) * | 2001-07-16 | 2003-01-31 | Sony Corp | 半導体記憶装置およびその製造方法 |
| KR20060077065A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 시스템온칩소자 및 그의 제조 방법 |
| CN102130126A (zh) * | 2010-01-19 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 动态随机存储器及其制作方法 |
| EP3758081A1 (en) * | 2019-06-28 | 2020-12-30 | Intel Corporation | Air gaps and capacitors in dielectric layers |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004004584A1 (de) * | 2004-01-29 | 2005-08-25 | Infineon Technologies Ag | Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren |
| US8716775B2 (en) * | 2011-07-27 | 2014-05-06 | SK Hynix Inc. | Semiconductor integrated circuit having reservoir capacitor |
-
2021
- 2021-12-08 CN CN202111491380.XA patent/CN116234295B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2290908A (en) * | 1991-09-07 | 1996-01-10 | Samsung Electronics Co Ltd | Semiconductor memory device capacitors |
| EP0813241A1 (en) * | 1996-06-12 | 1997-12-17 | United Microelectronics Corporation | Storage capacitor for DRAM memory cell and the process of fabricating the same |
| US6017790A (en) * | 1998-07-06 | 2000-01-25 | United Microelectronics Corp. | Method of manufacturing embedded dynamic random access memory |
| JP2003031686A (ja) * | 2001-07-16 | 2003-01-31 | Sony Corp | 半導体記憶装置およびその製造方法 |
| KR20060077065A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 시스템온칩소자 및 그의 제조 방법 |
| CN102130126A (zh) * | 2010-01-19 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 动态随机存储器及其制作方法 |
| EP3758081A1 (en) * | 2019-06-28 | 2020-12-30 | Intel Corporation | Air gaps and capacitors in dielectric layers |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116234295A (zh) | 2023-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6955060B2 (ja) | トランジスタ | |
| WO2023184699A1 (zh) | 半导体存储器件及其制造、读写方法、电子设备和存储电路 | |
| CN101267002B (zh) | 非易失性存储元件及其制造方法 | |
| US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
| TW202125777A (zh) | 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 | |
| CN1716610A (zh) | 双栅极鳍型场效应晶体管增益单元及其制造方法 | |
| TW201403798A (zh) | 具有非晶態金屬氧化物半導體通道之剛性半導體記憶體 | |
| WO2023184707A1 (zh) | 存储器及其制作方法、电子设备 | |
| US20230397400A1 (en) | Semiconductor structure and manufacturing method thereof | |
| WO2023207109A1 (zh) | 一种动态存储器及其制作方法、存储装置 | |
| US11594542B2 (en) | Remanent polarizable capacitive structure, memory cell, and methods thereof | |
| TW201739052A (zh) | 隧穿場效應電晶體及其製造方法 | |
| CN115988875A (zh) | 一种3d堆叠的半导体器件及其制造方法、电子设备 | |
| CN116234295B (zh) | 动态随机存储单元及其制备方法、动态随机存储器 | |
| EP4380330A1 (en) | Memory cell, 3d memory and preparation method therefor, and electronic device | |
| CN114664834B (zh) | 一种沟槽型铁电存储单元结构及制备方法 | |
| WO2013120285A1 (zh) | 半导体存储器件及其访问方法 | |
| CN114203756B (zh) | 忆阻器单元与cmos电路的后端集成结构及其制备方法 | |
| WO2022188040A1 (zh) | 一种铁电晶体管、存储阵列、存储器及制备方法 | |
| CN102487123B (zh) | 一种纳米尺度非挥发性阻变存储器单元及其制备方法 | |
| WO2023236361A1 (zh) | 一种半导体结构及存储器 | |
| US20240090191A1 (en) | Method for fabricating semiconductor structure and semiconductor structure | |
| CN116234296B (zh) | 动态存储器以及soc芯片 | |
| CN214625089U (zh) | 一种基于过渡金属硫族化合物堆垛式忆阻器 | |
| WO2024000324A1 (zh) | 铁电存储阵列及其制备方法、存储器、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |