TW202125777A - 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 - Google Patents
電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 Download PDFInfo
- Publication number
- TW202125777A TW202125777A TW110110564A TW110110564A TW202125777A TW 202125777 A TW202125777 A TW 202125777A TW 110110564 A TW110110564 A TW 110110564A TW 110110564 A TW110110564 A TW 110110564A TW 202125777 A TW202125777 A TW 202125777A
- Authority
- TW
- Taiwan
- Prior art keywords
- groups
- capacitor
- array
- capacitor electrode
- transistors
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 245
- 238000000034 method Methods 0.000 title abstract description 18
- 239000012212 insulator Substances 0.000 claims abstract description 47
- 239000013078 crystal Substances 0.000 claims 1
- 239000007772 electrode material Substances 0.000 abstract description 49
- 239000011800 void material Substances 0.000 abstract description 44
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 79
- 239000000758 substrate Substances 0.000 description 28
- 239000004020 conductor Substances 0.000 description 13
- 239000000203 mixture Substances 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000010287 polarization Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000003491 array Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000012010 growth Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
一種形成一電容器陣列之方法包括形成複數個水平間隔開之群組，該複數個水平間隔開之群組個別地包括上方具有一電容器絕緣體之複數個水平間隔開之下部電容器電極。該等群組中之毗鄰者比該等群組內之該等下部電容器電極中之毗鄰者水平間隔開更遠。一空隙空間位於該等毗鄰群組之間。在該空隙空間中以及在該等群組中在該電容器絕緣體及該等下部電容器電極上方形成一上部電容器電極材料。該空隙空間中之該上部電容器電極材料與該等毗鄰群組中之該上部電容器電極材料相對於彼此連接。該上部電容器電極材料未填滿該空隙空間。自該空隙空間移除該上部電容器電極材料之至少一部分以將該等毗鄰群組中之該上部電容器電極材料自相對於彼此連接而斷開連接。在該等群組中之個別者中之該上部電容器電極材料之頂部上形成一水平伸長之導電線且直接電耦合至該上部電容器電極材料。本發明揭示其他方法，包含不依賴於製造方法之結構。
Description
本文中所揭示之實施例係關於電容器陣列，係關於記憶體胞元陣列，係關於形成一電容器陣列之方法，且係關於形成一記憶體胞元陣列之方法。
記憶體係一種類型之積體電路系統，且在電腦系統中用於儲存資料。記憶體可經製作於個別記憶體胞元之一或多個陣列中。可使用數位線(其亦可稱為位元線、資料線或感測線)及存取線(其亦可稱為字線)對記憶體胞元進行寫入或讀取。該等數位線可使記憶體胞元沿著陣列之行以導電方式互連，且該等存取線可使記憶體胞元沿著陣列之列以導電方式互連。可透過一數位線與一存取線之組合對每一記憶體胞元進行唯一地定址。
記憶體胞元可係揮發性的、半揮發性的或非揮發性的。非揮發性記憶體胞元可在不存在電力之情況下儲存資料達延長時間週期。非揮發性記憶體習用地經指定為具有至少大約10年之一保持時間之記憶體。揮發性記憶體耗散且因此經再新/重寫以維持資料儲存。揮發性記憶體可具有數毫秒或更少之一保持時間。不管怎樣，記憶體胞元經組態以按照至少兩種不同可選擇狀態存留或儲存記憶體。在一個二進制系統中，該等狀態被視為一「0」或一「1」。在其他系統中，至少某些個別記憶體胞元可經組態以儲存兩個以上位準或狀態之資訊。
一電容器係可在一記憶體胞元中使用之一種類型之電子組件。一電容器具有藉由電絕緣材料分開之兩個電導體。作為一電場之能量可靜電地儲存於此材料內。取決於絕緣體材料之組合物，彼所儲存場將係揮發性的或非揮發性的。舉例而言，僅包含SiO2
之一電容器絕緣體材料將係揮發性的。一個類型之非揮發性電容器係具有鐵電材料作為絕緣材料之至少一部分之一鐵電電容器。鐵電材料藉由具有兩個穩定經極化狀態而表徵且藉此可包括一電容器及/或記憶體胞元之可程式化材料。鐵電材料之極化狀態可藉由施加適合程式化電壓而改變且在移除程式化電壓(至少一段時間)之後保持不變。每一極化狀態具有彼此不同之一電荷儲存電容，且該電荷儲存電容理想地可用於寫入(亦即，儲存)及讀取一記憶體狀態而不顛倒極化狀態直至期望顛倒此極化狀態為止。不太合意的係，在具有鐵電電容器之某一記憶體中，讀取記憶體狀態之動作可顛倒極化。因此，在判定極化狀態時，進行記憶體胞元之一重寫以緊接在極化狀態之判定之後將記憶體胞元置於預讀取狀態中。不管怎樣，併入有一鐵電電容器之一記憶體胞元由於形成電容器之一部分之鐵電材料之雙穩態特性而理想地係非揮發性的。其他可程式化材料可用作一電容器絕緣體以使電容器為非揮發性的。
一場效電晶體係可在一記憶體胞元中使用之另一類型電子組件。此等電晶體包括在其之間具有一半導電通道區域之一對導電源極/汲極區域。一導電閘極毗鄰該通道區域且藉由一薄閘極絕緣體與該通道區域分開。將一適合電壓施加至閘極允許電流透過通道區域自源極/汲極區域中之一者流動至另一源極/汲極區域。當自閘極移除電壓時，很大程度上阻止電流流動穿過通道區域。場效電晶體亦可包含額外結構(舉例而言，一可逆地可程式化電荷儲存區域)作為閘極絕緣體與導電閘極之間的閘極構造之一部分。不管怎樣，閘極絕緣體可係可程式化的，舉例而言係鐵電的。
當然，電容器及電晶體可在除記憶體電路系統以外之積體電路系統中使用。
在某些實施例中，一種形成一電容器陣列之方法包括形成複數個水平間隔開之群組，該複數個水平間隔開之群組個別地包括上方具有一電容器絕緣體之複數個水平間隔開之下部電容器電極。該等群組中之毗鄰者比該等群組內之該等下部電容器電極中之毗鄰者水平間隔開更遠。一空隙空間位於該等毗鄰群組之間。在該空隙空間中以及在該等群組中在該電容器絕緣體及該等下部電容器電極上方形成一上部電容器電極材料。該空隙空間中之該上部電容器電極材料與該等毗鄰群組中之該上部電容器電極材料相對於彼此連接。該上部電容器電極材料未填滿該空隙空間。自該空隙空間移除該上部電容器電極材料之至少一部分以將該等毗鄰群組中之該上部電容器電極材料自相對於彼此連接而斷開連接。在該等群組中之個別者中之該上部電容器電極材料之頂部上形成一水平伸長之導電線且直接電耦合至該上部電容器電極材料。
在某些實施例中，一種形成個別地包括在一電晶體上面之一鐵電電容器之鐵電記憶體胞元之一陣列之方法包括相對於一基板形成垂直電晶體列及行。一存取線使該等電晶體中之多個電晶體在一列方向上沿著該等列中之個別者互連。一數位線使該等電晶體中之多個電晶體在一行方向上沿著該等行中之個別者互連。該等電晶體個別地包括直接電耦合至該等數位線中之個別者之一下部源極/汲極區域。該等電晶體個別地包括一上部源極/汲極區域。形成複數個水平間隔開之群組，該複數個水平間隔開之群組個別地包括上方具有一鐵電電容器絕緣體之複數個水平間隔開之下部電容器電極。該等下部電容器電極中之個別者直接位於該等上部源極/汲極區域中之個別者上面且直接電耦合至該等上部源極/汲極區域中之個別者。該等群組中之毗鄰者比該等群組內之該等下部電容器電極中之毗鄰者水平間隔開更遠。一空隙空間係在該行方向上水平伸長的且位於該等毗鄰群組之間。在該空隙空間中以及該等群組中在該電容器絕緣體及該等下部電容器電極上方形成上部電容器電極材料。該空隙空間中之該上部電容器電極材料與該等毗鄰群組中之該上部電容器電極材料相對於彼此連接。該上部電容器電極材料未填滿該空隙空間。自該空隙空間移除該上部電容器電極材料之至少一部分以將該等毗鄰群組中之該上部電容器電極材料自相對於彼此連接而斷開連接。在該等群組中之個別者中之該上部電容器電極材料之頂部上形成一水平伸長之導電線且直接電耦合至該上部電容器電極材料。
在某些實施例中，一電容器陣列包括複數個水平間隔開之群組，該複數個水平間隔開之群組個別地包括複數個水平間隔開之下部電容器電極。該等群組中之毗鄰者比該等群組內之該等下部電容器電極中之毗鄰者水平間隔開更遠。一電容器絕緣體在該等下部電容器電極上方。一上部電容器電極對於該等群組中之個別者中之所有電容器係共同的。該等個別群組中之該等電容器個別地包括各個個別群組中之該等下部電容器電極中之一者、該電容器絕緣體及該共同上部電容器電極。一水平伸長之導電線在該等個別群組中之該上部電容器電極之頂部上且直接電耦合至該上部電容器電極。
在某些實施例中，一鐵電記憶體胞元陣列個別地包括在一電晶體上面之一鐵電電容器。該陣列包括垂直電晶體列及行。一存取線使該等電晶體中之多個電晶體在一列方向上沿著該等列中之個別者互連。一數位線使該等電晶體中之多個電晶體在一行方向上沿著該等行中之個別者互連。該等電晶體個別地包括直接電耦合至該等數位線中之個別者之一下部源極/汲極區域。該等電晶體個別地包括一上部源極/汲極區域。複數個水平間隔開之群組個別地包括複數個水平間隔開之下部電容器電極。該等下部電容器電極中之個別者直接位於該等上部源極/汲極區域中之個別者上面且直接電耦合至該等上部源極/汲極區域中之個別者。該等群組中之毗鄰者彼此水平間隔開比該等群組內之該等下部電容器電極中之毗鄰者之間的水平間距大之一間隙。該間隙係在該行方向上水平伸長的。一鐵電電容器絕緣體在該等下部電容器電極上方。一上部電容器電極對於該等群組中之個別者中之所有電容器係共同的。該等個別群組中之該等電容器個別地包括各個個別群組中之該等下部電容器電極中之一者、該電容器絕緣體及該共同上部電容器電極。一水平伸長之導電線在該等個別群組中之該上部電容器電極之頂部上且直接電耦合至該上部電容器電極。
按照條例，已在語言上或多或少特定關於結構及方法特徵闡述本文中所揭示之標的物。然而，應理解，由於本文中所揭示之手段包括實例性實施例，因此申請專利範圍不限於所展示及所闡述之特定特徵。因此，申請專利範圍係由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。
本發明之實施例囊括電容器陣列、記憶體胞元陣列、形成一電容器陣列之方法及形成一記憶體胞元陣列之方法。最初參考圖1至圖22闡述實例性方法實施例。
參考圖1至圖4，此等圖展示包括一基底基板11之一基板構造10之一部分，基底基板11包括導電的/導體/導電、半導電的/半導體/半導電及絕緣的/絕緣體/絕緣(亦即，在本文中為電)材料中之任何一或多者。各種材料已豎直地形成於基底基板11上方及基底基板11內。材料可在圖1至圖4所繪示材料旁邊、自圖1至圖4所繪示材料豎直向內或自圖1至圖4所繪示材料豎直向外。舉例而言，積體電路系統之其他部分地或完全地經製作組件可設置於基底基板11上面、基底基板11周圍或基底基板11內某處。用於操作一電容器及/或記憶體胞元陣列內之組件之控件及/或其他周邊電路系統亦可經製作且可或可未完全地或部分地位於一陣列或子陣列內。此外，多個子陣列亦可獨立地、聯合地或以其他方式相對於彼此經製作及操作。如此文件中所使用，一「子陣列」亦可被視為一陣列。
電晶體18 (其在一項實施例中係垂直電晶體)之列14及行16已相對於基板11或在基板11內形成。一存取線20 (圖4)使多個電晶體18在一列方向24上沿著個別列14互連。在實例性實施例中，存取線20經個別地展示、形成為在個別電晶體18之一通道區域15之相對側上伸展之一對線，其中一閘極絕緣體17位於通道區域15與存取線20之導電材料之間。電晶體18個別地包括一下部源極/汲極區域30及一上部源極/汲極區域32。一數位線26使多個電晶體18在一行方向28上沿著個別行16互連。個別下部源極/汲極區域30與個別數位線26直接電耦合。介電材料12 (例如，二氧化矽及/或氮化矽)經展示為環繞電晶體18及數位線26。
個別地包括複數個水平間隔開之下部電容器電極36之複數個水平間隔開之群組34已形成於基底基板11上面。在一項實施例中，個別下部電容器電極36直接位於個別電晶體18之個別上部源極/汲極區域32上面且直接電耦合至個別上部源極/汲極區域32。展示具有與上部源極/汲極區域32及下部電容器電極36之組合物不同之組合物之一實例性導電材料38 (例如，金屬材料)，且可將實例性導電材料38視為一上部源極/汲極區域32及一下部電容器電極36中之一者或兩者之一部分。在一項實施例中且如所展示，個別群組34中之下部電容器電極36在正交於一行方向(例如，28)之一列方向(例如，24)上排列成水平伸長列(例如，列14)。在一項此類實施例中且如所展示，個別群組34中之下部電容器電極36排列成一2D布拉菲晶格，且在一項此類實施例中，該2D布拉菲晶格係矩形或正方形的。群組34之所繪示部分經個別地展示為包括十六個下部電容器電極36，儘管更少或最可能多得多之此類下部電容器電極將既水平地又垂直地位於一個別群組34內，如在圖1及圖2之紙張上所繪示。不管怎樣且在一項實施例中，群組34係個別地水平伸長的，舉例而言，如在行方向28上所展示。圖1至圖4僅展示兩個實例性群組34，儘管將形成最可能比兩個多得多之此類群組。
毗鄰群組34比群組34內之毗鄰下部電容器電極36水平間隔開更遠(例如，尺寸D1) (例如，與圖2中個別地考量之距離D2及D3相比較)。下部電容器電極36之材料可包括任何現有或未來開發之導電材料。在一項實施例中且如所展示，下部電容器電極36係柱。一材料40 (例如，二氧化矽或多晶矽)(且在一項實施例中，其係完全犧牲的)及一材料44 (例如，氮化矽)經展示為接納在下部電容器電極36周圍，其中實例性材料40位於個別群組34之間的間隙內。另一材料42 (例如，氮化矽)經展示為接納在群組34內之下部電容器電極36周圍。材料42可用作一支撐結構以促進在製作電容器及/或記憶體胞元陣列期間以一直立方式維持下部電容器電極36，且否則對本發明不重要(如材料44亦不重要)。支撐材料42之一或多個額外層(未展示)可設置於個別群組34內之下部電容器電極36之頂部與底部之間。
參考圖5及圖6，開口46已穿過材料42而形成以提供對群組34中之在開口46下方之犧牲材料40之接達。下部電容器電極36、開口46及下部電容器電極之間的空間之相對直徑可彼此相同、更大或更小。為簡潔起見與圖3及圖4相比較，圖6及某些其他垂直剖面圖在材料38、44及40下方經編輯。
圖7及圖8展示後續處理，藉此已移除犧牲材料40 (未展示) (例如，藉由相對於下部電容器電極36以及材料12、42及44選擇性地進行各向同性濕式蝕刻)。此操作已在毗鄰群組34之間形成一空隙空間48，在所繪示實例性實施例中，空隙空間48係在行方向28上水平伸長的。在一項實施例中，空隙空間48在列方向24上具有係下部電容器電極36在列方向24上之最大間距(例如，P)之至少兩倍之一最小寬度(例如，D1)。空隙空間48可被視為包括側壁49及一基底52。
參考圖9至圖11，已在下部電容器電極36上方形成一電容器絕緣體50。此電容器絕緣體50可包括任何現有或未來形成之絕緣體材料(例如，二氧化矽、氮化矽、氧化鉿、氧化鋁等)，且在一項實施例中電容器絕緣體50係鐵電的(例如，任何現有或未來形成之鐵電材料)。在一項實施例中且如所展示，電容器絕緣體50跨越空隙空間48之基底52橫向延伸且在一項實施例中全部跨越空隙空間48之基底52橫向延伸，且在一項實施例中，電容器絕緣體50具有小於個別下部電容器電極36之一水平厚度之一厚度。
參考圖12及圖13，已在空隙空間48中以及在群組34中在電容器絕緣體50及下部電容器電極36上方形成上部電容器電極材料58 (例如，TiN)。空隙空間48中之上部電容器電極材料58與毗鄰群組34中之上部電容器材料58相對於彼此連接，且未填滿空隙空間48。在一項實施例中，上部電容器電極材料58具有不多於空隙空間48之最小水平寬度(例如，D1)之三分之一(在一項此類實施例中不多於此最小水平寬度之四分之一，且在一項此類實施例中不多於此最小水平寬度之五分之一)之一厚度。上部電容器電極材料58可填充(未展示)由電容器絕緣體50環繞之下部電容器電極36之間的所有空間。在一項實施例中且如所展示，上部電容器電極材料58係沿著空隙空間48之側壁49。
參考圖14及圖15，已自空隙空間48移除上部電容器電極材料58之至少一部分(例如，藉由各向異性蝕刻)以將毗鄰群組34中之上部電容器電極材料58自相對於彼此連接而斷開連接。在一項此類實施例中，藉由在群組34及空隙空間48上方無遮罩之各向異性蝕刻而發生此移除(例如，儘管遮蔽材料[未展示]可覆蓋不包括此等群組及空隙空間之構造之其他部分)。在一項實施例中，上部電容器電極材料58形成於跨越空隙空間48之基底52橫向延伸的電容器絕緣體50之彼部分(例如，圖13中之部分70)之頂部上。在一項此類實例性實施例中，無遮罩各向異性蝕刻自跨越空隙空間48之基底52橫向延伸的電容器絕緣體50之彼部分70之一中央部分(例如，圖13及圖15中之中央部分72)上方移除上部電容器電極材料58。在一項實施例中且如所展示，上部電容器電極材料58沿著空隙空間48之側壁49形成，其中無遮罩各向異性蝕刻留下沿著側壁49的上部電容器電極材料58之彼部分，該部分直接位於跨越空隙空間48之基底52橫向延伸的電容器絕緣體之部分70之剩餘對置非中央部分上面。不管怎樣，而且在一項實施例中且如所展示，自空隙空間48移除材料58以自連接於毗鄰群組34之間將其斷開連接之動作會使上部電容器電極材料58形成為對於個別群組34內之所有電容器共同之一上部電容器電極60。群組34內之此等實例性電容器75個別地包括各個個別群組34中之下部電容器電極36中之一者、電容器絕緣體50及共同上部電容器電極60(例如，十六個實例性電容器75經展示於個別群組34內)。在一項實例性實施例中且如所展示，已形成一電容器75陣列90。
參考圖16及圖17且在一項實施例中，空隙空間48之剩餘體積已填充有絕緣材料64 (例如，氮化矽及/或二氧化矽)。在一項此類實施例中，此操作可藉由最初用絕緣材料64過填充空隙空間48之剩餘體積後續接著將此絕緣材料64至少往回平坦化至電容器絕緣體50之一豎直最外表面來進行。
參考圖18至圖22，已在個別群組34中之上部電容器電極材料58之頂部上形成一水平伸長之導電線68 (例如，包括導電材料66)且直接電耦合至上部電容器電極材料58。在一項實施例中且如所展示，水平伸長之導電線68直接抵靠電容器絕緣體50以及直接抵靠個別群組34中之上部電容器電極材料58而形成，如所展示。在一項實施例中且如所展示，水平伸長之導電線68之一部分形成為直接在絕緣材料64上面，且在一項實施例中直接抵靠絕緣材料64而形成。
可關於上文所闡述之實施例使用如本文中關於其他實施例所展示及/或闡述之任何其他屬性或態樣。
本發明之一實施例包括形成一電容器(例如，75)陣列(例如，90)而不依賴於此等電容器是否包括一記憶體陣列之一部分且不依賴於此等電容器是否相對於先前已形成於其下面之電晶體而形成的一方法。此一實施例包括形成複數個水平間隔開之群組(例如，34)，該複數個水平間隔開之群組個別地包括上方具有一電容器絕緣體(例如，50)之複數個水平間隔開之下部電容器電極(例如，36)。群組中之毗鄰者比群組內之下部電容器電極中之毗鄰者(例如，個別地考量之D2及D3)水平間隔開更遠(例如，D1)。一空隙空間(例如，48)位於毗鄰群組之間。上部電容器電極材料(例如，58)形成於空隙空間中及群組中在電容器絕緣體及下部電容器電極上方。空隙空間中之上部電容器電極材料與毗鄰群組中之上部電容器電極材料相對於此連接。上部電容器電極材料未填滿空隙空間。自空隙空間移除上部電容器電極材料之至少一部分以將毗鄰群組中之上部電容器電極材料自相對於彼此連接而斷開連接(例如，至少部分地自連接於空隙空間中經移除)。在群組中之個別者中之上部電容器電極材料之頂部上形成一水平伸長之導電線(例如，68)且直接電耦合至該上部電容器電極材料。在一項實施例中，形成複數個電晶體(例如，18)，其中該等電晶體個別地直接電耦合至下部電容器電極中之個別者，且在一項此類實施例中彼等電晶體係垂直電晶體。可使用如本文中關於其他實施例所展示及/或闡述之任何其他屬性或態樣。
本發明之至少某些方法實施例可促進比在此經填充空隙空間48之情況下更容易地移除上部電容器電極材料58。
本發明之實施例囊括不依賴於製造方法之結構及/或裝置。然而，此等結構及/或裝置可具有如本文中在方法實施例中所闡述之屬性中之任一者。同樣地，上文所闡述之方法實施例可併入且形成關於結構及/或裝置實施例所闡述之屬性中之任一者。
本發明之一實施例包括不依賴於製造方法之一電容器(例如，75)陣列(例如，90)。此一陣列包括複數個水平間隔開之群組(例如，34)，該複數個水平間隔開之群組個別地包括複數個水平間隔開之下部電容器電極(例如，36)。群組中之毗鄰者比群組內之下部電容器電極中之毗鄰者(例如，個別地考量之D2及D3)水平間隔開更遠(例如，D1)。一電容器絕緣體(例如，50)在下部電容器電極上方。一上部電容器電極(例如，60)對於群組中之個別者中之所有電容器係共同的。個別群組中之電容器個別地包括各個個別群組中之下部電容器電極中之一者、電容器絕緣體及共同上部電容器電極。一水平伸長之導電線(例如，68)位於個別群組中之上部電容器電極之頂部上且直接電耦合至該上部電容器電極。在一項實施例中，陣列進一步包括在電容器陣列下面之一電晶體(例如，18)陣列(例如，圖19至圖21中之92)，其中該等電晶體個別地直接電耦合至下部電容器電極中之個別者。在一項實施例中，本發明包括一記憶體胞元(例如，95，且展示十六個電容器之所繪示實施例中將存在十六個彼等記憶體胞元)陣列(例如，94)，該等記憶體胞元個別地包括電容器中之一者及電晶體中之一者。可使用如本文中關於其他實施例所展示及/或闡述之任何其他屬性或態樣。
本發明之一實施例囊括一鐵電記憶體胞元(例如，95)陣列(例如，94)，該等鐵電記憶體胞元個別地包括在一電晶體(例如，18)上面之一鐵電電容器(例如，75)。此一陣列包括垂直電晶體(例如，18)列(例如，14)及行(例如，16)。一存取線(例如，20)使電晶體中之多個電晶體在一列方向(例如，24)上沿著列中之個別者互連，一數位線(例如，26)使電晶體中之多個電晶體在一行方向(例如，28)上沿著行中之個別者互連。該等電晶體個別地包括與數位線中之個別者直接電耦合之一下部源極/汲極區域(例如，30)。該等電晶體個別地包括一上部源極/汲極區域(例如，32)。複數個水平間隔開之群組(例如，34)個別地包括複數個水平間隔開之下部電容器電極(例如，36)。該等下部電容器電極中之個別者直接位於該等上部源極/汲極區域中之個別者上面且直接電耦合至該等上部源極/汲極區域中之個別者。群組中之毗鄰者彼此水平間隔開比群組內之下部電容器電極中之毗鄰者之間的水平間距(例如，個別地考量之D2及D3)大之一間隙(例如，跨越D1)。該間隙係在行方向上水平伸長的。一鐵電電容器絕緣體(例如，50)在下部電容器電極上方。一上部電容器電極(例如，60)對於群組中之個別者中之所有電容器係共同的。個別群組中之電容器(例如，75)個別地包括各個個別群組中之下部電容器電極中之一者、電容器絕緣體及共同上部電容器電極。一水平伸長之導電線(例如，68)位於個別群組中之上部電容器電極之頂部上且直接電耦合至該上部電容器電極。可使用如本文中關於其他實施例所展示及/或闡述之任何其他屬性或態樣。
以上處理或構造可被視為係相對於一組件陣列，該組件陣列形成為在一下伏基底基板上面或作為該下伏基底基板之一部分的此等組件之一單個堆疊或單個層面或形成於該單個堆疊或單個層面內(儘管
，單個堆疊/層面可具有多個層級)。用於操作或存取一陣列內之此等組件之控件及/或其他周邊電路系統亦可作為完成構造之一部分而形成於任何位置處，且在某些實施例中可在陣列下方(例如，CMOS在陣列下方)。不管怎樣，一或多個額外此等堆疊/層面可經設置或製作於各圖中所展示或上文所闡述之堆疊/層面上面及/或下面。此外，組件陣列可在不同堆疊/層面中相對於彼此係相同或不同的。介入結構可設置於緊接地垂直毗鄰堆疊/層面(例如，額外電路系統及/或介電層)之間。而且，不同堆疊/層面可相對於彼此電耦合。多個堆疊/層面可單獨地且順序地(例如，彼此上下地)經製作，或者兩個或兩個以上堆疊/層面可在基本上相同時間經製作。
上文所論述之總成及結構可在積體電路/電路系統中使用且可併入至電子系統中。舉例而言，此等電子系統可用於記憶體模組、裝置驅動器、功率模組、通信數據機、處理器模組及特殊應用模組中，且可包含多層、多晶片模組。該等電子系統可係廣泛範圍之系統(諸如，相機、無線裝置、顯示器、晶片集、機上盒、遊戲、照明設備、交通工具、時鐘、電視、行動電話、個人電腦、汽車、工業控制系統、飛機等)中之任一者。
在此文件中，除非另有指示，否則「豎直的」、「較高」、「上部」、「下部」、「頂部」、「在…頂部」、「底部」、「上面」、「下面」、「下方」、「底下」、「向上」及「向下」一般參考垂直方向。「水平」係指沿著一主要基板表面之一大體方向(亦即，在10度內)且可在製作期間相對於該大體方向處理基板，且垂直係大體正交於水平之一方向。所提及之「精確地水平」係沿著主要基板表面之方向(亦即，與主要基板表面沒有角度)且可在製作期間相對於該方向處理基板。此外，如本文中所使用，「垂直」及「水平」係相對於彼此之大體垂直方向且在三維空間中獨立於基板之定向。另外，「豎直延伸的」及「豎直地延伸」係指與精確地水平角度相隔至少45°之一方向。此外，關於一場效電晶體之「豎直延伸的」、「豎直地延伸」、「水平地延伸」、「水平延伸的」及諸如此類係參考電晶體之通道長度之定向，電流在操作中在源極/汲極區域之間沿著該定向流動。對於雙極接面電晶體，「豎直地延伸」、「豎直延伸的」、水平地延伸及水平延伸的係參考基底長度之定向，電流在操作中在射極與集極之間沿著該定向流動。在某些實施例中，豎直地延伸之任一組件、特徵及/或區域垂直地或與垂直相差不超過10°地延伸。
此外，「直接在上面」、「直接在下面」及「直接在下方」需要兩個所陳述區域/材料/組件相對於彼此之至少某些橫向重疊(亦即，水平地)。而且，使用前面沒有「直接」之「上面」僅需要所陳述區域/材料/組件之在其他部分上面之某一部分自其他部分豎直向外(亦即，不依賴於是否存在兩個所陳述區域/材料/組件之任何橫向重疊)。類似地，使用前面沒有「直接」之「下面」及「下方」僅需要所陳述區域/材料/組件之在其他部分下面/下方之某一部分自其他部分豎直向內(亦即，不依賴於是否存在兩個所陳述區域/材料/組件之任何橫向重疊)。
本文中所闡述之材料、區域及結構中之任一者可係均質或非均質的，且不管怎樣，可在此類材料所上覆之任何材料上方係連續或不連續的。在針對任一材料提供一或多個實例性組合物之情況下，彼材料可包括此一或多個組合物，基本上由此一或多個組合物組成，或由此一或多個組合物組成。此外，除非另外陳述，否則使用任何適合現有或尚待開發之技術來形成每一材料，其中原子層沈積、化學汽相沈積、物理汽相沈積、磊晶生長、擴散摻雜及離子植入係實例。
另外，「厚度」本身(前面沒有方向性形容詞)定義為自不同組合物之一緊接毗鄰材料或一緊接毗鄰區域之一最接近表面垂直地穿過一給定材料或區域的平均直線距離。另外，本文中所闡述之各種材料或區域可具有實質上恆定厚度或具有可變厚度。若具有可變厚度，則厚度係指平均厚度(除非另有指示)，且此材料或區域將由於厚度係可變的而具有某一最小厚度及某一最大厚度。如本文中所使用，「不同組合物」僅需要可彼此直接抵靠之兩種所陳述材料或區域之彼等部分在化學上及/或物理上係不同的(舉例而言，若此等材料或區域並非均質的)。若該兩種所陳述材料或區域並不彼此直接抵靠，則「不同組合」僅需要彼此最接近之該兩種所述材料或區域之彼等部分在化學上及/或物理上係不同的(若此等材料或區域並非均質的)。在此文件中，當存在所陳述材料、區域或結構相對於彼此之至少某一實體觸摸接觸時，一材料、區域或結構「直接抵靠」另一者。相比而言，前面沒有「直接」之「在…上方」、「在…上」、「毗鄰」、「沿著」及「抵靠」囊括「直接抵靠」以及其中介入材料、區域或結構不導致所陳述材料、區域或結構相對於彼此之實體觸摸接觸之構造。
在本文中，若在正常操作中電流能夠自一個區域-材料-組件連續地流動至另一區域-材料-組件且主要藉由亞原子正及/或負電荷之移動而如此操作(當充分地產生此等亞原子正及/或負電荷時)，則區域-材料-組件相對於彼此「電耦合」。另一電子組件可位於該等區域-材料-組件之間且電耦合至該等區域-材料-組件。相比而言，當區域-材料-組件稱為「直接電耦合」時，介入電子組件(例如，二極體、電晶體、電阻器、換能器、開關、熔絲等)不位於直接電耦合之區域-材料-組件之間。
本文中之導電的/導體/導電材料中之任一者之組合物可係金屬材料及/或經導電摻雜之半導電的/半導體/半導電材料。「金屬材料」係一元素金屬、兩種或兩種以上元素金屬之任一混合物或合金及任何一或多個導電金屬化合物中之任一者或其各項之任一組合。
在本文中，關於蝕刻(etch)、蝕刻(etching)、移除(removing)、移除(removal)、沈積、形成(forming)及/或形成(formation)之「選擇性」係一種所陳述材料相對於另一(另外)所陳述材料以至少2:1之一體積比率作用之此一動作。此外，選擇性地沈積、選擇性地生長或選擇性地形成係使一種材料相對於另一或另外所陳述材料在沈積、生長或形成之至少前75埃內以至少2:1之一體積比率沈積、生長或形成。
除非另有指示，否則在本文中使用之「或」囊括任一者或兩者。
在此文件中，使用「列」及「行」係為了便於區分一個特徵系列或定向與另一特徵系列或定向，且已沿著該定向或將沿著該定向形成組件。相對於不依賴於功能之任一系列區域、組件及/或特徵同義地使用「列」及「行」。不管怎樣，列可係筆直的及/或彎曲的及/或相對於彼此平行及/或不平行的，如同行一樣。此外，列與行可相對於彼此以90°或以一或多個其他角度交叉。
10:基板構造
11:基底基板/基板
12:介電材料/材料
14:列
15:通道區域
16:行
17:閘極絕緣體
18:電晶體/垂直電晶體
20:存取線
24:列方向
26:數位線
28:行方向
30:下部源極/汲極區域
32:上部源極/汲極區域
34:群組
36:下部電容器電極
38:導電材料/材料
40:材料/犧牲材料
42:材料/支撐材料
44:材料
46:開口
48:空隙空間
49:側壁
50:電容器絕緣體/鐵電電容器絕緣體
52:基底
58:上部電容器電極材料/上部電容器材料/材料
60:上部電容器電極
64:絕緣材料
66:導電材料
68:水平伸長之導電線
70:部分
72:中央部分
75:電容器
90:陣列
92:陣列
94:陣列
95:記憶體胞元/鐵電記憶體胞元
1-1:線
2-2:線
3-3:線
4-4:線
5-5:線
6-6:線
7-7:線
8-8:線
9-9:線
10-10:線
11-11:線
12-12:線
13-13:線
14-14:線
15-15:線
16-16:線
17-17:線
18-18:線
19-19:線
20-20:線
21-21:線
22-22:線
D1:尺寸/最小寬度/最小水平寬度
D2:距離
D3:距離
P:最大間距
圖1係在根據本發明之某些實施例之程序中之一構造之一部分之一圖解剖面視圖且係穿過圖3中之線1-1經截取。
圖2係穿過圖3中之線2-2截取之一視圖。
圖3係穿過圖1及圖2中之線3-3截取之一視圖。
圖4係穿過圖1及圖2中之線4-4截取之一視圖。
圖5係在繼由圖1展示之處理步驟之後之一處理步驟處之圖1構造之一部分視圖且係穿過圖6中之線5-5經截取。
圖6係穿過圖5中之線6-6截取之一視圖。
圖7係在繼由圖5展示之處理步驟之後之一處理步驟處之圖5構造之一視圖且係穿過圖8中之線7-7經截取。
圖8係穿過圖7中之線8-8截取之一視圖。
圖9係在繼由圖7展示之處理步驟之後之一處理步驟處之圖7構造之一視圖且係穿過圖10中之線9-9經截取。
圖10係穿過圖9中之線10-10截取之一視圖。
圖11係穿過圖10中之線11-11截取之一視圖。
圖12係在繼由圖9展示之處理步驟之後之一處理步驟處之圖9構造之一視圖且係穿過圖13中之線12-12經截取。
圖13係穿過圖12中之線13-13截取之一視圖。
圖14係在繼由圖12展示之處理步驟之後之一處理步驟處之圖12構造之一視圖且係穿過圖15中之線14-14經截取。
圖15係穿過圖14中之線15-15截取之一視圖。
圖16係在繼由圖14展示之處理步驟之後之一處理步驟處之圖14構造之一視圖且係穿過圖17中之線16-16經截取。
圖17係穿過圖16中之線17-17截取之一視圖。
圖18係在繼由圖16展示之處理步驟之後之一處理步驟處之圖16構造之一視圖且係穿過圖19中之線18-18經截取。
圖19係穿過圖18、圖21及圖22中之線19-19截取之一視圖。
圖20係穿過圖18、圖19、圖21及圖22中之線20-20截取之一視圖。
圖21係穿過圖19及圖20中之線21-21截取之一視圖。
圖22係穿過圖19及圖20中之線22-22截取之一視圖。
10:基板構造
11:基底基板/基板
12:介電材料/材料
14:列
15:通道區域
18:電晶體/垂直電晶體
24:列方向
26:數位線
30:下部源極/汲極區域
32:上部源極/汲極區域
34:群組
36:下部電容器電極
38:導電材料/材料
42:材料/支撐材料
44:材料
49:側壁
50:電容器絕緣體/鐵電電容器絕緣體
52:基底
58:上部電容器電極材料/上部電容器材料/材料
64:絕緣材料
66:導電材料
68:水平伸長之導電線
75:電容器
92:陣列
95:記憶體胞元/鐵電記憶體胞元
18-18:線
20-20:線
21-21:線
22-22:線
D1:尺寸/最小寬度/最小水平寬度
Claims (5)
- 一種電容器陣列，其包括： 複數個水平間隔開之群組，其個別地包括複數個水平間隔開之下部電容器電極，該等群組中之毗鄰者比該等群組內之該等下部電容器電極中之毗鄰者水平間隔開更遠； 一電容器絕緣體，其位於該等下部電容器電極上方； 一上部電容器電極，其對於該等群組中之個別者中之所有電容器係共同的；該等個別群組中之該等電容器個別地包括各個個別群組中之該等下部電容器電極中之一者、該電容器絕緣體及該共同上部電容器電極；及 一水平伸長之導電線，其在該等個別群組中之該上部電容器電極之頂部上且直接電耦合至該上部電容器電極。
- 如請求項1之電容器陣列，其進一步包括在該電容器陣列下面之一電晶體陣列，該等電晶體個別地直接電耦合至該等下部電容器電極中之個別者。
- 如請求項2之電容器陣列，其中該等電晶體係垂直電晶體。
- 如請求項2之電容器陣列，其包括個別地包括該等電容器中之一者及該等電晶體中之一者之記憶體胞元之一陣列。
- 一種個別地包括在一電晶體上面之一鐵電電容器之鐵電記憶體胞元之陣列，其包括： 垂直電晶體列及行，一存取線使該等電晶體中之多個電晶體在一列方向上沿著該等列中之個別者互連，一數位線使該等電晶體中之多個電晶體在一行方向上沿著該等行中之個別者互連，該等電晶體個別地包括與該等數位線中之個別者直接電耦合之一下部源極/汲極區域，該等電晶體個別地包括一上部源極/汲極區域； 複數個水平間隔開之群組，其個別地包括複數個水平間隔開之下部電容器電極，該等下部電容器電極中之個別者直接在該等上部源極/汲極區域中之個別者上面且直接電耦合至該等上部源極/汲極區域中之個別者，該等群組中之毗鄰者彼此水平間隔開比該等群組內之該等下部電容器電極中之毗鄰者之間的水平間距大之一間隙，該間隙在該行方向上水平地伸長； 一鐵電電容器絕緣體，其位於該等下部電容器電極上方； 一上部電容器電極，其對於該等群組中之個別者中之所有電容器係共同的；該等個別群組中之該等電容器個別地包括各個個別群組中之該等下部電容器電極中之一者、該電容器絕緣體及該共同上部電容器電極；及 一水平伸長之導電線，其在該等個別群組中之該上部電容器電極之頂部上且直接電耦合至該上部電容器電極。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/225,814 | 2018-12-19 | ||
| US16/225,814 US11244952B2 (en) | 2018-12-19 | 2018-12-19 | Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202125777A true TW202125777A (zh) | 2021-07-01 |
| TWI768783B TWI768783B (zh) | 2022-06-21 |
Family
ID=71097283
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110110564A TWI768783B (zh) | 2018-12-19 | 2019-12-05 | 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 |
| TW108144440A TWI726521B (zh) | 2018-12-19 | 2019-12-05 | 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108144440A TWI726521B (zh) | 2018-12-19 | 2019-12-05 | 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11244952B2 (zh) |
| CN (1) | CN113169168A (zh) |
| TW (2) | TWI768783B (zh) |
| WO (1) | WO2020131324A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110622305B (zh) * | 2019-02-18 | 2021-03-23 | 长江存储科技有限责任公司 | 电容器结构及其形成方法 |
| US11177266B2 (en) | 2019-08-26 | 2021-11-16 | Micron Technology, Inc. | Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells |
| US11672128B2 (en) | 2020-07-20 | 2023-06-06 | Micron Technology, Inc. | Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices |
| US11476262B2 (en) | 2020-07-28 | 2022-10-18 | Micron Technology, Inc. | Methods of forming an array of capacitors |
| US11417662B2 (en) * | 2020-08-25 | 2022-08-16 | Nanya Technology Corporation | Memory device and method of forming the same |
| CN114446957A (zh) * | 2020-11-05 | 2022-05-06 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
| US11355531B1 (en) | 2020-11-30 | 2022-06-07 | Micron Technology, Inc. | Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines |
| US11557593B2 (en) | 2020-11-30 | 2023-01-17 | Micron Technology, Inc. | Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors |
| US11706927B2 (en) | 2021-03-02 | 2023-07-18 | Micron Technology, Inc. | Memory devices and methods of forming memory devices |
| WO2022222060A1 (en) * | 2021-04-21 | 2022-10-27 | Wuxi Petabyte Technologies Co., Ltd. | Ferroelectric memory device and method for forming same |
| US11695072B2 (en) | 2021-07-09 | 2023-07-04 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
| US11917834B2 (en) | 2021-07-20 | 2024-02-27 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7842999B2 (en) * | 2007-05-17 | 2010-11-30 | Elpida Memory, Inc. | Semiconductor memory device and method of manufacturing the same |
| KR100885922B1 (ko) * | 2007-06-13 | 2009-02-26 | 삼성전자주식회사 | 반도체 소자 및 그 반도체 소자 형성방법 |
| US10163917B2 (en) | 2016-11-01 | 2018-12-25 | Micron Technology, Inc. | Cell disturb prevention using a leaker device to reduce excess charge from an electronic device |
| US10014305B2 (en) | 2016-11-01 | 2018-07-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US9761580B1 (en) * | 2016-11-01 | 2017-09-12 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US10020360B1 (en) | 2017-01-06 | 2018-07-10 | Micron Technology, Inc. | Integrated memory |
| CN109037444B (zh) * | 2017-06-09 | 2022-01-04 | 华邦电子股份有限公司 | 电容器结构及其制造方法 |
-
2018
- 2018-12-19 US US16/225,814 patent/US11244952B2/en active Active
-
2019
- 2019-11-26 CN CN201980080905.5A patent/CN113169168A/zh active Pending
- 2019-11-26 WO PCT/US2019/063306 patent/WO2020131324A1/en active Application Filing
- 2019-12-05 TW TW110110564A patent/TWI768783B/zh active
- 2019-12-05 TW TW108144440A patent/TWI726521B/zh active
-
2022
- 2022-01-03 US US17/567,268 patent/US20220130845A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW202044550A (zh) | 2020-12-01 |
| CN113169168A (zh) | 2021-07-23 |
| TWI726521B (zh) | 2021-05-01 |
| WO2020131324A1 (en) | 2020-06-25 |
| US20220130845A1 (en) | 2022-04-28 |
| US11244952B2 (en) | 2022-02-08 |
| TWI768783B (zh) | 2022-06-21 |
| US20200203357A1 (en) | 2020-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI726521B (zh) | 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 | |
| US11864386B2 (en) | Memory arrays | |
| US11744061B2 (en) | Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells | |
| US11877438B2 (en) | Array of memory cells | |
| TWI710111B (zh) | 積體電路架構 | |
| US11925031B2 (en) | Arrays of capacitors and arrays of memory cells | |
| US20220301941A1 (en) | Array Of Vertical Transistors | |
| US11659716B2 (en) | Memory circuitry and methods of forming memory circuitry | |
| US11694932B2 (en) | Array of vertical transistors, an array of memory cells comprising an array of vertical transistors, and a method used in forming an array of vertical transistors | |
| US11563011B2 (en) | Integrated circuitry, memory circuitry, method used in forming integrated circuitry, and method used in forming memory circuitry | |
| CN115547379A (zh) | 存储器电路系统和用于形成存储器电路系统的方法 |