CN108538920A - 一种柔性铁电薄膜晶体管及其制备方法 - Google Patents

一种柔性铁电薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN108538920A
CN108538920A CN201810237396.XA CN201810237396A CN108538920A CN 108538920 A CN108538920 A CN 108538920A CN 201810237396 A CN201810237396 A CN 201810237396A CN 108538920 A CN108538920 A CN 108538920A
Authority
CN
China
Prior art keywords
thin film
layer
film transistor
metal
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810237396.XA
Other languages
English (en)
Other versions
CN108538920B (zh
Inventor
廖敏
贾林飞
刘晨
刘恒
彭强祥
周益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201810237396.XA priority Critical patent/CN108538920B/zh
Publication of CN108538920A publication Critical patent/CN108538920A/zh
Application granted granted Critical
Publication of CN108538920B publication Critical patent/CN108538920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种柔性铁电薄膜晶体管,包括衬底;在所述衬底上形成的缓冲层;在所述缓冲层上形成的底栅电极;在所述底栅电极上形成的铁电薄膜层;在所述铁电薄膜层上形成的金属层;在所述金属层上形成的高介电材料缓冲层;在所述高介电材料缓冲层上形成的沟道层;在所述高介电材料缓冲层上形成的源电极且同所述源电极分离形成的漏电极;所述源电极和所述漏电极分别覆盖于所述沟道层两端的端部。本发明实施例提供的柔性铁电薄膜晶体管存储密度高、微型化能力强、应用领域广泛。本发明还提供了一种柔性铁电薄膜晶体管的制备方法。

Description

一种柔性铁电薄膜晶体管及其制备方法
技术领域
本发明涉及集成电路技术领域,尤其是涉及一种柔性铁电薄膜晶体管及其制备方法。
背景技术
电子信息产业作为高新技术产业,在扩大社会就业、推动经济转型升级、增强国际竞争力和维护国家安全等方面扮演着更加重要的角色。而柔性电子器件作为一种新兴的技术,因其具备独特的柔性/延展性而实现与不可弯曲面的动态贴合,在国防以及民用的医疗、信息等领域具有广泛应用前景,如柔性电子显示器、可延展LED阵列、可延展太阳能电池等。柔性灵活的非易失存储器已然成为未来的电子应用的数据存储核心,柔性存储器因其结构轻薄、可折叠以及可延展的特点,使得社会的生产活动对柔性电子器件的需求愈加明显。目前铁电材料的制备以及退火温度会给常用的柔性半结晶热塑性聚合物(简称为PET)等衬底造成不可逆转的破坏。
随着经济社会的发展,信息在社会发展的各个方面的作用愈加重要,存储器因其作为信息存储和计算的基石而在各国信息安全中发挥着重要作用,各半导体强国均大力发展与其相关的新材料、结构以及工艺研究。铁电存储器是以铁电薄膜作为存储介质的新型存储器,通过微电子工艺技术与半导体集成所制成的非挥发性存储器。与传统的存储器相比,有机铁电存储器也引起了广泛的关注,例如基于聚偏氟乙烯(PVDF)有机铁电存储器具备柔性可弯曲的特点以及制备成本低的优势。
目前,国内外在铁电存储器、可穿戴智能设备等方面都取得不错的进展。2014年,摩托罗拉公司研制了一款集成了无线电源、超薄电极、传感器、电子元件和通信系统的可穿戴电子设备,能够对佩戴者的身体状况如血压、心率等与人体健康相关的数据进行检测。然而,例如基于PVDF的传统柔性铁电薄膜晶体管仍然存在如下主要问题:(1)薄膜厚度大,难以微型化,导致工作电压高,不仅增大了器件的能耗,而且也增大了器件工作的不稳定性。(2)温度耐受性差,作为有机材料,难以承受较高的制备温度以及退火处理温度。(3)较低的迁移率,铁电材料中的偶极子波动对于载流子的传输有抑制作用。
发明内容
本发明实施例提供了一种柔性铁电薄膜晶体管及其制备方法,以解决现有的柔性铁电薄膜晶体管存储密度低、微型化困难、以及难以承受较高的制备温度的技术问题,以制备出存储密度高、微型化能力强、应用领域广泛的薄膜晶体管。
为了解决上述技术问题,本发明实施例提供了一种柔性铁电薄膜晶体管,包括:
衬底;
在所述衬底上形成的缓冲层;
在所述缓冲层上形成的底栅电极;
在所述底栅电极上形成的铁电薄膜层;
在所述铁电薄膜层上形成的金属层;
在所述金属层上形成的高介电材料缓冲层;
在所述高介电材料缓冲层上形成的沟道层;
在所述高介电材料缓冲层上形成的源电极且同所述源电极分离形成的漏电极;
所述源电极和所述漏电极分别覆盖于所述沟道层两端的端部。
作为优选方案,所述铁电薄膜层由氧化铪基材料组成,且所述铁电薄膜层的厚度为5nm-25nm。
作为优选方案,所述氧化铪基材料为Zr掺杂HfO2材料、Y掺杂HfO2材料、Gd掺杂HfO2材料、La掺杂HfO2材料、Sr掺杂HfO2材料中的一种。
作为优选方案,所述金属层由氮化钛组成,且所述金属层的厚度为5nm-10nm。
作为优选方案,所述衬底由氟晶云母材料组成。
作为优选方案,所述缓冲层的材料为钇稳定氧化锆、钌酸锶或铁酸钴中的一种,且所述缓冲材料的厚度为30nm-50nm。
作为优选方案,所述底栅电极的材料为氮化钛,且所述底栅电极的厚度为40nm-60nm。
作为优选方案,所述沟道层的材料为氮镓铝或氧化锌,且所述沟道层的厚度为10nm-20nm。
作为优选方案,所述源电极的厚度为80nm-100nm,所述漏电极的厚度为80nm-100nm。
为了解决相同的技术问题,本发明还提供一种柔性铁电薄膜晶体管的制备方法,包括如下步骤:
(1)利用脉冲激光沉积工艺或原子层沉积工艺,在所述衬底上沉积缓冲层;
(2)利用磁控溅射工艺,在步骤(1)中的所述缓冲层上沉积栅金属,得到底栅电极;
(3)利用脉冲激光沉积工艺或原子层沉积工艺,在步骤(2)中的所述底栅电极上沉积氧化铪基材料,得到铁电薄膜层;
(4)利用磁控溅射工艺,在步骤(3)中的所述铁电薄膜层上沉积金属材料,得到金属材料层;
(5)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(4)中的所述金属材料层上并进行光刻和刻蚀,以形成金属层;
(6)利用原子层沉积工艺,在步骤(5)中的所述金属层上沉积高介电材料,得到高介电材料缓冲层;
(7)利用脉冲激光沉积工艺或化学气相沉积工艺,在步骤(6)中的所述高介电材料缓冲层上进行外延生长半导体材料,得到半导体材料层;
(8)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(7)中的所述半导体材料层上,进行光刻和刻蚀,以形成沟道层;
(9)利用磁控溅射工艺,在步骤(8)中的所述沟道层上沉积栅金属,以形成金属电极层;
(10)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(9)中的所述金属电极层上,并进行光刻和刻蚀,以形成源电极和漏电极,得到所述柔性铁电薄膜晶体管。
相比于现有技术,本发明实施例的有益效果为:
第一,本发明采用了氧化铪基铁电薄膜,其在10nm(甚至<10nm)仍可保持优异的铁电性,在铁电存储器的微型化方面展现了巨大的潜力,从而有利于提高所述薄膜晶体管的存储容量。
第二,本发明采用了氧化铪基铁电薄膜层,其禁带宽度大,不易漏电与击穿,从而降低所述薄膜晶体管的发热现象以及减少能耗。
第三,本发明采用了AlGaN、ZnO材料作为所述沟道层的材料,由于其特殊的电子结构,具有n型高迁移率的特性,从而使得所述薄膜晶体管的CMOS逻辑电路应用将大大提高。
第四,本发明薄膜晶体管的制备方法,所述衬底应用了柔性材料氟晶云母,氟晶云母与硬质基底硅相比,可应用于柔性电子器件等领域,并且无重金属污染、绿色环保、成分简单、热膨胀系数低、热稳定性良好。
第五,本发明薄膜晶体管的制备方法,所述衬底由氟晶云母材料组成,与现有的PET有机衬底和有机铁电薄膜晶体管相比,具备更高的薄膜晶体管的制备温度及退火温度,从而使得所述薄膜晶体管可广泛应用于铁电存储器领域中。
附图说明
图1是本发明实施例中的柔性铁电薄膜晶体管的一种剖面结构图;
图2a-2k展示了本发明实施例柔性铁电薄膜晶体管制作方法的一种流程图;
其中,1、衬底;2、缓冲层;3、底栅电极;4、铁电薄膜层;5、高介电材料缓冲层;6、沟道层;7、源电极;8、漏电极;9、金属层;91、金属材料层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,本发明第一实施例提供了一种柔性铁电薄膜晶体管,包括:
衬底1;
在所述衬底1上形成的缓冲层2;
在所述缓冲层2上形成的底栅电极3;
在所述底栅电极3上形成的铁电薄膜层4;
在所述铁电薄膜层4上形成的金属层9;
在所述金属层9上形成的高介电材料缓冲层5;
在所述高介电材料缓冲层5上形成的沟道层6;
在所述高介电材料缓冲层5上形成的源电极7且同所述源电极7分离形成的漏电极8;
所述源电极7和所述漏电极8分别覆盖于所述沟道层6两端的端部。
在本发明实施例中,所述衬底1由氟晶云母材料组成。所述氟晶云母材料为柔性材料,氟晶云母与硬质基底硅相比,可应用于柔性电子器件等领域,并且无重金属污染、绿色环保、成分简单、热膨胀系数低、热稳定性良好。所述衬底1的材料由氟晶云母片组成,从而使得所述衬底1具备良好的耐高温、耐化学腐蚀、可弯曲、可延展性的特点。
可以理解的,当所述薄膜晶体管在制备时,由所述氟晶云母材料组成所述衬底1,与现有的PET有机衬底相比,具备更高的薄膜晶体管的制备温度及退火温度,从而使得所述薄膜晶体管能够广泛应用于铁电存储器领域中。
在本发明实施例中,所述铁电薄膜层4由氧化铪基材料组成,所述铁电薄膜层4采用了氧化铪基材料,由于所述氧化铪基材料在10nm(甚至<10nm)仍可保持优异的铁电性,在铁电存储器的微型化方面展现了巨大的潜力,从而有利于提高所述薄膜晶体管的存储容量。
在本发明实施例中,所述铁电薄膜层4的厚度为5nm-25nm。此厚度的铁电薄膜层,能更好的形成具有铁电特性的正交相的氧化铪及其掺杂氧化铪。
在本发明实施例中,所述氧化铪基材料包括但不限于Zr掺杂HfO2材料、Y掺杂HfO2材料、Gd掺杂HfO2材料、La掺杂HfO2材料、Sr掺杂HfO2材料等氧化铪基材料中的一种。由所述氧化铪基材料组成的铁电薄膜层4,其禁带宽度大,不易漏电与击穿,从而有效地降低了所述薄膜晶体管的发热现象以及减少能耗。
在本发明实施例中,所述金属层9由氮化钛组成,且所述金属层的厚度为5nm-10nm。所述金属层9配置于所述铁电薄膜层4和所述高介电材料缓冲层5之间。可以理解的,所述高介电材料缓冲层5由高介电材料组成,所述金属层9对所述高介电材料缓冲层5进行表面改性处理,使得所述高介电材料缓冲层5具有许多优良性能,如表面增强、导电、导磁、导热等,从而开拓了应用领域。
在本发明实施例中,应当说明的是,所述高介电材料缓冲层5为Y2O3、ZrO2、或者(HfO2)0.8(Al2O3)0.2材料中的一种,且所述高介电材料缓冲层5的厚度为3nm-8nm。
在本发明实施例中,所述缓冲层2的材料为钇稳定氧化锆、钌酸锶或铁酸钴中的一种,且所述缓冲材料的厚度为30nm-50nm。
在本发明实施例中,所述底栅电极3的材料为氮化钛,且所述底栅电极3的厚度为40nm-60nm。氮化钛可作为良好的底栅电极3,促进具有铁电性的非中心对称的正交相氧化铪基材料形成。
在本发明实施例中,所述沟道层6的材料为氮镓铝或氧化锌,且所述沟道层6的厚度为10nm-20nm。在本实施例中,所述沟道层6的材料采用高迁移率的n型ZnO沟道材料、AlGaN沟道材料中的一种,所述沟道的厚度为10nm-20nm,可以实现氧化物基CMOS的应用。
在本发明实施例中,所述源电极7的厚度为80nm-100nm,所述漏电极8的厚度为80nm-100nm。
请参阅图2a~2k,本发明还提供一种柔性铁电薄膜晶体管的制备方法,包括如下步骤:
(1)利用脉冲激光沉积工艺或原子层沉积工艺,在所述衬底1上沉积缓冲层2;
(2)利用磁控溅射工艺,在步骤(1)中的所述缓冲层2上沉积栅金属,得到底栅电极3;
(3)利用脉冲激光沉积工艺或原子层沉积工艺,在步骤(2)中的所述底栅电极3上沉积氧化铪基材料,得到铁电薄膜层4;
(4)利用磁控溅射工艺,在步骤(3)中的所述铁电薄膜层4上沉积金属材料,得到金属材料层91;
(5)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(4)中的所述金属材料层91上并进行光刻和刻蚀,以形成金属层9;
(6)利用原子层沉积工艺,在步骤(5)中的所述金属层9上沉积高介电材料,得到高介电材料缓冲层5;
(7)利用脉冲激光沉积工艺或化学气相沉积工艺,在步骤(6)中的所述高介电材料缓冲层5上进行外延生长半导体材料,得到半导体材料层;
(8)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(7)中的所述半导体材料层上,进行光刻和刻蚀,以形成沟道层6;
(9)利用磁控溅射工艺,在步骤(8)中的所述沟道层6上沉积栅金属,以形成金属电极层;
(10)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(9)中的所述金属电极层上,并进行光刻和刻蚀,以形成源电极7和漏电极8,得到所述柔性铁电薄膜晶体管。
在本发明实施例中,应当说明的是,所述步骤(8)和所述步骤(10)中的光刻工艺采用365nm i-线光致抗蚀剂。所述步骤(8)中的半导体材料层由氮化物或氧化物制成。优选地,在所述半导体材料层上沉积的栅金属为TiN时,对于形成具有铁电相的氧化铪基材料有利,且该电极和铁电材料的功函数较为匹配。
综上所述,本发明第一实施例提供了一种柔性铁电薄膜晶体管及其制备方法,其有益效果在于:
第一,本发明采用了氧化铪基铁电薄膜,其在10nm(甚至<10nm)仍可保持优异的铁电性,在铁电存储器的微型化方面展现了巨大的潜力,从而有利于提高所述薄膜晶体管的存储容量。
第二,本发明采用了氧化铪基材料作为铁电薄膜层4,其禁带宽度大,不易漏电与击穿,从而降低所述薄膜晶体管的发热现象以及减少能耗。
第三,本发明采用了AlGaN、ZnO材料作为所述沟道层6的材料,由于其特殊的电子结构,具有n型高迁移率的特性,从而使得所述薄膜晶体管的CMOS逻辑电路应用将大大提高。
第四,本发明薄膜晶体管的制备方法,所述衬底1应用了柔性材料氟晶云母,氟晶云母与硬质基底硅相比,可应用于柔性电子器件等领域,并且无重金属污染、绿色环保、成分简单、热膨胀系数低、热稳定性良好。
第五,本发明薄膜晶体管的制备方法,所述衬底1由氟晶云母材料组成,与现有的PET有机衬底和有机铁电薄膜晶体管相比,具备更高的薄膜晶体管的制备温度及退火温度,从而使得所述薄膜晶体管可广泛应用于铁电存储器领域中。
为了便于对本发明的理解,下面将对本发明的一些优选实施例做更进一步的描述。
本发明第二实施例:
本实施例所述柔性铁电薄膜晶体管的剖面结构图如图1所示,包括:
衬底1;
在所述衬底1上形成的缓冲层2;
在所述缓冲层2上形成的底栅电极3;
在所述底栅电极3上形成的铁电薄膜层4;
在所述铁电薄膜层4上形成的金属层9;
在所述金属层9上形成的高介电材料缓冲层5;
在所述高介电材料缓冲层5上形成的沟道层6;
在所述高介电材料缓冲层5上形成的源电极7且同所述源电极7分离形成的漏电极8;
所述源电极7和所述漏电极8分别覆盖于所述沟道层6两端的端部。
在本发明实施例中,所述铁电薄膜层4由氧化铪基材料组成,所述氧化铪基材料为Zr掺杂HfO2材料,所述铁电薄膜层4厚度为10nm;所述衬底1由氟晶云母片组成,所述衬底1的厚度为40μm-60μm;所述缓冲层2由钇稳定氧化锆组成,所述缓冲层2厚度为30nm;所述底栅电极3由氮化钛(TiN)组成,所述底栅电极3厚度为40nm;所述高介电材料缓冲层5由氧化钇(Y2O3)组成,所述高介电材料缓冲层5的厚度为5nm;所述金属层9由氮化钛(TiN)组成,所述金属层9的厚度为5nm;所述沟道层6由氮镓铝(AlGaN)组成,所述沟道层6的厚度为15nm;所述源电极7的厚度为100nm,所述漏电极8的厚度为100nm。
本实施实例的所述铁电薄膜晶体管的制备方法,如图2a~2k所示,包括如下步骤:
(1)利用原子层沉积工艺(ALD),在所述衬底1上沉积钇稳定氧化锆(YSZ),设置沉积温度为250℃,沉积厚度为30nm,以形成所述缓冲层2,图2b为沉积所述缓冲层2后的结果示意图;
(2)利用磁控溅射工艺,在步骤(1)的所述缓冲层2上沉积栅电极TiN,设置溅射温度为室温,沉积厚度为40nm,以形成所述底栅电极3,图2c为沉积所述底栅电极3后的结果示意图;
(3)利用脉冲激光沉积工艺(PLD),在步骤(2)中沉积的所述底栅电极3上沉积Zr:HfO2,设置温度为400℃,压强为30mTorr,厚度为10nm,以形成所述铁电薄膜层4,图2d为沉积Zr:HfO2后得到所述铁电薄膜层4后的结果示意图;
(4)利用磁控溅射工艺,在步骤(3)中的铁电薄膜上沉积TiN,沉积温度为室温,厚度为5nm,以形成所述金属材料层91,图2e为沉积所述金属材料层91后的结果示意图;
(5)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(4)中的所述金属材料层91上并进行光刻和刻蚀,以形成金属层9,图2f为光刻和刻蚀所述金属材料层91后的结果示意图;
(6)利用磁控溅射工艺,在步骤(5)中的所述金属层9上沉积Y2O3,设置溅射温度为50℃,压强为25mTorr,厚度为5nm,以形成所述高介电材料缓冲层5,图2g为沉积所述高介电材料缓冲层5后的结果示意图;
(7)利用脉冲激光沉积工艺(PLD),在步骤(6)中沉积的所述高介电材料缓冲层5上外延生长AlGaN,设置沉积温度为室温,压强0.1mTorr,厚度15nm,以形成所述沟道层6,图2h为外延生长所述沟道层6后的结果示意图;
(8)利用光刻和刻蚀工艺,将光刻板上的图形转移到对应材料层,通过对步骤(6)中的氮化物沟道,进行光刻和刻蚀形成氮化物半导体沟道的图形,图2i为光刻沟道层AlGaN后的结果示意图,其中,光刻工艺采用365nm i-线光致抗蚀剂;
(9)在氮化物半导体上制备两个金属电极区域,所述的电极区域包括源电极区域和漏电极区域,利用磁控溅射工艺在步骤(8)中的氮化物沟道上形成TiN电极层,设置溅射温度为室温,沉积厚度为100nm的TiN,以形成所述金属电极层,图2j为沉积TiN电极层后的结果示意图;
(10)利用光刻和刻蚀工艺,将光刻板上的图形转移到对应材料层,通过对步骤(9)中的TiN电极层,进行光刻和刻蚀形成源电极7和漏电极8的图形,图2k为光刻TiN电极层后形成的源电极7和漏电极8的结果示意图,其中,光刻工艺采用365nm i-线光致抗蚀剂。
本发明第三实施例:
本实施实例所述柔性柔性铁电薄膜晶体管的剖面结构图如图1所示,包括:
衬底1;
在所述衬底1上形成的缓冲层2;
在所述缓冲层2上形成的底栅电极3;
在所述底栅电极3上形成的铁电薄膜层4;
在所述铁电薄膜层4上形成的金属层9;
在所述金属层9上形成的高介电材料缓冲层5;
在所述高介电材料缓冲层5上形成的沟道层6;
在所述高介电材料缓冲层5上形成的源电极7且同所述源电极7分离形成的漏电极8;
所述源电极7和所述漏电极8分别覆盖于所述沟道层6两端的端部。
在本发明实施例中,所述铁电薄膜层4由氧化铪基材料组成,所述氧化铪基材料为Y掺杂HfO2材料,所述铁电薄膜层4厚度为15nm;所述衬底1由氟晶云母片组成,所述衬底1的厚度为40μm-60μm;所述缓冲层2由钇稳定氧化锆组成,所述缓冲层2的厚度为50nm;所述底栅电极3由氮化钛(TiN)组成,所述底栅电极3的厚度为40nm;所述高介电材料缓冲层5由氧化锆(ZrO2)组成,所述高介电材料缓冲层5的厚度为3nm;所述金属层9由氮化钛(TiN)组成,所述金属层9的厚度为10nm;所述沟道层6由氮镓铝(AlGaN)组成,所述沟道层6的厚度为20nm;所述源电极7的厚度为100nm,所述漏电极8的厚度为100nm。
本实施实例的所述铁电薄膜晶体管的制备方法,如图2a~2k所示,包括如下步骤:
(1)利用原子层沉积工艺(ALD),在所述衬底1上沉积钇稳定氧化锆(YSZ),设置沉积温度为280℃,沉积厚度为50nm,以形成所述缓冲层2,图2b为沉积所述缓冲层2后的结果示意图;
(2)利用磁控溅射工艺,在步骤(1)的所述缓冲层2上沉积栅电极TiN,设置溅射温度为室温,沉积厚度为40nm,以形成所述底栅电极3,图2c为沉积所述底栅电极3后的结果示意图;
(3)利用脉冲激光沉积工艺(PLD),在步骤(2)中的沉积的所述底栅电极3上沉积Y:HfO2,设置温度为300℃,压强为50mTorr,厚度为15nm,以形成所述铁电薄膜层4,图2d为沉积Y:HfO2后得到所述铁电薄膜层4的结果示意图;
(4)利用磁控溅射工艺,在步骤(3)中的所述铁电薄膜上沉积TiN,沉积温度为室温,厚度为10nm,以形成所述金属材料层91,图2e为沉积金属材料层91后的结果示意图;
(5)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(4)中的所述金属材料层91上并进行光刻和刻蚀,以形成金属层9,图2f为光刻和刻蚀所述金属材料层91后的结果示意图;
(6)利用原子层沉积工艺(ALD),在步骤(5)中的金属层9上沉积ZrO2,设置溅射温度为50℃,压强为25mTorr,厚度为3nm,以形成所述高介电材料缓冲层5,图2g为沉积所述高介电材料缓冲层5后的结果示意图;
(7)利用脉冲激光沉积工艺(PLD),在步骤(6)中沉积的所述高介电材料缓冲层5上外延生长AlGaN,设置沉积温度为室温,压强0.1mTorr,厚度20nm,以形成所述沟道层6,图2h为外延生长所述沟道层6后的结果示意图;
(8)利用光刻和刻蚀工艺,将光刻板上的图形转移到对应材料层,通过对步骤(7)中的氮化物沟道,进行光刻和刻蚀形成氮化物半导体沟道的图形,图2i为光刻沟道层AlGaN后的结果示意图,其中,光刻工艺采用365nm i-线光致抗蚀剂;
(9)在氮化物半导体上制备两个金属电极区域,所述的电极区域包括源电极区域和漏电极区域,利用磁控溅射工艺在步骤(8)中的氮化物沟道上形成TiN电极层,设置溅射温度为室温,沉积厚度为100nm的TiN,以形成金属电极层,图2j为沉积TiN电极层后的结果示意图;
(10)利用光刻和刻蚀工艺,将光刻板上的图形转移到对应材料层,通过对步骤(9)中的TiN电极层进行光刻和刻蚀,以形成源电极7和漏电极8的图形,图2k为光刻TiN电极层后形成的源电极7和漏电极8的结果示意图,其中,光刻工艺采用365nm i-线光致抗蚀剂。
综上,相比于现有技术,本发明实施例提供了一种柔性铁电薄膜晶体管及其制备方法,其有益效果在于:
第一,本发明采用了氧化铪基铁电薄膜,其在10nm(甚至<10nm)仍可保持优异的铁电性,在铁电存储器的微型化方面展现了巨大的潜力,从而有利于提高所述薄膜晶体管的存储容量。
第二,本发明采用了氧化铪基铁电薄膜层,其禁带宽度大,不易漏电与击穿,从而降低所述薄膜晶体管的发热现象以及减少能耗。
第三,本发明采用了AlGaN、ZnO材料作为所述沟道层的材料,由于其特殊的电子结构,具有n型高迁移率的特性,从而使得所述薄膜晶体管的CMOS逻辑电路应用将大大提高。
第四,本发明薄膜晶体管的制备方法,所述衬底应用了柔性材料氟晶云母,氟晶云母与硬质基底硅相比,可应用于柔性电子器件等领域,并且无重金属污染、绿色环保、成分简单、热膨胀系数低、热稳定性良好。
第五,本发明薄膜晶体管的制备方法,所述衬底由氟晶云母材料组成,与现有的PET有机衬底和有机铁电薄膜晶体管相比,具备更高的薄膜晶体管的制备温度及退火温度,从而使得所述薄膜晶体管可广泛应用于铁电存储器领域中。
最后所应当说明的是,以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种柔性铁电薄膜晶体管,其特征在于,包括:
衬底;
在所述衬底上形成的缓冲层;
在所述缓冲层上形成的底栅电极;
在所述底栅电极上形成的铁电薄膜层;
在所述铁电薄膜层上形成的金属层;
在所述金属层上形成的高介电材料缓冲层;
在所述高介电材料缓冲层上形成的沟道层;
在所述高介电材料缓冲层上形成的源电极且同所述源电极分离形成的漏电极;
所述源电极和所述漏电极分别覆盖于所述沟道层两端的端部。
2.如权利要求1所述的柔性铁电薄膜晶体管,其特征在于,所述铁电薄膜层由氧化铪基材料组成,且所述铁电薄膜层的厚度为5nm-25nm。
3.如权利要求2所述的柔性铁电薄膜晶体管,其特征在于,所述氧化铪基材料为Zr掺杂HfO2材料、Y掺杂HfO2材料、Gd掺杂HfO2材料、La掺杂HfO2材料、Sr掺杂HfO2材料中的一种。
4.如权利要求1所述的柔性铁电薄膜晶体管,其特征在于,所述金属层由氮化钛组成,且所述金属层的厚度为5nm-10nm。
5.如权利要求1所述的柔性铁电薄膜晶体管,其特征在于,所述衬底由氟晶云母材料组成。
6.如权利要求1所述的柔性铁电薄膜晶体管,其特征在于,所述缓冲层的材料为钇稳定氧化锆、钌酸锶或铁酸钴中的一种,且所述缓冲材料的厚度为30nm-50nm。
7.如权利要求1所述的柔性铁电薄膜晶体管,其特征在于,所述底栅电极的材料为氮化钛,且所述底栅电极的厚度为40nm-60nm。
8.如权利要求1所述的柔性铁电薄膜晶体管,其特征在于,所述沟道层的材料为氮镓铝或氧化锌,且所述沟道层的厚度为10nm-20nm。
9.如权利要求1所述的柔性铁电薄膜晶体管,其特征在于,所述源电极的厚度为80nm-100nm,所述漏电极的厚度为80nm-100nm。
10.一种如权利要求1-9任一项所述的柔性铁电薄膜晶体管的制备方法,其特征在于,包括如下步骤:
(1)利用脉冲激光沉积工艺或原子层沉积工艺,在所述衬底上沉积缓冲层;
(2)利用磁控溅射工艺,在步骤(1)中的所述缓冲层上沉积栅金属,得到底栅电极;
(3)利用脉冲激光沉积工艺或原子层沉积工艺,在步骤(2)中的所述底栅电极上沉积氧化铪基材料,得到铁电薄膜层;
(4)利用磁控溅射工艺,在步骤(3)中的所述铁电薄膜层上沉积金属材料,得到金属材料层;
(5)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(4)中的所述金属材料层上并进行光刻和刻蚀,以形成金属层;
(6)利用原子层沉积工艺,在步骤(5)中的所述金属层上沉积高介电材料,得到高介电材料缓冲层;
(7)利用脉冲激光沉积工艺或化学气相沉积工艺,在步骤(6)中的所述高介电材料缓冲层上进行外延生长半导体材料,得到半导体材料层;
(8)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(7)中的所述半导体材料层上,进行光刻和刻蚀,以形成沟道层;
(9)利用磁控溅射工艺,在步骤(8)中的所述沟道层上沉积栅金属,以形成金属电极层;
(10)利用光刻和刻蚀工艺,将光刻板上的图形转移到步骤(9)中的所述金属电极层上,并进行光刻和刻蚀,以形成源电极和漏电极,得到所述柔性铁电薄膜晶体管。
CN201810237396.XA 2018-03-21 2018-03-21 一种柔性铁电薄膜晶体管及其制备方法 Active CN108538920B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810237396.XA CN108538920B (zh) 2018-03-21 2018-03-21 一种柔性铁电薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810237396.XA CN108538920B (zh) 2018-03-21 2018-03-21 一种柔性铁电薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN108538920A true CN108538920A (zh) 2018-09-14
CN108538920B CN108538920B (zh) 2022-07-29

Family

ID=63484440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810237396.XA Active CN108538920B (zh) 2018-03-21 2018-03-21 一种柔性铁电薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN108538920B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256420A (zh) * 2018-09-27 2019-01-22 湘潭大学 一种柔性透明氧化铪基铁电薄膜晶体管及其制备方法
CN109742235A (zh) * 2019-01-09 2019-05-10 湘潭大学 一种柔性铁电场效应管及其制备方法
CN109935590A (zh) * 2019-03-29 2019-06-25 湘潭大学 一种1t1c柔性铁电存储器及其制备方法
CN110295348A (zh) * 2019-05-15 2019-10-01 东莞理工学院 一种采用脉冲激光分子束外延制备HfO2薄膜的方法
CN110702738A (zh) * 2019-09-12 2020-01-17 南京理工大学 一种基于钛酸锶钡纳米管结构的电容/阻抗式湿度传感器
CN113193001A (zh) * 2021-04-25 2021-07-30 国家纳米科学中心 柔性类cmos反相器及其制备方法
CN114284398A (zh) * 2021-08-30 2022-04-05 松山湖材料实验室 氮化物基发光二极管柔性外延片制作方法及其外延片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609843A (zh) * 2008-06-18 2009-12-23 三星移动显示器株式会社 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备
JP2010034090A (ja) * 2006-11-27 2010-02-12 Iwate Univ 有機薄膜トランジスタ、ゲート絶縁膜、有機薄膜トランジスタの製造方法、及び表示装置
CN102437194A (zh) * 2011-11-22 2012-05-02 上海中科高等研究院 金属氧化物薄膜晶体管及其制备方法
US20130328044A1 (en) * 2009-07-03 2013-12-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN103996718A (zh) * 2014-06-05 2014-08-20 湘潭大学 一种硅基铁电栅薄膜晶体管及其制备方法
CN105655253A (zh) * 2014-11-10 2016-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106981532A (zh) * 2017-02-20 2017-07-25 中国科学院电工研究所 一种柔性cigs多晶薄膜太阳电池
CN107170812A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电薄膜晶体管及其制备方法
CN107240606A (zh) * 2017-06-08 2017-10-10 湘潭大学 一种铁电场效应晶体管及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034090A (ja) * 2006-11-27 2010-02-12 Iwate Univ 有機薄膜トランジスタ、ゲート絶縁膜、有機薄膜トランジスタの製造方法、及び表示装置
CN101609843A (zh) * 2008-06-18 2009-12-23 三星移动显示器株式会社 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备
US20130328044A1 (en) * 2009-07-03 2013-12-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102437194A (zh) * 2011-11-22 2012-05-02 上海中科高等研究院 金属氧化物薄膜晶体管及其制备方法
CN103996718A (zh) * 2014-06-05 2014-08-20 湘潭大学 一种硅基铁电栅薄膜晶体管及其制备方法
CN105655253A (zh) * 2014-11-10 2016-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106981532A (zh) * 2017-02-20 2017-07-25 中国科学院电工研究所 一种柔性cigs多晶薄膜太阳电池
CN107170812A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电薄膜晶体管及其制备方法
CN107240606A (zh) * 2017-06-08 2017-10-10 湘潭大学 一种铁电场效应晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
丁涛: ""_BNT_LNO_Si铁电薄膜晶体管的制备及表征"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256420A (zh) * 2018-09-27 2019-01-22 湘潭大学 一种柔性透明氧化铪基铁电薄膜晶体管及其制备方法
CN109742235A (zh) * 2019-01-09 2019-05-10 湘潭大学 一种柔性铁电场效应管及其制备方法
CN109935590A (zh) * 2019-03-29 2019-06-25 湘潭大学 一种1t1c柔性铁电存储器及其制备方法
CN113889476A (zh) * 2019-03-29 2022-01-04 湘潭大学 一种1t1c柔性铁电存储器及其制备方法
CN110295348A (zh) * 2019-05-15 2019-10-01 东莞理工学院 一种采用脉冲激光分子束外延制备HfO2薄膜的方法
CN110702738A (zh) * 2019-09-12 2020-01-17 南京理工大学 一种基于钛酸锶钡纳米管结构的电容/阻抗式湿度传感器
CN113193001A (zh) * 2021-04-25 2021-07-30 国家纳米科学中心 柔性类cmos反相器及其制备方法
CN114284398A (zh) * 2021-08-30 2022-04-05 松山湖材料实验室 氮化物基发光二极管柔性外延片制作方法及其外延片

Also Published As

Publication number Publication date
CN108538920B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN108538920A (zh) 一种柔性铁电薄膜晶体管及其制备方法
CN107170812B (zh) 一种铁电薄膜晶体管及其制备方法
Ma et al. Low voltage operation of IGZO thin film transistors enabled by ultrathin Al2O3 gate dielectric
US9099178B2 (en) Resistive random access memory with electric-field strengthened layer and manufacturing method thereof
CN107170828B (zh) 一种铁电场效应晶体管及其制备方法
Lv et al. 4-inch ternary BiFeO3–BaTiO3–SrTiO3 thin film capacitor with high energy storage performance
CN107078098A (zh) 使用n沟道和p沟道氮化镓晶体管的cmos电路
Zhuang et al. Solution-processed rare-earth oxide thin films for alternative gate dielectric application
CN104377236B (zh) 一种栅堆叠及其制造方法
CN108091693A (zh) 铁电场效应晶体管及其制备方法
CN108470773A (zh) 一种铁电薄膜晶体管及其制备方法
Wang et al. PbZrO3‐Based Anti‐Ferroelectric Thin Films for High‐Performance Energy Storage: A Review
CN101000926A (zh) 铁电场效应晶体管存储器件结构及制备方法
CN104882490B (zh) 一种基于金属异质量子点的浮栅存储器的制备方法
Mao et al. Enhanced voltage endurance capability of Ba (Zr0. 2Ti0. 8) O3 thin films induced by atomic-layer-deposited Al2O3 intercalations and the application in electrostatic energy storage
Demkov et al. Integrated films of transition metal oxides for information technology
CN101393966A (zh) 一种双介质层有机场效应晶体管及其制作方法
Li et al. A review of rare-earth oxide films as high k dielectrics in MOS devices—Commemorating the 100th anniversary of the birth of Academician Guangxian Xu
CN113363384B (zh) 一种HfO2基铁电隧道结器件及其制备方法
CN110416216A (zh) 一种实现多位数据存储的非挥发铁电存储器
Nayak et al. Homo-junction ferroelectric field-effect-transistor memory device using solution-processed lithium-doped zinc oxide thin films
CN108400165A (zh) 低功耗氮化镓基负电容场效应晶体管及制备方法
Shekhawat et al. Effect of ferroelectric and interface films on the tunneling electroresistance of the Al2O3/Hf0. 5Zr0. 5O2 based ferroelectric tunnel junctions
Dong et al. Structural, electrical and energy storage properties of lead-free NaNbO3-BaHfO3 thin films
Yun et al. Pentacene thin-film transistor with NiO x as a source/drain electrode deposited with sputtering

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant