CN101730913A - 具有渐变层的非易失性磁存储元件 - Google Patents

具有渐变层的非易失性磁存储元件 Download PDF

Info

Publication number
CN101730913A
CN101730913A CN200880011839A CN200880011839A CN101730913A CN 101730913 A CN101730913 A CN 101730913A CN 200880011839 A CN200880011839 A CN 200880011839A CN 200880011839 A CN200880011839 A CN 200880011839A CN 101730913 A CN101730913 A CN 101730913A
Authority
CN
China
Prior art keywords
layer
memory element
magnetic memory
volatile magnetic
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880011839A
Other languages
English (en)
Other versions
CN101730913B (zh
Inventor
R·Y·兰简
P·克什特波德
R·K·马尔姆霍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yadav Technology Inc
Original Assignee
Yadav Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/674,124 external-priority patent/US8084835B2/en
Priority claimed from US11/739,648 external-priority patent/US8183652B2/en
Priority claimed from US11/740,861 external-priority patent/US20070253245A1/en
Application filed by Yadav Technology Inc filed Critical Yadav Technology Inc
Publication of CN101730913A publication Critical patent/CN101730913A/zh
Application granted granted Critical
Publication of CN101730913B publication Critical patent/CN101730913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H01F10/3277—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets by use of artificial ferrimagnets [AFI] only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/303—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H01F10/3231—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
    • H01F10/3236—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer made of a noble metal, e.g.(Co/Pt) n multilayers having perpendicular anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本发明的一个实施例包括具有多层的非易失性磁存储元件，所述多层中的任一层是渐变的。

Description

具有渐变层的非易失性磁存储元件
技术领域
本发明通常涉及非易失性磁存储器，并且具体地涉及具有渐变层的非易失性磁存储器。
背景技术
计算机通常使用诸如硬盘驱动器(HDD)之类的旋转式磁性介质(rotating magnetic media)来进行数据存储。尽管被广泛使用并且普遍接受，但是这种介质经受多种不足，例如存取等待时间、较高的功耗、较大的物理尺寸和无法耐受任何物理震动。因此，需要没有这些缺陷的新型存储器件。
其他占优势的存储器件是动态随机存取存储器(DRAM)和静态RAM(SRAM)，它们是易失性且非常昂贵的，但是具有快速的随机读取/写入存取时间。诸如固态非易失性存储器(SSNVM)之类的固态存储器件具有由基于NOR/NAND的闪速存储器构成的存储器结构，提供快速的存取时间、提高的输入/输出(IO)速度、减小的功耗和物理尺寸、以及增加的可靠性，但是具有较高的成本，所述成本通常比硬盘驱动器(HDD)高很多倍。
尽管基于NAND的闪速存储器比HDD更加昂贵，但是至少部分地由于即使在断电时也能保持数据的性质，基于NAND的闪速存储器已经在很多应用领域代替了磁性硬盘驱动器，所述领域例如数字摄像机、MP3播放器、蜂窝电话和手持多媒体设备。然而，随着存储器尺寸要求越来越小，可缩放性成为一个重要的问题，因为基于NAND的闪速存储器和DRAM存储器的设计难以缩放为更小的尺寸。例如，基于NAND的闪速存储器具有与以下方面相关的问题：电容耦合、很少的电子比特(fewelectron bits)、差的误差率性能以及由于减小的读写耐久性导致的降低的可靠性。读写耐久性指的是主要由于编程、擦除周期中所要求的高电压，在存储器开始性能退化之前读、写和擦除周期的次数。
通常认为NAND闪速存储器将非常难以缩小到45纳米(nm)以下。类似地，DRAM具有与沟槽电容器的缩放相关的问题，导致变得越发难以制造的非常复杂的设计，导致较高的成本。
近来，各应用在系统设计中一般采用EEPROM/NOR、NAND、HDD和DRAM存储器的组合。产品中不同存储器技术的设计增加了设计复杂性、销售时间和增加的成本。例如，在合并了诸如NAND闪速存储器、DRAM闪速存储器和EEPROM/NOR闪速存储器之类的多种存储器技术的手持多媒体应用中，设计复杂度、制造成本和销售时间均增加了。另一个缺点是其中合并了全部这些类型存储器的器件的尺寸增加。
在研发替换技术时进行了广泛的努力，例如由加利福尼亚州的Fremont市的Nanochip有限公司制作的Ovanic(奥氏)随机存取存储器(RAM)(或相变存储器)、铁电RAM(FeRAM)、磁性RAM(MRAM)、探针存储器，以及其他的用于以某种形式代替当前设计中使用的存储器(例如动态RAM(DRAM)、静态RAM(SRAM)、电可擦除可编程只读存储器(EEPROM)/NOR闪速存储器、NAND闪速存储器和硬盘驱动器(HDD))的存储器。尽管这些各种存储器/存储技术已经创造了许多挑战，但是近年来在这一领域也已经产生了一些进步。MRAM看起来似乎要引领这样的趋势：最近几年MRAM的进步作为一种通用的存储器解决方案要代替系统中所有类型的存储器。
包括MRAM的现有技术存储器结构的问题之一是它们的单元尺寸或存储器尺寸太大，因此不能使其自身良好地进行缩放。这种MRAM的典型设计对一个存储器单元使用一个或更多晶体管，导致nT-1存储器单元型设计，其中n＝1-6。这使得单元尺寸太大，导致缩放性和成本问题。近来，采用电流感应磁化翻转(current-induced magnetizationswitching，CIMS)作为替代的存储器解决方案，并且声称引入构建更高容量MRAM型存储器的较佳方式。但是基于MRAM的存储器倾向于具有更大的单元尺寸(16-24F2，其中F是基于光刻技术的最小特征)。在较低的翻转电流(switching current)和与热稳定性相关联的存储器可靠性之间也存在折中。
因此按照上述陈述，所需要的是非易失性磁存储元件，其在展现出改进的可靠性的同时具有较低的翻转电流。
发明内容
为了克服上述现有技术中的局限性，并且为了克服在阅读和理解本说明书之后变得清楚的其他局限性，本发明公开了一种用于非易失性磁性存储存储器件的方法和相应的结构，所述非易失性磁性存储存储器件是基于在磁存储器中具有减小的翻转电流和高存储器容量的电流感应磁化翻转。
简要的说，本发明的实施例包括一种非易失性磁存储元件，所述非易失性磁存储元件由固定层、固定层上形成的隧道层、隧道层上形成的渐变自由层构成。
在阅读了在附图中所示优选实施例的以下详细描述之后，本发明的这些和其他目的和优点将毫无疑问的变得更加清楚。
附图说明
图1示出了根据本发明实施例的非易失性磁存储元件10的相关层。
图2示出了图1的存储元件10的层的细节。
图2(a)示出了根据本发明替代实施例的非易失性磁存储元件11。
图3示出了对存储元件10编程时所述层26的状态。
图4示出了存储元件10的示例性实施例的特定部分。
图5示出了在任何渐变层沉积期间所施加的反应气体的量作为时间函数的图示。
图6示出了根据本发明另一个实施例的存储元件10的特定部分。
图7示出了在所述任何渐变层的层26的沉积期间所施加的反应气体百分比(x轴所示)与沉积时间(x轴所示)的关系曲线。
图8(a)示出了根据本发明另一个实施例的存储元件10的特定层。
图8(b)示出了根据本发明另一个实施例的存储元件10的特定层。
图8(c)示出了根据本发明另一个实施例的渐变层中的组分分布。
图9示出了根据本发明实施例的例如在具有存取晶体管的存储元件10中的磁性隧道结。
图10示出了包括根据本发明实施例的存储元件100的读出电路(sensing circuit)210，用于读出或测量存储元件100的(读取)状态。
图11示出了上述实施例的存储元件10的应用的非易失性存储器集成电路300。
图12示出了表明在制造存储元件10和相应CMOS电路时执行的步骤的工艺流程图310。
图13示出了根据本发明另一实施例的具有平面外磁性各向异性的渐变自由层26。
图14示出了根据本发明另一实施例的非易失性磁存储元件519。
具体实施方式
在实施例的以下描述中，参照作为实施例一部分的附图，并且在附图中借助图示示出了实践本发明的特定实施例。应该理解的是因为在不脱离本发明范围的情况下可以进行结构改变，因此也可以使用其他实施例。应该注意的是，这里所讨论的附图没有按比例绘制，线条的厚度并不表示实际尺寸。
在本发明的实施例中，公开了一种非易失性磁存储元件。在本发明的一个实施例中，磁性元件包括渐变固定层、隧道层和渐变自由层，所述固定层、隧道层和自由层包括磁性隧道结(MTJ)。存储元件可叠置为存储元件的阵列。
现在参考图1，示出了根据本发明实施例的非易失性磁存储元件10的相关各层。磁性元件10示出为包括固定层12、所述固定层顶部上示出形成了隧道层14、所述隧道层14顶部上示出形成了渐变自由层16。应该注意的是，这里所示的附图并非按比例绘制。应该注意的是贯穿以下讨论和说明，可以将层16或其他自由层讨论为是渐变的，在替换实施例中，层12也可以是渐变的。仍然可替换地，层16和12均可以是渐变层。
图2示出了图1的存储元件10的各层的进一步细节。在图2中，反铁磁钉扎层(anti-ferromagnetic pinning layer)20形成于晶种层19的顶部上，晶种层被示为形成于底部电极18的顶部上，固定层22被示为形成于反铁磁钉扎层20的顶部上，隧道层24被示为形成于固定层22的顶部上，渐变自由层26被示为形成于隧道层24的顶部上，帽层28被示为形成于渐变自由层26的顶部上，顶部电极30被示为形成于帽层28的顶部上。固定层22与层12类似，并且也称作阻挡层的隧道层与隧道层14类似，以及自由层26与自由层16类似。固定层22被示为包括子固定层32、所述子固定层32顶部上形成的合成反铁磁(AF)耦合层34、所述合成反铁磁耦合层34顶部上形成的子固定层36。
在自由层26的沉积期间，如以下简要讨论的，沉积工艺在引起自由层26渐变的层沉积期间是变化的。可替换地，层22可以是渐变层，在这种情况下，如下面进一步讨论的，按照与构造或形成层26类似的方式构造层22。在沉积工艺期间，通过改变溅射气体中氧气或其他反应气体组分的量、通过改变总溅射气体压力、通过改变施加到晶片的衬底偏置、通过改变施加到靶的溅射功率、通过改变共同沉积期间施加到两个或更多靶的溅射功率的比例、通过用来自分离的离子源的离子轰击生长膜、或通过上述中的一种或多种的组合来形成诸如层26之类的渐变层。示例性的溅射气体是氩，另一实例是氙(Xe)、氪(Kr)或任何其它类型的惰性气体。
在示例性的沉积方法中，气体压力单调变化，即在渐变层沉积期间，气体压力从0.5到10毫托(mTorr)增量变化，这导致微结构变化和渐变层组分的逐渐变化。单调指的是随着时间沿增加方向改变气体压力。
在另一个示例中，在渐变层沉积期间，溅射期间的靶功率密度按照从0.1到1.0瓦每平方厘米(W/cm2)的单调(增加)方式变化，以计及各种靶尺寸。靶(或阴极)是被溅射(或任何其他类型的物理或化学晶片沉积)到晶片或衬底上的材料源。
在另一种情况下，采用两种不同的靶，并且通过来自两种不同靶的共同沉积来制作渐变层，在使一个靶中的功率密度从0.1W/cm2到1W/cm2单调倾斜上升时，使另一个靶的功率密度从1W/cm2到0.1W/cm2倾斜下降，这在渐变层的整个膜厚中导致产生逐渐变化的组分。
可替换地，在使用靶的上述实例中，向晶片施加负电压以提高沉积期间溅射气体的轰击，导致渐变层变化的组分和微结构。典型的电压范围在-50伏到-100伏。衬底或晶片包括多个存储单元。可替换地，可以采用射频(RF)基电压。
仍然在另一个实施例中，采用分离的离子源以增强沉积期间溅射气体的轰击，导致渐变层变化的组分和微结构。尽管这可以有利地允许改变离子源位置，并且从而改变被轰击离子的能量，但这是非常昂贵的。
在本发明的一个实施例中，隧道层24由以下材料构成：二氧化钛(TiO2)、氧化铝(Al2O3)、氧化镁(MgO)、氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锆(ZrO2)、氮化钽(TaN)、氧化锶(SrO)、氧化钌(RuO)或氧化锌(ZnO)。包含小于50mol％的上述列表成分的化合物的MgO非常适用于形成隧道层24。
层28用于将层26与顶部电极30绝缘，并且按照这种方式，用于将层26与顶部电极30的任何微结构效应相隔离。制作顶部电极30的材料选择至少部分地依赖于用于限定存储元件10的尺寸的刻蚀工艺的选择和可用性。存在多种刻蚀工艺的选择，例如反应刻蚀工艺和离子束刻蚀工艺。反应刻蚀工艺更适用于生产，并且可以依赖于制作顶部电极30的材料来采用不同的气体。
在本发明的一个实施例中，帽层28由选自以下非晶材料组的材料制成：例如镍铌(NiNb)、镍锆(NiZr)、镍铌锆(NiNbZr)、镍硅铌(NiSiNb)或镍硅锆(NiSiZr)。在本发明的另一个实施例中，帽层包括一层以上的层，其包括从以下材料中选择的另一层：钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、铜(Cu)、金(Au)和钌(Ru)。层28的典型厚度是小于50nm。
在本发明的一个实施例中，底部电极18由诸如钽(Ta)之类的非磁性层并且使用反应离子刻蚀(RIE)工艺制成。在层18的顶部上形成的晶种层19具有促进层20的适当的多晶生长的目的、具有足够大的导电性、并且同时作为平滑层，以确保(在其顶部上形成的)随后各层的低表面粗糙度，从而导致层24的低表面粗糙度。形成晶种层19的示例性材料是Ta、Ru-X或NiFeY，其中X和Y包括来自以下组中的一种或更多种元素：铬(Cr)、钼(Mo)、钽(Ta)、钨(W)、锆(Zr)、铑(Rh)或铱(Ir)。所述晶种层19用于实现层20的正确晶向。层20是基本上确定层22的磁化方向的AF磁性层。
在本发明的一个实施例中，层34由钌(Ru)和元素X的合金构成，所述元素X可以包括来自以下组的一种或更多种元素：铬(Cr)、钼(Mo)、钽(Ta)、铑(Rh)或铱(Ir)，所述层34在相邻磁性层之间产生RKKY耦合，即在层32和36之间产生RKKY耦合。层34的厚度选择导致穿过磁性层32和36的平行磁化或反平行磁化。例如，典型地，
Figure G2008800118398D00061
的厚度导致两个相邻磁性层之间的强反平行耦合，而
Figure G2008800118398D00071
的厚度导致平行耦合。
用于层32和36的合金选择是一种或多种铁磁元素，例如Co、Fe和Ni，并且包含小于20原子百分比的铂(Pt)，还包括最多20原子百分比的一种或多种以下元素：P、B、Cr、Ta、W、Mo、Zr、Hf。层36是基本上非晶的合金，例如CoFeCrB，其中所述合金中硼(B)含量典型地在10-30原子百分比的范围之内，这使得刚溅射(as-sputtered)的层是非晶的。在随后的加热工艺中，层36和层26(在刚沉积(as-deposited)状态也是非晶的)一起转变为具有基本上与层24平行的(002)面的立方体晶体结构，所述层24具有为(001)的并且使它们的晶面(001)相匹配的立方体晶体结构。在图2中，层24基本上与水平线平行，并且在进入图2平面的方向上。在退火工艺之后，层26和36的原子平面转变为这样的晶相，它们的(002)晶面是水平的并且进入图2的平面。这种类型的结构导致具有非常高TMR(隧穿磁阻)的存储元件10。
在层26的沉积期间引入气体，并且在本发明的示例性实施例和制造方法中，这种气体由氩(Ar-X)、氙(Xe-X)或氪(Kr-X)制成，其中X典型地小于50vol％的一种或多种以下材料：氧气(O2)、水(H2O)、一氧化二氮(NO2)、一氧化一氮(NO)、二氧化硫(SO2)、一氧化碳(CO)、二氧化碳(CO2)或磷化氢(PH3)、五氧化二磷(P2O5)。图7中示出了在层26的沉积处理时间期间这些气体的百分比增加的实例。在一个实施例中，溅射(或载体)气体中反应气体的百分比小于总气体的20vol％，并且反应气体的剩余部分构成总气体的其余部分。包括小于20vol％的材料的实例包括H2O、CO2、CO、NO或NO2。包括总气体中的剩余部分的材料的实例包括氩气、氙气或氪气。
在示例性实施例中，层32和36是Co、Fe的化合物，并且可以包含镍(Ni)和来自以下元素列表的一种或多种元素：硼(B)、磷(P)、铬(Cr)、钽(Ta)、锆(Zr)、硅(Si)、钼(Mo)、铪(Hf)或钨(W)。在本发明的一个实施例中，层20由包含来自以下列表的一种或更多种元素的铱锰(IrMn)、铂锰(PtMn)或镍锰(NiMn)制成：铬(Cr)、镍(Ni)或钼(Mo)。
在示例性实施例中，层26由铁磁材料制成，而层28由非磁性材料制成，并且顶部电极30由非磁性材料制成。用于制作层26的铁磁材料的实例是(CoFe)1-xBx，其中x是合金组分中硼的原子分数，并且典型地小于0.4。在示例性实施例中，层36是铁磁特征的，如同层32那样，并且层32由铁磁材料(CoFe)1-yBy制成，其中y是合金组分中硼的原子分数，并且典型地小于0.4，并且层36由铁磁材料(CoFe)1-xBx制成。
在层20下面形成的底部层18基于工艺序列而具有多种目的。底部层18作为磁存储器的底部电极，并且典型地由一个以上的层构成。该层需要足够大的导电性，并且同时作为平滑层以确保随后层的低表面粗糙度，从而导致层24的低粗糙度。这样要求是为了获得高隧穿磁阻(TMR)比。在一个实施例中，底部层18包括多个铝(Al)和铜(Cu)的二元层，每一层均具有小于20nm的厚度。在另一个实施例中，包括具有小于50nm厚度的钽(Ta)层。
图2中所示各层的典型厚度如下：底部层18小于100纳米(nm)，晶种层19小于20nm，层20小于20nm，层32小于10nm，层34小于3nm，层36小于10nm，层24小于3nm，层26小于20nm，层28小于50nm，以及顶部电极30小于100nm。在本发明的一个实施例中，底部电极18是50nm，层20是9nm，层32是4nm，层34是1.2nm，层36是3nm，层24是1.2nm，层26是4nm，层28是10nm，以及顶部电极30是40nm的尺寸。
在操作时，例如沿与页面平行的方向、从底部电极18到顶部电极30将电流施加给元件10。电流翻转效应由于磁矩和传输电流之间的交互作用而增加。利用了至少两种支配机制，即，电流感应磁场和来自电流感应自旋极化的自旋扭矩。此外，还存在来自由于不连续的费米能级导致的在层26的界面处的自旋累积的效应，这也有助于当施加合适的电流时层26的翻转，例如对于具有小于100nm*200nm的面积、以及1.2至3之间的长宽比(＝长轴/短轴)的细长存储元件，小于500μA的翻转电流。
通过磁场的电流感应效应与半径r成正比，而后者自旋扭矩效应与r2成比例，其中r是从电流承载电极到层26的距离。通过来自层22的隧穿自旋极化导电电子的动量转移由自旋产生扭矩，所述扭矩与层26的自旋的“本征”阻尼相对抗。在足够电流下，例如对于沿y轴具有相对椭圆形状的100nm*200nm至80nm*160nm之间面积的存储元件，足够的电流在200微安(μA)至300微安(μA)之间。这可以翻转层26中的磁化方向。对于这种翻转所要求的临界电流的粗略估计一般可以根据以下等式进行计算：
Ic＝Ic0[1-(kBT/KuV)ln(tp/t0)]     等式(1)
其中Ic0是无热波动时的临界翻转电流密度；kB是波尔兹曼常数；T是温度，Ku是有效单轴各向异性以及V是自由层的体积；t0是自旋的处理频率的倒数(小于1ns)，tp是翻转电流的脉冲宽度。
用于减小临界翻转的一种方式是通过减小自由层26的Ku或V中的任一个。此外，可以通过降低自由层26的厚度来减小翻转电流，然而这可能由于使得存储元件10的尺寸更加热不稳定而损害存储元件10的可靠性。通常，带有具有较高KuV的自由层的存储元件在更高温度下更加热稳定。作为一种通用规则，自由层的磁性能量KuV大于约60KBT，其中kB是波尔兹曼常数，以及T是环境温度。
本发明的实施例依赖于这样的物理规律：磁化翻转在纳秒时间尺度发生，并且依赖于相邻晶粒之间的晶粒间交换耦合以及静磁耦合的相对强度。交换耦合通常比静磁耦合强得多。这可能导致与翻转体积和作为保持热稳定性的原因的体积相对应的不同的“V”值。更具体地，在本发明的实施例中，在保持作为热可靠性的原因的“体积”为大的同时，翻转体积保持为小。这有利地在维持较高热稳定性的同时，导致较低的“写入”或“编程”电流。
用于制作存储元件10的步骤之一是磁性退火工艺，其中典型地在350℃以上的温度下，将磁性膜暴露到在晶片表面平面内施加的4-10kOe的磁场中。在一个实施例中，在375℃的温度下沿存储单元10的长轴，即易磁化轴，(例如与对于100nm*150nm的存储单元的150nm的轴平行的轴)平行并且与晶片表面平行的施加5kOe的磁场2小时。施加磁场的作用是为了设置层20的磁性取向。同时，温度退火引起层24的相邻层中的结晶，例如层26和层36。这有助于确保较高的隧穿磁阻(TMR)，所述隧穿磁阻与两种状态的电阻(resistance)比例相关，所述状态对最终存储器的读取速度具有直接的影响。上述操作和制造工艺的描述意图于描述本发明的示例性实施例，因此，可以预想实现相同结果的其他方式。
在图2中，固定层22示出为包括子固定层32、所述子固定层32顶部上示出形成的合成反铁磁(AF)耦合层34、所述AF耦合层34顶部上形成的子固定层36。在替代实施例中，图2的层22按照与关于层26描述的相同的方式渐变。在这样的实施例中，只有诸如图2的层36和32之类的子固定层是渐变的。
在本发明另一个实施例中，自由层26和固定层22两者都是渐变的，具有贯穿膜厚的变化组分，以确保自由层和固定层对于高TMR和低翻转电流的增强结晶。在这样的实施例中，在贯穿渐变固定层和自由层两者的膜厚中如此改变CoFeB合金的硼(B)组分以使得与阻挡层相邻的固定层和自由层的组分接近10原子百分比，并且在固定层和自由层两者的另一界面处增加至20原子百分比以上。在另一个示例中，固定层和自由层具有CoFeZrPtB的组分，其中B含量按照与自由层和固定层两者类似的方式变化。这种渐变方法的机制在于更靠近阻挡层的原子层倾向于首先在较低的温度结晶，从而开始对于其余原子层的结晶。在优选模式中，存在硼的逐渐变化，其产生用于从阻挡层到其余膜的结晶的逐渐驱动力。这导致非晶层更好的转变，导致更一致的隧穿沟道，从而产生更高的TMR。值得期待的是这样的结构也将具有较低的翻转电流特性。
图2(a)示出了根据本发明的替代实施例的非易失性磁存储元件11。存储元件11示出为包括与图2实施例相同的层，除了按照不同的顺序形成其中的一些层。在图2(a)中，存储元件11示出为包括底部电极18、所述底部电极顶部上示出形成的晶种层19、所述晶种层19顶部上形成的渐变自由层26。在层26的顶部上示出为形成了阻挡层24，在所述阻挡层的顶部上示出为形成了固定层22，在所述固定层的顶部上示出为形成了钉扎层20。在层20的顶部上示出为形成帽层28，以及在帽层28的顶部上示出为形成顶部电极。层22由多层构成，如参考图2所示和所述的。在图2(a)中，子固定层36形成于层24的顶部上，并且层20示出为形成于层32的顶部上。
在替换实施例中，存储元件10的任一层均是渐变的。仍然可替换的，存储元件10的层的任何组合是渐变的。
图3示出了当对存储元件10编程时层26的状态。在图3中，层26的物理改变导致存储元件10从一个状态到另一个状态的翻转，并且从而导致存储元件10的可编程能力或擦除。
在图3中，层26示出为包括两个区域44和42，其中作为层26的渐变特性的结果，磁矩的增强翻转开始并且逐步增加，从而导致较低的翻转电流密度。“渐变”层是其材料特性表现为不同特性的层，例如其磁各项异性矢量的方向和幅度、组分或微结构。特性的其他示例包括磁矩、电导性、磁致伸缩、或其他磁学或电学性质。
当承载平行化自旋的导电电子对于平行化过程从底部(即底部电极18)进入时，或对于反平行化过程被反平行地反射时，层26是渐变的，即层26的非均匀翻转开始并逐步增加以最终翻转存储元件10的状态，例如从平行到反平行，或者反之亦然。图3的46示出了这种逐步增加，并且随沿图3的箭头48所示方向上的状态方向发生翻转。
在图1-3的实施例中示出了电流翻转非易失性MRAM，所述MRAM要求较低的翻转电流，并且可缩放至较低的光刻尺寸。基于在制造期间引入的气体的选择，其自由层包括氧化物、氮化物、硫化物或磷化物。上述的含量是沿自由层26的厚度两端变化的基本上为非磁性的化合物，这导致具有氧化物或氮化物等“渐变”含量的膜。这些膜加强了存储元件10的电流感应翻转期间的非均匀翻转过程，从而导致低编程或擦除电流。
图4示出了存储元件10的示例性实施例的特定部分。在图4中示出了层22，在层22的顶部上示出为形成隧道(或阻挡)层24，在隧道层24的顶部上示出为层26。层26示出为包括具有比上述非磁性化合物明显更大含量的区域48，其被示出为颠倒的锥形，尽管也可以期待诸如但不限于50和52处所示的形状。区域49通常是不导电的，并且依赖于所采用的基础合金，或者可以是完全非磁性的，或者是部分磁性的。化合物反应性越强，横过区域49的尺寸越厚。每一个区域49的厚度由以下等式确定：
功率×区域49的时间α尺寸      等式(2)
每一个区域49沿垂直方向的长度是时间的函数。即，发生氧化(氮化等)期间的持续时间确定区域49的垂直长度。区域49由氧化物、氮化物或之前所述的其他材料构成。由于一氧化二氮(NO2)不像CO或O2那样有反应性，从工艺或制作角度来看有利的是用其在49中形成化合物。区域49基本上均增加了由于反应气体量增加而产生的氧化物的量。
在图4中，(不包括区域49)的磁性区域53构成了层26的其余部分。动量转移逐步增加到临界尺寸，直到发生雪崩翻转为止，从而翻转了存储元件10的状态。在图1-4的实施例中，自旋极化电子将不会被传导通过它们的区域，并且将基本上集中于磁性区域，从而开始了“局域化”的翻转，导致雪崩类型的翻转。例如，如果所使用的基础合金是CoFe，并且使用诸如H2O、NO2之类的氧化气体，那么区域49包括大多数氧化的Co和Fe的化合物，例如混合物形式的CoO、Co 2O3、FeO、Fe2O3。如果基础合金包括Cr、Ta、Mo、W或Ti，那么氧化物是诸如Cr2O3、CrO、Ta2O5、TaO、MoO、Mo2O3、W2O3、Wo、TiO2或TiOx之类的类型。
图5示出了在任意渐变层沉积期间所施加的反应气体的量作为时间函数的图示。图5示出了在自由层26的沉积期间所施加的诸如氩气(Ar)之类的载气中反应气体含量的图表表示。Y轴示出了气体中反应气体的百分比，以及x轴示出了时间。
图6示出了根据本发明另一个实施例的存储元件10的特定部分。在图6中，层26示出为包括由例如Co和Fe构成的氧化物54。氧化物54通常是非磁性氧化物或磁性氧化物。尽管氧化物54的形状呈现为菱形的，但也可以形成其他形状的氧化物，例如但是不限于椭圆或弯曲的菱形。菱形氧化物54对氧化物53由于它们的形状被公知为降低了存储元件10的翻转和编程电流。磁性区域56构成层26的其余部分。
图7示出了在所述任意渐变层的层26的沉积期间所施加的反应气体百分比(x轴所示)与沉积时间(x轴所示)的图形表示。在一个实施例中，反应气体是Ar-5％NO2，将其与主要气体Ar预先混合。当层26的总沉积时间为10秒时，在开始沉积层26一秒钟之后引入第二气体Ar-5％NO2，并且在从开始之后5秒钟增加到总气体的20％，并且9秒之后降低到0。
图8(a)示出了根据本发明另一个实施例的存储元件10的特定层。在图8(a)中，如之前实施例那样，隧道层24示出为形成在固定层22的顶部上，以及渐变自由层26示出为形成在隧道层24的顶部上。然而，层26包括多个元件60，而不是之前实施例的CoFeB之类的单一元件。尽管可以采用其他数目的元件，该多个元件60示出为包括元件62-68。
在示例性实施例中，元件60由(CoFe)1-xBx构成，其中x，在元件是非磁性的情况下，是倾向于快速氧化的铬(Cr)、钽(Ta)、钨(W)、钛(Ti)、锆(Zr)或铪(Hf)，而在所述元件是磁性的情况下，x典型地小于20原子百分比。大多数动量转移开始于元件62，并且在本发明的实施例中，动量(moment)转移的逐渐增加和有效使用降低了电流。
元件62通常表现出较高的Ku或各向异性特性，较高的Co，例如Co(70％)和Fe(30％)，而元件64表现出中等的Ku，而元件66表现出较低的Ku，例如Co(30％)和Fe(70％)。
在另一个实施例中，Co/Fe比例从0.8到1.2变化，其中1为Co(50at％)Fe(50at％)。可以通过多种工艺方法来实现组分渐变。例如，可以通过使用多靶系统来实现，其中每一个元件具有其自己的功率控制，所述功率控制分别变化以在等离子体中进行混合。在另一种方法中，改变溅射期间的气体流量、靶功率或偏置，以实现沿厚度方向不同的膜成分。另一种方法可以包括使用分离的离子枪以产生基本离子，其被撞击在层26或层24或其两者的生长膜上。
图8(b)示出了另一个实施例，其中层22和26两者均按照以下方式渐变：贯穿厚度改变硼B的组分。图8(c)示出了贯穿所述膜的硼百分比的示例，其中高硼含量示出为与层24相邻，以及硼的百分比从层24开始下降。在一个实施例中，硼的百分比在与层24相邻处是20原子百分比，并且在层22和26的边缘处降低为10原子百分比。
图9示出了根据本发明实施例的磁性隧道结(MTJ)(例如存储元件10)与存取晶体管，从而形成了存储单元90。在图9中，示出了存储元件10通过电极92与其一端上的位线96相耦接，所述一端典型地是顶部电极30。在另一端上，存储元件10示为通过底部电极(BE)94(例如图2的底部电极18)、通过接触被连接晶体管98的漏极，所述接触也被示为与晶体管98的漏极相耦接。晶体管98还包括源极，所述源极示出为与编程/擦除线204相耦接。晶体管94的栅极200示出为与字线202相耦接。电极92由导电材料制成。
图9的实施例也称为单一结构或一个单元结构。MTJ(磁性隧道结，也称作存储元件10)用作非易失性存储元件。MTJ元件在编程状态下具有较低的电阻，而在擦除状态下具有较高的电阻。例如，在本发明的一个实施例中，低状态的电阻是高状态电阻的至少一半。低和高指的是“1”和“0”的二进制状态，或者反之亦然。MTJ元件或存储元件100示出为具有与其串联的一个晶体管，用于存取所述存储元件。位线96由金属构成，并且字线202由多晶硅构成。
在操作时，存储元件10按照以下方式被存取。存储(或MTJ)元件10与存取晶体管98一起形成存储单元90。为了对存储单元90进行编程，将位线96与正电源相连，而将编程/擦除线204接地。通过存取存储单元90，字线202上升到预定电压，将晶体管98“导通”，并且电流从位线96流到编程/擦除线204。电子沿相反方向流动，并且在进入自由层之前行进通过存储元件10的固定层。这引起自由层的磁性取向与固定层对齐，并且存储元件10的电阻(R)降低为最小。另一方面，通过改变位线和编程/擦除线的方向来执行擦除操作。这时，将编程/擦除线正向偏置，而将位线接地。电流将从编程/擦除线流到位线，也就是说电子从位线流到编程/擦除线。由于自由层和固定层是磁性对齐的(编程状态)，那么少数电子(minority electron)从固定层反射回自由层。这些电子具有与固定层相反的自旋取向。当将它们注入到自由层中时，它们沿相反方向向自由层的磁性元件施加动量(moment)，通过推动足够多的电子通过，自由层的磁性取向最终沿反平行方向变化，并且MTJ电阻最大化。
图10示出了包括根据本发明实施例的存储元件100的读出电路210，用于读出或测量存储元件100的(读取)状态。在图10中，读出电路210示出为包括读出放大器电路212，所述读出放大器电路与第一解码晶体管214和第二解码晶体管216在其源极处相耦接。晶体管214的漏极示出为与基准存储元件(MTJ)218相耦接，并且用作基准位线。在本发明的一个实施例中，MTJ均由存储器100构成。基准存储元件218还示出为在晶体管242的漏极处与晶体管242相耦接。晶体管242的栅极形成了基准字线220，以及晶体管242的源极形成了Ver(或擦除电压)238，所述Ver与晶体管222的源极相耦接。
晶体管222的漏极示出为与存储元件100相耦接，并且存储元件100的相对端示出为与晶体管216的漏极相耦接，并且形成位线1244。擦除电压238类似地示出为与晶体管224的源极相耦接，并且晶体管224的栅极示出为形成字线2228。晶体管224的漏极示出为与处于其的相对端的存储元件240相耦接，形成位线2246。
现在将参考图10解释读取操作。在读取操作期间，读出放大器电路210将选定单元的存储元件100的电阻与基准存储元件218的电阻相比较。将单元218的电阻设置为(R1+R2)/2，其中R1是处于低状态的存储元件100的电阻，以及R2是出于高状态的存储元件100的电阻。高低状态是基于以上描述，其中低状态具有高状态电阻的至少一半的特征。固定层和自由层的磁性取向在低状态彼此是平行的，并且在高状态下固定层和自由层的磁性取向是彼此反平行的。
在本发明的一个实施例中，读出放大器230是双稳态锁存器或者任何这样的装置，所述读出放大器基于电阻的状态而在状态之间翻转。例如，如果电阻较低，所述状态将是低状态的那个，而如果电阻较高，所述状态将是高状态的那个。
应该注意的是，磁存储元件100和240是与位线244相连的多个磁存储元件中的两个。晶体管222和224将基于字线226或228之一的选择来选择这些磁存储元件之一。当选择字线时，用导通选定的晶体管所要求的适当电势来对字线进行偏置。当选择晶体管222或224之一时，引起存储元件100通过晶体管216在231处与电路230相耦接，所述晶体管216用作解码器电路。同时，通过晶体管242和字线220选择基准存储元件218。随后，电流流过选定的晶体管，即晶体管222或224。流过基准存储元件218的电流总是相同，而流过诸如存储元件100之类的选定存储元件的电流依赖于存储元件的状态。即，如果存储元件的状态是高，其相关的电阻(R)相对于基准存储元件为高。随后，比流过基准存储元件218更少的电流流过选定的存储元件，使得读出放大器电路230在233处进入相对于233的状态的较高状态。另一方面，如果选定的存储元件处于低状态并且具有较低的电阻，其电流相对于基准存储元件218较高，并且231处的电压下降。按照这种方式，231处的电压确定了选定存储元件的状态。
图11示出了上述实施例的存储元件10的应用的非易失性存储器集成电路300。所述电路300示出为包括逻辑I 302、逻辑II 304和嵌入式磁存储器306。所述存储器306包括本发明上述实施例的存储元件(例如存储元件10)的阵列。逻辑I 302和逻辑II 304是用于对存储器306寻址的CMOS电路。
图12示出了在制作存储元件10和相应CMOS电路时执行步骤的工艺流程图310。在图12中，在步骤312，执行CMOS工艺以形成接触和必不可少的CMOS电路。接下来在步骤314，对存储元件10的嵌入式存储器或阵列进行处理，并且最终在步骤316执行金属化和钝化工艺。这里讨论的氧化步骤形成了用于形成参考各个实施例所示和所讨论的渐变自由层的氧化物，并且在步骤314期间执行所述氧化步骤。
在诸如层26之类的渐变层的另一个实施例中，所述层中磁性各向异性方向从平面内变化到平面外。这是通过图13的424处所示的具有基本垂直的部件的渐变自由层来实现的。图13示出了根据本发明另一实施例的具有平面外磁性各向异性的渐变自由层26。这通过具有来自伴随导电电子的自旋的扭矩的更有效应用，促进了自由层的翻转，从而导致较低的翻转电流。更具体地，在“平行化”过程期间伴随导电电子的自旋或沿“反平行化”方向的反射自旋倾向于基本上与针对纵向取向的平面内方向基本上平行。当这些自旋通过渐变自由层26的基本上垂直的部件424时(所述部件具有基本上垂直的磁矩)，它们给予最大的扭矩，从而开始磁性翻转。这依次开始牵引与所述基本上垂直的部件相邻形成的各层(例如层422和426)的自旋的磁化矢量，并且最终导致自由层中完全的翻转。由于来自“细长”形状的优选各向异性和沿长轴方向的场致各向异性的原因，自由层保持处于两个状态，即具有固定层磁化的平行或反平行状态。
在本发明的一个实施例中，渐变自由层具有至少三个部分，即靠近“阻挡层”或隧道层的部分(标记为层422)、其是诸如CoFeB之类的非晶层、以及包括钴(Co)、铂(Pt)和或钯(Pd)的多层的层424。还可以存在多于几个的这些元素的交替层，典型地使用多靶溅射源顺序沉积这些元素。在一个示例中，使用三层、Co/Pt多层，其中Co层厚度为0.2-0.6nm，以及Pt层为0.4-1.2nm厚。在另一个示例中，使用示例Pd/Co/Pt多层，其中典型的叠层具有2-5个重复的层，并且Pd层是0.3-1.2nm厚，Co层是0.2-0.8nm厚，以及Pt层是0.6-1.2nm厚。为CoFeB的另一层426或仅CoFe层可以放置在顶部上。层422、424和426统称为自由层。层422保持最初非晶的刚沉积态以便确保退火后存储元件的高隧穿磁阻(TMR)。应该指出的是，TMR依赖于阻挡层两侧(即固定层和自由层的层422)上磁矩的相对磁性取向。层422的典型厚度是0.5-3nm。层424的作用是主要减小翻转电流，以确保对于存储器产品的较低功率。层426的作用是为了首先确保在“反平行化”过程期间来自顶部入射导电电子的高极化程度，同时为足够高的热稳定性提供足够的磁性能量。
图14示出了根据本发明另一实施例的非易失性磁存储元件519。在图14中，存储元件519示出为包括钉扎层520，所述钉扎层顶部上示出为形成渐变固定层532，所述渐变固定层532顶部上示出为形成合成AF(SAF)耦合层534，所述AF耦合层534顶部上示出为形成渐变固定层536，所述渐变固定层536顶部上示出为形成阻挡层524，所述阻挡层524顶部上示出为形成自由层526，所述自由层526顶部上示出为形成帽层528。尽管图14中未示出，底部电极通常形成于层520下面，并且可选择的，晶种层形成于底部电极和层520之间。图14中未示出的顶部电极形成于帽层的顶部上。将电流从层520通过顶部施加到帽层528。层532和536均是渐变固定层，其间夹入层534。
在沉积层536和532期间，在如下面所讨论的，按照构建或形成自由层类似的方式在所述层沉积期间改变沉积工艺，引起层536和532的渐变。在沉积期间，可以通过改变溅射气体中的氧气量或其他反应气体成分、通过改变施加到晶片的衬底偏置、通过改变施加到靶上的溅射功率、通过改变在共沉积期间对于两个或更多个靶的溅射功率比例、以及通过用来自分离的离子源的离子轰击生长膜来实现所述渐变层。
用于层536和532的合金选择是一种或多种铁磁元素，例如Co、Fe和Ni，并且包含小于20原子百分比的铂(Pt)，还包含至多20原子百分比的一种或多种以下元素：P、B、Cr、Ta、W、Mo、Zr、Hf。在一个实施例中，层536是基本上非晶的合金，例如CoFeCrB，其中合金中的硼B含量按照以下方式在10-30原子百分比之间变化：使得在随后的加热工艺期间，从阻挡层界面开始增强层536的结晶，层536转化为具有与阻挡层基本上平行的(002)平面的立方体晶体结构，所述阻挡层具有为(001)的并且使它们的晶面(001)相匹配的立方体晶体结构。这一类型的结构导致具有非常高TMR(隧穿磁阻)的存储元件。
在另一个实施例中，层532是基本上结晶的合金，例如CoFeCr，其中合金的磁矩按照如此方式变化以增强与反铁磁层520的交换耦合，以及增强穿过隔板层534与层536的RKKY耦合。层534由钌(Ru)和元素X的合金构成，X可以包括从以下组中选择的一种或多种元素：铬(Cr)、钼(Mo)、钽(Ta)、铑(Rh)或铱(Ir)，所述元素在相邻的磁性层之间产生RKKY耦合，即在层532和层536之间。层534的厚度选择导致穿过磁性层532和536的平行或反平行磁化。例如，典型地
Figure G2008800118398D00181
的厚度导致两个相邻磁性层之间较强的反平行耦合，而
Figure G2008800118398D00182
的厚度导致平行耦合。层536也可以具有一个以上的层。靠近RuX一侧的层是更低非晶的，但是具有较高的Ms以获得较高的RKKY耦合，并且以获得导电电子更大的极化。如上所述，靠近阻挡层一侧的层可以是更加非晶的。
尽管已经就特定实施例中描述了本发明，应该理解的是对于本领域技术人员而言，本发明的其他变体和修改毫无疑问也是清楚明白的。因此，所附权利要求应该解释为覆盖落在本发明的真实精神和范围内的全部变化和修改。

Claims (51)

1.一种非易失性磁存储元件，包括：
底部电极；
所述底部电极顶部上形成的晶种层；
所述晶种层顶部上形成的反铁磁钉扎层；
在所述钉扎层顶部上形成的固定层；
在所述固定层顶部上形成的隧道层；
在所述隧道层顶部上形成的渐变自由层；
在所述渐变自由层顶部上形成的帽层；以及
在所述帽层顶部上形成的顶部电极，
其中通过所述底部电极施加电流以翻转所述存储元件的磁化状态。
2.根据权利要求1所述的非易失性磁存储元件，其中所述隧道层由从包括下述的组中选择的材料制成：二氧化钛(TiO2)、氧化铝(Al2O3)、氧化镁(MgO)、氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锆(ZrO2)、氮化钽(TaN)、氧化锶(SrO)、氧化钌(RuO)和氧化锌(ZnO)。
3.根据权利要求1所述的非易失性磁存储元件，其中MgO包括小于50mol％的来自权利要求2的材料列表中的化合物。
4.根据权利要求1所述的非易失性磁存储元件，其中所述帽层用于将渐变自由层与顶部电极绝缘，并且采用这种方式，用于将所述层26与顶部电极30的任何微结构效应相隔离。
5.根据权利要求1所述的非易失性磁存储元件，其中所述帽层用于将所述渐变自由层和与所述顶部电极相关联的微结构效应相隔离。
6.根据权利要求1所述的非易失性磁存储元件，其中所述帽层由从包括下述的组中选择的非晶材料制成：镍铌(NiNb)、镍锆(NiZr)、镍铌锆(NiNbZr)、镍硅铌(NiSiNb)和镍硅锆(NiSiZr)。
7.根据权利要求1所述的非易失性磁存储元件，其中所述帽层由一层以上的层制成，其中所述一层以上的层之一由从包括下述的组中选择的材料制成：铜(Cu)、金(Au)和钌(Ru)。
8.根据权利要求1所述的非易失性磁存储元件，其中所述帽层具有小于50纳米(nm)的厚度。
9.根据权利要求1所述的非易失性磁存储元件，其中所述底部电极由诸如钽(Ta)之类的非磁性层并且使用反应离子刻蚀(RIE)工艺制成，所述层20是基本上确定所述层22的磁化方向的AF磁性层。
10.根据权利要求1所述的非易失性磁存储元件，其中所述底部电极由钽(Ta)制成。
11.根据权利要求1所述的非易失性磁存储元件，其中形成所述钉扎层以确定所述固定层的磁化方向。
12.根据权利要求1所述的非易失性磁存储元件，其中所述固定层由所述钉扎层顶部上形成的第一子固定层、所述第一子固定层顶部上形成的合成反铁磁耦合层34、以及所述合成反铁磁(AF)耦合层顶部上形成的第二子固定层制成。
13.根据权利要求1所述的非易失性磁存储元件，其中所述第一和第二子固定层均是由诸如Co、Fe和Ni之类的一个或更多铁磁元素制成的合金，并且包含小于20原子百分比的铂(Pt)，并且还包含最高至20原子百分比的一种或更多种以下元素：P、B、Cr、Ta、W、Mo、Zr和Hf。
14.根据权利要求13所述的非易失性磁存储元件，其中所述第一和第二子固定层的铁磁元素从包括下述的组中选择：铜(Co)、铁(Fe)和镍(Ni)，并且包括小于20原子百分比的铂(Pt)，还包括最高至20原子百分比的从包括下述的组中选择的材料制成的元素：P、B、Cr、Ta、W、Mo、Zr和Hf。
15.根据权利要求13所述的非易失性磁存储元件，其中所述第二子固定层是基本上非晶的合金。
16.根据权利要求13所述的非易失性磁存储元件，其中所述第二子固定层由钴铁硼合金(CoFeCrB)制成，其中合金中的硼B含量在10-30原子百分比之间。
17.根据权利要求13所述的非易失性磁存储元件，其中所述第二子固定层和所述渐变自由层是非晶的，并且转换为具有与阻挡层MgO平行的(002)平面的立方体晶体结构，所述阻挡层MgO即使得(001)晶面相匹配的层24。
18.根据权利要求1所述的非易失性磁存储元件，其中所述底部电极具有小于100纳米(nm)的厚度。
19.根据权利要求1所述的非易失性磁存储元件，其中钉扎层具有小于20纳米(nm)的厚度。
20.一种存储单元，包括：
位线；
非易失性磁存储元件，包括：
与所述位线相耦接的底部电极；
所述底部电极顶部上形成的晶种层；
所述晶种层顶部上形成的反铁磁钉扎层；
在所述钉扎层顶部上形成的固定层；
在所述固定层顶部上形成的隧道层；
在所述隧道层顶部上形成的渐变自由层；
在所述渐变自由层顶部上形成的帽层；以及
在所述帽层顶部上形成的顶部电极；
具有源极、漏极和栅极的存取晶体管，所述存取晶体管的漏极与顶部电极相耦接；
与所述存取晶体管的栅极相耦接的字线，所述位线和所述字线用于选择所述存储单元。
21.根据权利要求20所述的存储单元，还包括与所述存取晶体管的源极相耦接并用于当选择所述存储单元时对所述存储单元进行编程或擦除的编程/擦除线。
22.根据权利要求20所述的非易失性磁存储元件，其中所述隧道层由从包括下述的组中选择的材料制成：二氧化钛(TiO2)、氧化铝(Al2O3)、氧化镁(MgO)、氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锆ZrO2、氮化钽(TaN)、氧化锶(SrO)、氧化钌(RuO)和氧化锌(ZnO)。
23.根据权利要求20所述的非易失性磁存储元件，其中MgO包括小于50mol％的来自权利要求22的材料列表中的化合物。
24.根据权利要求20所述的非易失性磁存储元件，其中所述帽层用于将渐变自由层与顶部电极绝缘，并且采用这种方式，用于将所述层26与顶部电极30的任何微结构效应相隔离。
25.根据权利要求20所述的非易失性磁存储元件，其中所述帽层用于将所述渐变自由层和与所述顶部电极相关联的微结构效应相隔离。
26.根据权利要求20所述的非易失性磁存储元件，其中所述帽层由从包括下述的组中选择的非晶材料制成：镍铌(NiNb)、镍锆(NiZr)、镍铌锆(NiNbZr)、镍硅铌(NiSiNb)和镍硅锆(NiSiZr)。
27.根据权利要求20所述的非易失性磁存储元件，其中所述帽层由一层以上的层制成，其中所述一层以上的层之一由从包括下述的组中选择的材料制成：铜(Cu)、金(Au)和钌(Ru)。
28.根据权利要求20所述的非易失性磁存储元件，其中所述帽层具有小于50纳米(nm)的厚度。
29.根据权利要求20所述的非易失性磁存储元件，其中所述底部电极由诸如钽(Ta)之类的非磁性层并且使用反应离子刻蚀(RIE)工艺制成，所述层20是基本上确定所述层22的磁化方向的AF磁性层。
30.根据权利要求20所述的非易失性磁存储元件，其中所述底部电极由钽(Ta)制成。
31.根据权利要求20所述的非易失性磁存储元件，其中形成所述钉扎层以确定所述固定层的磁化方向。
32.根据权利要求20所述的非易失性磁存储元件，其中所述固定层由所述钉扎层顶部上形成的第一子固定层、所述第一子固定层顶部上形成的合成反铁磁耦合层34、以及所述合成反铁磁(AF)耦合层顶部上形成的第二子固定层制成。
33.根据权利要求20所述的非易失性磁存储元件，其中所述第一和第二子固定层均是由诸如Co、Fe和Ni之类的一个或更多铁磁元素制成的合金，并且包含小于20原子百分比的铂(Pt)，并且还包含最高至20原子百分比的一种或更多种以下元素：P、B、Cr、Ta、W、Mo、Zr和Hf。
34.根据权利要求33所述的非易失性磁存储元件，其中所述第一和第二子固定层的铁磁元素从由包括下述的组中选择：铜(Co)、铁(Fe)和镍(Ni)，并且包括小于20原子百分比的铂(Pt)，还包括最高至20原子百分比的从由包括下述的组中选择的材料制成的元素：P、B、Cr、Ta、W、Mo、Zr和Hf。
35.根据权利要求33所述的非易失性磁存储元件，其中所述第二子固定层是基本上非晶的合金。
36.根据权利要求33所述的非易失性磁存储元件，其中所述第二子固定层由钴铁硼合金(CoFeCrB)制成，其中合金中的硼B含量在10-30原子百分比之间。
37.根据权利要求33所述的非易失性磁存储元件，其中所述第二子固定层和所述渐变自由层是非晶的，并且转换为具有与阻挡层MgO平行的(002)平面的立方体晶体结构，所述阻挡层MgO即使得(001)晶面相匹配的层24。
38.根据权利要求20所述的非易失性磁存储元件，其中所述底部电极具有小于100纳米(nm)的厚度。
39.根据权利要求20所述的非易失性磁存储元件，其中钉扎层具有小于20纳米(nm)的厚度。
40.一种制造非易失性磁存储元件的方法，包括：
形成底部电极；
在所述底部电极顶部上形成的晶种层；
在所述晶种层顶部上形成的反铁磁钉扎层；
在所述钉扎层顶部上形成固定层；
在所述固定层顶部上形成隧道层；
在所述隧道层顶部上形成渐变自由层；
在所述渐变自由层顶部上形成帽层；以及
在所述帽层顶部上形成顶部电极。
41.根据权利要求40所述的制造非易失性磁存储元件的方法，其中形成所述固定层包括进行渐变。
42.一种非易失性磁存储元件，包括：
底部电极；
在所述底部电极顶部上形成的晶种层；
在所述晶种层顶部上形成的反铁磁钉扎层；
在所述钉扎层顶部上形成的渐变固定层；
在所述渐变固定层顶部上形成的隧道层；
在所述隧道层顶部上形成的自由层；
在所述渐变自由层顶部上形成的帽层；以及
在所述帽层顶部上形成的顶部电极，
其中通过所述底部电极施加电流以翻转所述存储元件的磁化状态。
43.根据权利要求42所述的非易失性磁存储元件，其中所述自由层是渐变的。
44.一种非易失性磁存储元件，包括：
底部电极；
在所述底部电极顶部上形成的晶种层；
在所述晶种层顶部上形成的钉扎层；
在所述钉扎层顶部上形成的固定层；
在所述渐变固定层顶部上形成的隧道层；
在所述隧道层顶部上形成的自由层；
在所述渐变自由层顶部上形成的帽层；以及
在所述帽层顶部上形成的顶部电极，
其中所述底部电极、钉扎层、固定层、隧道层、自由层、帽层或顶部电极中的至少一个是渐变的，并且通过所述底部电极施加电流以翻转所述存储元件的磁化状态。
45.根据权利要求44所述的非易失性磁存储元件，其中所述钉扎层是渐变的。
46.根据权利要求46所述的非易失性磁存储元件，其中所述固定层是渐变的。
47.根据权利要求46所述的非易失性磁存储元件，其中所述自由层是渐变的。
48.根据权利要求46所述的非易失性磁存储元件，其中所述底部电极是渐变的。
49.根据权利要求46所述的非易失性磁存储元件，其中所述顶部电极是渐变的。
50.根据权利要求46所述的非易失性磁存储元件，其中所述帽层是渐变的。
51.根据权利要求46所述的非易失性磁存储元件，其中所述晶种层是渐变的。
CN2008800118398A 2007-02-12 2008-02-11 具有渐变层的非易失性磁存储元件 Active CN101730913B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US11/674,124 2007-02-12
US11/674,124 US8084835B2 (en) 2006-10-20 2007-02-12 Non-uniform switching based non-volatile magnetic based memory
US11/739,648 US8183652B2 (en) 2007-02-12 2007-04-24 Non-volatile magnetic memory with low switching current and high thermal stability
US11/739,648 2007-04-24
US11/740,861 2007-04-26
US11/740,861 US20070253245A1 (en) 2006-04-27 2007-04-26 High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US11/776,692 US8063459B2 (en) 2007-02-12 2007-07-12 Non-volatile magnetic memory element with graded layer
US11/776,692 2007-07-12
PCT/US2008/053623 WO2008100871A2 (en) 2007-02-12 2008-02-11 Non-volatile magnetic memory element with graded layer

Publications (2)

Publication Number Publication Date
CN101730913A true CN101730913A (zh) 2010-06-09
CN101730913B CN101730913B (zh) 2012-11-14

Family

ID=39685105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800118398A Active CN101730913B (zh) 2007-02-12 2008-02-11 具有渐变层的非易失性磁存储元件

Country Status (5)

Country Link
US (10) US8063459B2 (zh)
EP (2) EP2118893B1 (zh)
KR (1) KR101497356B1 (zh)
CN (1) CN101730913B (zh)
WO (1) WO2008100871A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456830A (zh) * 2010-11-01 2012-05-16 希捷科技有限公司 具有垂直各向异性和增强层的磁性隧穿结单元
CN102956813A (zh) * 2011-08-10 2013-03-06 三星电子株式会社 磁隧道结器件、存储器、存储系统及电子设备
CN103490006A (zh) * 2012-06-07 2014-01-01 三星电子株式会社 磁元件和编程磁存储器的方法
CN103855299A (zh) * 2012-12-03 2014-06-11 三星电子株式会社 提供具有热稳定和易切换磁自由层的磁性结的方法和系统
CN103855297A (zh) * 2012-12-03 2014-06-11 三星电子株式会社 磁性结及其提供方法以及包含该磁性结的磁存储器
CN103887424A (zh) * 2012-12-20 2014-06-25 三星电子株式会社 磁性结及其提供方法以及磁存储器
CN108182958A (zh) * 2012-10-11 2018-06-19 海德威科技公司 用于多层磁性材料的改良式晶种层
CN112038488A (zh) * 2020-09-04 2020-12-04 浙江驰拓科技有限公司 Mtj的制作方法和mtj

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
JP2009194224A (ja) * 2008-02-15 2009-08-27 Fujitsu Ltd 磁気抵抗効果素子、ヘッドスライダ、磁気情報再生装置および磁気抵抗効果メモリ
JP5387990B2 (ja) * 2008-06-25 2014-01-15 富士電機株式会社 磁気メモリ素子とその駆動方法及び不揮発記憶装置
JP5354389B2 (ja) * 2008-07-14 2013-11-27 富士電機株式会社 スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
US8183653B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US8492858B2 (en) 2009-08-27 2013-07-23 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8735179B2 (en) 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8558331B2 (en) * 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US8233249B2 (en) * 2010-01-04 2012-07-31 International Business Machines Corporation Magnetic tunnel junction transistor device
KR101676821B1 (ko) * 2010-03-18 2016-11-17 삼성전자주식회사 자기 메모리 소자 및 그 형성방법
JP2011253884A (ja) * 2010-06-01 2011-12-15 Renesas Electronics Corp 磁気記憶装置
US9024398B2 (en) * 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
KR101463948B1 (ko) * 2010-11-08 2014-11-27 삼성전자주식회사 자기 기억 소자
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US8951829B2 (en) 2011-04-01 2015-02-10 Micron Technology, Inc. Resistive switching in memory cells
US8710603B2 (en) * 2012-02-29 2014-04-29 Headway Technologies, Inc. Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
US8698260B2 (en) 2012-02-29 2014-04-15 Headway Technologies, Inc. Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
US8988109B2 (en) * 2012-11-16 2015-03-24 Intel Corporation High speed precessionally switched magnetic logic
US10522589B2 (en) * 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element
CN104112680A (zh) * 2013-04-22 2014-10-22 无锡华润上华半导体有限公司 半导体器件背面制造工艺
US20140339661A1 (en) * 2013-05-20 2014-11-20 T3Memory, Inc. Method to make mram using oxygen ion implantation
KR102082328B1 (ko) 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
US9130143B2 (en) * 2013-09-10 2015-09-08 Toshihiko Nagase Magnetic memory and method for manufacturing the same
US20150129946A1 (en) * 2013-11-13 2015-05-14 International Business Machines Corporation Self reference thermally assisted mram with low moment ferromagnet storage layer
US9601687B2 (en) * 2014-02-12 2017-03-21 Qualcomm Incorporated Dual interface free layer with amorphous cap layer for perpendicular magnetic tunnel junction
KR102133178B1 (ko) * 2014-06-09 2020-07-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9184375B1 (en) 2014-07-03 2015-11-10 Samsung Electronics Co., Ltd. Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
KR102245748B1 (ko) 2014-09-12 2021-04-29 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
KR102238527B1 (ko) * 2014-09-29 2021-04-09 삼성전자주식회사 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자
US9502642B2 (en) * 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
KR102409755B1 (ko) * 2015-09-30 2022-06-16 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR102482372B1 (ko) 2015-10-15 2022-12-29 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
SG11201710822TA (en) * 2016-01-12 2018-02-27 Fuji Electric Co Ltd Magnetic recording medium
WO2017136557A1 (en) 2016-02-05 2017-08-10 Petrucci Gary M Methods and materials for treating nerve injuries and neurological disorders
US20170263679A1 (en) * 2016-03-11 2017-09-14 Kabushiki Kaisha Toshiba Magnetic memory device
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US10475564B2 (en) * 2016-06-29 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation
WO2018004698A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, system and method for improved magnetic anisotropy of a magnetic tunnel junction
WO2018125243A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Perpendicular magnetic tunnel junction (pmtj) devices having a metal oxide layer
EP3442042B1 (en) * 2017-08-10 2020-12-09 Commissariat à l'Energie Atomique et aux Energies Alternatives Synthetic antiferromagnetic layer, magnetic tunnel junction and spintronic device using said synthetic antiferromagnetic layer
US10381554B2 (en) * 2017-09-11 2019-08-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic tunnel junctions and methods for fabricating the same
JP2019054095A (ja) 2017-09-14 2019-04-04 東芝メモリ株式会社 磁気抵抗素子
US10251917B1 (en) 2017-09-19 2019-04-09 Gary M. Petrucci Methods and materials for treating tumors
JP2019057636A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 磁気記憶装置
EP3506359A1 (en) 2017-12-29 2019-07-03 IMEC vzw Memory device with magnetic tunnel junctions and method for manufacturing thereof
US10622047B2 (en) * 2018-03-23 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer
US10944050B2 (en) 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
WO2019244662A1 (ja) * 2018-06-19 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法
US10522752B1 (en) 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
US11264560B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Minimal thickness, low switching voltage magnetic free layers using an oxidation control layer and magnetic moment tuning layer for spintronic applications
US11456411B2 (en) * 2019-07-02 2022-09-27 HeFeChip Corporation Limited Method for fabricating magnetic tunneling junction element with a composite capping layer
US20210265561A1 (en) * 2019-07-21 2021-08-26 HeFeChip Corporation Limited Magnetic tunneling junction element with a composite capping layer and magnetoresistive random access memory device using the same
JP2021144967A (ja) * 2020-03-10 2021-09-24 キオクシア株式会社 記憶装置
JP7518524B2 (ja) 2020-03-13 2024-07-18 国立大学法人京都大学 磁気メモリ素子
WO2022087943A1 (en) * 2020-10-29 2022-05-05 Yangtze Memory Technologies Co., Ltd. Concentric staircase structure in three-dimensional memory device and method thereof

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4837233B1 (zh) * 1969-09-01 1973-11-09
US5060098A (en) * 1988-04-18 1991-10-22 Hitachi, Ltd. Magnetic recorder provided with a magnetic head slider having a non-magnetic oxide of spinel structure
US7709115B2 (en) * 1994-08-25 2010-05-04 University Of Iowa Research Foundation Methods for forming magnetically modified electrodes and articles produced thereby
US5695864A (en) * 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6905578B1 (en) * 1998-04-27 2005-06-14 Cvc Products, Inc. Apparatus and method for multi-target physical-vapor deposition of a multi-layer material structure
JP3235572B2 (ja) * 1998-09-18 2001-12-04 日本電気株式会社 磁気抵抗効果素子，磁気抵抗効果センサ及びそれらを利用したシステム
JP2000114522A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2000293823A (ja) * 1999-04-08 2000-10-20 Nec Corp 磁気抵抗効果素子およびその製造方法、磁気抵抗効果ヘッド並びに磁気記録再生装置
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
US6285581B1 (en) * 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
US6590806B1 (en) * 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
US20050167657A1 (en) * 2000-03-09 2005-08-04 Nickel Janice H. Multi-bit magnetic memory cells
US6469926B1 (en) * 2000-03-22 2002-10-22 Motorola, Inc. Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
US6365419B1 (en) * 2000-08-28 2002-04-02 Motorola, Inc. High density MRAM cell array
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6937446B2 (en) * 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
TW520501B (en) * 2000-12-29 2003-02-11 Amic Technology Taiwan Inc Bias device for a magneto-resistive random access memory
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
US6649451B1 (en) * 2001-02-02 2003-11-18 Matrix Semiconductor, Inc. Structure and method for wafer comprising dielectric and semiconductor
US6721203B1 (en) * 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
US6730949B2 (en) * 2001-03-22 2004-05-04 Kabushiki Kaisha Toshiba Magnetoresistance effect device
WO2002077657A1 (en) * 2001-03-22 2002-10-03 Fujitsu Limited Magnetoresistive spin-valve sensor and magnetic storage apparatus
US6501139B1 (en) * 2001-03-30 2002-12-31 Matrix Semiconductor, Inc. High-voltage transistor and fabrication process
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP3916908B2 (ja) * 2001-09-28 2007-05-23 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド
JP2003124541A (ja) * 2001-10-12 2003-04-25 Nec Corp 交換結合膜、磁気抵抗効果素子、磁気ヘッド及び磁気ランダムアクセスメモリ
US6639312B2 (en) * 2001-11-07 2003-10-28 Matrix Semiconductor, Inc Dummy wafers and methods for making the same
US7018878B2 (en) * 2001-11-07 2006-03-28 Matrix Semiconductor, Inc. Metal structures for integrated circuits and methods for making the same
US20030108776A1 (en) * 2001-12-06 2003-06-12 Seagate Technology Llc Pseudo-laminated soft underlayers for perpendicular magnetic recording media
JP2003198004A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6821907B2 (en) * 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
US6893893B2 (en) * 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
JP3678213B2 (ja) * 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4595541B2 (ja) * 2002-07-09 2010-12-08 日本電気株式会社 磁気ランダムアクセスメモリ
CN1184643C (zh) * 2002-07-29 2005-01-12 财团法人工业技术研究院 具有低写入电流的磁性随机存取内存
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6984585B2 (en) * 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US6964928B2 (en) * 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US6759263B2 (en) * 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
US6801415B2 (en) * 2002-08-30 2004-10-05 Freescale Semiconductor, Inc. Nanocrystalline layers for improved MRAM tunnel junctions
JP2004103769A (ja) * 2002-09-09 2004-04-02 Fujitsu Ltd Ｃｐｐ構造磁気抵抗効果素子
JP3873015B2 (ja) * 2002-09-30 2007-01-24 株式会社東芝 磁気メモリ
US6743642B2 (en) * 2002-11-06 2004-06-01 International Business Machines Corporation Bilayer CMP process to improve surface roughness of magnetic stack in MRAM technology
US7023723B2 (en) * 2002-11-12 2006-04-04 Nve Corporation Magnetic memory layers thermal pulse transitions
US6956766B2 (en) * 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
AU2003296988A1 (en) * 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US20040159832A1 (en) * 2003-01-31 2004-08-19 Hack Jonathan A. Spintonic devices and methods of making spintronic devices
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6921953B2 (en) * 2003-04-09 2005-07-26 Micron Technology, Inc. Self-aligned, low-resistance, efficient MRAM read/write conductors
US6933155B2 (en) * 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US6783999B1 (en) * 2003-06-20 2004-08-31 Infineon Technologies Ag Subtractive stud formation for MRAM manufacturing
US7189583B2 (en) * 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
US7183130B2 (en) * 2003-07-29 2007-02-27 International Business Machines Corporation Magnetic random access memory and method of fabricating thereof
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
JP4215609B2 (ja) * 2003-09-29 2009-01-28 株式会社東芝 磁気セル及び磁気メモリ
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7023739B2 (en) * 2003-12-05 2006-04-04 Matrix Semiconductor, Inc. NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same
US7026673B2 (en) * 2003-12-11 2006-04-11 International Business Machines Corporation Low magnetization materials for high performance magnetic memory devices
US6946697B2 (en) * 2003-12-18 2005-09-20 Freescale Semiconductor, Inc. Synthetic antiferromagnet structures for use in MTJs in MRAM technology
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7420786B2 (en) * 2004-03-03 2008-09-02 Kabushiki Kaisha Toshiba Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement
US7109539B2 (en) * 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
JP2005259976A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 磁気抵抗効果素子、磁気ヘッドおよび磁気記録再生装置
US7148531B2 (en) * 2004-04-29 2006-12-12 Nve Corporation Magnetoresistive memory SOI cell
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US7313013B2 (en) * 2004-11-18 2007-12-25 International Business Machines Corporation Spin-current switchable magnetic memory element and method of fabricating the memory element
US20060109591A1 (en) * 2004-11-19 2006-05-25 Ranjan Rajiv Y Method of making substrates for media used in hard drives
US20060114620A1 (en) * 2004-11-30 2006-06-01 Tdk Corporation Granular type free layer and magnetic head
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
JP4575181B2 (ja) * 2005-01-28 2010-11-04 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7208807B2 (en) * 2005-03-15 2007-04-24 Headway Technologies, Inc. Structure and method to fabricate high performance MTJ devices for MRAM applications
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7241632B2 (en) 2005-04-14 2007-07-10 Headway Technologies, Inc. MTJ read head with sidewall spacers
US7292467B2 (en) * 2005-04-22 2007-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device
JP2006332218A (ja) * 2005-05-25 2006-12-07 Hitachi Ltd 熱アシスト型のスピン注入磁化反転を利用した磁気記録装置
JP4504273B2 (ja) * 2005-07-06 2010-07-14 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7497007B2 (en) * 2005-07-14 2009-03-03 Headway Technologies, Inc. Process of manufacturing a TMR device
US7696548B2 (en) * 2005-08-09 2010-04-13 Magic Technologies, Inc. MRAM with super-paramagnetic sensing layer
JP2007048972A (ja) * 2005-08-10 2007-02-22 Tdk Corp 磁気抵抗効果素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、磁気メモリ素子、磁気センサアセンブリ、および磁気抵抗効果素子の製造方法
US20070054450A1 (en) 2005-09-07 2007-03-08 Magic Technologies, Inc. Structure and fabrication of an MRAM cell
US20070085068A1 (en) * 2005-10-14 2007-04-19 Dmytro Apalkov Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
JP2007115419A (ja) * 2005-10-18 2007-05-10 Fuji Electric Holdings Co Ltd 有機発光素子
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP4693634B2 (ja) * 2006-01-17 2011-06-01 株式会社東芝 スピンｆｅｔ
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8183652B2 (en) 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8084835B2 (en) 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20080246104A1 (en) 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8535952B2 (en) 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8120949B2 (en) 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7869266B2 (en) 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US8004880B2 (en) 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
JP2008252018A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US7764537B2 (en) 2007-04-05 2010-07-27 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods
US20090103354A1 (en) 2007-10-17 2009-04-23 Qualcomm Incorporated Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456830A (zh) * 2010-11-01 2012-05-16 希捷科技有限公司 具有垂直各向异性和增强层的磁性隧穿结单元
CN102956813B (zh) * 2011-08-10 2017-09-05 三星电子株式会社 磁隧道结器件、存储器、存储系统及电子设备
CN102956813A (zh) * 2011-08-10 2013-03-06 三星电子株式会社 磁隧道结器件、存储器、存储系统及电子设备
US9356228B2 (en) 2011-08-10 2016-05-31 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, memory systems, and electronic devices
CN103490006A (zh) * 2012-06-07 2014-01-01 三星电子株式会社 磁元件和编程磁存储器的方法
CN108182958B (zh) * 2012-10-11 2021-10-08 台湾积体电路制造股份有限公司 用于多层磁性材料的改良式晶种层
CN108182958A (zh) * 2012-10-11 2018-06-19 海德威科技公司 用于多层磁性材料的改良式晶种层
CN103855299A (zh) * 2012-12-03 2014-06-11 三星电子株式会社 提供具有热稳定和易切换磁自由层的磁性结的方法和系统
CN103855297B (zh) * 2012-12-03 2018-02-09 三星电子株式会社 磁性结及其提供方法以及包含该磁性结的磁存储器
CN103855299B (zh) * 2012-12-03 2018-09-28 三星电子株式会社 提供具有热稳定和易切换磁自由层的磁性结的方法和系统
CN103855297A (zh) * 2012-12-03 2014-06-11 三星电子株式会社 磁性结及其提供方法以及包含该磁性结的磁存储器
CN103887424B (zh) * 2012-12-20 2018-04-17 三星电子株式会社 磁性结及其提供方法以及磁存储器
CN103887424A (zh) * 2012-12-20 2014-06-25 三星电子株式会社 磁性结及其提供方法以及磁存储器
CN112038488A (zh) * 2020-09-04 2020-12-04 浙江驰拓科技有限公司 Mtj的制作方法和mtj
WO2022048092A1 (zh) * 2020-09-04 2022-03-10 浙江驰拓科技有限公司 Mtj的制作方法和mtj

Also Published As

Publication number Publication date
EP2118893A2 (en) 2009-11-18
US20120230095A1 (en) 2012-09-13
KR20090113327A (ko) 2009-10-29
US8063459B2 (en) 2011-11-22
EP2118893B1 (en) 2012-05-16
US20130087871A1 (en) 2013-04-11
KR101497356B1 (ko) 2015-03-02
US8493779B2 (en) 2013-07-23
WO2008100871A2 (en) 2008-08-21
US20130088914A1 (en) 2013-04-11
US20130087869A1 (en) 2013-04-11
US8498149B2 (en) 2013-07-30
US8493778B2 (en) 2013-07-23
US20080191295A1 (en) 2008-08-14
US8399942B2 (en) 2013-03-19
US20120026785A1 (en) 2012-02-02
US20130087870A1 (en) 2013-04-11
US20120025338A1 (en) 2012-02-02
US8498148B2 (en) 2013-07-30
WO2008100871A3 (en) 2008-11-27
US8488376B2 (en) 2013-07-16
EP2118893A4 (en) 2010-02-24
EP2506264A1 (en) 2012-10-03
EP2506264B1 (en) 2014-04-16
US20130088915A1 (en) 2013-04-11
US20130087872A1 (en) 2013-04-11
CN101730913B (zh) 2012-11-14
US8493780B2 (en) 2013-07-23
US8498150B2 (en) 2013-07-30
US8399943B2 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
CN101730913B (zh) 具有渐变层的非易失性磁存储元件
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
US9042165B2 (en) Magnetoresistive effect element, magnetic memory cell using same, and random access memory
CN101071628B (zh) 存储元件和存储器
KR101375389B1 (ko) 자기 메모리 소자, 자기 메모리 장치, 스핀 트랜지스터 및 집적 회로
US20060049441A1 (en) Magnetoresistive random access memory with reduced switching field variation
CN110931633B (zh) 磁隧道结存储单元及存储器
JP6237162B2 (ja) 磁気抵抗メモリ素子および磁気抵抗メモリ
US11316095B2 (en) Magnetic device which improves write error rate while maintaining retention properties
US12014762B2 (en) Semiconductor memory device with spin-orbit coupling channel
CN117174129A (zh) 磁性存储单元的结构、制备方法和磁性随机存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: IVOR LENZE TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: YADAFU TECHNOLOGY CO., LTD.

Effective date: 20100916

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100916

Address after: American California

Applicant after: Yadav Technology Inc

Address before: American California

Applicant before: Yadav Technology Inc.

C14 Grant of patent or utility model
GR01 Patent grant