CN103443633B - 用于测试半导体器件的接触件的制造方法 - Google Patents

用于测试半导体器件的接触件的制造方法 Download PDF

Info

Publication number
CN103443633B
CN103443633B CN201280014404.5A CN201280014404A CN103443633B CN 103443633 B CN103443633 B CN 103443633B CN 201280014404 A CN201280014404 A CN 201280014404A CN 103443633 B CN103443633 B CN 103443633B
Authority
CN
China
Prior art keywords
layer
dielectric
conductor
cutting
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280014404.5A
Other languages
English (en)
Other versions
CN103443633A (zh
Inventor
尹璟燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicone Valley Co Ltd
Original Assignee
Silicone Valley Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicone Valley Co Ltd filed Critical Silicone Valley Co Ltd
Publication of CN103443633A publication Critical patent/CN103443633A/zh
Application granted granted Critical
Publication of CN103443633B publication Critical patent/CN103443633B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755Material aspects
    • G01R1/06761Material aspects related to layers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明涉及一种用于测试座的接触件,在接触件中形成有以确定的间隔排列在介电板上的导体部,用于通过与半导体器件的引线端子接触来测试半导体器件是否正常,更具体地,涉及一种用于测试半导体器件的接触件的制造方法,其中连续交替地粘结并重复堆叠介电板和导体部,切割堆叠体的一个侧面,然后再次将堆叠体与介电层重复交替地粘结并堆叠,之后切割堆叠体的前表面从而生产出新型接触件的制成品。因而,能够根据层所形成的厚度以及在制造工艺中的切割宽度来确定相邻的导体部之间的间距,所以能够获得所需的导体部间距。

Description

用于测试半导体器件的接触件的制造方法
技术领域
本发明涉及一种用于测试座(test socket)的接触件(contact),在所述接触件中形成有以确定的间隔排列在介电板上的导体部,用于通过与半导体器件的引线端子接触来测试半导体器件是否正常,更具体地,涉及一种用于测试半导体器件的接触件的制造方法,其中连续交替地粘结并重复堆叠介电板和导体部,切割堆叠体的一个侧面,然后再次将堆叠体与介电层重复交替地粘结并堆叠,之后切割堆叠体的前表面从而生产新型接触件。因而,能够根据层所形成的厚度以及在制造工艺中的切割宽度来确定相邻的导体部之间的间距,所以能够获得所需的导体部间距。
背景技术
通常,在制造出半导体器件之后,通过电测试来测试该半导体器件的操作是否正常。这里,接触件(contact)被用作半导体测试设备的测试座(testsocket)。
通常,接触件呈板的形式,在所述板中,多个圆形导体部以规则的间隔排列在介电板上。通过使用接触件以如下方式对半导体器件进行测试,所述方式为使半导体器件的引线端子(lead terminal)与接触件上的导体部接触,并且座板(socket board)被设置在接触件的下部上,以便大体上将电力提供给导体部,然后对半导体器件的输入信号和输出信号进行分析。
这里,在接触件上形成的导体部的间距(pitch)非常重要,因为随着制造技术的发展,半导体器件被做得更小,造成引线端子之间的间隔仅为几微米,所以如果间距很大,则在接触件上存在很多限制,如位置、数量、排列等。
制造此类接触件的最常用的方法是将导体材料填充进已穿孔的介电板。然而,在该方法中,穿孔的尺寸以及穿孔之间的间距在物理上不能窄于250μm,需要成千上万个穿孔,所以形成穿孔所用的时间被延长,并且在穿孔工艺期间或者由于成千上万个穿孔本身,介电板在结构上变得很脆弱,因而易于遭受破损、裂缝、变形等。
因此,使用这种制造方法制造的接触件或者用于制造接触件的模具(die)受限于用于形成导体部的穿孔的尺寸或穿孔的间距的正确形成,而且很难制造所述接触件或所述模具。并且,需要高科技微细铣床以便提高精度,所以增加了制造成本。而且,一旦加工精度为250μm或更小,由于在微细加工期间的机械错误,即使这种微细铣床也具有高错误率。
同时,制造接触件的另一方法已经在韩国专利第10-0448414号中提出,在该专利中,将导电金属粉末提供于液化电介质中,从上部和下部将磁力施加至电介质,以便可以磁力聚集金属粉末并使金属粉末形成为导电柱,然后进行固化处理(curing process)。这种方法也存在问题,由于根据上述加工方法,上模具、下模具、磁铁、用于施加磁力的销(pin)等等本质上都需要穿孔,所以在缩小间距方面存在局限。
而且,当通过磁力形成导电柱时,由于液体的粘性,金属粉末不易移动,所以很难提供垂直对齐,并且存在相邻的导电柱互连从而造成电连接错误的风险。与现有技术的工艺相比,这种方法使简单的制造成为可能,但是在制造中降低了可靠性。
发明内容
技术问题
因此,本发明充分考虑了本领域中出现的上述问题,并且意在提供一种无需穿孔工艺而制造接触件的新式方法,其中通过重复交替连续的叠置和切割,相邻的导体部之间的间距被极大地缩小,并且通过导体部之间明确的分离获得了对半导体器件的测试的精确性和可靠性。
技术方案
根据本发明的一个方面,提供了一种用于测试半导体器件的接触件的制造方法。所述方法包括第一堆叠阶段、第一切割阶段、第二堆叠阶段以及第二切割阶段,在所述第一堆叠阶段中,连续交替地将介电层和导体层粘结并堆叠在彼此之上至确定的高度,从而形成第一堆叠体;在第一切割阶段中,以固定的厚度垂直切割第一堆叠体的侧面至贯穿第一堆叠体的整个高度,从而形成包含分别沿纵向方向延伸的多组介电层和导体层的第一切割体,其中所述多组介电层和导体层连续地排列在彼此上方;在第二堆叠阶段中,连续交替地将平放的第一切割体与介电层平行地粘结并堆叠在彼此之上至确定的高度,从而形成第二堆叠体;在第二切割阶段中,以固定的厚度垂直切割第二堆叠体的侧面至贯穿第二堆叠体的整个高度,从而形成包含多组介电层和设置在介电层的一侧上的第二层的第二切割体,其中所述介电层沿其纵向方向延伸,并且第二层包含多对介电部和导体部,所述多对介电部和导体部沿第二层的纵向方向连续设置,其中所述多组介电层和第二层重复地堆叠在彼此之上。
根据上述方法,所述接触件形成为第一切割体,所述第一切割体包括多组介电层和设置在介电层的一侧上的导体层,其中所述介电层沿其纵向方向延伸,并且导体层沿其纵向方向延伸,其中所述多组介电层和导体层沿一个方向重复地堆叠在彼此之上。
根据上述方法,所述接触件形成为第一切割体,所述第一切割体包含多组介电层和设置在介电层的一侧上的第二层,其中所述介电层沿其纵向方向延伸,并且第二层包含多对介电部和导体部,所述多对介电部和导体部连续地设置在第二层的纵向方向上,其中所述多组介电层和第二层沿一个方向重复地堆叠在彼此之上。
有益效果
根据本发明,由于能够根据介电层2和导体层1所形成的厚度以及在制造工艺中的切割宽度来确定相邻的导体部之间的间距,所以与需要穿孔工艺的现有技术相比能够获得非常窄的间距。
而且,不用使用高科技方法便可容易的形成或切割所述层,获得了具有低成本的简单且精确的制造工艺,同时仅使用该制造方法本身就提高了精确性。
而且,由于介电层或介电部以及导体层或导体部的尺寸、间隔等能够自由地调整所述层所形成的厚度以及所述层的切割宽度,所以能够在间距变窄的同时以多种方式形成这些层。
导体部或导体层之间的这种窄间距可以很容易地适用于引线宽度非常窄的微型半导体器件的测试,并且这种窄间距使得在半导体器件的位置、间隔、数量、移位等方面自由且容易地在接触件上排列半导体器件成为可能。
而且,分别堆叠介电层和导体层,所以两层并不互连,从而提供可靠的导电性以及半导体器件的精确测试。
附图说明
图1是示出根据现有技术的工艺的示图。
图2是示出根据本发明的工艺的示图。
图3是示出根据本发明的工艺的另一示图。
图4是示出根据本发明的制造方法的示图。
图5是示出本发明的示例性实施方式的示图。
最佳实施方式
根据本发明的一个方面,提供了一种用于测试半导体器件的接触件的制造方法。所述方法包括第一堆叠阶段、第一切割阶段、第二堆叠阶段以及第二切割阶段,在所述第一堆叠阶段中,连续交替地将介电层和导体层粘结并堆叠在彼此之上至确定的高度,从而形成第一堆叠体;在第一切割阶段中,以固定的厚度垂直切割第一堆叠体的侧面至贯穿第一堆叠体的整个高度,从而形成包含分别沿纵向方向延伸的多组介电层和导体层的第一切割体,其中所述多组介电层和导体层连续地排列在彼此上方;在第二堆叠阶段中,连续交替地将平放的第一切割体与介电层平行地粘结并堆叠在彼此之上至确定的高度,从而形成第二堆叠体;在第二切割阶段中,以固定的厚度垂直切割第二堆叠体的侧面至贯穿第二堆叠体的整个高度,从而形成包含多组介电层和设置在介电层的一侧上的第二层的第二切割体,其中所述介电层沿其纵向方向延伸,并且第二层包含多对介电部和导体部,所述多对介电部和导体部沿第二层的纵向方向连续设置,其中所述多组介电层和第二层重复地堆叠在彼此之上。
根据上述方法,所述接触件形成为第一切割体,所述第一切割体包括多组介电层和设置在介电层的一侧上的导体层,其中所述介电层沿其纵向方向延伸,并且导体层沿其纵向方向延伸,其中所述多组介电层和导体层沿一个方向重复地堆叠在彼此之上。
根据上述方法,所述接触件形成为第一切割体,所述第一切割体包含多组介电层和设置在介电层的一侧上的第二层,其中所述介电层沿其纵向方向延伸,并且第二层包含多对介电部和导体部,所述多对介电部和导体部被连续地设置在第二层的纵向方向上,其中所述多组介电层和第二层沿一个方向重复地堆叠在彼此之上。
具体实施方式
首先,参照图1中所示的由传统方法制造的接触件,所示接触件被构造如下,多个导电的柱型部A均匀地排列在非导电的介电板B上。
如前所述,通过将导电材料填充入已穿孔的介电板B来获得这种构造,或者如在上述引用文献中所公开的那样,通过将导电金属粉末提供于液化电介质中并且通过磁力形成导电柱来获得这种构造。
然而,这两种方法本质上都需要穿孔以便制造接触件,所述穿孔通过机械加工方法直接形成在介电板中或者模具中。这里,由于通过机械加工所形成的穿孔的间距在物理上会被限制为250μm或更大,所以在微型半导体器件的情形中,在接触件上存在很多限制,如位置、数量、排列等。
图2示出了根据本发明制造出的接触件。接触件具有大致矩形的形状,并且包括多组介电层22以及设置在介电层22的一侧上的第二层,其中介电层22沿其纵向方向延伸,并且第二层包含多对介电部20和导体部10,所述多对介电部20和导体部10被连续设置在第二层的纵向方向上,其中多组介电层22和第二层沿一个方向重复堆叠在彼此之上。
图3示出了根据本发明生产出的另一接触件。所述接触件具有大致矩形的形状,并且包括多组介电层21以及设置在介电层21的一侧上的导体层11,其中介电层21沿其纵向方向延伸,并且导体层11沿其纵向方向延伸,其中所述多组介电层21和导体层11沿一个方向重复堆叠在彼此之上。
所述接触件的特点在于,相邻的导体部或导体层10或11之间的间距的值为20μm或更大。
尽管所述间距的值可以小于20μm,但是为了保证结构的刚性,优选地,所述间距的最小值为20μm。
导体部或导体层10或11之间的这种窄间距能够解决传统的问题,所以适合于测试引线宽度很窄的微型半导体器件,并且这种窄间距使得在半导体器件的位置、间隔、数量、移位等方面自由且容易地在接触件上排列半导体器件成为可能。这提供了如下效果,即应用的简易性、便利性、可利用性以及兼容性均得到显著改善。
图4示出了根据本发明的制造接触件的方法。所述方法包括第一堆叠阶段(S1)、第一切割阶段(S2)、第二堆叠阶段(S3)以及第二切割阶段(S4),在所述第一堆叠阶段(S1)中,连续交替地将介电层2和导体层1粘结并堆叠在彼此之上至确定的高度,从而形成第一堆叠体;在第一切割阶段(S2)中,以固定的厚度垂直切割第一堆叠体的侧面至贯穿第一堆叠体的整个高度,从而形成包含分别沿纵向方向延伸的多组第一介电层21和导体层11的第一切割体M1,其中所述多组第一介电层21和导体层11连续地排列在彼此上方;在第二堆叠阶段(S3)中,连续交替地将平放的第一切割体M1与介电层2平行地粘结并堆叠在彼此之上至确定的高度,从而形成第二堆叠体;在第二切割阶段(S4)中,以固定的厚度垂直切割第二堆叠体的侧面至贯穿第二堆叠体的整个高度,从而形成包含多组第二介电层22和设置在第二介电层22的一侧上的第二层的第二切割体M2,其中第二介电层22沿其纵向方向延伸,并且第二层包含多对介电部20和导体部10,所述多对介电部20和导体部10沿第二层的纵向方向连续设置,其中所述多组第二介电层22和第二层重复地堆叠在彼此之上。
也就是说,第二切割体M2与图2中所示的接触件相对应,而第一切割体M1与图3中所示的接触件相对应。
这里,优选地,最终接触件的厚度范围为0.5mm至2mm。
尽管就其功能而言第二切割体M2的接触件更好些,但是第一切割体M1的接触件还有如下优势,即第一切割体M1能够根据用户所需的半导体器件的类型、形状等进行制造而无需后续处理,所以能够降低制造成本,并且同时,第一切割体的使用能够与第二切割体一样容易。
在如图4中由“S2”示出的第一切割阶段(S2)中,以固定的厚度垂直切割第一堆叠体的侧面至贯穿第一堆叠体的整个高度,从而形成第一切割体M1,第一切割体M1包含连续交替地设置在彼此之上的多组第一介电层21和导体层11,其中所述第一介电层21沿其纵向方向延伸。
在如图4中由“S4”示出的第二切割阶段(S4)中,以固定的厚度垂直切割平放的第二堆叠体的侧面至贯穿第二堆叠体的整个高度,从而形成第二切割体M2,第二切割体M2包含多组第二介电层22和设置在第二介电层22的一侧上的第二层,其中第二介电层22沿其纵向方向延伸,并且第二层包含多对介电部20和导体部10,所述多对介电部20和导体部10被连续设置在第二层的纵向方向上,其中多组第二介电层22和第二层重复堆叠在彼此之上。
根据使用上述方法制造的接触件,由于能够根据介电层2和导体层1所形成的厚度以及在制造工艺中的切割宽度来确定相邻的导体部之间的间距,所以与需要穿孔工艺的现有技术相比能够获得非常窄的间距。
更具体的,第一堆叠阶段(S1)可以如下进行,将介电材料和导体材料液化,并且通过涂布、喷涂和溅射中的任意一种方法将液化的材料涂布到基材(base material)上,然后对液化的材料进行固化。
或者,可将膜、片或板形式的介电材料或导体材料堆叠在膜、片或板形式的介电材料或导体材料上,然后将这两层热熔化。
这里,可根据介电材料的特性在多种方法中进行固化处理。例如,在稍后描述的液化硅树脂(silicone)的情形中,可通过热烘干固化液化硅树脂。
与第一堆叠阶段(S1)相似,第二堆叠阶段(S2)可以如下进行,将介电材料液化,并且通过涂布、涂抹、喷涂和溅射中的任意一种方法将液化的介电材料涂布到第一切割体M1上,然后对所述液化的介电材料进行固化。
或者,可将膜、片或板形式的介电材料堆叠在第一切割体M1上,然后将介电材料热熔化。
根据该方法,不用使用高科技方法便可形成20μm厚的层,获得了具有低成本的简单且精确的制造工艺。而且,由于能够根据介电层或导体层所形成的厚度自由地调整第一和第二介电层21和22或介电部20以及导体层11或导体部10的尺寸、间隔等,所以能够在间距变窄的同时以多种方式形成这些层。而且,由于分别堆叠介电层2和导体层1,所以两层并不互连,从而提供可靠的导电性。
并且,可使用诸如激光切割、线切割、锯切、旋转切割、射水法等晶片切割方法来实施第一切割阶段和第二切割阶段(S2和S4)。
根据该方法,不用使用高科技方法便可形成20μm厚的层,获得了具有低成本的简单且精确的制造工艺,并且同时,自由地调整完成的接触件的厚度。
如本领域公知,介电材料和介电层2可包括从如下的组中选择的任意一种,所述组包括在非导电材料中可由液化形式固化的硅树脂、橡胶、氨基甲酸酯(urethane)、丙烯酸酯、聚丙烯、聚乙烯、或者它们的混合物中的任意一种。
而且,如本领域公知,导体材料和导体层1可包括从如下的组中选择的任意一种,所述组包括在金属元素中可形成为粉末的金、银、铜、铝、碳、镍、或他们的混合物的任意一种;或者导体材料和导体层1可包括从如下混合物中选择的任意一种,所述混合物为将从包括金、银、铜、铝、碳、镍、或他们的混合物的任意一种的组中选择的任意一种类型的粉末加入到从包括硅树脂、橡胶、氨基甲酸酯、丙烯酸酯、聚丙烯、聚乙烯、或者它们的混合物中的任意一种的组中选择的任意一种中。
根据本发明的介电材料和导体材料的最优选的构造,介电材料包括液化硅树脂,并且导体材料包括液化导电溶液,在所述液化导电溶液中,由碳、银、铝、和/或铜组成的70wt%至90wt%的金属粉末被加入和混合有10wt%至30wt%的液化硅树脂。
然后,由于液化硅树脂的自身性质,液化硅树脂通过热烘干迅速固化,所以易于形成所述层,无需单独的方法即可获得牢固的层间粘结,一经固化,相邻层被清晰地形成,因而不会互结在一起,并且当将导电金属粉末加入硅树脂的同时对硅树脂进行固化,从而有利于形成导电体。
根据上述工艺中形成所述层的最优选的方法,在上面已固化有液化导电硅树脂的导电片上方涂覆并固化液化硅树脂的介电材料,之后重复执行前述工艺,从而形成所述层。
然后,由于导电体形成为片形体从而用作支撑层,所以易于制造接触件,并且由于介电硅树脂被涂覆在导电片上方,所以易于进行粘结工艺和堆叠工艺,保证接触件的快速制造。
而且,由于材料的性质,由硅树脂形成的接触件具有弹性,所以易于安装和拆卸半导体器件的引线端子,并且由于出色的复原力,所以可以连续、重复、长期的使用,从而保证接触件的操作的精确性和可靠性。
图5示出了根据本发明的接触件的示例性实施方式。如图5中所示,接触件被构造如下,半导体器件(VS)的引线端子(RD)与接触件的上部上的导体部10接触,并且用于给导体部10提供电力的座板(SB)被设置在接触件的下部,以便通过半导体器件(VS)分析输入信号和输出信号,从而测试半导体器件的操作。
尽管本文已经描述了用于实现本发明的详细实例和实施方式,但是由简要概括省略或替换了关于常规技术的详细方法或描述。在附图中,可能对所描绘的元件的形状和尺寸进行了夸大从而提供易于理解的本发明的结构的描述,并且部分地省略了可能造成本发明的主旨不清楚的部分。因而,本领域技术人员可理解在不偏离本发明的范围和精神的情况下,各种修改、添加和替换都是可能的。

Claims (4)

1.一种用于测试半导体器件的接触件的制造方法,所述方法包括:
第一堆叠阶段(S1),在所述第一堆叠阶段中,连续交替地将介电层(2)和导体层(1)粘结并堆叠在彼此之上至确定的高度,从而形成第一堆叠体;
第一切割阶段(S2),在所述第一切割阶段中,以固定的厚度垂直切割所述第一堆叠体的侧面至贯穿所述第一堆叠体的整个高度,从而形成包含分别沿纵向方向延伸的多组第一介电层(21)和导体层(11)的第一切割体(M1),其中所述多组第一介电层(21)和导体层(11)连续地排列在彼此上方;
第二堆叠阶段(S3),在所述第二堆叠阶段中,连续交替地将平放的所述第一切割体(M1)与介电层(2)平行地粘结并堆叠在彼此之上至确定的高度,从而形成第二堆叠体;以及
第二切割阶段(S4),在所述第二切割阶段中,以固定的厚度垂直切割所述第二堆叠体的侧面至贯穿所述第二堆叠体的整个高度,从而形成包含多组第二介电层(22)和设置在所述第二介电层(22)的一侧上的第二层的第二切割体(M2),其中所述第二介电层(22)沿其纵向方向延伸,并且所述第二层包含多对介电部(20)和导体部(10),所述多对介电部(20)和导体部(10)沿所述第二层的纵向方向连续设置,其中所述多组第二介电层(22)和第二层重复地堆叠在彼此之上。
2.根据权利要求1所述的方法,其中所述第一堆叠阶段(S1)如下进行,将介电材料和导体材料液化,并且通过涂布、喷涂和溅射中的任意一种方法将液化的材料涂布到基材上,然后对所述液化的材料进行固化,或者,将膜、片或板形式的介电材料或导体材料堆叠在膜、片或板形式的介电材料或导体材料上,然后将这两层热熔化;以及
其中所述第二堆叠阶段(S2)如下进行,将介电材料液化,并且通过涂布、涂抹、喷涂和溅射中的任意一种方法将液化的介电材料涂布到所述第一切割体(M1)上,然后对所述液化的介电材料进行固化,或者,将膜、片或板形式的介电材料堆叠在所述第一切割体(M1)上,然后将所述介电材料热熔化。
3.根据权利要求2所述的方法,其中所述介电材料包括从如下的组中选择的任意一种,所述组包括硅树脂、橡胶、氨基甲酸酯、丙烯酸酯、聚丙烯、聚乙烯、或者它们的混合物中的任意一种;以及
其中所述导体材料和所述导体层包括从如下的组中选择的任意一种,所述组包括金、银、铜、铝、碳、镍、或它们的混合物的任意一种,或者,所述导体材料和所述导体层包括从如下混合物中选择的任意一种,所述混合物为将从包括金、银、铜、铝、碳、镍、或它们的混合物的任意一种的组中选择的任意一种类型的粉末加入到从包括硅树脂、橡胶、氨基甲酸酯、丙烯酸酯、聚丙烯、聚乙烯、或者它们的混合物中的任意一种的组中选择的任意一种中。
4.根据权利要求1所述的方法,其中在第一堆叠阶段(S1)和第二堆叠阶段(S3)中使用的介电层(2)和在第一堆叠阶段(S1)使用的导体层(1)的厚度的最小值为20μm,相邻的导体部(10)之间的间距的最小值为20μm。
CN201280014404.5A 2011-10-19 2012-06-25 用于测试半导体器件的接触件的制造方法 Expired - Fee Related CN103443633B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2011-0106832 2011-10-19
KR1020110106832A KR101150762B1 (ko) 2011-10-19 2011-10-19 반도체소자 테스트용 콘텍트 제조방법
PCT/KR2012/004979 WO2013058465A1 (ko) 2011-10-19 2012-06-25 반도체소자 테스트용 콘텍트 제조방법

Publications (2)

Publication Number Publication Date
CN103443633A CN103443633A (zh) 2013-12-11
CN103443633B true CN103443633B (zh) 2015-10-07

Family

ID=46688489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280014404.5A Expired - Fee Related CN103443633B (zh) 2011-10-19 2012-06-25 用于测试半导体器件的接触件的制造方法

Country Status (6)

Country Link
US (1) US20140069579A1 (zh)
EP (1) EP2784519B1 (zh)
JP (1) JP2014526040A (zh)
KR (1) KR101150762B1 (zh)
CN (1) CN103443633B (zh)
WO (1) WO2013058465A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101339168B1 (ko) 2012-07-09 2013-12-09 주식회사 아이에스시 검사용 소켓의 제조방법
KR101435459B1 (ko) * 2014-03-26 2014-08-28 실리콘밸리(주) 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법
KR101848631B1 (ko) 2016-06-27 2018-04-13 주식회사 오킨스전자 테스트 소켓의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW510503U (en) * 1999-11-25 2002-11-11 Chipmos Technolgies Inc Distributing structure of wafer's testing pad and burning pad
US6617863B1 (en) * 1998-04-03 2003-09-09 Hitachi, Ltd. Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof
CN101109770A (zh) * 2006-07-20 2008-01-23 微探测株式会社 非接触型单面探针结构
CN101303371A (zh) * 2007-05-11 2008-11-12 韩商·Amst有限公司 探针卡及其制造方法
TW200907347A (en) * 2007-08-07 2009-02-16 Chunghwa Prec Test Tech Co Ltd Structure of test carrier board with fine pitch and manufacturing method thereof
CN101568611A (zh) * 2007-11-08 2009-10-28 日东电工株式会社 粘合片以及使用其的半导体装置的制造方法
TW201035572A (en) * 2009-03-27 2010-10-01 Advantest Corp Test device, test method, and production method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982320A (en) * 1975-02-05 1976-09-28 Technical Wire Products, Inc. Method of making electrically conductive connector
JPH0685334B2 (ja) * 1992-05-29 1994-10-26 第二しなのポリマー株式会社 異方導電性コネクタ
JPH06331654A (ja) * 1993-05-18 1994-12-02 Tokyo Electron Ltd プローブカードの製造方法
JP2002031646A (ja) * 2000-07-18 2002-01-31 Toppan Printing Co Ltd 電気検査用導電シート及びその製造方法
KR100448414B1 (ko) 2001-04-12 2004-09-13 주식회사 아이에스시테크놀러지 집적화된 실리콘 콘택터 및 그 제작장치와 제작방법
JP2005259475A (ja) * 2004-03-10 2005-09-22 Jst Mfg Co Ltd 異方導電性シート

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617863B1 (en) * 1998-04-03 2003-09-09 Hitachi, Ltd. Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof
TW510503U (en) * 1999-11-25 2002-11-11 Chipmos Technolgies Inc Distributing structure of wafer's testing pad and burning pad
CN101109770A (zh) * 2006-07-20 2008-01-23 微探测株式会社 非接触型单面探针结构
CN101303371A (zh) * 2007-05-11 2008-11-12 韩商·Amst有限公司 探针卡及其制造方法
TW200907347A (en) * 2007-08-07 2009-02-16 Chunghwa Prec Test Tech Co Ltd Structure of test carrier board with fine pitch and manufacturing method thereof
CN101568611A (zh) * 2007-11-08 2009-10-28 日东电工株式会社 粘合片以及使用其的半导体装置的制造方法
TW201035572A (en) * 2009-03-27 2010-10-01 Advantest Corp Test device, test method, and production method

Also Published As

Publication number Publication date
CN103443633A (zh) 2013-12-11
EP2784519A4 (en) 2015-06-24
EP2784519B1 (en) 2016-11-09
EP2784519A1 (en) 2014-10-01
JP2014526040A (ja) 2014-10-02
KR101150762B1 (ko) 2012-06-08
US20140069579A1 (en) 2014-03-13
WO2013058465A1 (ko) 2013-04-25

Similar Documents

Publication Publication Date Title
JP4786679B2 (ja) プローブカード及びその製造方法
TWI360182B (en) Method for making a conductive film
CN102854343B (zh) 用于半导体器件的测试结构和测试方法
CN103443633B (zh) 用于测试半导体器件的接触件的制造方法
CN102256450A (zh) 埋入式无源器件的电路板及其制造方法
CN103579171A (zh) 半导体封装件及其制造方法
JPH03160768A (ja) 同じ電子部品のアレーで混成回路装置を作製する方法
JP3558298B2 (ja) 電極集合体、icソケット、icテスター、および電極集合体の製造方法
US8981237B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
CN109643707A (zh) 电力用半导体装置
TWI570825B (zh) 利用黏合劑層疊金屬薄板的半導體檢測板及其製造方法
JP2017517863A (ja) 高周波デバイスのテスト用両方向導電性ソケット、高周波デバイスのテスト用両方向導電性モジュール及びその製造方法
JP2000340277A (ja) インターコネクタ及びその製造方法
KR101745884B1 (ko) 초정밀 레이저를 활용한 소켓 및 그 제조방법
TW200828477A (en) Device and method for testing semiconductor element, and manufacturing method thereof
CN104112924A (zh) 一种高密度针座连接器结构及其制作工艺
JP2000340037A (ja) 異方性導電膜及びその製造方法
CN203250878U (zh) 一种高密度针座连接器结构
WO2016031512A1 (ja) 検査端子ユニットおよびプローブカードおよび検査端子ユニットの製造方法
KR101086006B1 (ko) 프로브 및 프로브 유닛 제조 방법 및 프로브 유닛
CN102867796A (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
JP2017181477A (ja) コンタクトプローブ装置
CN109565136A (zh) 电子元器件
JPH1140943A (ja) セラミック成形体の製造方法
JP2004239900A (ja) 回路基板の検査装置および回路基板の検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151007

Termination date: 20190625