JPH03160768A - 同じ電子部品のアレーで混成回路装置を作製する方法 - Google Patents

同じ電子部品のアレーで混成回路装置を作製する方法

Info

Publication number
JPH03160768A
JPH03160768A JP2301248A JP30124890A JPH03160768A JP H03160768 A JPH03160768 A JP H03160768A JP 2301248 A JP2301248 A JP 2301248A JP 30124890 A JP30124890 A JP 30124890A JP H03160768 A JPH03160768 A JP H03160768A
Authority
JP
Japan
Prior art keywords
substrate
contact
adhesive
array
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2301248A
Other languages
English (en)
Other versions
JPH0750801B2 (ja
Inventor
Raymond Frey
ライモント・フライ
Fredy Glaus
フレディ・グラウス
Fredy Heusler
フレディ・ホイスレル
Jurg Steinmann
イユルク・シュタインマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rheinmetall Air Defence AG
Original Assignee
Oerlikon Contraves AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oerlikon Contraves AG filed Critical Oerlikon Contraves AG
Publication of JPH03160768A publication Critical patent/JPH03160768A/ja
Publication of JPH0750801B2 publication Critical patent/JPH0750801B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子混成（ハイブリッド）回路装置を製造
する分野に関し、電子機能部品を非常に高密度実装した
マトリックス状の装置（アレー）を製造する方法とこの
発明による方法で製造するによるＬＥＤアレーに関する
。
〔従来の技術〕
混成回路装置を製造する従来の方法は、個々の電子機能
部品を含むチップを基板、たいてい導線パターンを付着
させたセラミックス板の上に貼付でいる。接着剤として
は、例えば銀を混ぜたエポキシ硬化樹脂が使用される。
この樹脂は同時にパターン導線とチップ間の導電接続を
形成している。
この接着接続が機械屹″゛も電気的にも要求を保証して
いる場合には、一定量の接着剤を使用し、接着時にチッ
プを簡単に押し付けなければならない。
その場合、特に例えば個々の発光ダイオードのような非
常に小さいチップを処理する場合、接着剤がチップの下
で横方向に簡単に押し出されることがあり得る。押し出
された接着剤の膨らみが隣のパターン導線に、または接
着剤の膨らみが隣のチップに接触すると、望ましない電
気接続を与える。
この状況を防止するため、隣合ったパターン導線と隣合
ったチップが予想される接着剤の膨らみによって与えら
れる最小間隔を占めるか、あるいは過剰な接着剤を以下
の工程で除去すると言う配慮がされていなくてはならな
い。何れの場合でも、達成可能な実装密度が制限される
。
全て同じ機能素子から或るアレーを製造するには、通常
モノリシック集積法が使用される。つまり、全ての機能
ユニットを所望の配置と実装密度で含むチップが製造さ
れる。電子記憶回路はこの方法で作製されることが知ら
れている。モノリシック集積を行うと、高密度実装が可
能になる。しかし、このモノリシンク集積が生産量と収
益性に関して妥当である場合、機能上優れた機能ユニッ
トを高生産量で製造でき、非常の高実装密度が望まれる
ことが前提になる。多くのエネルギと、それ故に物理的
理由から比較的広い面積を要するチップに対して、七ノ
リシックに集積したブロソクを製遣する場合、生産量が
少なずぎ、収益性がない。多くの場合、使用する材料な
いしは製遣方法も集積に単純に適していると言えない。
この状況は、今目主に個々のＬＥＤを基板上に貼付で作
製されるＧａＡｓの発光ダイオードのアレ−（ＧａＡｓ
　ＬＥＤ）に特に見られる。この場合、達成できる実装
密度は、先ずこの組立方法の第一の問題である。人間の
目にとって好ましい光密度に対してＬＥＤは、例えば０
．２５　ｘ　Ｏ．２５　ｘ　Ｏ．１８　ｍｍの寸法を有
する。この様な小さい素子にとって、接着剤を実際上素
子の載置面全体にわたって付けることが必要である。何
故なら、そうでないかぎり確実な固定が保証されないか
らである。接着剤のスポットを正しく計量して正確に位
置決めする場合でも、ＬＥＤを載置するとき接着剤の一
部がＬＥＤの下で横方向に押し出され、この接着剤のス
ポットを余計な作業工程で除去しない場合、ＬＥＤに必
要な面積がその載置面積の二倍にもなり得る。最近の技
術では、ｌ　ｍｍの実装密度間隔、つまりＩＩｌｌ１２
当たり１個のＬＥＤを有するＬＥＤアレーを製造するこ
とができる。
今日流用されている方法で作製されたＬＥＤアレーでは
、実装密度が低いので、高々表面の４分の１しか有効発
光面になっていない。従って、このようなＬＥＤアレー
で表示される画像は、人間の目によって発光点から明確
に合威して、確訛できないので、高度な要求を満たして
いない。高密度実装されたＧａＡｓ　ＬＥＤのアレーは
、画質がより高く、より小さい構造寸法及び／又はより
高い分解能の表示を可能にするので望ましい。
〔発明の課題〕
この発明の課題は、モノリシンク集積法の利点（特に高
実装密度が可能である）と個々のチップの加工処理の利
点（特に誤りのある機能素子を排除する）を互いに統合
する、アレ一の製造方法およびアレーを作製する混成回
路を提示することにある。
〔課題を解決する手段〕
上記の課題は、この発明により、冒頭に述べた種類に属
する方法の場合、第一工程で基板の上に部品配置の領域
に遮断手段を設け、遮断手段の間に機能部品が基板と電
気的に接触し、他の工程で機能部品を接触する時、前記
遮断手段を越えて隣接する機能部品またはそのパターン
導線が互いに電気的に接続する電気接触が切り離される
ことによって解決されている。
上記の課題は、この発明により、冒頭に述べた種類に属
する混成回路の場合、機能素子（４）の列の間に遮断手
段（３．９）が存在し、この遮断手段が基板上に延びる
盛り上がり（３）または窪み（９）であることによって
解決されている。
（発明の効果〕 上記の方法は、通常の方法（モノリシ・冫ク集積法を使
用しない）よりも実装密度に対してかなり上限を高めて
いる。何よりも、部品の下で押し出される接着剤のスポ
ットが実装密度に及ぼす影響を相当低減するので、実装
密度は前記素子の縁の不規則性と達戒できる位置決め精
度とにしか依在しない。上記の方法は通常の材料と補助
手段を用いて実行できる。この方法は、アレーを作製す
る出来る限り多種のチップに対して利用できる。適格機
能素子に関する生産量が少なく、従ってモノリシック集
積法で高い不良品率を出さないで作製されるアレーに対
して、上記の方法はモノリシック集積法に起因する個々
のブロックの機能素子を、個々の部品に分解することな
く、更に加工処理できる可能性を提供する。例えば、こ
の方法によってＧａＡｓ　ＬＥＤまたは他の部品のアレ
ーを、実装密度間隔０．３３　ｍｍ、即ちｌＩＩＩＩｚ
当たり９個のＬＥＤと同し程度で作製できる。
〔実施例〕
この発明による方法の主要な特徴は、チップを導電性接
着剤で貼付けた導線パターン間を遮断手段で互いに分離
している点にある。この遮断手段はチンプの下で押し出
された接着剤のスポソトと隣接した導線パターンまたは
隣のチノプの接着剤のスポットの間に接触が生しる可能
性を制限している。それにも係わらず、接触が生しる稀
な場合のために、遮断手段によって後から接着剤を分離
することが非常に狭い中間室で通常の方法を用いて行う
ととができる。
一定のＧａＡｓ　ＬＥＤアレーを製造する例に付いてこ
の発明による方法を説明する。このアレーは、寸法０．
２５　ｘ　Ｏ．２５　ｘ　Ｏ．１８　ｍｍを有する１２
８　ｘ　１２８個の個別市版ＧａＡｓ発光ダイオードの
正方形で構戒されている。網目の間隔は０．３３　ｍｍ
になる。つまり、ＬＥＤの間隔は平均０．０８　ｍｍで
ある。基板はセラミックス製の基板である。この基板に
はマトリソクスの列を形成する幅が０．２８　ｍｍで、
間隔が０．０５　ｍｍの１２８本の平行な導線パターン
が付けてある。これ等の導線の何れにも、例えば銀を混
ぜたエポキシ樹脂のような導電性接着剤で１２８個のＬ
ＥＤが接着してある。それぞれ１２８個のＬＥＤの間隔
を置いた導電接続がＬＥＤの基板に対向する表面にわた
って行われている。そのためには、これ等の口｝Ｄはそ
の表面に、多点接着又は一層接続法で問隔を置いて付け
たボンド通路をイ『する。
これ等のＬ　Ｅ　Ｄアレーを従来の技術による方法で作
製するなら、１、ＥＤを付ける時、ＬＥＤＯ下で押し出
された接着剤により形成されて、パターン導線の問のた
った０．０５　ｍｍの中間室の上で避けがたい導電接続
が生しる。このような短絡を防止するため少量の接着剤
を使用するなら、接着剤は１，ＥＯの全面にわたって分
布しなくて、固定には不充分である。短絡を後で補修す
るには、接着剤を基板のセラξクンス材料まで一緒に除
去する必要がある。
しかし、充分な寿命で銀エボキシやセラミクソスを削り
出せる市販の工具がない。更に、接着剤を汚し、ＬＥＤ
に損傷を与える恐れが生しる。
上記のＬＥＤアレーに対するこの発明による製遣方法は
、以下の５主工程で進行する。
１．セラミックス基板の上面でパターン導線間に遮断遮
断を塗布する。
２．ＬＥＤを順次パターン導線上に貼付る。
３．個々のパターン導線の抵抗値を測定してパターン導
線間の導電接続を行い。この工程は一つの実施例では省
略することもできる。
４．隣のパターン導線間に導電接続が生じたら、通常の
分離手段で機械的に分離して切離を行つ。
５．パターン導線をもう一度短絡に関して（他の実施例
では最初に）検査する。稀な場合、このようなことがも
う一度あり得るが、他の原因も接着剤の割れとしてあり
得るので、このようなアレーは不良品である。
６．ＬＥＤは基板に対向する上側で間隔を置いて接続さ
れる。
この発明による方法の第一工程では、二つの実施例が利
用できる。これ等が第１図でそれぞれ欄ＡとＢに示して
ある。
Ａ：光化学的方法で、基板１の上でパターン導線２の間
に約０．０５　ｘ　Ｏ．０５　ｍｍの断面の障害物を付
ける（第１図の部分Ａ１を参照）。この障害物の材料は
電気絶縁性であり、機緘加工に対して硬化した接着剤に
できる限り似ているべきである。例えば、障害物の材料
としてポリイミドが適している。
Ｂ：基板材料を削り出して、パターン導線間に約０．０
５　ｍｍの幅で０．０５　ｍｍの深さの溝９を掘る（第
１図の部分Ｂ１を参照）。
この発明による方法の第二工程では、遮断手段の間でパ
ターン導線の上に順次ＬＥＤ　４を貼付ける。
導電性接着剤６としては、例えば銀を混ぜたエポキシ樹
脂が使用される。エポキシ接着剤の比較的長いモールド
時間にも係わらず、この接着剤を少量にして急速に硬化
あるいは乾燥させるので、斑点状の少量を置いた直後に
部品を差し込む必要がある。換言すれば、接着剤の粒を
付け、ＬＥＤを載置することをどのＬＥＤに対しても繰
り返す必要がある。ＬＥＤを押し込むと、接着剤が横に
はみ出し、障害物とＬＥＤの間で堰止められるか、ある
いは最悪の場合この障害物の上まで昇る（第１図の部分
Ａ２を参照）。この接着剤の淀みは載置精度や他の加工
工程で問題となるので、微妙な場合には満９付きの外の
基板を使用すると有利である。基板にパターン導線の間
で溝９がある場合、ＬＥＤＯ下で押し出された接着剤は
盛り上がりまたは液滴として溝の隅で硬化する。多量の
場合、硬化樹脂の凝集力と表面張力によって満９が橋絡
し、接着剤が沼９の底に到達しない（第１図の部分Ｂ２
を参照）。
この発明による方法の第三の工程では、個々のパターン
導線の抵抗を測定する。少なすぎる抵抗値を有するパタ
ーン導線は隣のパターン導線に導電接続され、次の工程
で互いに分離する必要がある。
この発明による方法の第四の工程では、短絡したパター
ン導線のみ、あるいは（方法の他の実施例として）全て
のパターン導線を約０．０３　ｍｍの幅の切断而７によ
って互いに分離する。これ等の切断面は絶縁材料の障害
物の場合、約０．０３　ｍｍまでの深さで障害物に切断
を入れる（第１図の部分Ａ４を参照）、溝の場合、約が
０．０４　ｍｍまで溝に切断を入れる（第１図の部分Ｂ
４を参照）。両方の場合、基板の硬いセラミックス材料
を切断しないので、この切断を市販のフライスの刃で行
える。
何故なら、切断する材料が、例えばエポキシ樹脂（接着
剤）とポリイミド（障害物）であるからである。この様
な柔らかい材料に対して数百ミリメートルの幅のフライ
スの刃を作製でき、硬さのため０．０５　ｍｍの幅より
狭い溝を掘ることができない基板の硬質セラミックスを
切削するフライスの刃に比べて経済的に使用するため充
分長い寿命を有する。
この発明による方法の第五工程では、アレーを検査し、
不良品を取り除く。
この発明による方法の第六工程では、ＬＥＤを間隔を保
って互いに連結する。この方法の工程に対して、二つの
実施例ＣとＤを利用できる。
Ｃ：ＬＥＤには（基板側の）表面上に正方形の接触層５
がある。この層は通常のボンディング法によってボンデ
ング・ワイヤ８に接続している（第１図の部分Ａ５とｂ
５を参照）。ボンンデイング点はｌ．ＥＤの表面の約１
／４の大きさにする必要がある。その理由は、必要な電
流強度と機械的強度に対して一定の線径をか必要で、ボ
ンディング・ワイヤは超音波ボンディングの時、約０．
０５　ｍｍに押し潰されるからである。この場所以外に
接触箇所を二つの接続端子に対して設け、更に予備接続
端子に対して設けると有利である。その外、望ましい電
流分布が生じるように、接触箇所を設計する。ＬＥＤの
表面上の接触面の形状には、例えば第２図に示す可能性
が提示される。接触面とボンディング・ワイヤはＬＥＤ
の発光面の一部を覆うので、発光能力が低減する。第２
ｃ図に示す片側周囲の接触層は発光面に最も少ない影響
を与えるので望ましい。発光面の影響はＬＥＤの側面と
この側面に沿って張り巡らすボンデイン・ワイヤへの接
触面によって防止されている。しかし、この技術は通常
の手Ｄ　： 段を用いる描画技術上の理由では実現できない。各々の
ＬＥＤを基板の上に個別接続することもＬＥＤの発光面
をより多く開放させるが、装置の厚さに関して場所を少
なくするので不可能である。
ＬＥＤの片側側面の接触面（第２ｃ図を参照）は、層接
続によって互いに連結している。製造のこの実施例の場
合、異なる材料の膨張係数が異なると言う問題に特に注
意する必要がある。層接続を行うためには、第３図に示
す以下の工程が必要である。
電気的に絶縁された透明材料１０を装備した基板に、例
えばポリイ果ドを鋳込む（第３ａ図参照）。
一光化学的な方法で１２８本の平行な溝１１が接触層の
上に作製される（スパッタリング）（第３ｂ図参照）。
−アレ一の表面をアルミニューム層１２で被覆する（第
３ｃ図参照）。
−ｍの中間のアルミニューム層をエッチングして除去す
る。その結果、接触点の上およびそれ等の間でのみ、ア
ルミニューム製の層接続部にフォトレジスト１３が被覆
されている（第３ｄ図参照）。
今まで説明したこの発明による全製造方法の他の実施例
では、個々の機能素子、例えばＬＥＤの代わりに、同じ
又は異なった大きさを有する多数の機能素子の集積ブロ
ックを加工処理している。この方法の実施例は第４図に
図示してある。ウヱハーの上にアレーとして望ましい間
隔、例えば網目間隔０．３３　ｍｍで作製すると仮定す
る。この状況はＬＥＤの場合には何ら困難なく実現でき
る。ウェハー上の適性機能のＬＥＤに対する収率が約１
００％であるとすると、所望のアレーに相当する（例え
ば、１２８　ｘ　１２８個のＬＥＤ　）のウェハー切出
部分が直接ウェハーから切り出され、基板上に組み込ま
れる。
そして、多数の個別ＬＥＤの微妙な組立を省略される。
しかし、ウェハーの上で欠陥のある１、ＨＤが避けがた
いので、１００％適性機能のＬＥＤのブッロク状にした
チップをウェハーから切り出し、そのようなチップにし
て基板上に載置する部分集積法が提示してある。ブロッ
ク（チップ）の大きさは好ましくはｍｘｎ個のＬＥＤで
、その場合ｍやｎは２の幕数であるか、あるいは作製す
るアレーの横長さの整数分の１であると有利である（第
４ａ図のｍ＝４，ｎ＝２のブロックを参照）。ブッロク
の大きさを決定するには、適当な統計モデルによって行
われる。従って、ウェハーを不良ＬＥＤの分布に応して
最適に利用できる。場合によっては、個のブロック内に
も最大数の不良素子を許すことができる。
集積接続法によってブロック、例えばＬＥＤのブッロク
を組み立てるためには、最外側のＬＥＤに対してのみ接
着剤で基板上のパターン導線を橋絡する必要がある。そ
れ程大きくないブッロクの場合には、ブロックを固定す
るのにも充分である。個別素子を組み込むときのように
、この発明による方法の上記実施例でも、パターン導線
間の短絡の恐れが接着剤によって生しる。個別ＬＥＤの
加工処理による方法の場合のように、ここでも基板をそ
れのために準備される。従って、このような短絡を簡単
に後処理で除去できる。基板のパターン導線の間の遮断
手段として溝を有するこの実施例はただブロックの加工
に利用できる。何故なら、基板の表面がブロックの組立
のため平坦である必要があるからである。
ブロックの個別ＬＥＤは、基板上のパターン導線の方向
に向けて貼付を行った後、ＬＥＤの厚さの全部または少
なくとも９０％まで互いに切り離する必要があり（第４
ｂ図参照）、それによって電流の導入をマトリックスの
個別部品に分散させることができる。全体を切り離すと
、必要なフライス切断が同じ作業工程で基板の溝９まで
行え（第４Ｃ図参照）、同時に存在し得る全ての短絡も
切り離すからである。ブロックを組み込み、パターン導
線に平行に切り離す場合、このアレーは個別部品の組込
によって生じたアレーと同じように更に加工処理される
。
ブロック組立によるアレーを作製する利点は、任意の形
状と任意の大きさのアレー、何よりも直線状アレーを作
製でき、その場合簡単な組立によって個別チップ組立法
を用いるよりももっと高密度の網目間隔になる点にある
。
この発明による方法で作製されるＬＥＤアレーは、その
高密度実装のおかげのため、より高品質の非常に小さい
表示に加工できる。この小ささと品質の利点を表示全体
に完全に移すために、基板の下側にも上側のパターン導
線に対して直交しているが、ＬＥＤの表面のポンデイン
グ・ワイヤに対して平行に延びるパターン導線があると
有利である。
これ等のパターン導線は、マトリックスの縁で］，ＥＤ
の表面の接続導線または層接続部に連結している。この
ような配置によって、マトリックスの両面に電流を供給
でき。つまり、一つの列でボンディング・ワイヤが不良
である場合でも、全体の列に給電できる。基板の両面に
給電接続端子を設けると、他の回路を比較的簡単に接続
できる。駆動電子回路っは、似た基板の上にＬＥＤアレ
ーの下側に少しずらして装着すると有利で、これによっ
て非常にコンパクトな構造になる。非常にコンパクトな
構造を有する表示、例えば兵器系の発火誘導情報の表示
として採用すると有利である。何故なら、この表示を人
間工学的に保護方向の視界に開放できるからである。
の製品の模式図。
第２ａ，２ｂ，２ｃ，２ｄ図、基板側のＬＥＤの側面上
での接触面の種々の形状を示す模式平面図。
第３ａ，３ｂ，３ｃ，３ｄ図、基板側のＬＥＤの側面上
で層接続を行う個別工程での製品の模式図。
第４ａ，４ｂ，４ｃ図、ＬＥＤブロックのアレーを作製
する模式図。
図中参照符号： ・・・基板、 ・・・パターン導線、 ・・・障害物、 ・・・　ＬＥＤ， ・接着剤、 ・フライス切断部分、 ・溝、 ・・絶縁透明材料、 ・・窪み、 ・・アルミニューム層、 ・・フォトレジスト。

Claims (19)

    【特許請求の範囲】
  1. １．機能素子のマトリックス状またはグループにした配
    置と高実装密度を有する電子混成回路を作製する方法に
    おいて、第一工程で基板の上に部品配置の領域に遮断手
    段を設け、遮断手段の間に機能部品が基板と電気的に接
    触し、他の工程で機能部品を接触する時、前記遮断手段
    を越えて隣接する機能部品またはそのパターン導線が互
    いに電気的に接続する電気接触が切り離されることを特
    徴とする方法。
  2. ２．遮断手段は基板（１）上で隣を走るパターン導線（
    ２）の間に取り付けてあることを特徴とする請求項１記
    載の方法。
  3. ３．遮断手段として基板上で走る電気絶縁材料の盛り上
    がり部分（３）が形成されていて、この絶縁材料は接触
    し使用する接着剤（６）に機械加工特性ができる限り似
    ていることを特徴とする請求項２記載の方法。
  4. ４．接触用の接着剤（６）としては銀を混ぜたエポキシ
    樹脂が使用され、盛り上がり部分の形成にはポリイミド
    が使用されることを特徴とする請求項３記載の方法。
  5. ５．遮断手段として溝（９）を基板に付けることを特徴
    とする請求項２記載の方法。
  6. ６．機能部品を接着で接触させる場合に生じ、望ましく
    ない、遮断手段の上に突き出る電気接触部は一つの工程
    で接触を形成する材料の機械的な分離によって分離され
    、その場合、分離断面が遮断手段まで入り込むことを特
    徴とする請求項１〜５の何れか１項に記載の方法。
  7. ７．機能部品（４）は個別に基板（１）の上に接触して
    いることを特徴とする請求項１〜６の何れか１項に記載
    の方法。
  8. ８．機能部品（４）は製造ウェハから切り出した集積ブ
    ロックの形にして基板（１）の上に接触させてあること
    を特徴とする請求項１〜６の何れか１項に記載の方法。
  9. ９．機能部品のｍとｎ個のブロックの横の長さが使用さ
    れていて、ここでｍとｎは２の冪数（つまり、１，２，
    ４，８，１６，・・・）であるか作製するアレーの横の
    長さの整数分の１であることを特徴とする請求項８記載
    の方法。
  10. １０．ブロックは接触させた後、接触接着剤によって他
    の製造工程で、接触接着剤（６）を通過し、遮断手段ま
    で導入されう分離過程によって電気的に分離されること
    を特徴とする請求項８又は９記載の方法。
  11. １１．個々のチップ（４）は基板（１）に対向する面に
    対応する接触面（５）を有し、この接触面は、多重ボン
    ディング法によって装着される線材（８）によって互い
    に連結されることを特徴とする請求項１〜１０の何れか
    １項に記載の方法。
  12. １２．個々のチップ（４）は基板（１）に対向する面に
    対応する接触面（５）を有し、これ等の接触面は光化学
    法によって作製される層接続に連結されることを特徴と
    する請求項１〜１０の何れか１項に記載の方法。
  13. １３．蜜に実装されたＬＥＤアレーを製造するための請
    求項１〜１２の何れか１項の方法を使用すること。
  14. １４．ＧａＡｓＬＥＤのアレーを有する混成回路におい
    て、請求項１〜１２の何れか１項の方法によってその混
    成回路を作製することを特徴とする混成回路。
  15. １５．機能素子（４）の列の間に遮断手段（３，９）が
    存在し、この遮断手段は基板上に延びる盛り上がり（３
    ）または窪み（９）であることを特徴とする混成回路。
  16. １６．遮断手段のところには、接触材料製の分離した電
    気接触ブリッジがあることを特徴とする請求項１５記載
    の混成回路。
  17. １７．機能素子の間に延びる遮断手段は、機械的な分離
    過程のトレースを有することを特徴とする請求項１５ま
    たは１６記載の混成回路。
  18. １８．接着したＬＥＤに対向する基板（１）の側には、
    パターン導線が付けてあり、これ等の導線はＬＥＤを接
    続するため、基板に対向する表面で平行に延び、この表
    面に平行に接続されていることを特徴とする請求項１５
    または１７記載の混成回路。
  19. １９．兵器の系で発火誘導情報の表示に請求項１４また
    は１５のＬＥＤアレーを使用すること。
JP30124890A 1989-11-09 1990-11-08 同じ電子部品のアレーで混成回路装置を作製する方法 Expired - Lifetime JPH0750801B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH406889 1989-11-09
CH4068/89-1 1989-11-09

Publications (2)

Publication Number Publication Date
JPH03160768A true JPH03160768A (ja) 1991-07-10
JPH0750801B2 JPH0750801B2 (ja) 1995-05-31

Family

ID=4269222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30124890A Expired - Lifetime JPH0750801B2 (ja) 1989-11-09 1990-11-08 同じ電子部品のアレーで混成回路装置を作製する方法

Country Status (5)

Country Link
US (1) US5125153A (ja)
EP (1) EP0427052B1 (ja)
JP (1) JPH0750801B2 (ja)
AT (1) ATE87767T1 (ja)
DE (1) DE59001120D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028612A1 (ja) * 2007-08-28 2009-03-05 Panasonic Electric Works Co., Ltd. 発光装置
JP2009054897A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光装置
JP2009054896A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6099959A (en) * 1998-07-01 2000-08-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
EP1180918B1 (en) * 2000-08-16 2010-01-27 Ericsson AB Method for dispensing adhesive on a circuit-board carrier member and circuit-board provided thereby
AU2003235489A1 (en) * 2002-05-08 2003-11-11 Tom Mcneil High efficiency solid-state light source and methods of use and manufacture
US9255686B2 (en) 2009-05-29 2016-02-09 Cree, Inc. Multi-lens LED-array optic system
US9048392B2 (en) 2010-04-23 2015-06-02 Cree, Inc. Light emitting device array assemblies and related methods
KR20120082714A (ko) * 2011-01-14 2012-07-24 삼성엘이디 주식회사 발광소자용 접착필름 및 이를 이용한 발광다이오드 패키지 제조방법
US9401103B2 (en) 2011-02-04 2016-07-26 Cree, Inc. LED-array light source with aspect ratio greater than 1
KR101378012B1 (ko) * 2012-03-14 2014-03-24 삼성전자주식회사 멀티 어레이형 초음파 프로브 장치 및 멀티 어레이형 초음파 프로브 장치의 제조 방법
WO2013152201A1 (en) * 2012-04-06 2013-10-10 Cree, Inc. Led-array light source with aspect ratio greater than 1
DE102015119653A1 (de) * 2015-11-13 2017-05-18 Osram Opto Semiconductors Gmbh Modul für eine Videowand

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56132381A (en) * 1980-03-22 1981-10-16 Tokyo Shibaura Electric Co Method of manufacturing display unit
JPS60187070A (ja) * 1984-03-06 1985-09-24 Toshiba Corp 半導体発光装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2435883A1 (fr) * 1978-06-29 1980-04-04 Materiel Telephonique Circuit integre hybride et son procede de fabrication
US4343833A (en) * 1979-06-26 1982-08-10 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing thermal head
JPS56115553A (en) * 1980-02-18 1981-09-10 Fujitsu Ltd Method of mounting integrated circuit
US4843035A (en) * 1981-07-23 1989-06-27 Clarion Co., Ltd. Method for connecting elements of a circuit device
JPS60140153A (ja) * 1983-12-28 1985-07-25 Toshiba Corp 超音波探触子の製造方法
JPS61168232A (ja) * 1985-01-21 1986-07-29 Oki Electric Ind Co Ltd 半導体素子のダイスボンデイング方法
JPS6226879A (ja) * 1985-07-29 1987-02-04 Toshiba Corp 金属蒸気レ−ザ発振管
US4845405A (en) * 1986-05-14 1989-07-04 Sanyo Electric Co., Ltd. Monolithic LED display
DE3621796A1 (de) * 1986-06-30 1988-01-07 Siemens Ag Verfahren zur verbesserung der nebensprechdaempfung bei einer optisch-elektronischen sensoranordnung
US4978811A (en) * 1988-04-01 1990-12-18 The Dow Chemical Company Process for hydrolysis of ortho-aromatic di-aryl ethers
JPH0793391B2 (ja) * 1988-09-14 1995-10-09 松下電工株式会社 半導体パッケージの封止枠の装着方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56132381A (en) * 1980-03-22 1981-10-16 Tokyo Shibaura Electric Co Method of manufacturing display unit
JPS60187070A (ja) * 1984-03-06 1985-09-24 Toshiba Corp 半導体発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028612A1 (ja) * 2007-08-28 2009-03-05 Panasonic Electric Works Co., Ltd. 発光装置
JP2009054897A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光装置
JP2009054896A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光装置
US8664674B2 (en) 2007-08-28 2014-03-04 Panasonic Corporation Light emitting diode device preventing short circuiting between adjacent light emitting diode chips

Also Published As

Publication number Publication date
EP0427052A1 (de) 1991-05-15
US5125153A (en) 1992-06-30
JPH0750801B2 (ja) 1995-05-31
ATE87767T1 (de) 1993-04-15
DE59001120D1 (de) 1993-05-06
EP0427052B1 (de) 1993-03-31

Similar Documents

Publication Publication Date Title
JPH03160768A (ja) 同じ電子部品のアレーで混成回路装置を作製する方法
US8809121B2 (en) Singulation of IC packages
US6403881B1 (en) Electronic component package assembly and method of manufacturing the same
US20120063137A1 (en) Foldable LED light recycling cavity
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
JP6653022B2 (ja) ビデオウォールモジュールおよびビデオウォールモジュールの製造方法
KR20020086219A (ko) 반도체 장치의 제조 방법
KR19980070254A (ko) 수지밀봉형 반도체 장치
JPH08162606A (ja) プリント回路板を使用した電子部品パッケージの立体相互接続
KR20010085475A (ko) 전자 반도체 소자의 제조 방법
US7466021B2 (en) Memory packages having stair step interconnection layers
US6729001B2 (en) Method for making a sonoprobe
CN103579171A (zh) 半导体封装件及其制造方法
JPH11346004A (ja) チップ型半導体のパッケージ構造および製造方法
KR20000035207A (ko) 반도체 장치의 제조 방법
US6368893B1 (en) Method of fabricating semiconductor device
JP2000196153A (ja) チップ電子部品およびその製造方法
US20020022312A1 (en) Method of fabricating semiconductor device
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
SE470501B (sv) Förfarande vid montering på ett substrat av en TAB-krets, varvid TAB-strukturens anslutningar utgörs av ett elektriskt ledande anslutningsmönster som framställts på en filmremsa och vilket är anslutet till TAB-strukturens halvledarkretsbricka
US3459999A (en) Circuit module and assembly
JPH1146061A (ja) プリント配線板の製造方法
JP3312120B2 (ja) チップ部品型の発光ダイオードの製造方法
JP2924583B2 (ja) 素子分離型複合マイクロ波回路モジュール