JP2014526040A - 半導体素子テスト用コンタクトの製造方法 - Google Patents
半導体素子テスト用コンタクトの製造方法 Download PDFInfo
- Publication number
- JP2014526040A JP2014526040A JP2014518790A JP2014518790A JP2014526040A JP 2014526040 A JP2014526040 A JP 2014526040A JP 2014518790 A JP2014518790 A JP 2014518790A JP 2014518790 A JP2014518790 A JP 2014518790A JP 2014526040 A JP2014526040 A JP 2014526040A
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- conductor
- layer
- cut
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本発明は、半導体素子のリード端子を接触させて半導体素子が正常かどうかを検査するために用いられる絶縁体板に導電体部が一定の間隔で配列形成されたテストソケット用コンタクトを提供することを目的としている。そのため、絶縁体層と導電体層を連続反復して接合積層し、該積層物の一面を切断した後、前記積層物と絶縁体層をさらに連続反復して接合積層し、該積層物の前面を切断して完成物を得る新しいタイプのコンタクトの製造方法により、前記製造過程で層の形成厚さと切断幅に応じて導電体部のピッチ間隔を決定することができて導電体部のピッチ間隔を達成することが可能な半導体素子テスト用コンタクトを得ることが可能となった。
Description
本発明は、半導体素子のリード端子を接触させて半導体素子が正常か否かを検査するために用いられる絶縁体板に導電体部が一定の間隔で配列形成されたテストソケット用コンタクトに関する。さらに詳しくは、絶縁体層と導電体層を連続反復して接合積層し、該積層物の側面を切断した後、前記積層物と絶縁体層をさらに連続反復して接合積層し、該積層物の側面を切断して完成物を得る新しいタイプのコンタクトを製造する方法を提供することにより、前記製造過程で層の形成厚さおよび切断幅に応じて導電体部のピッチ間隔を決定することができ著しく狭い導電体部のピッチ間隔を達成することが可能な半導体素子テスト用コンタクトの製造方法に関する。
一般に、半導体素子の製造が完了すると、電気的に試験して異常がないかどうかを検査する。この際に用いるものが半導体試験装備用テストソケットである。このテストソケットとしてはコンタクトを用いる。
前記コンタクトは、通常、絶縁体板に多数の円形導電体部が一定の間隔で配列形成された板状を呈する。このようなコンタクトを用いた半導体素子の検査方式では、前記コンタクトの上面の導電体部に半導体素子のリード端子を接触させ、前記導電体部に電気が一括的に印加されるようにする底部のソケットボードによって半導体素子の入出力信号を分析する方式で試験する。
ここで、前記コンタクトに形成された導電体部のピッチ間隔が非常に重要である。その理由は、技術の発達により半導体素子が超小型化するにつれてリード端子の間隔がマイクロ化されており、導電体部のピッチ間隔が広ければ、リード端子との接触、位置、数量、配置などによる多くの制約を受けるためである。
このような用途で使用されるコンタクトの製造方式は、主に、絶縁体板に孔を形成して導電体を充填する方式であるが、孔のサイズ、および孔と孔間のピッチ間隔を狭めることが可能な範囲は250μm以下にはできず、前記孔は最大数十万個以上を穿孔しなければならないので、穿孔に要する時間が長くなるのはもとより、穿孔過程中、或いは完成した数十万個の孔のために、絶縁体板が構造的に非常に弱くなり、破損、亀裂、変形などが発生し易くなる。
従って、このような加工方式で製造されたコンタクト、または前記コンタクトを製造するために作られる金型などは、導電体部を形成するための孔のサイズまたはピッチ間隔を調節することに限界がある上、製作が難しいという問題点と共に、精度を高めるための先端精密加工機械などが相当高価であって製作費用を増大させる要因となる。さらに、このような先端精密加工機械であっても、250μm以下に加工する場合には、微細加工の際の機械的な誤差により不良率が高いという問題点があった。
一方、特許文献1は、液状の絶縁体層内に導電性金属粉末を入れ、上下から磁力を加えることで金属粉末が磁性により集められて導電フィラーを形成した後、この状態で硬化させてコンタクトを製造する方式を開示しているが、この製造方式も、上下に配置される金型および磁石、磁力を印加するピンなどは上述したような加工方式による孔が必須であるので、ピッチを狭めることにおける限界を克服することができなかった。
そして、上述したように磁力の力で導電フィラーを形成する場合、液体の粘性によって金属粉末の移動が円滑でないため、垂直にうまく整列されない上、隣接する導電フィラーと混ぜられる場合に電気的な誤接続を誘発するおそれがあって、従来と比較して製作は容易であるが、信頼性は劣るとの問題点を抱えていた。
そこで、本発明は、上述したような従来の問題点を解決するために開発されたものであって、特に孔を加工することなく達成することが可能な全く新しいタイプのコンタクト製造方式を提案する。これは連続積層と切断方式の反復によって導電体部のピッチ限界を大幅に狭めることができるようにすること、および導電体部の区分を確然にしてテストの正確性および信頼性を確保することができるようにすることを目的とする。
上記目的を達成するために、本発明によれば、絶縁体層、導電体層、さらに絶縁体層およびさらに導電体層で一定の高さとなるまで連続反復して接合積層させる第1積層段階と、前記第1積層段階で完成した第1積層物の側面を基準として一定の厚さの位置を高さ方向に垂直切断し、横方向に全幅の絶縁体部と導電体部が連続反復的に形成される第1切断物を得る第1切断段階と、前記第1切断段階で得られた第1切断物、絶縁体層、さらに第1切断物およびさらに絶縁体層で一定の高さとなるまで連続反復して接合積層させる第2積層段階と、前記第2積層段階で完成する第2積層物の側面を規準として一定の厚さの位置を高さ方向に垂直切断し、縦方向に全幅の絶縁体部と前記全幅の絶縁体部の一面に形成される小幅の絶縁体部および導電体部とが連続反復的に形成される第2切断物を得る第2切断段階とを含んでなる、半導体素子テスト用コンタクトの製造方法を提供する。
また、本発明によれば、前記製造方法によって第1切断物、すなわち、横方向に全幅を有する絶縁体部と、前記全幅の絶縁体部の側面に横方向に全幅を有する導電体部と、前記全幅の絶縁体部と、全幅の導電体部とが縦方向に連続反復的に配列形成されてなることを特徴とする半導体素子テスト用コンタクト、或いは、前記製造方法によって第2切断物、すなわち、縦方向に全幅を有する絶縁体部と、前記全幅の絶縁体部の側面に縦方向に連続反復して配列形成される小幅の絶縁体部および導電体部と、前記全幅の絶縁体部と、小幅の絶縁体部および導電体部とが横方向に連続反復的に配列形成されてなることを特徴とする半導体素子テスト用コンタクトを得ることができる。
上述したように、本発明は、製造方法において絶縁体層と導電体層を形成する厚さおよび切断幅に応じてピッチ間隔が決定されるため、従来のように孔を加工することに比べて著しく狭いピッチ間隔を達成することができるという利点がある。
さらに、先端技術を用いることなく層の形成または切断を容易に達成することができるため、製作が容易でありながらも低費用で完成させることができる上、方式自体のみで精密性が向上するという利点を持つ。
また、前記絶縁体部および導電体部のサイズ、厚さ、間隔などは層の形成厚さおよび切断幅を自由に調節することができるため、ピッチ間隔を狭めながらもその形態を多様化することができるという利点も持つ。
したがって、本発明は、狭い間隔のピッチによりリード間隔が相当狭い超小用半導体素子のテストも円滑に達成することができるのはもとより、コンタクト上への半導体素子の位置、間隔、数量、配置などを自由に調節することができるという効果が発生する。
そして、絶縁体層と導電体層は、完全に別々に区分して積層するため、互いに混じり合わなくて伝導度に対する信頼を完全に確保することができるので、半導体素子のテストが正確に行われるなどの様々な効果が発生する。
本発明によれば、絶縁体層、導電体層、さらに絶縁体層およびさらに導電体層で一定の高さとなるまで連続反復して接合積層させる第1積層段階と、前記第1積層段階で完成した第1積層物の側面を基準として一定の厚さの位置を高さ方向に垂直切断し、横方向に全幅の絶縁体部と導電体部が連続反復的に形成される第1切断物を得る第1切断段階と、前記第1切断段階で切断された第1切断物、絶縁体層、さらに第1切断物およびさらに絶縁体層で一定の高さとなるまで連続反復して接合積層させる第2積層段階と、前記第2積層段階で完成した第2積層物の側面を基準として一定の厚さの位置を高さ方向に垂直切断し、縦方向に全幅の絶縁体部と前記全幅の絶縁体部の側面に形成される小幅の絶縁体部および導電体部とが連続反復的に形成される第2切断物を得る第2切断段階とを含んでなる、半導体素子テスト用コンタクトの製造方法を提供する。
また、本発明によれば、前記製造方法によって第1切断物、すなわち、横方向に全幅を有する絶縁体部と、前記全幅の絶縁体部の側面に横方向に全幅を有する導電体部と、前記全幅の絶縁体部と、全幅の導電体部とが縦方向に連続反復的に配列形成されてなることを特徴とする半導体素子テスト用コンタクト、或いは、前記製造方法によって第2切断物、すなわち、縦方向に全幅を有する絶縁体部と、前記全幅の絶縁体部の側面に縦方向に連続反復して配列形成される小幅の絶縁体部および導電体部と、前記全幅の絶縁体部と、小幅の絶縁体部および導電体部とが横方向に連続反復的に配列形成されてなることを特徴とする半導体素子テスト用コンタクトを得ることができる。
図1は従来の方式によって製造されたコンタクトを示す。まず、この従来の方式によるコンタクトを考察すると、絶縁体板Bに柱状の導電体部Aが縦方向並びに横方向に一定の間隔で配列される形態を取る。
これは、上述したように、絶縁体板Bに孔を形成して導電体を充填し、或いは特許文献1に記載のように液状の絶縁体に導電性金属粉末を含ませて磁力によって導電性フィラーを形成させることにより、達成することができる。
ところが、両者とも必然的に孔が必要であり、この孔を機械的加工方式によって絶縁体板に直接穿孔するか、或いは金型を用いて形成し、形成された孔を用いてコンタクトを製造している。この際、前記機械的加工によって形成された孔のピッチ間隔は250μm以下にはできないため、超小型半導体素子の場合、接触、位置、数量、配置などによる多くの制約を受けざるを得なかった。
図2は本発明の製造方法によって完成したコンタクトを示す。図2に示されているコンタクトは、縦方向に全幅に伸長する絶縁体部21と、前記全幅の絶縁体部21の側面に縦方向に連続反復的に配列形成される小幅の絶縁体部20および導電体部10と、前記全幅の絶縁体部21と、縦方向に連続反復的に配列形成される小幅の絶縁体部20および導電体部10とが横方向に連続反復的に配列形成されてなり、全体的に四角形状を呈している。
図3は本発明の製造方法によって完成した別のコンタクトを示す。図3に示されているコンタクトは、横方向に全幅に伸長する絶縁体部21と、前記全幅の絶縁体部21の側面に横方向に全幅を有する導電体部11と、前記全幅の絶縁体部21と、全幅の導電体部11とが縦方向に連続反復的に配列形成されてなり、全体的に四角形状を呈する。
本発明のコンタクトは、導電体部10、11のピッチ間隔が少なくとも20μmであることを特徴とする。
この際、導電体部10、11のピッチ間隔を20μm以下としてもよいが、構造的に堅牢さを保つためには最小範囲を20μmとすることが好ましい。
このように導電体部10、11のピッチ間隔が狭く形成されると、従来の限界を克服することができるため、リード間隔が相当狭い超小用半導体素子のテストも円滑に達成することができるのはもとより、コンタクト上への半導体素子の位置、間隔、数量、配置などを自由に調節することができて使用上の容易性、便宜性、活用性および互換性において著しく優れた効果を発揮する。
図4は本発明の製造方法を示す。この製造方法を考察すると、絶縁体層2、導電体層1、さらに絶縁体層2およびさらに導電体層1で一定の高さとなるまで連続反復して接合積層させる第1積層段階(S1)と、前記第1積層段階(S1)で完成した第1積層物の側面を基準として一定の厚さの位置を高さ方向に垂直切断し、横方向に全幅に伸長する絶縁体部21と導電体部11とが連続反復的に形成される第1切断物M1を得る第1切断段階(S2)と、前記第1切断段階(S2)で得られた第1切断物M1、絶縁体層2、さらに第1切断物M1およびさらに絶縁体層2で一定の高さとなるまで連続反復して接合積層させる第2積層段階(S3)と、前記第2積層段階(S3)で完成した第2積層物の側面を基準として一定の厚さの位置を高さ方向に垂直切断し、縦方向に全幅に伸長する絶縁体部21と前記全幅の絶縁体部21の側面に形成される小幅の絶縁体部20および導電体部10とが連続反復的に形成される第2切断物M2を得る第2切断段階(S4)とを含んでなる。
すなわち、前記製造方法で得られる第2切断物M2は図2に示された本発明のコンタクトとなり、第1切断物M1は図3に示された本発明の別のコンタクトとなる。
この場合、完成したコンタクトの切断厚さは0.5mm〜2mmとすることが好ましい。
好ましくは、第2切断物M2からなるコンタクトが理想的である。ところが、第1切断物M1からなるコンタクトは、使用者の要求、例えば半導体素子の種類や形態などに応じて後行工程を排除して完成させることができるが、このようにすると、製作経費を一層減らすことができるのはもとより、使用上の容易性も第2切断物M2と比較して殆ど劣らないという利点を得ることができる。
前記第1切断段階(S2)は、図4の第1切断段階(S2)に「切断面」と記載されたように、横方向の全幅に伸長する絶縁体部21と導電体部11とが連続反復的に形成される第1切断物M1となるように、一定厚さの側面を高さ方向に垂直切断することにより行われ、前記第2切断段階(S4)は、図4の第2切断段階(S4)に「切断面」と記載されたように、縦方向に全幅に伸長する絶縁体部21と前記全幅の絶縁体部21の側面に形成される小幅の絶縁体部20および小幅の導電体部10とが連続反復的に形成される第2切断物M2となるように、一定厚さの側面を上下に垂直切断することにより行われる。
上述したような方法で本発明のコンタクトを製造すると、絶縁体層2と導電体層1を形成する厚さおよび切断幅に応じてピッチ間隔が決定されるため、従来のように孔を加工することに比べて一層狭いピッチ間隔を達成することができる。
以下、本発明の好適な例をさらに具体的に説明する。前記第1積層段階(S1)では、絶縁体と導電体の液状の原料を、コーティング、ペインティングおよびスプレーの中から選ばれた一つの方式で皮膜に形成した後、硬化させて層を形成することもでき、或いは、フィルム、シート、板状の絶縁体または導電体に、絶縁体または導電体の液状の原料を、コーティング、ペインティングおよびスプレーの中から選ばれた一つの方式で皮膜に形成した後、硬化させて層を形成することもでき、或いは、フィルム、シート、板状の絶縁体または導電体にフィルム、シート、板状の絶縁体または導電体を積層した後、加熱圧着させて層を形成することもできる。
絶縁体の硬化はその特性に応じて様々の手段があるが、一例として、後述する液状のシリコーンの場合、通常の熱乾燥によって硬化させることができる。
そして、前記第2積層段階(S3)では、第1積層段階(S1)と同様に、第1切断物M1に絶縁体の液状の原料をコーティング、塗布、ペインティングおよびスプレーの中のいずれか一つの方式で皮膜に形成した後、乾燥によって層を形成することもでき、或いは、第1切断物M1にフィルム、シート、板状の絶縁体を積層した後、加熱圧着させて層を形成することもできる。
このようにすると、先端技術を用いることなく容易に厚さ20μmに層を形成することができるため、製作が容易でありながらも精密に形成することができる上、低費用で完成させることができ、同時に絶縁体部20、21および導電体部10、11のサイズ、間隔などは層の形成厚さに応じて自由に調節することができるため、ピッチ間隔を狭めながらもその形態を様々に駆使することができ、絶縁体層2と導電体層1を別々に区分して積層するので、物質が互いに混じり合わずに伝導度に対する信頼性を完璧に確保することができる。
また、前記第1切断段階S2および第2切断段階S4は、ウエハー切断方式、例えばレーザー、ワイヤー、ソーイング、回転カッター、ウォータージェットなどを用いて切断することができる。
このようにすると、先端技術を用いることなく容易に厚さ20μmに切断することができるため、製作が容易でありながらも精密に形成することができる上、低費用で完成させることができ、最終的に完成するコンタクトの厚さを自由に調節することができる。
また、前記絶縁体および絶縁体層2は、公知のように、電気が通じない物質のうち、液体状又は固体状の形態を有することが可能なシリコーン、ゴム、ウレタン、アクリル、ポリプロピレンおよびポリエチレンのいずれか一つまたはこれらの混合物から形成することができる。
前記導電体および導電体層1は、公知のように、導電性の高い金属物質のうち、粉末状の形態を有することが可能な金、銀、銅、アルミニウム、カーボンおよびニッケルのいずれか一つまたはこれらの混合物から形成することができる。或いは、シリコーン、ゴム、ウレタン、アクリル、ポリプロピレンおよびポリエチレンのいずれか一つまたはこれらの混合物に金、銀、銅、アルミニウム、カーボンおよびニッケルのいずれか一つまたはこれらの混合物を粉末状に混合したもののいずれか一つから形成することもできる。
一方、前記絶縁体は液状のシリコーンから構成し、前記導電体は液状のシリコーン10〜30重量%にカーボン、銀、アルミニウム、銅の金属粉末を70〜90%で添加させて混合した液状の導電体混合シリコーンから構成することが最も理想的である。
このようにすると、シリコーン材質の特性上、液状の形態から熱乾燥によって迅速に硬化するため、層の形成が容易であり、別途の手段を用いることなく層間の堅い接合を達成することができ、一旦硬化すると、隣の層の物質が混入しないため層の区分が確然になり、導電性金属粉末をシリコーンに添加させて硬化させることにより導電体を容易に形成することができる。
そして、前記で最も理想的な層の形成方法は、液状の導電体混合シリコーンが硬化した導電体シートに、液状のシリコーンからなる絶縁体を皮膜としてコーティングして硬化した後、さらにこれを繰り返し行う順で層を形成することが最も理想的である。
このようにすると、導電体が予めシート状になって支持層の役割を果たすことができるため、製造が容易であるのはもとより、導電体のシート上に絶縁体シリコーンをコートすることにより、接合積層が容易であって迅速な製作を達成することができる。
また、このようにシリコーンで完成したコンタクトは、材質の特性上、弾性力を持つことにより、半導体素子のリード端子の着脱が容易であるのはもとより、復元力が良くて連続反復使用が可能となり、長期間使用してもあまり毀損しないため正確性および信頼度が高いという利点がある。
図5は本発明のコンタクトの実施例示図である。図示のごとく、コンタクトの上面の導電体部10に半導体素子VSのリード端子RDを接触させ、前記導電体部10に電気が一括的に印加されるようにする底部のソケットボードSBによって半導体素子VSの入出力信号を分析する方式でテストを行う。
上述したように本発明を実現するための具体的な例および実施例を述べたが、通常的技術に対する具体的な手段または説明は省略し或いは簡単な名称などで代替し、本発明で提示した図面は例示図であって、特徴を浮き彫りにするために図法には合わない可能性もあり、要旨を乱すおそれのある部分は便宜上一部削除した。よって、本発明に関連した該当技術分野の当業者であれば、前述した内容を裏付けて十分に実施することができると思われ、本発明の領域から外れない範囲内で様々に修正および変更させて容易に使用することができると思われる。
1 導電体層
2 絶縁体層
10 導電体部
11 (全幅に伸長する)導電体部
20 絶縁体部
21 (全幅に伸長する)絶縁体部
M1 第1切断物
M2 第2切断物
S1 第1積層段階
S2 第1切断段階
S3 第2積層段階
S4 第2切断段階
VS 半導体素子
RD リード端子
SB ソケットボード
2 絶縁体層
10 導電体部
11 (全幅に伸長する)導電体部
20 絶縁体部
21 (全幅に伸長する)絶縁体部
M1 第1切断物
M2 第2切断物
S1 第1積層段階
S2 第1切断段階
S3 第2積層段階
S4 第2切断段階
VS 半導体素子
RD リード端子
SB ソケットボード
Claims (4)
- 絶縁体層(2)、導電体層(1)、さらに絶縁体層(2)およびさらに導電体層(1)で一定の高さとなるまで連続反復して接合積層させる第1積層段階(S1)と、
前記第1積層段階(S1)で完成した第1積層物の側面を基準として一定の厚さの位置を高さ方向に垂直切断し、横方向に全幅の絶縁体部(21)と導電体部(11)とが連続反復的に形成される第1切断物(M1)を得る第1切断段階(S2)と、
前記第1切断段階(S1)で得られた第1切断物(M1)、絶縁体層(2)、さらに第1切断物(M1)およびさらに絶縁体層(2)で一定の高さとなるまで連続反復して接合積層させる第2積層段階(S3)と、
前記第2積層段階(S3)で完成した第2積層物の側面を基準として一定の厚さの位置を高さ方向に垂直切断し、縦方向に全幅の絶縁体部(21)と前記全幅の絶縁体部(21)の側面に形成される小幅の絶縁体部(20)および導電体部(10)とが連続反復的に形成されてなる第2切断物(M2)を得る第2切断段階(S4)とを含んでなる、半導体素子テスト用コンタクトの製造方法。 - 前記第1積層段階(S1)は、絶縁体と導電体の液状の原料をコーティング、ペインティングおよびスプレーの中のいずれか一つの方式で皮膜に形成した後、硬化させて層を形成すること、フィルム、シート、板状の絶縁体または導電体に絶縁体または導電体の液状の原料をコーティング、ペインティングおよびスプレーの中のいずれか一つの方式で皮膜に形成した後、硬化させて層を形成すること、およびフィルム、シート、板状の絶縁体または導電体にフィルム、シート、板状の絶縁体または導電体を積層した後、加熱圧着させて層を形成することの中から選ばれたいずれか一つとし、
前記第2積層段階(S3)は、第1切断物(M1)に絶縁体の液状の原料をコーティング、ペインティングおよびスプレーの中のいずれか一つの方式で皮膜に形成した後、硬化させて層を形成すること、および、第1切断物(M1)にフィルム、シート、板状の絶縁体を積層した後、加熱圧着させて層を形成することの中から選ばれたいずれか一つとすることを特徴とする、請求項1に記載の半導体素子テスト用コンタクトの製造方法。 - 前記絶縁体は、シリコーン、ゴム、ウレタン、アクリル、ポリプロピレンおよびポリエチレンのいずれか一つまたはこれらの混合物からなり、
前記導電体は、金、銀、銅、アルミニウム、カーボンおよびニッケルのいずれか一つまたはこれらの混合物からなり、或いは、シリコーン、ゴム、ウレタン、アクリル、ポリプロピレンおよびポリエチレンのいずれか一つまたはこれらの混合物に金、銀、銅、アルミニウム、カーボンおよびニッケルのいずれか一つまたはこれらの混合物を粉末形状に混合したもののいずれか一つからなることを特徴とする、請求項2に記載の半導体素子テスト用コンタクトの製造方法。 - 前記絶縁体層(2)および導電体層(1)の厚さと、前記第1切断物(M1)および第2切断物(M2)の切断幅は少なくとも20μmとすることを特徴とする、請求項1に記載の半導体素子テスト用コンタクトの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0106832 | 2011-10-19 | ||
KR1020110106832A KR101150762B1 (ko) | 2011-10-19 | 2011-10-19 | 반도체소자 테스트용 콘텍트 제조방법 |
PCT/KR2012/004979 WO2013058465A1 (ko) | 2011-10-19 | 2012-06-25 | 반도체소자 테스트용 콘텍트 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014526040A true JP2014526040A (ja) | 2014-10-02 |
Family
ID=46688489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014518790A Pending JP2014526040A (ja) | 2011-10-19 | 2012-06-25 | 半導体素子テスト用コンタクトの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20140069579A1 (ja) |
EP (1) | EP2784519B1 (ja) |
JP (1) | JP2014526040A (ja) |
KR (1) | KR101150762B1 (ja) |
CN (1) | CN103443633B (ja) |
WO (1) | WO2013058465A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101339168B1 (ko) | 2012-07-09 | 2013-12-09 | 주식회사 아이에스시 | 검사용 소켓의 제조방법 |
KR101435459B1 (ko) * | 2014-03-26 | 2014-08-28 | 실리콘밸리(주) | 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
KR101848631B1 (ko) | 2016-06-27 | 2018-04-13 | 주식회사 오킨스전자 | 테스트 소켓의 제조 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645025A (ja) * | 1992-05-29 | 1994-02-18 | Daini Shinano Polymer Kk | 異方導電性コネクタ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3982320A (en) * | 1975-02-05 | 1976-09-28 | Technical Wire Products, Inc. | Method of making electrically conductive connector |
JPH06331654A (ja) * | 1993-05-18 | 1994-12-02 | Tokyo Electron Ltd | プローブカードの製造方法 |
JP3553791B2 (ja) * | 1998-04-03 | 2004-08-11 | 株式会社ルネサステクノロジ | 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法 |
TW510503U (en) * | 1999-11-25 | 2002-11-11 | Chipmos Technolgies Inc | Distributing structure of wafer's testing pad and burning pad |
JP2002031646A (ja) * | 2000-07-18 | 2002-01-31 | Toppan Printing Co Ltd | 電気検査用導電シート及びその製造方法 |
KR100448414B1 (ko) | 2001-04-12 | 2004-09-13 | 주식회사 아이에스시테크놀러지 | 집적화된 실리콘 콘택터 및 그 제작장치와 제작방법 |
JP2005259475A (ja) * | 2004-03-10 | 2005-09-22 | Jst Mfg Co Ltd | 異方導電性シート |
KR100796172B1 (ko) * | 2006-07-20 | 2008-01-21 | 마이크로 인스펙션 주식회사 | 비접촉 싱글사이드 프로브 구조 |
KR100806736B1 (ko) * | 2007-05-11 | 2008-02-27 | 주식회사 에이엠에스티 | 프로브 카드 및 그 제조방법 |
TW200907347A (en) * | 2007-08-07 | 2009-02-16 | Chunghwa Prec Test Tech Co Ltd | Structure of test carrier board with fine pitch and manufacturing method thereof |
JP5060249B2 (ja) * | 2007-11-08 | 2012-10-31 | 日東電工株式会社 | 検査用粘着シート |
CN102362188A (zh) * | 2009-03-27 | 2012-02-22 | 爱德万测试株式会社 | 测试装置、测试方法及制造方法 |
-
2011
- 2011-10-19 KR KR1020110106832A patent/KR101150762B1/ko active IP Right Grant
-
2012
- 2012-06-25 WO PCT/KR2012/004979 patent/WO2013058465A1/ko active Application Filing
- 2012-06-25 US US14/006,391 patent/US20140069579A1/en not_active Abandoned
- 2012-06-25 EP EP12842563.4A patent/EP2784519B1/en not_active Not-in-force
- 2012-06-25 CN CN201280014404.5A patent/CN103443633B/zh not_active Expired - Fee Related
- 2012-06-25 JP JP2014518790A patent/JP2014526040A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645025A (ja) * | 1992-05-29 | 1994-02-18 | Daini Shinano Polymer Kk | 異方導電性コネクタ |
Also Published As
Publication number | Publication date |
---|---|
KR101150762B1 (ko) | 2012-06-08 |
CN103443633B (zh) | 2015-10-07 |
CN103443633A (zh) | 2013-12-11 |
EP2784519B1 (en) | 2016-11-09 |
EP2784519A4 (en) | 2015-06-24 |
WO2013058465A1 (ko) | 2013-04-25 |
US20140069579A1 (en) | 2014-03-13 |
EP2784519A1 (en) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10379140B2 (en) | Contact-distance transformer, electrical testing device, and method for producing a contact-distance transformer | |
KR101266124B1 (ko) | 고밀도 도전부를 가지는 테스트용 소켓 및 그 제조방법 | |
CN102854343B (zh) | 用于半导体器件的测试结构和测试方法 | |
KR20130127108A (ko) | 프로브 카드용 공간 변환기 및 그 제조방법 | |
TW201342523A (zh) | 用於只包含已驗證的電路板的三維電子模組之集體製造的方法 | |
JP5276895B2 (ja) | プローブカード及びその製造方法 | |
JP2019016741A (ja) | 配線基板、プローブカード、及び、配線基板の製造方法 | |
KR101985445B1 (ko) | 검사용 도전 시트 | |
CN103125151B (zh) | 元器件内置基板的制造方法及使用该方法的元器件内置基板 | |
JP2014526040A (ja) | 半導体素子テスト用コンタクトの製造方法 | |
TWI570414B (zh) | 測試片的製造方法以及測試片 | |
KR101566173B1 (ko) | 반도체 테스트 소켓 및 그 제조방법 | |
US10820416B2 (en) | Substrate apparatus and method of manufacturing the same | |
CN103579171A (zh) | 半导体封装件及其制造方法 | |
KR101043352B1 (ko) | 반도체 소자 테스트용 실리콘 콘택터의 제조방법 | |
TWI570825B (zh) | 利用黏合劑層疊金屬薄板的半導體檢測板及其製造方法 | |
US20130206460A1 (en) | Circuit board for semiconductor device inspection apparatus and manufacturing method thereof | |
CN104412380A (zh) | 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法 | |
KR101800952B1 (ko) | 마이크로 콘택트 핀 어레이 조립체용 지그 및 이를 이용한 마이크로 콘택트 핀 어레이 조립체 제조방법 | |
JPH0536457A (ja) | 電子部品、その応用装置及びそれらの製造方法 | |
JP6756996B1 (ja) | 導電性部材の製造方法 | |
JP2014038091A (ja) | 電気検査用治具の製造方法 | |
TW201840260A (zh) | 檢查治具之製造方法 | |
KR101495046B1 (ko) | 미세 범프 탐침을 위한 수직형 프로브 카드 | |
JP6520343B2 (ja) | 電極シートおよび電極シートの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |