KR101339168B1 - 검사용 소켓의 제조방법 - Google Patents

검사용 소켓의 제조방법 Download PDF

Info

Publication number
KR101339168B1
KR101339168B1 KR1020120074694A KR20120074694A KR101339168B1 KR 101339168 B1 KR101339168 B1 KR 101339168B1 KR 1020120074694 A KR1020120074694 A KR 1020120074694A KR 20120074694 A KR20120074694 A KR 20120074694A KR 101339168 B1 KR101339168 B1 KR 101339168B1
Authority
KR
South Korea
Prior art keywords
metal plate
manufacturing
long hole
insulating material
socket
Prior art date
Application number
KR1020120074694A
Other languages
English (en)
Inventor
이재학
Original Assignee
주식회사 아이에스시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시 filed Critical 주식회사 아이에스시
Priority to KR1020120074694A priority Critical patent/KR101339168B1/ko
Application granted granted Critical
Publication of KR101339168B1 publication Critical patent/KR101339168B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 디바이스의 단자와 검사장치의 패드를 전기적으로 연결하는 검사용 소켓의 제조방법으로서, (a) 금속소재로 이루어지는 제1금속판을 준비하는 단계; (b) 상기 제1금속판에 일방향으로 연장되는 제1장공홀이 일정간격을 두고 서로 이격되어 배치되도록 하는 단계; (c) 상기 제1금속판의 제1장공홀을 채우면서 상기 제1금속판의 적어도 일부분을 덮도록 제1탄성 절연물질을 도포하는 단계; (d) 금속소재로 이루어지는 제2금속판을 준비하고 상기 제2금속판에 제1장공홀과 대응되는 형상을 가지는 제2장공홀을 형성하는 단계; (e) 상기 제2금속판의 제2장공홀이 상기 제1금속판의 제1장공홀과 대응되게 위치하도록 상기 제2금속판을, 상기 제1탄성 절연물질이 도포된 제1금속판의 위에 배치하는 단계; 및 (f) 상기 제2금속판의 제2장공홀을 채우면서 상기 제2금속판의 적어도 일부분을 덮도록 상기 제2탄성 절연물질을 도포하는 단계;를 포함하는 검사용 소켓의 제조방법에 대한 것이다.

Description

검사용 소켓의 제조방법{Fabrication method of test socket}
본 발명은 검사용 소켓의 제조방법에 대한 것으로서, 더욱 상세하게는 미세 피치를 가지는 검사용 소켓의 제작시 개량된 공정을 통해 공정 수율 및 제작 기간을 단축시키고 전체적인 제조단가를 줄일 수 있는 검사용 소켓의 제조방법에 대한 것이다.
반도체 디바이스가 제조되면 특성 및 불량검사를 거치게 된다. 이때 반도체디바이스의 손상을 최소화하며 반도체 디바이스와 검사장치(테스트 보드)를 전기적으로 연결하기 위해 반도체 디바이스와 검사장치(테스트 보드) 사이에 검사용 소켓을 삽입한다. 검사용 소켓의 종류로는 크게 핀(pin array 또는 pogo pin)과 연성고무를 이용하는 방식이 있다.
이때 핀을 이용하는 검사용 소켓은, 반도체 디바이스의 단자와 접촉하는 상부핀과, 검사장치와 접촉하는 하부핀 및 상기 상부핀과 하부핀이 서로 멀어지도록 탄성가압하는 스프링을 포함하여 구성된다. 반도체 디바이스가 상부핀에 접촉하면 상기 스프링이 탄성가압되면서 하부핀이 검사장치의 패드와 확실하게 접촉하게 한다. 이때, 검사장치로부터 소정의 신호가 인가되면 하부핀, 스프링 및 상부핀을 거쳐서 반도체 디바이스 측으로 전달되도록 한다. 이때 스프링은 하부핀이 검사장치의 패드에 확고하게 밀착되도록 하는 기능 이외에 반도체 디바이스의 단자와 상부핀 사이의 충격을 흡수하는 기능도 수행하게 된다.
상기 연성고무를 이용하는 방식은, 실리콘 고무와 같은 탄성 절연물질 내에 다수의 미세한 도전성 입자를 배치시킨 상태에서, 반도체 디바이스의 단자가 상기 검사용 소켓에 접촉되면 다수의 도전성 입자들 간의 간격이 좁아지면서 밀착되어 도통가능한 상태를 이루고, 이때 검사장치로부터 소정의 검사용 신호가 인가되면 그 신호는 검사용 소켓을 거쳐서 반도체 디바이스로 전달되면서 소정의 전기적인 검사를 진행하게 된다.
한편, 연성고무를 이용하는 방식은 실리콘 고무 내에 다수의 도전성 입자를 포함하는 형태 이외에도 실리콘 고무 내에 얇은 와이어를 다수 배열한 형태도 사용하고 있게 된다.
최근, 반도체 디바이스의 고기능, 고집적화, 다 핀(pin)화, 소형화 추세에 따라 반도체 디바이스에 형성된 단자의 크기 및 간격도 미세화되는 추세이다. 따라서 검사용 소켓에서 반도체 디바이스의 단자가 접촉되는 도전부 사이의 간격도 미세화하는 것이 요구되고 있다.
핀을 이용한 방식은 상부핀과 하부핀 또는 스프링의 복잡한 구조로 이루어지고 스프링 및 핀의 크기를 줄이는 것이 용이하지 않아서 미세 피치를 가진 반도체 디바이스에 채용하기 적합하지 않다.
또한, 연성고무를 이용하는 검사용 소켓에서 도전성 입자를 이용하는 방식의 경우, 도전성 입자들 간의 응집 및 실리콘 고무 점도 등 원재료 특성의 한계에 따라서 두께를 증가시키는 데 문제가 있다. 즉, 도전성 입자를 이용하는 방식의 경우에는 미세피치에 적용되는 것이 가능하나, 두께를 일정이상으로 두껍게 하기 어려워 제품의 적용 폭이 좁다는 문제점이 있게 된다.
와이어를 이용하는 방식의 경우 미세 피치에도 적용가능하고 와이어가 실리콘 고무에 지지력을 부여하여 도전성 입자를 포함하는 검사용 소켓보다 두께를 두껍게 할 수 있게 된다. 이러한 와이어를 이용한 검사용 소켓의 제조방법에 대해서는 미국 등록특허 제5403194호에 개시되어 있다.
상기 미국등록특허 제5403194호에 의하면, 도 1 및 도 2에 도시된 바와 같이 경화된 실리콘 고무 내에 와이어(1)가 정렬되어 있는 시트(2)를 각각 제작한 후, 만들어진 시트를 접착제(4)로 접착하여 3차원의 소켓을 완성하므로 제작 공정이 복잡하고 제작단가가 올라가는 단점이 있다.
또한, 각 시트의 제작에서 금속 섬유를 배치하고, 일정 두께로 실리콘 고무를 도포하여 시트로 경화시키는 방법은 높은 제작 난이도를 가지고 있다. 특히 각각의 와이어가 서로 미세한 간격을 두도록 배치하는 작업이 용이하지 않다는 문제점이 있다. 또한, 시트 간 접합에서도 접착제(4)를 추가로 사용하고 있어 검사용 소켓의 내구성을 저하시키는 요인이 될 수 있다.
미국등록특허 제5403194호
본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로서, 더욱 상세하게는 미세 피치를 가지는 검사용 소켓의 제작시 개량된 공정을 통해 공정 수율 및 제작 기간을 단축시키고 전체적인 제조단가를 줄일 수 있는 검사용 소켓의 제조방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명의 검사용 소켓의 제조방법은, 반도체 디바이스의 단자와 검사장치의 패드를 전기적으로 연결하는 검사용 소켓의 제조방법으로서,
(a) 금속소재로 이루어지는 제1금속판을 준비하는 단계;
(b) 상기 제1금속판에 일방향으로 연장되는 제1장공홀이 일정간격을 두고 서로 이격되어 배치되도록 하는 단계;
(c) 상기 제1금속판의 제1장공홀을 채우면서 상기 제1금속판의 적어도 일부분을 덮도록 제1탄성 절연물질을 도포하는 단계;
(d) 금속소재로 이루어지는 제2금속판을 준비하고 상기 제2금속판에 제1장공홀과 대응되는 형상을 가지는 제2장공홀을 형성하는 단계;
(e) 상기 제2금속판의 제2장공홀이 상기 제1금속판의 제1장공홀과 대응되게 위치하도록 상기 제2금속판을, 상기 제1탄성 절연물질이 도포된 제1금속판의 위에 배치하는 단계; 및
(f) 상기 제2금속판의 제2장공홀을 채우면서 상기 제2금속판의 적어도 일부분을 덮도록 상기 제2탄성 절연물질을 도포하는 단계;를 포함한다.
상기 제조방법의 상기 (b) 단계에서, 상기 제1금속판에는 제1장공홀에 의하여 이격된 다수의 제1와이어와, 각각의 제1와이어를 연결하는 제1연결부가 마련될 수 있다.
상기 제조방법의 상기 (d) 단계에서, 상기 제2금속판에는 제2장공홀에 의하여 이격된 다수의 제2와이어와, 각각의 제2와이어를 연결하는 제2연결부가 마련될 수 있다.
상기 제조방법의 상기 (f) 단계 이후에는, (g) 제1금속판의 제1와이어가 상기 제1연결부로부터 분리되도록 상기 제1금속판을 절단하는 단계를 더 포함될 수 있다.
상기 제조방법의 상기 (b) 단계 및 (d) 단계에서, 상기 제1장공홀과 제2장공홀은 에칭공정에 의하여 제작될 수 있다.
상기 제조방법의 상기 (b) 단계 및 (d) 단계에서, 상기 제1장공홀과 제2장공홀은 레이저 커팅, 워터젯 레이저 커팅, 마이크로 어레이, 드릴링, 압출 성형 중 어느 한 공정에 의하여 제작될 수 있다.
상기 제조방법의 상기 (b) 단계와 (d) 단계에서는, 상기 제1금속판 및 제2금속판의 표면을 상기 제1금속판 및 제2금속판의 소재보다 전도성이 높은 소재로 도금하는 단계를 포함할 수 있다.
상기 제조방법의 상기 (g) 단계에서, 상기 제1금속판은, 각각의 제1와이어의 길이방향과 60°~ 90°의 각도를 이루면서 절단될 수 있다.
상기 제조방법에서, 상기 제1금속판 및 제2금속판은, 황동, 구리, 베릴늄 동(Be-Cu), 금, 은 납 중 어느 하나 또는 이들의 합금을 소재로 할 수 있다.
상기 제조방법에서,
상기 제1탄성 절연물질 및 제2탄성 절연물질은, 실리콘 고무를 포함할 수 있다.
상기 제조방법에서, 상기 제1탄성 절연물질과 제2탄성 절연물질이 서로 일체화될 수 있다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명에 따른 검사용 소켓의 제조방법은, 반도체 디바이스의 단자와 검사장치의 패드를 전기적으로 연결하는 검사용 소켓의 제조방법으로서, (a) 절연소재로 이루어지는 절연시트를 준비하는 단계; (b) 상기 절연시트의 일면에 전도성이 있는 금속층을 형성시키는 단계; (c) 상기 금속층에서, 일방향으로 서로 이격되어 있으며 상기 일방향과 소정각도 경사진 방향으로 연장되는 다수의 제3와이어만 남기고 나머지 부분은 제거하는 단계; (d) 상기 절연시트의 일면측에 상기 와이어를 덮도록 제3탄성 절연물질을 도포하는 단계; 및 (e) 상기 제3탄성 절연물질에 다수의 제3와이어가 형성된 새로운 절연시트를 부착시키는 단계; 를 포함한다.
상기 제조방법의 상기 (c) 단계에서, 상기 나머지 부분은 에칭공정에 의하여 제거될 수 있다.
상기 제조방법에서, 상기 금속층은, 동도금층일 수 있다.
상기 제조방법에서, 상기 경사진 방향은 상기 일방향과 직교할 수 있다.
상기 제조방법에서, 상기 제3탄성 절연물질은, 실리콘 고무를 포함할 수 있다.
본 발명에 따른 검사용 소켓의 제조방법은, 미세피치를 가진 와이어의 제작 및 배열이 간편하게 이루어질 수 있어 전체적인 제조기간 및 제조비용을 절감할 수 있다는 장점이 있다.
또한 본 발명에 따른 검사용 소켓의 제조방법은, 내부에 다수의 와이어가 정렬되어 있고 탄성 절연고무가 와이어를 덮고 있는 각각의 시트를 별도로 제작하고 각 시트를 부착하는 공정이 필요없어 전체적인 제조공정이 단순화되는 장점이 있다.
도 1 및 도 2는 종래기술에 따른 검사용 소켓을 제작하는 모습을 나타내는 도면.
도 3 내지 도 7은 본 발명의 검사용 소켓을 제작하는 모습을 나타내는 도면.
도 8은 도 3 내지 7에 의하여 제조된 검사용 소켓을 나타내는 도면.
도 9는 본 발명의 다른 실시예에 따른 검사용 소켓을 나타내는 도면.
도 10은 본 발명의 다른 실시예에 따른 검사용 소켓을 제작하는 모습을 나타내는 도면.
이하, 본 발명의 일 실시예에 따른 검사용 소켓의 제조방법을 첨부된 도면을 참조하면서 상세하게 설명한다.
본 발명의 검사용 소켓(100)은, 탄성 절연물질 내에 다수의 와이어가 두께방향으로 배열되어 있는 것으로서, 각각의 와이어는 탄성 절연물질을 지지하면서 반도체 디바이스와 검사장치를 서로 전기적으로 연결시키는 것이다.
이러한 검사용 소켓의 제조방법은 다음과 같다.
먼저, 도 3(a) 도시된 바와 같이 금속소재로 이루어지는 제1금속판(110)을 준비한다. 제1금속판(110)의 형상은 특별히 정해진 것은 없으나 사각평판형태일 수 있다. 이러한 제1금속판(110)의 소재를 도전성이 우수한 것이라면 특별하게 한정되는 것은 아니지만, 황동, 구리, 베릴늄 동(Be-Cu), 금, 은, 납 중 어느 하나라면 무엇이나 사용가능하다.
이후에는, 도 3(b)에 도시된 바와 같이, 상기 제1금속판(110)에 일방향으로 연장되는 다수의 제1장공홀(111)을 형성한다. 이때, 다수의 제1장공홀(111)은 일정간격을 두고 서로 이격되어 배치되게 된다. 상기 제1장공홀(111) 사이에는 제1와이어(112)가 마련되고 각각의 제1와이어(112)는 제1연결부에 의하여 서로 단부가 연결되어 있게 된다. 이때 제1장공홀(111)의 제조는 다양한 공정에 의하여 이루어질 수 있으나, 통상적인 에칭공정에 의하여 이루어질 수 있다. 예컨데, 마스킹, 노광, 현상, 에칭 등으로 이루어진 통상적인 에칭공정에 의하여 제1장공홀(111)이 형성될 수 있다. 이와 같이 에칭공정에 의하여 제1장공홀(111)이 형성됨에 따라서 nm 수준의 정밀도를 가지는 제1와이어(112)가 마련될 수 있으며 상기 제1와이어(112) 간의 거리도 원하는 정도로 줄일 수 있게 된다. 이때 각각의 제1와이어(112)는 동일방향으로 연장되어 있는 것이 바람직하다.
한편, 제1장공홀(111)을 형성하는 공정은 이에 한정되는 것은 아니며, 레이저 커팅, 워터젯 레이저 커팅, 마이크로 어레이, 드릴링, 압출 성형 등 다양한 공정을 이용할 수 있음은 물론이다.
이후에는, 도 4 및 도 5에 도시된 바와 같이, 상기 제1금속판(110)의 제1장공홀(111)을 채우면서 상기 제1금속판(110)의 적어도 일부분을 덮도록 제1탄성 절연물질(120)을 도포한다. 이때, 상기 제1탄성 절연물질(120)은 상기 제1와이어(112)가 서로 일정간격을 유지하게 하게 함은 물론 반도체 디바이스(130)의 단자(131)가 검사용 소켓으로 접촉할 때 상기 반도체 디바이스(130)로부터 가해지는 충격력을 흡수하는 기능을 수행한다.
상기 제1탄성 절연물질(120)은, 탄성 고분자 물질로서는 가교 구조를 갖는 고분자 물질이 바람직하다. 이러한 탄성 고분자 물질을 얻기 위해 이용할 수 있는 경화성 고분자 물질 형성 재료로는 다양한 것을 사용할 수 있고, 그의 구체예로서는, 폴리부타디엔 고무, 천연 고무, 폴리이소프렌 고무, 스티렌-부타디엔 공중합체 고무, 아크릴로니트릴-부타디엔 공중합체 고무 등의 공액 디엔계 고무 및 이들의 수소 첨가물, 스티렌-부타디엔-디엔 블록 공중합체 고무, 스티렌-이소프렌 블록 공중합체 등의 블록 공중합체 고무 및 이들의 수소 첨가물, 클로로프렌, 우레탄 고무, 폴리에스테르계 고무, 에피클로로히드린 고무, 실리콘 고무, 에틸렌-프로필렌 공중합체 고무, 에틸렌-프로필렌-디엔 공중합체 고무 등을 들 수 있다.
이때, 성형 가공성 및 전기 특성 측면에서 실리콘 고무를 이용하는 것이 바람직하다. 실리콘 고무로서는 액상 실리콘 고무를 가교 또는 축합된 것이 바람직하다. 액상 실리콘 고무는 그의 점도가 변형 속도 10-1초에서 105 포이즈 이하인 것이 바람직하고, 축합형, 부가형, 비닐기나 히드록실기를 함유하는 것 등 임의일 수 있다. 구체적으로는, 디메틸실리콘 생고무, 메틸비닐 실리콘 생고무, 메틸페닐비닐실리콘 생고무 등을 들 수 있다.
또한, 실리콘 고무는 그의 분자량(Mw)(표준 폴리스티렌 환산 중량 평균 분자량을 말함; 이하 동일)가 10,000 내지 40,000인 것이 바람직하다. 또한, 내열성이 양호한 이방 도전성 시트가 얻어지는 점에서, 분자량 분포 지수(표준 폴리스티렌 환산 중량 평균 분자량(Mw)과 표준 폴리스티렌 환산 수 평균 분자량(Mn)과의 비(Mw/Mn)의 값을 말함; 이하 동일)이 2 이하인 것이 바람직하다.
이후에는, 도 3에 도시된 바와 동일한 방식으로, 제2금속판(110')을 준비하고 상기 제2금속판(110')에 제1장공홀(111)과 대응되는 형상을 가지는 제2장공홀(111')을 형성한다.
이후에는, 도 6(b)에 도시된 바와 같이, 제2금속판(110')의 제2장공홀(111')이 상기 제1금속판(110)의 제1장공홀(111)과 대응되게 위치하도록 상기 제2금속판(110')을, 상기 제1탄성 절연물질이 도포된 제1금속판(110)의 위에 배치한다. 구체적으로는 제2금속판(110')의 제2와이어(112')가 상기 제1금속판(110)의 와이어의 직상방에 위치하도록 제2금속판(110')을 제1금속판(110)의 상측에 배치한다. 이때, 제2금속판(110')의 하면은 상기 제1금속판(110)을 덮고 있는 제1탄성 절연물질의 표면과 접촉하게 된다.
이후에는, 도 6(c)에 도시된 바와 같이, 제2금속판(110')의 제2장공홀(111')을 채우면서 상기 제2금속판(110')의 적어도 일부분을 덮도록 상기 제2탄성 절연물질(120')을 도포한다. 이때, 상기 제2탄성 절연물질(120')은, 상기 제1탄성물질과 동일한 실리콘 고무일 수 있다. 제2탄성 절연물질(120')은 상기 제2금속판(110')의 제2장공홀(111')을 채우면서 제2금속판(110')의 하측에 배치된 제1탄성 절연물질(120)과 일체화되어 결합될 수 있다.
이상에서 설명된 방법을 반복적으로 수행하게 되면, 제2금속판(110')의 위에 필요에 따라서 제3금속판, 제4금속판... 등이 순차적으로 적층될 수 있으며 다수의 금속판이 탄성 절연물질에 의하여 부착된 모습은 도 7에 도시된 바와 같다. 도 7에서는 다수의 금속판이 부착된 후에, 제1금속판(110)의 와이어가 상기 제1연결부로부터 분리되도록 제1금속판(110) 내지 다수의 적층체가 절단된 모습을 도시한다.
필요한 크기로 절단한 검사용 소켓은 도 8에 도시한 바와 같이, 검사장치(140)에 탑재한 상태에서 반도체 디바이스(130)를 상기 검사용 소켓에 접촉시키면서 소정의 검사를 수행하게 된다.이러한 본 발명에 따른 검사용 소켓은 다음과 같은 장점이 있다.
와이어의 가공방법에서, 에칭을 사용함으로써 nm 수준의 정밀도를 가지고 다양한 형태, 두께로의 형상 제작이 용이하다. 또한, 와이어의 가공 과정을 통해 우선적인 와이어의 정렬이 이루어지므로 각 와이어의 배치와 각 시트간 접착 문제에 있어서 기술적 장점을 가지고 있으며 제작 방법이 용이하다.
또한, 제작 공정의 측면에서는, 종래 제작 기술에서는 각각의 시트를 따로 제작한 후 다시 조립하므로 추가적인 공정이 필요하다. 이에 비해 본 발명이 제시하는 방법에서는 금속판을 적층하면서 실리콘 고무를 도포 및 경화시키고 최종적으로 필요한 크기를 절단하는 공정만으로 단순화가 가능하다.
또한, 납땜 또는 하우징의 사용 없이 실리콘 고무와 일체화되어 설치된 와이어 배열체는 반복되는 테스트에도 와이어의 이탈 또는 변형 없이 원형이 유지될 수 있으며 일정 수준의 스트로크를 확보하며 와이어의 복원력을 가진다.
또한, 상기의 방법으로 구현된 미세 피치 검사용 소켓은 종래 기술의 도전성 입자를 가지는 검사용 소켓이 가지는 두께 한계를 극복하고 핀타입 소켓이 가지는 미세화의 한계를 극복한다. 이로 인해 대부분의 반도체 디바이스에서 요구하는 피치에 적용할 수 있게 되는 장점이 있다.
이러한 본 발명의 검사용 소켓은 다음과 같이 변형 또는 추가될 수 있다.
상술한 실시예에서는, 장공홀이 제작된 후에 바로 실리콘 고무를 도포하는 것을 예시하였으나, 이에 한정되는 것은 아니며 장공홀이 형성된 후에 전도성이 우수한 소재로 상기 각각의 와이어의 표면을 도금할 수 있다. 와이어를 도금하는 방식은 특별히 한정되지 않지만, 화학 도금 또는 전해 도금법, 스퍼터링법, 증착법 등 다양한 공정이 적용될 수 있다. 이때 와이어의 표면을 도금하는 소재는 상기 금속판의 소재보다 전도성이 높다면 무엇이나 사용가능하나, 구체적으로는 금, 은, 팔라듐-코발트 (Pd-Co) 등 다양한 소재가 사용될 수 있다.
또한, 상술한 실시예에서는 제1금속판을 절단할 때 와이어의 길이방향과 대략 90°를 이루도록 절단하는 것을 예시하였으나, 이에 한정되는 것은 아니며 도 9에 도시된 바와 같이 와이어(112'')가 60°이상이라면 어떤 각도도 적용될 수 있음은 물론이다. 즉, 다소 사선형태로 와이어가 배치될 수 있도록 구성되는 것이 가능하다.
또한, 탄성 절연물질은 실리콘 고무를 도포하는 방법은 롤링, 프레스 또는 프린팅 방식 등의 다양한 방법이 사용될 수 있다.
본 발명의 다른 실시예에 따른 검사용 소켓의 제조방법은 도 10에 도시되어 있다. 이러한 검사용 소켓의 제조방법은 다음과 같다. 먼저, 도 10(a)에 도시된 바와 같이 절연소재로 이루어지는 절연시트(200)를 준비한다. 이때 절연시트(200)는 절연성이 우수한 합성수지 시트라면 무엇이나 가능하다. 예컨데, 폴리이미드 등의 소재등이 사용될 수 있다.
이후에는, 도 10(b)에 도시된 바와 같이, 상기 절연시트(200)의 일면에 전도성이 있는 금속층(210)을 형성시킨다. 이때 금속층(210)은 도금방식으로 부착된 동도금층일 수 있으나, 이에 한정되는 것은 아니며 얇은 금속판을 상기 절연시트에 부착시키는 것도 가능하다.
이후에는, 도 10(c)에 도시된 바와 같이, 상기 금속층(210)에서, 일방향으로 서로 이격되어 있으며 상기 일방향과 소정각도 경사진 방향으로 연장되는 다수의 제3와이어(211)만 남기고 나머지 부분은 제거한다. 이때 나머지 부분을 제거하기 위하여 에칭공정이 사용될 수 있다. 구체적인 에칭공정은 통상의 기술이기 때문에 생략하기로 한다. 이와 같이 에칭공정에 의하여 남겨진 부분은 와이어 또는 라인 형태를 가지게 되는데 각각이 서로 일정간격 이격되어 배치될 수 있다.
이후에는 도 10(d)에 도시된 바와 같이, 상기 절연시트(200)의 일면측에 상기 제3와이어(211)를 덮도록 제3탄성 절연물질(220)을 도포한다. 이때 도포되는 제3탄성 절연물질(220)은 실리콘 고무일 수 있다. 이러한 제3탄성 절연물질(220)은 그 위에 배치되는 새로운 절연시트를 부착시키는 기능을 수행할 뿐 아니라 각각의 제3와이어가 서로 접촉하는 것을 방지하는 기능도 수행한다. 물론, 외부로부터 가해지는 외력을 흡수하는 기능도 수행함은 물론이다.
이후에는 도 10(e)에 도시된 바와 같이, 상기 제3탄성 절연물질(220)에 다수의 제3와이어(211)가 형성된 새로운 절연시트(200)를 부착시킨다. 이때 새로운 절연시트는 위에서 언급한 방식에 의하여 제조되는 절연시트(200)로써, 절연시트 위에 금속층을 형성하고 에칭공정에 의하여 일부분만 남겨서 다수의 제3와이어가 형성되도록 하여 제작하게 된다.
이후에는, 도 10(f)에 도시된 바와 같이, 새로운 절연시트(200)의 일면측에 상기 제3와이어(211)를 덮도록 제3탄성 절연물질(220)을 도포한다. 이후에는 위에서 언급된 과정을 반복하게 된다. 본 발명의 다른 실시예에 따른 제조방법은, 비교적 간단하면서도 편리하게 제3와이어를 제작하거나 정렬시킬 수 있으며 통상적인 에칭공정을 사용하고 있어 범용적이라고 할 수 있다.
이상에서 일 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예들 및 변형예에 한정되는 것은 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
100...검사용 소켓 110...제1금속판
111...제1장공홀 112...제1와이어
113...제1연결부 110'...제2금속판
111'...제2장공홀 112'...제2와이어
200...절연시트 210...금속층
211...제3와이어 220...제3탄성 절연물질

Claims (17)

  1. 반도체 디바이스의 단자와 검사장치의 패드를 전기적으로 연결하는 검사용 소켓의 제조방법으로서,
    (a) 금속소재로 이루어지는 제1금속판을 준비하는 단계;
    (b) 상기 제1금속판에 일방향으로 연장되는 제1장공홀이 일정간격을 두고 서로 이격되어 배치되도록 하는 단계;
    (c) 상기 제1금속판의 제1장공홀을 채우면서 상기 제1금속판의 적어도 일부분을 덮도록 제1탄성 절연물질을 도포하는 단계;
    (d) 금속소재로 이루어지는 제2금속판을 준비하고 상기 제2금속판에 제1장공홀과 대응되는 형상을 가지는 제2장공홀을 형성하는 단계;
    (e) 상기 제2금속판의 제2장공홀이 상기 제1금속판의 제1장공홀과 대응되게 위치하도록 상기 제2금속판을, 상기 제1탄성 절연물질이 도포된 제1금속판의 위에 배치하는 단계; 및
    (f) 상기 제2금속판의 제2장공홀을 채우면서 상기 제2금속판의 적어도 일부분을 덮도록 제2탄성 절연물질을 도포하는 단계;를 포함하는 것을 특징으로 하는 검사용 소켓의 제조방법.
  2. 제1항에 있어서,
    상기 (b) 단계에서, 상기 제1금속판에는 제1장공홀에 의하여 이격된 다수의 제1와이어와, 각각의 제1와이어를 연결하는 제1연결부가 마련되는 것을 특징으로 하는 검사용 소켓의 제조방법.
  3. 제1항에 있어서,
    상기 (d) 단계에서, 상기 제2금속판에는 제2장공홀에 의하여 이격된 다수의 제2와이어와, 각각의 제2와이어를 연결하는 제2연결부가 마련되는 것을 특징으로 하는 검사용 소켓의 제조방법.
  4. 제2항에 있어서,
    상기 (f) 단계 이후에는, (g) 제1금속판의 제1와이어가 상기 제1연결부로부터 분리되도록 상기 제1금속판을 절단하는 단계를 더 포함하는 것을 특징으로 하는 검사용 소켓의 제조방법.
  5. 제1항에 있어서,
    상기 (b) 단계 및 (d) 단계에서, 상기 제1장공홀과 제2장공홀은 에칭공정에 의하여 제작되는 것을 특징으로 하는 검사용 소켓의 제조방법.
  6. 제1항에 있어서,
    상기 (b) 단계 및 (d) 단계에서, 상기 제1장공홀과 제2장공홀은 레이저 커팅, 워터젯 레이저 커팅, 마이크로 어레이, 드릴링, 압출 성형 중 어느 한 공정에 의하여 제작되는 것을 특징으로 하는 검사용 소켓의 제조방법.
  7. 제1항에 있어서,
    상기 (b) 단계와 (d) 단계에서는, 상기 제1금속판 및 제2금속판의 표면을 상기 제1금속판 및 제2금속판의 소재보다 전도성이 높은 소재로 도금하는 단계를 포함하는 것을 특징으로 하는 검사용 소켓의 제조방법.
  8. 제4항에 있어서,
    상기 (g) 단계에서, 상기 제1금속판은, 각각의 제1와이어의 길이방향과 60°~ 90°의 각도를 이루면서 절단되는 것을 특징으로 하는 검사용 소켓의 제조방법.
  9. 제1항에 있어서,
    상기 제1금속판 및 제2금속판은, 황동, 구리, 베릴늄 동(Be-Cu), 금, 은 납 중 어느 하나 또는 이들의 합금을 소재로 하는 것을 특징으로 하는 검사용 소켓의 제조방법.
  10. 제1항에 있어서,
    상기 제1탄성 절연물질과 상기 제2탄성 절연물질은, 실리콘 고무를 포함하는 것을 특징으로 하는 검사용 소켓의 제조방법.
  11. 제1항에 있어서,
    상기 제1탄성 절연물질과 상기 제2탄성 절연물질이 서로 일체화되어 있는 것을 특징으로 하는 검사용 소켓의 제조방법.
  12. 삭제
  13. 반도체 디바이스의 단자와 검사장치의 패드를 전기적으로 연결하는 검사용 소켓의 제조방법으로서,
    (a) 절연소재로 이루어지는 절연시트를 준비하는 단계;
    (b) 상기 절연시트의 일면에 전도성이 있는 금속층을 형성시키는 단계;
    (c) 상기 금속층에서, 일방향으로 서로 이격되어 있으며 상기 일방향과 소정각도 경사진 방향으로 연장되는 다수의 제3와이어만 남기고 나머지 부분은 제거하는 단계;
    (d) 상기 절연시트의 일면측에 상기 제3와이어를 덮도록 제3탄성 절연물질을 도포하는 단계; 및
    (e) 상기 제3탄성 절연물질에 다수의 제3와이어가 형성된 새로운 절연시트를 부착시키는 단계; 를 포함하는 것을 특징으로 하는 검사용 소켓의 제조방법.
  14. 제13항에 있어서,
    상기 (c) 단계에서, 상기 나머지 부분은 에칭공정에 의하여 제거되는 것을 특징으로 하는 검사용 소켓의 제조방법.
  15. 제13항에 있어서,
    상기 금속층은, 동도금층인 것을 특징으로 하는 검사용 소켓의 제조방법.
  16. 제13항에 있어서,
    상기 경사진 방향은 상기 일방향과 직교하는 것을 특징으로 하는 검사용 소켓의 제조방법.
  17. 제13항에 있어서,
    상기 제3탄성 절연물질은, 실리콘 고무를 포함하는 것을 특징으로 하는 검사용 소켓의 제조방법.
KR1020120074694A 2012-07-09 2012-07-09 검사용 소켓의 제조방법 KR101339168B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120074694A KR101339168B1 (ko) 2012-07-09 2012-07-09 검사용 소켓의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120074694A KR101339168B1 (ko) 2012-07-09 2012-07-09 검사용 소켓의 제조방법

Publications (1)

Publication Number Publication Date
KR101339168B1 true KR101339168B1 (ko) 2013-12-09

Family

ID=49987783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120074694A KR101339168B1 (ko) 2012-07-09 2012-07-09 검사용 소켓의 제조방법

Country Status (1)

Country Link
KR (1) KR101339168B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230012152A (ko) * 2021-07-15 2023-01-26 주식회사 아이에스시 검사용 소켓

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031646A (ja) * 2000-07-18 2002-01-31 Toppan Printing Co Ltd 電気検査用導電シート及びその製造方法
KR101096586B1 (ko) 2010-11-30 2011-12-20 주식회사 엑스엘티 반도체 테스트 소켓의 제조방법, 양방향 도전성 다층 시트 및 이를 이용한 반도체 테스트 소켓
KR101150762B1 (ko) 2011-10-19 2012-06-08 실리콘밸리(주) 반도체소자 테스트용 콘텍트 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031646A (ja) * 2000-07-18 2002-01-31 Toppan Printing Co Ltd 電気検査用導電シート及びその製造方法
KR101096586B1 (ko) 2010-11-30 2011-12-20 주식회사 엑스엘티 반도체 테스트 소켓의 제조방법, 양방향 도전성 다층 시트 및 이를 이용한 반도체 테스트 소켓
KR101150762B1 (ko) 2011-10-19 2012-06-08 실리콘밸리(주) 반도체소자 테스트용 콘텍트 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230012152A (ko) * 2021-07-15 2023-01-26 주식회사 아이에스시 검사용 소켓
KR102582796B1 (ko) * 2021-07-15 2023-09-26 주식회사 아이에스시 검사용 소켓

Similar Documents

Publication Publication Date Title
US9488675B2 (en) Test socket having high-density conductive unit, and method for manufacturing same
TWI526700B (zh) 具有高密度傳導部的測試插座
KR100684221B1 (ko) 이방 도전성 커넥터 및 웨이퍼 검사 장치
KR101976701B1 (ko) 이방 도전성 시트
KR102133675B1 (ko) 테스트용 소켓
CN106560004B (zh) 测试片以及测试片的制造方法
TWI760391B (zh) 導電粒子配置膜、其製造方法、檢查探頭單元、導通檢查方法、及連接器單元
KR101920855B1 (ko) 검사용 소켓
KR101339168B1 (ko) 검사용 소켓의 제조방법
KR101044851B1 (ko) 회로 기판 검사 장치
KR101160846B1 (ko) 전도성 고무 연결핀 및 그 제조 방법
JP2007278810A (ja) 回路装置検査用電極装置およびその製造方法並びに回路装置の検査装置
KR20170108655A (ko) 검사용 소켓 및 검사용 소켓의 제조방법
KR102310726B1 (ko) 플렉서블 컨택터 및 그 제조 방법
KR102393083B1 (ko) 도전성 입자 및 이를 포함하는 검사용 소켓
KR101532390B1 (ko) 절연성 시트, 절연성 시트의 제조방법 및 전기적 검사장치
JP3879464B2 (ja) 回路装置検査用異方導電性シートおよびその製造方法並びにその応用製品
JP3801195B1 (ja) 回路装置検査用電極装置およびその製造方法並びに回路装置の検査装置
JP3700721B2 (ja) 回路基板の検査装置および回路基板の検査方法
JP3700722B2 (ja) 回路基板の検査装置および回路基板の検査方法
KR102511313B1 (ko) 컨택터 어레이 및 그 제조 방법
JP2006126180A (ja) 回路装置検査用電極装置およびその製造方法並びに回路装置の検査装置
KR20220164169A (ko) 도전성 입자 및 이를 포함하는 검사용 소켓
JP5777477B2 (ja) 導電性コネクタの製造方法
JP2001148260A (ja) アダプター装置およびその製造方法並びに回路基板の電気的検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee