KR102059349B1 - 3d 나노 구조체 제조 방법 및 3d 나노 소자 제조 방법 - Google Patents

3d 나노 구조체 제조 방법 및 3d 나노 소자 제조 방법 Download PDF

Info

Publication number
KR102059349B1
KR102059349B1 KR1020170184098A KR20170184098A KR102059349B1 KR 102059349 B1 KR102059349 B1 KR 102059349B1 KR 1020170184098 A KR1020170184098 A KR 1020170184098A KR 20170184098 A KR20170184098 A KR 20170184098A KR 102059349 B1 KR102059349 B1 KR 102059349B1
Authority
KR
South Korea
Prior art keywords
nanomaterial
sacrificial layer
manufacturing
substrate
nanostructure
Prior art date
Application number
KR1020170184098A
Other languages
English (en)
Other versions
KR20190081504A (ko
Inventor
윤준보
서민호
유재영
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020170184098A priority Critical patent/KR102059349B1/ko
Publication of KR20190081504A publication Critical patent/KR20190081504A/ko
Application granted granted Critical
Publication of KR102059349B1 publication Critical patent/KR102059349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Micromachines (AREA)

Abstract

본 발명의 실시예에 따른 3D 나노 구조체 제조 방법은 기판상에 희생층을 형성하는 단계, 상기 희생층상에 나노물질을 형성하는 단계, 상기 나노물질이 형성된 상기 희생층상에 열처리 공정을 수행하는 단계, 상기 나노물질이 형성된 상기 희생층상에 건식 플라즈마 에칭을 수행하는 단계; 상기 기판, 상기 에칭된 희생층, 및 상기 나노물질 상에 인캡슐레이션(encapsulation) 물질을 형성하여, 상기 인캡슐레이션 물질, 상기 나노물질 및 상기 에칭된 희생층으로 구성된 소정의 시트를 제작하는 단계 및 상기 소정의 시트를 상기 기판으로부터 분리하여 형성된 3D 나노 구조체를 준비하는 단계를 포함할 수 있다.

Description

3D 나노 구조체 제조 방법 및 3D 나노 소자 제조 방법{3D NANO STRUCTURE MANUFACTURING METHOD AND 3D NANO DEVICE MANUFACTURING METHOD}
본 발명은 3D 나노 구조체 제조 방법 및 3D 나노 소자 제조 방법에 관한 것으로, 보다 구체적으로 건식 에칭(dry etching)을 통해 식각이 가능한 희생층을 기반으로, 화학적 처리가 아닌 기계적인 방식으로서, 다양한 나노 물질을 용이하게 전사시키기 위한 3D 나노 구조체 제조 방법 및 3D 나노 소자 제조 방법에 관한 것이다.
물질이 나노 수준으로 작아지면 특이한 물리적, 화학적 성질을 보이며, 이를 이용하면 매우 우수한 소자를 구현할 수 있다. 최근 플렉서블 전자소자와 같은 분야의 관심이 급증하면서 이의 성능 향상을 위해 나노 물질을 적용하고자 하는 연구가 매우 활발히 진행되고 있다.
도 1은 종래 기술에 따른 탑다운(Top-down) 방식을 통한 3D 나노 구조체 제조 방법에 대한 모식도이다. 도 1에 도시한 바와 같이, 종래 기술에 따르면, 기판(10) 상에 희생층(20)을 형성하고((a)(b)), 기판(10)과 희생층(20)상에 나노물질(30)을 도포하고(c), 나노물질(30)상에 인캡슐레이션 물질(40)을 형성하여(d), 인캡슐레이션 물질(40)과 나노물질(30)을 기판(10)으로부터 분리함으로써 나노물질(30)이 이전(transfer)되어 3D 나노 구조체를 제조할 수 있었다(e). 즉, 이는 기판(10), 나노물질(30), 및 인캡슐레이션 물질(40) 사이의 접촉력 차이를 이용한 것으로, 기판(10)과 나노물질(30)사이의 접촉력은 약하게 하고, 나노물질(30)과 인캡슐레이션 물질(40)사이의 접촉력은 강하게 하는 화학처리(chemical treatment)를 수행함으로서, 3D 나노 구조체를 제조할 수 있었다.
그러나, 이러한 종래 기술에 따를 경우, 크기나 정렬도가 조절된 3D 나노구조체를 용이하게 만들 수 있다는 장점이 있으나, 접촉력을 조절하기 위한 별도의 화학처리를 필요로 하고, 나노물질(30)을 인캡슐레이션 물질(40)로 옮기기 위한 화학적 공정은 제조 공정이 까다로우며, 다양한 나노 물질(30)을 인캡슐레이션 물질(40)로 옮기기도 어렵다. 이는, 다양한 나노 물질(30)이 증착으로 형성 가능하더라도 각각의 물질에 적합한 화학물질을 찾아 별도의 화학처리를 해야만 하고, 표면 처리를 추가적으로 함으로서 시간 소모가 많기 때문이다. 따라서, 안정적인 화학처리를 위한 재현성 및 균일성 측면에서 해당 성능이 떨어진다는 단점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 도출된 것으로, 건식 에칭(dry etching)이 가능한 희생층과 이를 통해 제작 가능한 특수한 기계적 구조를 기반으로, 화학적 처리가 아닌 기계적인 방식으로서, 다양한 나노 물질을 용이하게 전사시키는 것을 목적으로 한다.
본 발명의 실시예에 따른 3D 나노 구조체 제조 방법은 기판상에 희생층을 형성하는 단계, 상기 희생층상에 나노물질을 형성하는 단계, 상기 나노물질이 형성된 상기 희생층상에 열처리 공정을 수행하는 단계, 상기 나노물질이 형성된 상기 희생층상에 건식 플라즈마 에칭을 수행하는 단계; 상기 기판, 상기 에칭된 희생층, 및 상기 나노물질 상에 인캡슐레이션(encapsulation) 물질을 형성하여, 상기 인캡슐레이션 물질, 상기 나노물질 및 상기 에칭된 희생층으로 구성된 소정의 시트를 제작하는 단계 및 상기 소정의 시트를 상기 기판으로부터 분리하여 형성된 3D 나노 구조체를 준비하는 단계를 포함할 수 있다.
한편, 본 발명의 다른 실시예에 따른 3D 나노 소자 제조 방법은, 기판상에 희생층을 형성하는 단계, 상기 희생층상에 나노물질을 형성하는 단계, 상기 나노물질이 형성된 상기 희생층상에 열처리 공정을 수행하는 단계, 상기 나노물질이 형성된 상기 희생층상에 건식 플라즈마 에칭을 수행하는 단계, 상기 기판, 상기 에칭된 희생층, 및 상기 나노물질 상에 인캡슐레이션(encapsulation) 물질을 형성하여, 상기 인캡슐레이션 물질, 상기 나노물질 및 상기 에칭된 희생층으로 구성된 소정의 시트를 제작하는 단계, 상기 소정의 시트를 상기 기판으로부터 분리하여 형성된 3D 나노 구조체를 준비하는 단계 및 상기 3D 나노 구조체상에 소정의 형태로 배치된 복수의 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따라 비정질 탄소를 희생층(200)으로 이용할 경우, 이러한 나노 물질(300)에 대한 열처리 공정에도 불구하고 안정적으로 3D 나노 구조체를 제조할 수 있게 된다.
본 발명의 실시예에 따르면, 소정의 시트(S)를 구성하는 인캡슐레이션 물질(400)이 나노물질(300) 및 에칭된 희생층(200)과 기계적으로 강하게 연결된 구조가 형성될 수 있으므로, 소정의 시트(S)를 기판(100)으로부터 용이하게 분리할 수 있으며, 이로서, 나노물질(300)이 용이하게 전사될 수 있다.
도 1은 종래 기술에 따른 탑다운(Top-down) 방식을 통한 3D 나노 구조체 제조 방법에 대한 모식도
도 2 및 도 3은 본 발명의 실시예에 따른 3D 나노 구조체 제조 방법에 대한 모식도
도 4는 본 발명의 실시예에 따라 제조된 3D 나노 구조체 및 이의 단면도
도 5는 각 나노물질(300)의 나노 와이어 형태로의 전사 결과를 나타낸 확대도
도 6 내지 도 8은 본 발명의 다른 실시예에 따른 3D 나노 소자 제조 방법에 대한 모식도
도 9 및 도 10은 본 발명의 실시예에 따라 제조된 3D 나노 소자(T)의 물리적 및 동작 특성에 대해 기술한 그래프
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 첨부되는 도면을 참조하여 본 발명의 실시예에 따른 3D 나노 구조체 제조 방법 및 3D 나노 소자 제조 방법에 대해 기술하고자 한다.
도 2 및 도 3은 본 발명의 실시예에 따른 3D 나노 구조체 제조 방법에 대한 모식도이다.
도 2 및 도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 3D 나노 구조체 제조 방법에 따르면, 먼저 기판(100)상에 희생층(200)을 형성할 수 있다.(도 2(a)(b)) 그리고, 희생층(200)상에 나노 물질(300)을 형성할 수 있다.(도 2(c)) 여기서, 기판(100)은 실리콘(Si)으로 이루어진 3차원 나노 그레이팅 기판일 수 있다. 희생층(200)은 예를 들어, 비정질 탄소(Amorphous Carbon, a-C)일 수 있고, 증착에 의해 기판(100)상에 형성될 수 있다. 그리고, 나노 물질(300)은 금속, 금속산화물, 세라믹 등 반도체 공정으로 제작 가능한 모든 재료가 가능하며, 예를 들어, 백금(Pt), 구리(Cu), 산화구리(CU2O), 산화니켈(Ni2O3)중 적어도 하나로 구성될 수 있다. 다만, 기판(100), 희생층(200) 및 나노 물질(300)의 종류나 형성 방법은 위에 설명한 예에 한정되지 않는다.
그 다음, 나노 물질(300)이 형성된 희생층(200)상에 열처리 공정을 수행한 후, 나노 물질(300)이 형성된 희생층(200)상에 건식 플라즈마 에칭(dry plasma etching)을 수행할 수 있다(도 2(d)). 열처리 공정은 전술한 백금(Pt), 구리(Cu), 산화구리(CU2O), 산화니켈(Ni2O3) 등의 나노 물질(300)에 대하여 약 25도씨 이상 약 300도씨 이하에서 수행될 수 있다. 본 발명의 실시예에 따라 비정질 탄소를 희생층(200)으로 이용할 경우, 이러한 나노 물질(300)에 대한 열처리 공정에도 불구하고 안정적으로 3D 나노 구조체를 제조할 수 있게 된다. 본 발명에 따른 건식 플라즈마 에칭은 도 3(a) 및 도 3(b)와 같이 수행될 수 있으며, 구체적으로, 고체 형태의 C-C, C=C, C-H로 구성된 비정질 탄소(a-C)가 O-, O2- 등의 O2 플라즈마와 결합하여 CO, CO2 등의 기체가 발생함과 동시에 희생층(200)의 일부가 식각될 수 있다. 이 때, 잔여 희생층에 의해, 도 3(b)와 같이 나노 물질(300)과 기판(100) 사이에 소정의 틈(D)이 생성될 수 있다. 고체 형태의 비정질 탄소는 대기 중에 산소가 있으면 작은 에너지로도 쉽게 산화되며 증발할 수 있는데, 이를 이용하여 나노 물질(300)과 기판(100)사이에 다른 물질에 대한 손상 없이 용이하게 틈(D)을 형성할 수 있는 것이다.
건식 플라즈마 에칭을 수행한 후, 기판(100), 에칭된 희생층(200), 및 나노물질(300) 상에 인캡슐레이션(encapsulation) 물질(400)을 형성할 수 있다(도 2(e)). 예를 들어, 인캡슐레이션 물질(400)은 PUA(Polyurethane Acrylate)일 수 있으나, 본 발명의 권리범위가 이에 제한되지는 않는다. 인캡슐레이션(encapsulation) 물질(400)을 형성한 후, 인캡슐레이션 물질(400), 나노물질(300) 및 에칭된 희생층(200)으로 구성된 소정의 시트(S)를 제작할 수 있다(도 2(f), 도 3(c)). 소정의 틈(D)으로 스며든 인캡슐레이션 물질(400)에 의해, 나노물질(300) 및 에칭된 희생층(200)과 기계적으로 강하게 연결된 구조가 형성된다.
그 다음, 소정의 시트(S)를 기판(100)으로부터 분리하여(도 2(g), 도 3(d)) 형성된 3D 나노 구조체(N)를 준비할 수 있다(도 2(h)). 소정의 시트(S)를 구성하는 인캡슐레이션 물질(400)이 나노물질(300) 및 에칭된 희생층(200)과 기계적으로 강하게 연결된 구조가 형성될 수 있으므로, 소정의 시트(S)를 기판(100)으로부터 용이하게 분리할 수 있으며, 이로서, 나노물질(300)이 용이하게 전사될 수 있는 것이다. 전술한 방법으로 형성된 3D 나노 구조체(N)는 도 2(h) 및 도 4(a)에 도시한 바와 같이, 오목한 부분과 볼록한 부분을 포함하는 나노 와이어 형태로 준비될 수도 있고, 도 5(e)와 같이 나노 도트 형태로 준비될 수도 있다. 도 4(b)는 도 3(b)의 시트(S)를 확대한 것으로, PUA 상에 형성된 금(Au) 나노 와이어를 도시한 것이다.
도 5(a) 내지 도 5(c)는 나노물질(300)의 나노 와이어 형태로의 전사 결과를 나타내는 확대도로서, 도 5(a)는 백금(Pt)의 전사 결과를, 도 5(b)는 구리(Cu)의 전사 결과를, 도 5(c)는 산화구리(CU2O)의 전사 결과를 나타낸다.
도 5d는 본 발명의 실시예에 따른 3D 나노 구조체 제조 방법에 따라 제조된 3D 나노 구조체(N)에 대한 XRD(X-Ray Diffraction) 분석 결과에 대한 그래프이다.
도 5d의 하부 그래프는 소정의 각도(X축)에서 X선을 방사하였을 경우, 구리(Cu) 및 산화구리(Cu2O) 각각에 대한 참조 강도(Y축)를 도시한 것이고, 상부 그래프 및 중간 그래프는 각각 본 발명의 3D 나노 구조체 제조 방법에 구리(Cu)를 나노물질(300)로 이용하였을 경우와, 산화구리(Cu2O)를 나노물질(300)로 이용하였을 경우, 각각에 대한 실제 강도(실험 데이터, Y축)를 나타낸 그래프이다. 상부 그래프에서 도출된 피크 각각(Peak1, Peak2)은 하부 그래프에서 도출된 피크 각각(Peak1', Peak2')과 X축값이 동일하며, 중간 그래프에서 도출된 피크 각각(Peak3', Peak4', Peak5', Peak6')은 하부 그래프에서 도출된 피크 각각(Peak3', Peak4', Peak5', Peak6') 과 X축값이 동일한 것으로 보아, 나노물질(Cu, Cu2O)의 물성이 유지되었음을 알 수 있다.
즉, 열처리 공정을 수행했음에도 불구하고 나노물질(Cu, Cu2O)의 물성이 유지되었음을 나타낸다. 다시 말해, 본 발명의 실시예에 따라 비정질 탄소를 희생층(200)으로 이용할 경우, 이러한 나노 물질(300)에 대한 열처리 공정에도 불구하고 나노물질(300)의 물성을 변형시키지 않고 안정적으로 3D 나노 구조체를 제조할 수 있음을 나타낸다.
도 6 내지 도 8은 본 발명의 다른 실시예에 따른 3D 나노 소자 제조 방법에 대한 모식도이다.
3D 나노 소자는 3D 나노 구조체상에 전극이 형성된 것으로, 3D 나노 소자 제조 방법은 도 2에서 전술한 각 단계 이외에 3D 나노 구조체상에 배치된 복수의 전극을 형성하는 단계를 더 포함할 수 있다. 도 2에서 전술한 각 단계는 3D 나노 소자 제조 방법에도 동일하게 적용될 수 있다.
구체적으로 도 6은 3D 나노 소자(T) 제조 방법을 기술하기 위한 사시도이고, 도 7 및 도 8은 도 6을 설명하기 위한 3D 나노 소자(T)를 상측에서 바라볼 때의 단면도 및 A-B 방향으로 절단했을 때의 단면도이다. 특히, 도 8은 도 7의 각 단계를 더욱 상세화하여 표현한 단면도이다.
도 6 내지 도 8에 도시한 바와 같이, 3D 나노 구조체(N)는 전술한 인캡슐레이션(encapsulation) 물질(400), 나노물질(300) 및 에칭된 희생층(200)을 포함할 수 있고(a), 3D 나노 구조체(N) 상에 감광액(Photoresist, P)을 도포하여, 도포된 감광액에 대한 패터닝을 수행한 후, 에칭된 희생층에 대한 건식 플라즈마 에칭을 수행할 수 있으며(b(b1, b2, b3)), 나노물질 및 패터닝된 감광액(P)상에 전극(Electrode)을 도포할 수 있고, 패터닝된 감광액을 제거하여 나노물질상에 소정의 형태로 배치된 복수의 전극(E1, E2?E8)을 준비할 수 있다(c(c1, c2)).
여기서, 소정의 형태로 배치된 복수의 전극은 적어도 두개(E1, E2)가 소정의 간격으로 이격되어 하나의 쌍(pair)전극을 형성(Eset1 , 도 6(c), 도 9(a) 참조)하고, 쌍전극(Eset1)을 어레이 형태로 복수 개 포함(Eset1 , Eset2 ? Eset4)할 수 있다. 본 발명의 실시예에 따라, 적어도 두개의 전극(E1, E2) 사이의 소정의 간격은 후술할 도 9(e)에 도시한 바와 같이, 마이크로미터 단위로 구현될 수 있다. 그리고, 본 발명에서는 대향하여 위치한 쌍전극(Eset, E1과E2)과 쌍전극 사이에 배치되는 나노물질(300) 및 에칭된 희생층(200), 그리고 이에 해당하는 인캡슐레이션 물질(400)을 합하여 하나의 단위구조체(U)로 정의한다(도 6(c), 도 9(b) 참조). 하나의 3D 나노 소자(T)는 복수의 단위구조체(U)로 구성된다.
도 9 및 도 10은 전술한 방법으로 제조된 3D 나노 소자(T)의 물리적 및 동작 특성에 대해 기술한 그래프이다.
도 9(b)는 두 전극 사이에 가해진 전류-전압으로 줄(joule)열이 발생(전열 에너지)하고, 단위구조체(U)가 플렉서블한 특징을 가짐을 나타낸다. 이러한 단위구조체(U)는 나노 물질(300)이 지그재그 형태로 정렬되어 저항이 작아지고, 작은 전압으로도 구동이 될 수 있으며, 빠르게 구동될 수 있다. 또한, 벤딩이 가해져도, 기계적인 스트레스가 덜 가해져 전기적인 특성(발열 특성)이 거의 바뀌지 않는다. 즉, 벤딩이 가해져도 온도 변화가 거의 없다는 특징이 있다.
도 9(c)는 제 1 실험(batch 1) 및 제 2 실험(batch 2)의 실험 결과를 비교해 보았을 때, 두 전극(E1, E2) 사이에 동일한 전압을 가한 경우 출력되는 전류값이 동일한 것으로서, 본 발명의 3D 나노 소자(T) 제조 방법에 재현성이 있음을 나타낸다.
도 9(d)는 3D 나노 소자에 구현된 약 100개의 전극에 대한 저항의 산포도를 측정한 결과값으로, 도 9(d)와 같이 가우시안 분포를 나타내는 저항값으서, 본 발명의 실시예에 따른 3D 나노 소자(T) 제작이 균일하게 이루어질 수 있음을 나타낸다.
도 9(e)는 두 전극(E1, E2) 사이의 거리 변화(증가)에 따른 저항값이 선형적으로 변화(증가)함을 보여줌으로서, 3D 나노 소자(T)의 전기적인 특성이 예측가능(균일)함을 나타낸다.
도 10(a)는 3D 나노 소자(T)에 높은 전압을 가할수록 점차 높은 온도로 발열을 함을 나타내고, 도 10(b)는 도 10(a)의 점선 영역을 확대하여 도시한 것으로, 전압 1V 를 가했을 경우 100도씨까지 상승(발열)하는 시간(Time1) 및 다시 전압을 제거하여 20도씨까지 하강(냉각)하는 시간(Time2)이 각각 1초도 안되는 것을 나타냄으로서, 발열 및 냉각으로 인한 응답 속도(Response Time)가 빠름을 나타낸다. 또한, 도 10(c)는 도 10(a)(b)의 실험을 반복 수행해도 동일하게 안정적으로 재현성이 있음을 나타낸다.
도 10(d)는 시간이 경과함에 따라 온도가 일정하여, 시간에 따른 3D 나노 소자(T)의 안정성을 나타낸다.
도 10(e)는 단위구조체(U)에 다른 크기의 벤딩을 가해도(즉, 단위구조체(U)의 반지름의 크기가 달라도) 저항값이 일정하여 벤딩에 따른 3D 나노 소자(T)의 안정성을 나타내며, 도 10(f)는 도 10(e)의 벤딩을 반복적으로 수행했을 때에도 저항값이 일정하게 도출되어 반복 벤딩에 따른 3D 나노 소자(T)의 안정성을 나타낸다.
상술한 3D 나노 구조체 제조 방법 및 나노 소자 제조 방법은 플렉서블 기판 위 나노 물질의 형성 및 전사에 있어서 종래에 불가능했던 결정화 문제를 해결하는 새로운 전사 방법에 관한 것으로, 다양한 물질을 이용한 유연성 전자 소자에 응용할 수 있다. 또한, 간단한 공정을 이용해 대량 생산에 적합할 뿐만 아니라, 물질의 결정화 조절이 가능하기 때문에 결정화에 따라 특성이 달라지는 물질의 이용 및 다양한 응용처에 사용이 가능하다. 나아가, 대면적에 균일하게 정렬된 패턴을 전사시킴으로써, 정렬도를 이용한 소자 설계가 가능해진다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 기판상에 희생층을 형성하는 단계;
    상기 희생층상에 나노물질을 형성하는 단계;
    상기 나노물질이 형성된 상기 희생층상에 열처리 공정을 수행하는 단계;
    상기 나노물질이 형성된 상기 희생층상에 건식 플라즈마 에칭을 수행하여 상기 나노물질과 상기 기판 사이에 소정의 틈을 형성하는 단계;
    상기 기판, 상기 에칭된 희생층, 및 상기 나노물질 상에 인캡슐레이션(encapsulation) 물질을 형성하고, 상기 소정의 틈에 기반하여 상기 나노물질 및 상기 에칭된 희생층이 상기 인캡슐레이션 물질에 연결된 소정의 시트를 제작하는 단계; 및
    상기 소정의 시트를 상기 기판으로부터 분리하여 형성된 3D 나노 구조체를 준비하는 단계;를 포함하는 3D 나노 구조체 제조 방법.
  2. 제 1항에 있어서,
    상기 희생층은 비정질 탄소로 구성된, 3D 나노 구조체 제조 방법.
  3. 제 1항에 있어서,
    상기 나노물질은 백금(Pt), 구리(Cu), 산화구리(CU2O), 산화니켈(Ni2O3)중 적어도 하나로 구성된, 3D 나노 구조체 제조 방법.
  4. 제 3항에 있어서,
    상기 나노물질이 형성된 상기 희생층상에서 수행되는 상기 열처리 공정은 25도씨 이상 300도씨 이하에서 수행되는, 3D 나노 구조체 제조 방법.
  5. 제 1항에 있어서,
    상기 3D 나노 구조체는 나노 와이어 또는 나노 도트 형태로 준비되는, 3D 나노 구조체 제조 방법.
  6. 기판상에 희생층을 형성하는 단계;
    상기 희생층상에 나노물질을 형성하는 단계;
    상기 나노물질이 형성된 상기 희생층상에 열처리 공정을 수행하는 단계;
    상기 나노물질이 형성된 상기 희생층상에 건식 플라즈마 에칭을 수행하여 상기 나노물질과 상기 기판 사이에 소정의 틈을 형성하는 단계;
    상기 기판, 상기 에칭된 희생층, 및 상기 나노물질 상에 인캡슐레이션(encapsulation) 물질을 형성하고, 상기 소정의 틈에 기반하여 상기 나노물질 및 상기 에칭된 희생층이 상기 인캡슐레이션 물질에 연결된 소정의 시트를 제작하는 단계;
    상기 소정의 시트를 상기 기판으로부터 분리하여 형성된 3D 나노 구조체를 준비하는 단계; 및
    상기 3D 나노 구조체상에 소정의 형태로 배치된 복수의 전극을 형성하는 단계;를 포함하는,
    3D 나노 소자 제조 방법.
  7. 제 6항에 있어서,
    상기 전극 형성 단계는,
    상기 3D 나노 구조체상에 감광액을 도포하는 단계;
    상기 도포된 감광액에 대한 패터닝을 수행하는 단계;
    상기 에칭된 희생층에 대한 건식 플라즈마 에칭을 수행하는 단계;
    상기 나노물질 및 상기 패터닝된 감광액상에 전극을 도포하는 단계; 및
    상기 패터닝된 감광액을 제거하여 상기 나노물질 상에 상기 소정의 형태로 배치된 복수의 전극을 준비하는 단계;를 포함하는,
    3D 나노 소자 제조 방법.
  8. 제 7항에 있어서,
    상기 소정의 형태로 배치된 복수의 전극은 적어도 두개가 하나의 쌍(pair)전극을 형성하고, 상기 쌍전극을 어레이 형태로 복수 개 포함하는,
    3D 나노 소자 제조 방법.
  9. 제 6항에 있어서,
    상기 희생층은 비정질 탄소로 구성된, 3D 나노 소자 제조 방법.
  10. 제 6항에 있어서,
    상기 나노물질은 백금(Pt), 구리(Cu), 산화구리(CU2O), 산화니켈(Ni2O3)중 적어도 하나로 구성된, 3D 나노 소자 제조 방법.
  11. 제 10항에 있어서,
    상기 나노물질이 형성된 상기 희생층상에서 수행되는 상기 열처리 공정은 25도씨 이상 300도씨 이하에서 수행되는, 3D 나노 소자 제조 방법.
  12. 제 6항에 있어서,
    상기 3D 나노 구조체는 나노 와이어 또는 나노 도트 형태로 준비되는, 3D 나노 소자 제조 방법.
KR1020170184098A 2017-12-29 2017-12-29 3d 나노 구조체 제조 방법 및 3d 나노 소자 제조 방법 KR102059349B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184098A KR102059349B1 (ko) 2017-12-29 2017-12-29 3d 나노 구조체 제조 방법 및 3d 나노 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184098A KR102059349B1 (ko) 2017-12-29 2017-12-29 3d 나노 구조체 제조 방법 및 3d 나노 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20190081504A KR20190081504A (ko) 2019-07-09
KR102059349B1 true KR102059349B1 (ko) 2019-12-26

Family

ID=67261626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184098A KR102059349B1 (ko) 2017-12-29 2017-12-29 3d 나노 구조체 제조 방법 및 3d 나노 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR102059349B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102413229B1 (ko) * 2020-11-10 2022-06-27 한국과학기술원 스트레인 센서 제조방법 및 이를 이용하여 제조된 스트레인 센서

Also Published As

Publication number Publication date
KR20190081504A (ko) 2019-07-09

Similar Documents

Publication Publication Date Title
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
US20200378902A1 (en) Crack structure and tunneling device with a layer exhibiting a crack-defined gap between two cantilevering parts
EP1735820B1 (en) Fabrication and use of superlattice
JP5626972B2 (ja) 電子機械スイッチの製造方法
KR102059349B1 (ko) 3d 나노 구조체 제조 방법 및 3d 나노 소자 제조 방법
AU2020290475B2 (en) Micro-electro-mechanical-system structures and applications thereof
JP2013144627A (ja) 炭素ナノチューブの水平成長方法、これを用いた水平配線及びこれを用いた電界効果トランジスタ
KR102045473B1 (ko) 나노선 어레이 제조방법 및 이를 포함하는 변형센서 제조방법
Choi et al. Highly aligned suspended nanowire array for self-heating type gas sensors
US8262898B2 (en) Nanotube position controlling method, nanotube position controlling flow path pattern and electronic element using nanotube
KR101859422B1 (ko) 3ｄ 나노미터 구조 제조 방법
WO2004096699A1 (en) Method of manufacturing a nanoscale conductive device
KR100948595B1 (ko) 표면 개질형 나노선 센서 및 그 제작 방법
EP3214037B1 (en) Microsensor body and method for manufacturing same, and microsensor
KR102018577B1 (ko) 나노물질 리본 패터닝 방법 및 이에 의해 제조되는 나노물질 리본 패턴
Hassan et al. Effects of Electrode Shape in Micro-Electro-Discharge Patterning of Carbon Nanotube Forests
KR100857313B1 (ko) 정전기력을 이용하여 구동되는 나노 트위저 및 그 제조방법
KR20160003541U (ko) 그래핀의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 이용하여 하나 이상의 일 함수를 하나 이상 조절하는 트랜지스터
KR20160011689A (ko) 그래핀의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 이용하여 하나 이상의 일 함수를 하나 이상 조절하는 트랜지스터
KR20160011690A (ko) 그래핀의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 이용하여 하나 이상의 일 함수를 하나 이상 조절하는 트랜지스터
KR20150084692A (ko) 그래핀의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 이용하여 하나 이상의 일 함수를 하나 이상 조절하는 트랜지스터
KR20150084693A (ko) 그래핀의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 이용하여 하나 이상의 일 함수를 하나 이상 조절하는 트랜지스터
KR20150084700A (ko) 그래핀의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 이용하여 하나 이상의 일 함수를 하나 이상 조절하는 트랜지스터
KR20150084363A (ko) 그래핀의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 이용하여 하나 이상의 일 함수를 하나 이상 조절하는 트랜지스터
KR20150084695A (ko) 그래핀의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 이용하여 하나 이상의 일 함수를 하나 이상 조절하는 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant